JP2005217252A - バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器 - Google Patents

バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器 Download PDF

Info

Publication number
JP2005217252A
JP2005217252A JP2004023029A JP2004023029A JP2005217252A JP 2005217252 A JP2005217252 A JP 2005217252A JP 2004023029 A JP2004023029 A JP 2004023029A JP 2004023029 A JP2004023029 A JP 2004023029A JP 2005217252 A JP2005217252 A JP 2005217252A
Authority
JP
Japan
Prior art keywords
circuit
dummy
temperature
bump
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004023029A
Other languages
English (en)
Other versions
JP3846482B2 (ja
Inventor
Kazuo Kobayashi
和男 小林
Hidehiko Yajima
秀彦 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004023029A priority Critical patent/JP3846482B2/ja
Priority to US11/046,642 priority patent/US7098526B2/en
Publication of JP2005217252A publication Critical patent/JP2005217252A/ja
Application granted granted Critical
Publication of JP3846482B2 publication Critical patent/JP3846482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＩＣの内部回路を遮光するために、ＩＣ自体に遮光対策を施すこと。
【解決手段】アクティブマトリクス基板１０にＣＯＧ実装されるドライバＩＣ２０は、入出力回路と、複数の内部回路を備えた内部回路領域と、入出力回路に接続される複数の基板接続用バンプ３０と、少なくとも一つのダミーバンプ４０とを有する。ダミーバンプ４０が、複数の内部回路のうちの遮光対象となる内部回路２６と対向して配置される。
【選択図】図１

Description

本発明は、遮光用ダミーバンプを含むバンプ付ＩＣ並びにそれを用いた表示装置及び電子機器に関する。
例えば液晶表示装置では、液晶が封入される二枚のガラス基板の一方を延長し、その延長部上にて引き出された配線上にドライバＩＣをパッケージ無しのまま直接実装する、ＣＯＧ（Chip On Grass）実装が知られている。
ここで、ＩＣチップに光が入射すると、例えば動作電圧が変化して動作不良を起こしたり、または動作停止状態となり、ＩＣの信頼性が低下する。特に、ＩＣチップ内にアナログ回路が内蔵されるものは、光の影響で回路の誤動作を生じさせる可能性がデジタル回路よりも高い。
ＩＣ内部の金属配線層及びポリイミド層の厚さは１μｍ以下であり、光を遮断する効果はない。
従来の遮光対策としては、ＩＣチップ実装部に遮光性を有するチューブ状の熱収縮フィルムを装着する構造（特許文献１）、ＩＣチップ表面（ガラス基板と非対向の面）やＬＣＤスクリーンに遮光層を設ける構造（特許文献２）、あるいは、ガラス基板のＩＣチップ搭載面とは対向する面に遮光シート部材を配置する構造（特許文献３）などが知られている。
特開平１１−２４６０５号公報 特開平２００１−５６４７８号公報 特開平２００１−１５４６０１号公報
遮光のためにチューブ状の熱収縮フィルムを装着することは煩雑であり、液晶表示装置を組み立てるモジュールメーカの負担が大きくなる。また、ＣＯＧ実装では、ガラス基板の裏面に、光を反射される処理を施したとしても、ガラス基板の側面から入射した光が、ガラス基板内を伝播し、ＩＣチップ内に光が入射してしまう。
そこで、本発明の目的は、遮光すべき位置を確実に遮光することができるバンプ付ＩＣ並びにそれを用いた表示装置及び電子機器を提供することにある。
本発明の一態様に係るバンプ付ＩＣは、入出力回路と、複数の内部回路と、前記入出力回路に接続される複数の基板接続用バンプと、少なくとも一つのダミーバンプとを有することができる。少なくとも一つのダミーバンプが、複数の内部回路のうちの遮光対象となる少なくとも一つの内部回路と対向して配置される。
本発明の一態様によれば、ダミーバンプによって遮光領域となる内部回路が遮光されるので、ＩＣ単体にて遮光対策を施すことができる。ダミーバンプは、ライン＆スペースがサブミクロンオーダの複数のトランジスタをカバーできる広さに形成できるので、一つのダミーバンプで遮光領域を遮光することもできる。遮光領域が一つのダミーバンクの範囲よりも広ければ、複数のダミーバンクを隣接位置すればよい。
本発明の一態様では、少なくとも一つのダミーダンプの高さは、複数の基板接続用バンプの各高さよりも低くすることができる。ダミーバンプは基板側の配線と接続する必要がないので、基板接続用バンプよりも高さが低くても良い。また、こうすることで、基板とＩＣとをバンプを介して接合する時に、遮光すべき内部回路にダミーバンプを介して過度の応力が作用しないので、内部回路の破壊を防止できる。また、仮にダミーバンプと対向する基板側に配線が存在しても、ダミーバンクが配線と接触することを防止できる。
本発明の一態様では、少なくとも一つのダミーバンプに接続されるダミー電極をさらに有することができる。ダミー電極の存在によって、ＩＣにダミーバンクを形成しやすいからである。ただし、そのダミー電極は、いずれにも配線されないフローティング電極となる。
本発明の一態様では、複数の内部回路の一つが内部電源回路であり、前記遮光対象となる少なくとも一つの内部回路は、前記内部電源回路に設けられたアナログ回路とすることができる。デジタル回路はスイッチング動作が主体であるので、光入射による誤動作の悪影響は少ないが、電源回路に設けられるアナログ回路では、光入射によって生成電圧が変化し、動作の信頼性に影響するからである。
この遮光対象となるアナログ回路は、温度−電圧依存特性を有する素子を含むことができる。あるいは、遮光対象となるアナログ回路は、温度−電圧依存特性に基づいて実温度を検出する温度センサを含むことができる。温度−電圧依存特性は、トランジスタの特性によって確保されるもので、トランジスタのへの光入射によって温度−電圧依存特性が変化してしまうからである。
本発明の他の態様に係る表示装置は、上述したバンプ付ＩＣと、そのバンプ付ＩＣがＣＯＧ実装される透明基板とを有することができる。透明基板は複数の配線を有し、バンプ付ＩＣの複数の基板接続用バンプと複数の配線とが接続されるが、ダミーバンプは接続されない。本発明のさらに他の態様は、その表示装置を有する電子機器を定義している。この種の電子機器は、表示装置を出力装置として使用する携帯電話機、パーソナルコンピュータなどを含む。
これらの表示装置及び電子機器では、透明基板内を透過あるいは伝播する光が遮光領域に入射することをダミーバンプによって阻止できる。よって、ユーザに視認されやすい表示の動作の信頼性を高めることができる。
以下、本発明の実施形態について図面を参照して説明する。
（バンプ付ドライバＩＣを有する表示装置）
図１は、アクティブマトリクス型液晶表示装置の部分断面図である。このアクティブマトリクス型液晶表示装置は、アクティブマトリクス基板（ガラス基板）１０と、その対向基板（ガラス基板）１２、両基板１０，１２間に封入された液晶１４とを有する。アクティブマトリクス基板１０は対向基板１２の一端よりも延長された延長部１３を有する。その延長部１３上にドライバＩＣ２０がＣＯＧ実装されている。対向基板１２には共通電極１８が形成されている。
アクティブマトリクス基板１０の液晶封入領域１００には、図５に示すように、横方向に延びる複数本の走査信号線１１０と、縦方向に延びる複数本のデータ信号線１２０と、それらの各交点付近に形成される複数の画素領域１３０が形成され、複数の画素領域１３０の各々には、液晶１４に接続される画素スイッチとして例えば薄膜トランジスタ（ＴＦＴ）１５０が形成されている。なお、画素スイッチ１５０はＴＦＴの以外の三端子素子、あるいは二端子素子例えばＭＩＭ（金属−絶縁膜−金属）などであってもよい。
図５では、複数本のデータ信号線１２０を駆動するマスター側のＸドライバ１６０と、スレーブ側のＸドライバ１６１と、複数本の走査信号線１１０を駆動する一つのＹドライバ１７０が示されている。これらＸドライバ１６０，１６１とＹドライバ１７０とが、図１に示すアクティブマトリクス基板１０上にＣＯＧ実装される。
図５に示す２つのＸドライバＩＣ１６０，１６１は、図１に示すドライバＩＣ２０としての共通の構造を有している。このドライバＩＣ２０は、アクティブマトリクス基板１０の延長部１３に形成された配線１６と接続されて、複数本のデータ信号線１２０を駆動する。
ドライバＩＣ２０は、基板接続用バンプ３０を有する。この基板接続用バンプ３０は、アクティブマトリクス基板１０の延長部１３上に形成された配線例えば複数の異方性導電膜１６に接続される。この配線１６の一部は、アクティブマトリクス基板１０上に形成されたデータ信号線１２０に接続され、他の一部は、アクティブマトリクス基板１０の外部に配置されるＭＰＵ１８０（図５参照）等に接続される。
ドライバＩＣ２０は、図２に示すように、例えば２つの長辺に沿って入出力回路２２，２２を有する。なお、入出力回路２２は他の辺に沿って設けても良い。一方の入出力回路２２には、複数本のデータ信号線１２０に接続される複数の基板接続用バンプ３０が設けられている。他方の入出力回路２２には、外部ＭＰＵ１８０等に接続される複数の基板接続用バンプ３０が設けられている。
ドライバＩＣ２０は、図２に示すように、２つの入出力回路２２，２２の間に内部回路領域２４を有する。この内部回路領域２４に、電源回路、温度センサ、ＲＡＭ、液晶駆動回路などの各種内部回路が配置される。
ドライバＩＣ２０は、図１及び図２に示すように、例えば１つのダミーバンプ４０を有する。このダミーバンプ４０は、図２に示すようにドライバＩＣ２０の内部回路領域２４と対向する位置に配置される。
内部回路領域２４には、遮光すべき領域が存在する。その具体例は後述するとして、図１に示すように、ダミーバンプ４０は、ドライバＩＣ２０の複数の内部回路のうち、遮光対象となる内部回路２６と対向する位置に配置される。このダミーバンプ４０は、入出力回路２２と接続されず、遮光目的で設けられている。通常、バンプは金属（金、白金、ニッケル、クロム、チタンなど）製であり、その高さが例えば１５〜２２μｍであるので、充分な遮光機能を有する。
透明なアクティブマトリクス基板１０の延長部１３には、その裏面から光が入射されることは少なく、裏面からの光入射を防止するために、その裏面に反射層（図示せず）を設けることができる。しかし、その裏面反射層では、図１に示すようにアクティブマトリクス基板の側端面から入射して、基板１０内部を伝播する光がドライバＩＣ２０に入射することを防止できない。ダミーバンプ４０は、基板１０を透過する光はもちろんのこと、基板１０を伝播する光をも、遮光対象となる内部回路２６に入射することを防止するものである。
基板接続用バンプ３０が配線１６に接続されるのに対して、ダミーバンプ４０は、基板接続のために形成されるものではないので、配線１６に接続されることはない。そのため、図１に示すように、ダミーバンプ４０と対向する位置には配線１６は形成されていない。仮に配線１６が設けられるとしても、ダミーバンク４０の高さがアクティブマトリクス基板１０表面に到達しないように、基板接続用バンク３０の高さよりもダミーバンク４０の高さが低くなるように形成しておくことができる。なお、ドライバＩＣ２０の下面とアクティブマトリクス基板１０の表面との間には、アンダーフィル材料５０を充填することもできる。
（バンプ形成方法）
基板接続用バンプ３０及びダミーダンプ４０は、既知のバンプ形成方法を適用して形成することができ、印刷法の他、例えば特開２００１−１３５６６７、特開平９−２３７９６３などに記載のソルダペーストを用いたバンプ形成法を用いることができる。
図３（Ａ）〜図３（Ｅ）は、特開２００１−１３５６６７に記載されたバンプ形成方法を、図１の基板接続用バンプ３０及びダミーダンプ４０に応用したものである。
図３（Ａ）に示すバンプ形成型６０には、基板接続用バンプ３０及びダミーバンプ４０の形成のための凹部６２（２つのみ示す）とが形成されている。この凹部６２は、型６０をハーフエッチングすることで形成され、エッチング深さが同一となっている。特に、型６０の材料を光反応性ガラスとすれば、フォトエッチングにて高精度な型６０を形成できる。なお、図３（Ａ）のように湾曲形状の凹部は等方性エッチングで形成できるが、異方性エッチングを用いれば角溝形状とすることもできる。さらに、型６０には、凹部６２の底面から型６０の下面に貫通する通気孔６６が形成されている。
凹部６２に充填されるペースト６８は、粉末のバンプ形成金材料がバインダに混合されたものである。ペースト６８は、図３（Ａ）に示すようにスキージ６９により凹部６２に充填される。このとき、孔６６より排気することで、凹部６２内にボイドが発生せず、必要量のペースト６８を確実に凹部６２に充填できる（図３（Ｂ）参照）。
次に、図３（Ｃ）に示すように、ドライバＩＣ２０が多数形成されている半導体ウエハ等の被加工物７０を型６０上に配置する。ここで、被加工物７０には、電極７２とダミー電極７４が形成されている。これら電極７２，７４は、薄く平らに形成されたパッド７６と、その上に形成されたアンダーバンプメタル７８とをそれぞれ有する。アンダーバンプメタル７８は、バンプを構成する材料がパッド７６に拡散することを防止するためのものである。電極７２及びダミー電極７４の少なくとも一部を避けて、被加工物７０にはパッシベーション膜７１が形成されている。電極７２は、図２に示す入出力回路２２に接続され、ダミー電極７４はフローティング電極となる。
図３（Ｃ）の状態では、ペースト６８が電極７２及びダミー電極７４に接触した状態で固化される。例えば、ペースト６８中の導電材料の融点以上の温度でペースト６８を加熱して溶融した後に、これを冷却させて固化させる。加熱中に、孔６６よりガス化されたバインダや分解物が排出され、形成されるバンプ中にはボイドが発生しない。
次に、図３（Ｄ）に示すように、バンプ３０，４０が形成された被加工物７０を型６０より引き離す。このとき、孔６６より空気が流入するので、型離れが良好となる。
図３（Ｅ）工程で、基板接続用バンプ３０のみを加熱して溶かし、表面張力でボール形状に成形し凝固させてボールバンプを形成する。これにより、ダミーバンプ４０が型６０の凹部６２の湾曲形状によって規定される高さＨ１よりも、基板接続用バンプ３０の高さＨ２を高くできる（Ｈ２＞Ｈ１）。
なお、図３（Ａ）に用いる型６０に代えて型６１を用いることもできる。型６１には、基板接続用バンプ３０の形成のための第１の凹部６２と、ダミーバンプ４０の形成のための第２の凹部６４とが形成されている。この第１，第２の凹部６２，６４は、型６１をハーフエッチングすることで形成され、エッチング深さが異なっている。例えば、エッチング工程を２回に分け、第１エッチング工程では第１，第２の凹部６２，６４をエッチングし、第２エッチング工程では第２の凹部６４をマスクして第１の凹部６２のみをエッチングする。こうして、第１の凹部６２よりも第２の凹部６４を浅く形成できる。
図４の型６１を用いてペースト６６を充填し、その後は図３（Ｂ）〜図３（Ｄ）と同様の工程を実施する。そして、図３（Ｅ）の工程は、基板接続用バンプ３０及びダミーバンプ４０の双方を加熱して溶かし、表面張力でボール形状に成形し凝固させてボールバンプを形成する。このようにしても、基板接続用バンプ３０及びダミーバンプ４０の双方をボールバンプ形状に形成しながらも、ダミーバンプの高さよりも、基板接続用バンプ３０の高さを高くできる。
これに代えて、図４の型６１を用い、かつ、図３（Ｅ）の工程にて基板接続用バンプ３０のみを加熱して溶かし、表面張力でボール形状に成形し凝固させてボールバンプを形成してもよい。これにより、ダミーバンプ４０が型６１の第２の凹部６４の湾曲形状によって規定される高さとなり、基板接続用バンプ３０の高さよりもさらに低くできる。
なお、図３（Ｅ）のようにしてバンプ３０，４０が形成された被加工物７０である半導体ウエハはドライバＩＣ２０毎にカッティングされ、その後ドライバＩＣ２０が図１のアクティブマトリクス基板１０上にＣＯＧ実装される。このとき、ダミーバンプ４０は溶融されないようにすることが好ましい。その対策として、例えば、ダミーバンプ４０の形成材料の融点を、基板接続用バンプ３０の形成材料の融点より高くなるように、バンク形成材料を選択することができる。
（ドライバＩＣの内部回路）
図６は、ドライバＩＣ２０の内部回路の一例を示している。この内部回路はアナログ回路を含んでおり、特に、電源回路２００と温度センサ２２０とが遮光対象となる。
図６において、ドライバＩＣ２０に内蔵される主な機能ブロックとして、下記の各機能ブロックが設けられている。電源回路２００は、液晶駆動に必要な基準電圧を生成する。電圧生成回路２６０は、電源回路２００からの出力に基づいて液晶駆動に必要な電圧ＶLCD，Ｖ１〜Ｖ４を生成する。記憶部例えばＲＡＭ２９０には、ＭＰＵ１８０から供給される表示データ（階調データ）が記憶される。発振回路２６４は基準周波数を発振出力し、この発振回路２６４からの発振周波数に基づいてＰＷＭ（パルス幅変調）用クロック（ＧＣＰ）を生成するＰＷＭ用クロック生成回路２７０が設けられている。階調パルス発生回路２８０は、ＰＷＭ用クロックに基づいて各階調値に対応する複数種の例えば３２階調のための階調パルスを発生する。ＰＷＭデコーダ３００は、ＲＡＭ２９０からの階調データに基づいて対応する階調パルスを選択して一ライン分ずつ出力する。液晶駆動回路３１０は、ＰＷＭデコーダ３００からの階調パルスの波高を、図示しない極性反転信号等に基づいて電圧生成回路２６０からの各種電圧値ＶLCD，Ｖ１〜Ｖ４またはグランド電圧ＶGNDにシフトさせて、図５に示す対応する複数本のデータ信号線１２０に供給する。
図６に示す電源回路２００は、第１の温度−電圧特性を有する第１の電源回路２００Ａと、第２の温度−電圧特性を有する第１の電源回路２００Ｂと、第１，第２の電源回路２００Ａ，２００Ｂからの出力電圧に基づいて、所望の温度勾配を有する電圧特性に従った電圧を出力する温度勾配選択回路２０６とを有する。
第１の電源回路２００Ａは、図７に示す第１の温度勾配（例えば−０．２％／℃）の温度−電圧特性に従って変化する電圧Ａを出力する。一方、第２の電源回路２００Ｂは、図７に示す第２の温度勾配（例えば−０．５％／℃）の温度−電圧特性に従って変化する電圧Ｂを出力する。そして、温度勾配選択回路２１０は、図７に示す第１，第２の温度勾配の電圧Ａ，Ｂ間の所望の温度勾配の電圧Ｃを選択して出力する。
第１の電源回路２００Ａは、第１の温度勾配特性を有する定電圧源２０２Ａからの電圧を第１のアンプ２０４Ａにて所定のゲインにて増幅して出力する。第１のアンプ２０４Ａの出力線とグランドとの間には抵抗Ｒ１が接続されている。この抵抗Ｒ１の途中位置をアンプ２０４Ａのマイナス端子に接続することで、第１のアンプ２０４Ａの帰還経路に帰還抵抗Ｒ１Ａが形成される。
第２の電源回路２００Ｂは、第２の温度勾配特性を有する定電圧源２０２Ｂからの電圧を第２のアンプ２０４Ｂにて所定のゲインにて増幅して出力する。第２のアンプ２０４Ｂの出力線とグランドとの間には抵抗Ｒ２が接続されている。この抵抗Ｒ２の途中位置をアンプ２０４Ｂのマイナス端子に接続することで、第２のアンプ２０４Ｂの帰還経路に帰還抵抗Ｒ２Ａが形成される。
なお、上述した第１，第２の温度勾配は、第１の定電圧源３２Ａ，第２の定電圧源３２Ｂを構成するＭＯＳトランジスタのプロセス特性に依存させて、トランジスタのしきい値Ｖｔｈの特性差を利用して決定される。そして、第１の定電圧源３２Ａ，第２の定電圧源３２Ｂを構成するＭＯＳトランジスタに光が入射すると、ＭＯＳトランジスタのしきい値Ｖｔｈが変化し、それに起因して第１，第２の温度勾配が変化し、結果として生成電圧が変動してしまう。よって、電源回路２００の中で特に第１の定電圧源３２Ａ，第２の定電圧源３２Ｂを遮光対象として挙げることができる。
温度勾配選択回路２０６は、第１，第２のアンプ２０４Ａ，２０４Ｂの出力線同士を接続する接続線途中に挿入接続された抵抗Ｒ３と、その抵抗Ｒ３途中の任意の位置に接続されるスイッチＳＷ１と、そのスイッチＳＷ１の接続位置情報を記憶する温度勾配選択レジスタ２０８とから構成される。
温度勾配選択レジスタ２０８はプログラマブルレジスタで、ユーザが自由に温度勾配を選択することができる。ただし、使用される液晶パネルが特定されれば、その液晶パネに固有の温度勾配が選択され、それ以降は変更されることはない。ここでは、温度勾配選択レジスタ２０８は既に初期設定され、電源回路２００からの出力電圧は、図７の電圧特性Ｃとなっているものとする。
温度勾配選択回路２０６の後段には第３のアンプ２１０が設けられている。この第３のアンプ２１０の出力線とグランドとの間には抵抗Ｒ４が接続されている。この抵抗Ｒ４の途中位置を第３のアンプ２１０のマイナス端子に接続することで、第３のアンプ２１０の帰還経路に帰還抵抗ＲＡ４が形成される。
第１の電子ボリュームスイッチＳＷ２は、第３のアンプ２１０の帰還抵抗Ｒ４Ａ途中の任意位置に接続されるスイッチである。ここで、第１の電子ボリュームスイッチＳＷ２により選択された抵抗を、図６の通り抵抗Ｒ４Ｂと表記する。第１の電子ボリュームスイッチＳＷ２により選択される抵抗Ｒ４Ｂの値を可変することで、図７に示す電圧特性Ｃをさらに補正することができる。
この第１の電子ボリュームスイッチＳＷ２の後段に設けられた電圧生成回路２６０は、第１の電子ボリュームスイッチＳＷ２を介して電圧が入力される第４のアンプ２６２と、その出力線とグランドとの間に接続された抵抗Ｒ５とを有する。そして、第４のアンプ２６２の出力が電圧ＶLCDとされ、その電圧が抵抗Ｒ５を用いて抵抗分割されることで各電圧Ｖ１〜Ｖ４が生成される。
本実施の形態では、環境温度に応じて、第１の電子ボリュームスイッチＳＷ２を制御することで、図７に示す電圧特性Ｃを環境温度に応じてさらに補正している。
このために本実施の形態では、図７に示す２種の温度勾配特性を利用して環境温度を検出する温度センサ２２０を備えている。この温度センサ２２０は、図６に示すように、発振回路２６４の発振出力を分周する分周回路２２２と、分周回路２２２からのクロックをカウントし、所定カウント値毎にリセットされるカウンタ２２４と、第１の電源回路２００Ａ内の第１のアンプ２０４Ａに接続された帰還抵抗Ｒ１Ａに接続される第１の温度検出用スイッチＳＷ３と、第２の電源回路２００Ｂ内の第２のアンプ２０４Ｂに接続された帰還抵抗Ｒ２Ａに接続される温度検出用スイッチＳＷ４と、第１，第２の温度検出用スイッチＳＷ３，ＳＷ４を介して入力される電圧を比較する比較器２２６と、比較器２２６が変化したときのカウンタ２２４の出力に基づいて、実温度に対応するデータを出力する温度設定用レジスタ２２８とを有する。
ここで、温度検出用スイッチＳＷ３，ＳＷ４の一方は、カウンタ２２２からの出力が変化する毎に、帰還抵抗Ｒ２Ａ，Ｒ３Ａの一端より他端に向けて接続点を順次切り換える。例えばスイッチＳＷ３を図６の位置にて固定とし、スイッチＳＷ４を切り換えると、温度検出用スイッチＳＷ４を介して比較器２２４に入力される電圧は、図７の矢印方向ａに向けてスイープされる。すなわち、図７にて任意温度ｔ１を検出するにあたり、温度検出用スイッチＳＷ４を介して比較器２２４に入力される電圧を、電圧特性Ｂ上の電圧Ｖ１よりスイープさせる。このスイープされた電圧はある時点で電圧特性Ａ上の電圧Ｖ２（温度検出用スイッチＳＷ３を介して比較器２２４に入力される電圧）を下回り、比較器２２６の出力が‘Ｈ’より‘Ｌ’に変化する。このとき電圧変化量をΔＶとすると、この変化量ΔＶは温度ｔ１に固有の値となる。よって、温度設定用レジスタ２２８は、比較器２２６にて出力が変化したときのカウンタ２２２のカウント値（これは電圧変化量ΔＶに相当する）に基づいて、実温度ｔ１を出力することができる。
実温度ｔ２を検出するには、図７に示すように、スイッチＳＷ４を固定とし、スイッチＳＷ３を切り換えることで、温度検出用スイッチＳＷ３を介して比較器２２４に入力される電圧を、図７の矢印方向ｂに向けてスイープすればよい。こうすると、Ｖ３からスイープされた電圧はある時点で電圧Ｖ４を下回り、比較器２２６の出力が例えば‘Ｌ’より‘Ｈ’に変化する。この結果、上記と同様にして実温度ｔ２を検出できる。なお、図６に示すカウンタ２２４の出力線は温度検出用スイッチＳＷ３にも接続されるが、図６では省略してある。
なお、比較器２２６のマイナス端子への入力線を、スイッチＳＷ３を経由せずに抵抗Ｒ１の中間点に固定接続し、スイッチＳＷ４の接続点を抵抗Ｒ２のグランド側より第２のアンプ２０４Ｂの出力線側に向けて移動させて、実温度ｔ１またはｔ２を検出することもできる。
こうして、温度センサ２２０は、電源回路２００自体の温度勾配特性を利用して実温度を検出することが可能となる。このように、電源回路２００に２種の温度勾配を有する定電圧源２００Ａ，２００Ｂを設け、その２種の温度勾配を利用して検出された実温度に基づいて液晶印加電圧を補正しているので、より正確な補正が可能となる。ただし、この温度センサ２２０も、電源回路２００の第１，第２の温度勾配を利用するものであるので、第１の定電圧源２０２Ａ，第２の定電圧源２０２Ｂを構成するＭＯＳトランジスタに光が入射すると、第１，第２の温度勾配が変化し、結果として温度を誤検出してしまう。
温度設定用レジスタ２２８の出力である実温度に基づいて、第１の電子ボリュームスイッチＳＷ２を制御する第１の電子ボリュームスイッチ制御部２３０は、第１の補正テーブル２３２と、第１のレジスタ２３４と、それら両者のデジタル値を加算して出力する第１の加算器２３６とを有する。
フレーム周波数補正回路は下記の通りである。容量Ｃと抵抗Ｒ６とを有するＣＲ発振回路２６４は、第３の電子ボリュームスイッチＳＷ５によって、発振回路２６４に接続される抵抗Ｒ６の抵抗値を可変することで発振周波数（フレーム周波数）が可変である。
図６に示すように、温度センサ２２０にて検出された実温度に基づいて、第２の電子ボリュームスイッチＳＷ５を制御する、第３の電子ボリュームスイッチ制御部２４０が設けられている。この第３の電子ボリュームスイッチ制御部２４０は、第２の補正テーブル２４２と、第２のレジスタ２４４と、それら両者のデジタル値を加算して出力する第２の加算器２４６とを有する。この制御により、高温になるに従い反応速度の速い液晶に合わせた高いフレーム周波数に設定し、逆に低温になるに従い液晶の反応速度が遅くなるためフレーム周波数を低く設定している。
階調パルス幅補正のための回路は下記の通りである。図６に示す階調パルス幅補正回路２５０は、第３の補正テーブル２５２と、第３のレジスタ２５４と、それら両者のデジタル値を加算して出力する第３の加算器２５６とを有する。
温度に依存して異なる液晶の印加電圧−透過率特性を補償するために、第３の補正テーブル２５２に、温度に対応する階調補正値が記憶され、温度センサ２２０にて検出された実温度に対応してそれが読み出されることで、温度補償が実現可能となる。
ここで、電源回路２００及び温度センサ２２０がダミーバンプ４０により遮光されることで、正確な液晶印加電圧を生成できると共に、正確な実温度を検出して各種の補正が可能となる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は必ずしも表示装置のためのドライバＩＣに適用されるものではなく、遮光が必要な内部回路を有する他の各種のＩＣに適用できる。また、表示装置も液晶表示装置に限らず、透明基板上にＣＯＧ実装されるバンプ付ＩＣを備えたものであれば良い。表示装置を有する電子機器の代表例としては、図８に示すパーソナルコンピュータ４００、図９に示す携帯電話機４１０を挙げることができるが、これらに限定されるものではない。
また、基板接続用バンプ３０及びダミーバンプ４０の形成方法は、図３（Ａ）〜図３（Ｅ）または図４に示すものに限定されない。
バンプによって遮光する本発明とは異なるが、バンプの代わりに、遮光領域をインクによって遮光することも可能である。例えば、ＩＣのパッシベーション膜上にて遮光領域と対向する位置に、プローブ検査後の不良マーキングに用いるインクマーカ方式か、あるいはプリンタに利用されているインクジェット方式により、インクを塗布することができる。インクが塗布されるパッシベーション膜上には窪みがあることが好ましい。この窪みは、パッシベーション膜の加工の際に形成してもよいが、金属配線層の数が少ないことで表層のパッシベーション膜上に自然に発生する段差を利用することができる。特に、遮光対象となるアナログ回路の金属配線層の数は、デジタル回路よりも少ないので、アナログ回路と対向するパッシベーション膜上に窪みを形成でき、その窪みにインクを塗布することができる。
本発明が適用される液晶表示装置の部分断面図である。 ドライバＩＣの平面図である。 図３（Ａ）〜図３（Ｅ）は、基板接続用バンプ及びダミーバンプの形成方法を示す工程図である。 図３（Ａ）の型の変形例を示す図である。 本発明が適用される液晶表示装置の概略説明図である。 ドライバＩＣの内部回路のブロック図である。 図６に示す電源回路の出力電圧の温度勾配を示す特性図である。 表示装置を備えた電子機器の一例であるパーソナルコンピュータを示す図である。 表示装置を備えた電子機器の他の一例である携帯電話機を示す図である。
符号の説明
１０ アクティブマトリクス基板（透明基板）、２０ ドライバＩＣ、３０ 基板接続用バンプ、４０ ダミーバンプ、７０ 電極、７２ ダミー電極、２００電源回路、２２０ 温度センサ

Claims (8)

  1. 入出力回路と、複数の内部回路と、前記入出力回路に接続される複数の基板接続用バンプと、少なくとも一つのダミーバンプとを有し、前記少なくとも一つのダミーバンプが、前記複数の内部回路のうちの遮光対象となる少なくとも一つの内部回路と対向して配置されていることを特徴とするバンプ付ＩＣ。
  2. 請求項１において、
    前記少なくとも一つのダミーダンプの高さは、前記複数の基板接続用バンプの各高さよりも低いことを特徴とするバンプ付ＩＣ。
  3. 請求項１または２において、
    前記少なくとも一つのダミーバンプに接続されるダミー電極をさらに有し、前記少なくとも一つのダミー電極はフローティング電極であることを特徴とするバンプ付ＩＣ。
  4. 請求項１乃至３のいずれかにおいて、
    前記複数の内部回路の一つが内部電源回路であり、前記遮光対象となる少なくとも一つの内部回路は、前記内部電源回路に設けられたアナログ回路であることを特徴とするバンプ付ＩＣ。
  5. 請求項４において、
    前記アナログ回路は、温度−電圧依存特性を有する素子を含むことを特徴とするバンプ付ＩＣ。
  6. 請求項４において、
    前記アナログ回路は、温度−電圧依存特性に基づいて実温度を検出する温度センサを含むことを特徴とするバンプ付ＩＣ。
  7. 請求項１乃至６のいずれかに記載されたバンプ付ＩＣと、
    前記バンプ付ＩＣがＣＯＧ（Chip On Grass）実装される透明基板と、
    を有し、
    前記透明基板は複数の配線を有し、前記バンプ付ＩＣの前記複数の基板接続用バンプと前記複数の配線とが接続されていることを特徴とする表示装置。
  8. 請求項７に記載の表示装置を有することを特徴とする電子機器。
JP2004023029A 2004-01-30 2004-01-30 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器 Expired - Fee Related JP3846482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004023029A JP3846482B2 (ja) 2004-01-30 2004-01-30 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器
US11/046,642 US7098526B2 (en) 2004-01-30 2005-01-28 Bumped IC, display device and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004023029A JP3846482B2 (ja) 2004-01-30 2004-01-30 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005217252A true JP2005217252A (ja) 2005-08-11
JP3846482B2 JP3846482B2 (ja) 2006-11-15

Family

ID=34805694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004023029A Expired - Fee Related JP3846482B2 (ja) 2004-01-30 2004-01-30 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器

Country Status (2)

Country Link
US (1) US7098526B2 (ja)
JP (1) JP3846482B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009025535A (ja) * 2007-07-19 2009-02-05 Hitachi Displays Ltd 表示装置
JP2020085498A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 湿度検出装置及び温度検出装置
JP2021012268A (ja) * 2019-07-05 2021-02-04 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び移動体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
JP4577244B2 (ja) * 2006-03-15 2010-11-10 セイコーエプソン株式会社 発光装置及びその駆動方法並びに電子機器
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
US8018176B1 (en) 2007-06-28 2011-09-13 National Semiconductor Corporation Selectable power FET control for display power converter
JP5938968B2 (ja) * 2012-03-19 2016-06-22 富士通株式会社 情報処理装置、情報処理プログラム及び情報処理方法
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
JP2015049435A (ja) * 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバｉｃ、表示装置およびその検査システム
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786789A (en) * 1994-11-14 1998-07-28 Trimble Navigation Limited GPS and cellphone unit having add-on modules
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
JPH1124605A (ja) 1997-06-30 1999-01-29 Optrex Corp 液晶表示素子およびその製造方法
US6292248B1 (en) * 1997-08-09 2001-09-18 Lg. Philips Lcd Co., Ltd. COG type liquid crystal panel and fabrication method thereof having first and second conductive bumps in different planes
JP2000223653A (ja) * 1999-02-02 2000-08-11 Rohm Co Ltd チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2001056478A (ja) 1999-08-17 2001-02-27 Nec Saitama Ltd 液晶表示装置および半導体素子遮光方法
JP3695265B2 (ja) 1999-11-30 2005-09-14 セイコーエプソン株式会社 表示装置及び電子機器
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP3721999B2 (ja) * 2001-03-14 2005-11-30 セイコーエプソン株式会社 液晶装置及び電子機器
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009025535A (ja) * 2007-07-19 2009-02-05 Hitachi Displays Ltd 表示装置
JP2020085498A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 湿度検出装置及び温度検出装置
JP7120520B2 (ja) 2018-11-16 2022-08-17 ミネベアミツミ株式会社 湿度検出装置及び温度検出装置
JP2021012268A (ja) * 2019-07-05 2021-02-04 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び移動体

Also Published As

Publication number Publication date
JP3846482B2 (ja) 2006-11-15
US20050167833A1 (en) 2005-08-04
US7098526B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
US7098526B2 (en) Bumped IC, display device and electronic device using the same
KR101409110B1 (ko) 표시 장치
KR100995639B1 (ko) 액정표시장치 및 그 구동방법
KR100879213B1 (ko) 온도 유지를 위한 액정표시장치
KR100738776B1 (ko) 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기
KR101016290B1 (ko) 라인 온 글래스형 액정표시장치 및 구동방법
KR101034750B1 (ko) 표시 장치 및 그 제조 방법
US7012667B2 (en) Liquid crystal display device
KR100831303B1 (ko) 액정표시장치
US20080272471A1 (en) Electro-optical device and electronic apparatus
US7483012B2 (en) LCD having integrated amorphous-silicon TFT row driver
KR100383341B1 (ko) 반도체 집적회로, 액정장치와 전자기기, 및 반도체집적회로의 검사 방법
KR101043678B1 (ko) 액정표시장치
KR101291926B1 (ko) 액정표시장치
KR101024646B1 (ko) 액정표시장치의 구동장치
KR100904264B1 (ko) 액정표시장치
KR101010129B1 (ko) 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR101296634B1 (ko) 액정 표시 장치
JP3786126B2 (ja) ドライバｉｃ、電気光学装置及び電子機器
JP3786125B2 (ja) ドライバｉｃ、電気光学装置及び電子機器
JP4023474B2 (ja) 電気光学装置及び電子機器
KR101002305B1 (ko) 칩 실장형 필름 패키지 및 그를 이용한 액정 표시 모듈
KR100559223B1 (ko) 엘씨디모듈
KR20070003149A (ko) 연성기판의 배선구조 및 이를 채용한 액정표시소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060814

R150 Certificate of patent or registration of utility model

Ref document number: 3846482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees