JP2005166903A - 電子回路パッケージの実装方法及び電子回路基板 - Google Patents

電子回路パッケージの実装方法及び電子回路基板 Download PDF

Info

Publication number
JP2005166903A
JP2005166903A JP2003402980A JP2003402980A JP2005166903A JP 2005166903 A JP2005166903 A JP 2005166903A JP 2003402980 A JP2003402980 A JP 2003402980A JP 2003402980 A JP2003402980 A JP 2003402980A JP 2005166903 A JP2005166903 A JP 2005166903A
Authority
JP
Japan
Prior art keywords
electronic circuit
reflow
circuit package
package
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003402980A
Other languages
English (en)
Inventor
Fumio Arase
文夫 荒瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003402980A priority Critical patent/JP2005166903A/ja
Publication of JP2005166903A publication Critical patent/JP2005166903A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract


【目的】 両面リフロー時の部品落下を防止すると共に、不良部品の交換が容易なことを課題とする。
【構成】 両面リフローによりはんだ付けを行うプリント基板10への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージ20であって、少なくとも対角の2箇所に回路機能を有しないダミーリード22a,22bを備えるもの、の該ダミーリード22a,22bの下部を耐熱性の接着剤32a,32bにより前記リフロー面に接着・固定する。
【選択図】 図1

Description

本発明は電子回路パッケージの実装方法及び電子回路基板に関し、更に詳しくは、両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法及び電子回路基板に関する。
近年、回路実装の高密度化が進むにつれ、基板や部品コストは年々高価になってきており、このような高価なプリント回路板では部品不良の発生時に当該部品の修理作業が可能なことが必須条件となってきている。
このような状況の下、従来は、両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、2回目のリフロー時における部品落下を有効に防止する技術が知られている。例えば、プリント板の第1面に溶融はんだの表面張力のみによって自重を保持可能な電子回路パッケージをはんだ付けすると共に、反転した第2面には任意部品を実装してリフローはんだ付けすることで部品落下を防止するものが知られている(特許文献1)。
また従来は、大型表面実装部品2,7の底面に位置するプリント基板1に孔3を設け、該孔3に熱硬化性接着剤を注入すると共に、リフロー加熱工程の温度カーブ特性を利用し、ハンダの溶融温度になる前に、大型表面実装部品2,7とプリント基板1を結合固定することで、大型表面実装部品2,7の落下を防止するものが知られている(特許文献2)。
また従来は、1回目のリフローで実装した電子回路パッケージ(樹脂モールドパッケージ)の四隅に熱硬化性接着剤4を塗布すると共に、2回目(背面)のリフローのプリヒート段階で接着材4を硬化させることにより、電子回路パッケージの落下を防止するものが知られている(特許文献3)。
特開昭59−161092号公報 特開平8−78837号公報(要約,図) 特開平7−38251号公報(要約,図)
しかし、上記溶融はんだの表面張力を利用する方法(特許文献1)では、大型LSI(重量部品)の落下を防止できない。
また、上記プリント基板に設けた孔に接着剤を注入する方法(特許文献2)では、当該部品が故障した場合に、容易には交換できない。即ち、通常、接着材は部品ボデーの底面にまで流れ込んでいるため、接着材を除去することが難しく、故障部品を無理に外すと、基板パターンの剥離などの破損を起こし、プリント回路板をスクラップ化してしまうことが少なくなかった。また、実装部品の底面に孔を開ける方法は、部品底面に接続端子を有するようなBGA(Ball Grid Array)型部品には適用できない。
また、上記リフローした電子回路パッケージの四隅に熱硬化性接着剤を直接塗布する方
法(特許文献3)では、上記同様にして故障部品の交換が容易では無い。
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、両面リフロー時の部品落下を防止すると共に、不良部品の交換が容易な電子回路パッケージの実装方法及び電子回路基を提供することにある。
上記の課題は例えば図1の構成により解決される。即ち、本発明(1)の電子回路パッケージの実装方法は、両面リフローによりはんだ付けを行うプリント基板10への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージ20であって、少なくとも対角の2箇所に回路機能を有しないダミーリード22a,22bを備えるもの、の該ダミーリード22a,22bの下部を耐熱性の接着剤32a,32bにより前記リフロー面に接着・固定するものである。
本発明(1)によれば、1回目のリフロー後、電子回路パッケージ20のダミーリード22a,22bを基板に接着することで、2回目のリフロー時における部品落下を有効に防止できる。また、実装後の電子回路パッケージが不良となった場合には、ニッパー等の切断具によってダミーリードを容易に切断できると共に、その後は、はんだを溶融して除去するだけの通常の方法によって不良部品を交換できる。
なお、本発明(1)はダミーリードを設け易いQFP型やDIP型の電子回路パッケージに適用して好適である。
また本発明(2)の電子回路パッケージの実装方法は、両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部とこれらに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒート段階で熱硬化させるものである。
本発明(2)によれば、上記本発明(1)の作用・効果に加え、2回目のリフロー時のプリヒート熱を有効に利用できるため、接着・固定の部品実装工程を簡略化できる。
本発明(3)の電子回路基板は、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部を耐熱性の接着剤により前記リフロー面に接着・固定したものである。
また上記の課題は例えば図4の構成により解決される。即ち、本発明(4)の電子回路パッケージの実装方法は、両面リフローによりはんだ付けを行うプリント基板10への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージ40の少なくとも対角の2箇所の上面に、パッケージ保持部材52a,52bの少なくとも逆L字状の頭部を当接させると共に、その下部を耐熱性の接着剤32a,32bで前記リフロー面に接着・固定するものである。
本発明(4)によれば、1回目のリフロー後、電子回路パッケージ40の少なくとも対角の2箇所の上面に、パッケージ保持部材52a,52bの少なくとも逆L字状の頭部を当接させると共に、その下部を耐熱性の接着剤32a,32bで前記リフロー面に接着・固定することにより、2回目のリフロー時における部品落下を有効に防止できる。また、実装後の電子回路パッケージが不良となった場合には、ニッパー等の切断具パッケージ保
持部材52a,52bを容易に切断できると共に、その後は、はんだを溶融して除去するだけの通常の方法によって不良部品を交換できる。
なお、本発明(4)はダミーリードを設け難いBGA型の電子回路パッケージに適用して好適である。また、電子回路パッケージ40のそのものに、上記ダミーリードを設けるような別段の加工を施す必要が無いため、市販の電子回路パッケージ40を使用できる。
また本発明(5)の電子回路パッケージの実装方法は、両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージの少なくとも対角の2箇所に、パッケージ保持部材52’のコの字状の頭部を嵌合させると共に、その下部とこれに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒートの段階で熱硬化させるものである。
本発明(5)によれば、上記本発明(4)の作用・効果に加え、2回目のリフロー時のプリヒート熱を有効に利用できるため、接着・固定の部品実装工程を簡略化できる。またパッケージ保持部材52’はコの字状の頭部を有するので、接着前にも、電子回路パッケージに容易に取り付け、その状態を保持できる。
以上述べた如く本発明によれば、両面リフロー時の部品落下を有効に防止できると共に、その後に電子回路部品が故障しても、高価な電子回路部品を容易に交換できるため、
装置運用・保守のコストダウン化に寄与するところが極めて大きい。
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図1〜図3は第1の実施の形態による電子回路パッケージの実装方法を説明する図(1)〜(3)で、落下防止が必要なQFP(Quad Flat Package)型やDIP(Dual Inline Package)型の電子回路パッケージの少なくとも対角の2箇所にダミーリードを設けると共に、該当リードを接着材で基板に接着・固定し、2回目のリフロー時に電子回路パッケージの落下を防止する場合を示している。
図1に電子回路パッケージを実装した状態の回路基板の斜視図を示す。図において、10は両面実装用のプリント基板、11は配線用の導体パターン、12a,12bはダミーリド接着用のランド、20はQFP型やDIP型のLSIチップからなる電子回路パッケージ、21は信号や電源用のリード、22a,22bは電子回路パッケージ20の少なくとも対角の2箇所に設けたダミーリード、31ははんだ、32a,32bは耐熱性の接着材である。なお、ランド12a,12bは設けなくても良い。
落下防止が必要な電子回路パッケージ20の少なくとも対角の2箇所にダミーリード22a,22bを設ける。ダミーリード22は、予め全ての電子回路パッケージに実装されていても良いが、落下防止の必要な電子回路パッケージのみに後付けしても良い。
図2に第1の実施の形態による電子回路パッケージの実装方法を示す。図2(a)では、基板10のA面にはんだペースト31を印刷し、その上に電子回路パッケージ20Aを搭載する。ダミーリード22a,22bとランド12a,12bの間にははんだペースト31を印刷しない。図2(b)では例えば赤外線加熱法により電子回路パッケージ20Aのリフローはんだ付けを行う。その後、ダミーリード22a,22bの下部を耐熱性の接着材32a,32bで基板10のランド12a,12bに接着・固定し、基板10を例えば矢印c方向に裏返す。
図2(c)では、基板10のB面にはんだペースト31を印刷し、その上に電子回路パッケージ20Bを搭載する。ダミーリード22a,22bとランド12a,12bの間にははんだペースト31を印刷しない。図2(d)では赤外線加熱法により電子回路パッケージ20Bのリフローはんだ付けを行う。このとき、裏面側の電子回路パッケージ20Aのはんだも一斉に溶融するが、電子回路パッケージ20Aのダミーリード22a,22bは既に耐熱性の接着材32a,32bでランド12a,12bに接着・固定されているため、2回目のリフローでも部品落下を有効に防止できる。
なお、上記電子回路パッケージ20Aのダミーリード22a,22bを耐熱性の接着材で接着・固定する代わりに、熱硬化性の接着材を塗布しても良い。この場合は、2回目のリフロー時におけるプリヒート段階で熱硬化性の接着材が硬化することにより、部品落下を有効に防止できる。
図3に故障した電子回路パッケージを交換する場合を示す。ダミーリードを接着・固定した電子回路パッケージ20に不具合が発生して部品交換作業を行う場合には、まずニッパー等によりダミーリード22a,22bの部分を切断する。これにより、電子回路パッケージ20の接着材による固定は解除されるため、以降は、従来より行われている通常の方法で部品を交換できる。即ち、例えば故障部品20のはんだを溶かして吸引・除去し、該故障部品20を取り外す。次に、新たな電子回路パッケージをはんだ付けにより実装する。
なお、必要なら、ダミーリード22a,22bの断片をペンチ等でつかみ、基板表面より引き剥がす。こうしても、基板表面には導体パターン11が形成されていないため、回路パターンの破損を起こす恐れはない。また、上記ダミーリード22a,22bをランド12a,12bに接着したが、これに限らない。ランド12a,12bを設けずに、ダミーリード22a,22bを基板表面に直接接着しても良い。
図4〜図6は第2の実施の形態による電子回路パッケージの実装方法を説明する図(1)〜(3)で、落下防止が必要なBGA(Ball Grid Array)型電子回路パッケージの少なくとも対角の2箇所の上面にパッケージ保持部材の頭部を当接させてその下部を接着材で基板に接着・固定することにより、2回目のリフロー時に電子回路パッケージの落下を防止する場合を示している。
図4に電子回路パッケージを実装した状態の回路基板の斜視図を示す。図において、40はBGA型のLSIチップからなる電子回路パッケージ、41は信号や電源用の背面のボールグリッドアレイ(BGA)、52a,52bは、それぞれの頭部を、電子回路パッケージ40の少なくとも対角の2箇所の上面に当接させることで電子回路パッケージ40を基板に保持可能な、逆L字状のパッケージ保持部材である。
一例のパッケージ保持部材52は、その板厚がBGA底面と基板10との隙間(約0.5mm)より薄い厚さ(0.2〜0.3mm)を有し、ステンレス材や熱硬化性プラスチック等のリフロー温度(250°C程度)に十分に耐える材料で構成されている。
なお、図4の挿入図(a)に示す如く、パッケージ保持部材52’の頭部をコの字状のバネ部材にすることで、この部分により電子回路パッケージ40の側面を挟み込むことが可能である。この場合のパッケージ保持部材52’は、接着材なしでも電子回路パッケージ40に取り付けられるため、その下部に熱硬化性の接着材を塗布して2回目のリフロー時に接着・固定する場合に適している。
但し、1回目のリフロー後にパッケージ保持部材52を接着・固定してしまう場合には、頭部が逆L字状のものが構造簡単であると共に、部品落下を防止する機能面からもこれで十分である。
図5に第2の実施の形態による電子回路パッケージの実装方法を示す。図5(a)では、基板10のA面にはんだペースト31を印刷し、その上に電子回路パッケージ40Aを搭載する。図5(b)では例えば赤外線加熱法により電子回路パッケージ40Aのリフローはんだ付けを行う。その後、電子回路パッケージ40Aの少なくとも対角の2箇所にパッケージ保持部材52a,52bの頭部を搭載し、その下部を耐熱性の接着材32a,32bで基板10のA面に接着・固定し、基板10を例えば矢印c方向に裏返す。
図5(c)では、基板10のB面にはんだペースト31を印刷し、その上に電子回路パッケージ40Bを搭載する。図5(d)では赤外線加熱法により電子回路パッケージ40Bのリフローはんだ付けを行う。このとき、裏面側にある電子回路パッケージ40Aのはんだも一斉に溶融するが、電子回路パッケージ40Aに取り付けたパッケージ保持部材52a,52bは既に耐熱性の接着材32a,32bで基板10のA面に接着・固定されているため、2回目のリフローでも電子回路パッケージ40Aの落下を有効に防止できる。
なお、上記電子回路パッケージ40Aの2箇所に上面に当接させたパッケージ保持部材52a,52bを耐熱性の接着材で接着・固定する代わりに、熱硬化性の接着材を塗布しても良い。この場合は、電子回路パッケージ40Aの2箇所に頭部がコの字のパッケージ保持部材52’を嵌め込んでその下部に熱硬化性の接着材を塗布すると共に、2回目のリフローにおけるプリヒート段階で熱硬化性の接着材が硬化することにより、電子回路パッケージ40Aの落下を有効に防止できる。
図6に故障した電子回路パッケージ40を交換する場合を示す。接着・固定された電子回路パッケージ40に不具合が発生して部品交換作業を行う場合には、ニッパー等によりパッケージ保持部材52a,52b(又は52a’,52b’)の支柱部分を切断する。これにより、電子回路パッケージ40の接着材による固定は解除されるため、以降は、従来より行われている通常の方法によって故障部品の交換作業を行える。即ち、故障部品のはんだを溶かして該故障部品を取り外し、新たな電子回路パッケージ40をはんだ付けにより実装する。
なお、必要なら、パッケージ保持部材52a,52bの断片をペンチ等でつかみ、基板表面より引き剥がす。こうしても、パッケージ保持部材52a,52bの部分には導体パターン11が形成されていないため、回路パターンの破損を起こす恐れはない。また、上記パッケージ保持部材52a,52bを基板表面に直接に接着したが、予め基板表面にランド12を設けておいても良い。以上のことはパッケージ保持部材52’を使用する場合も同様である。
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
(付記1) 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部を耐熱性の接着剤により前記リフロー面に接着・固定することを特徴とする電子回路パッケージの実装方法。
(付記2) 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部とこれらに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒート段階で熱硬化させることを特徴とする電子回路パッケージの実装方法。
(付記3) 電子回路パッケージはQFP型又はDIP型の電子回路パッケージであることを特徴とする付記1又は2記載の電子回路パッケージの実装方法。
(付記4) 第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部を耐熱性の接着剤により前記リフロー面に接着・固定したことを特徴とする電子回路基板。
(付記5) 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージの少なくとも対角の2箇所の上面に、パッケージ保持部材の少なくとも逆L字状の頭部を当接させると共に、その下部を耐熱性の接着剤で前記リフロー面に接着・固定することを特徴とする電子回路パッケージの実装方法。
(付記6) 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージの少なくとも対角の2箇所に、パッケージ保持部材のコの字状の頭部を嵌合させると共に、その下部とこれらに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒートの段階で熱硬化させることを特徴とする電子回路パッケージの実装方法。
(付記7) 電子回路パッケージはBGA型の電子回路パッケージであることを特徴とする付記5又は6記載の電子回路パッケージの実装方法。
第1の実施の形態による電子回路パッケージの実装方法を説明する図(1)である。 第1の実施の形態による電子回路パッケージの実装方法を説明する図(2)である。 第1の実施の形態による電子回路パッケージの実装方法を説明する図(3)である。 第2の実施の形態による電子回路パッケージの実装方法を説明する図(1)である。 第2の実施の形態による電子回路パッケージの実装方法を説明する図(2)である。 第2の実施の形態による電子回路パッケージの実装方法を説明する図(3)である。
符号の説明
10 プリント基板
11 導体パターン
12 ランド
20 電子回路パッケージ(LSIチップ)
21 リード
22 ダミーリード
31 はんだ
32 接着材
40 電子回路パッケージ(LSIチップ)
41 ボールグリッドアレイ(BGA)
52 パッケージ保持部材

Claims (5)

  1. 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部を耐熱性の接着剤により前記リフロー面に接着・固定することを特徴とする電子回路パッケージの実装方法。
  2. 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部とこれらに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒート段階で熱硬化させることを特徴とする電子回路パッケージの実装方法。
  3. 第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージであって、少なくとも対角の2箇所に回路機能を有しないダミーリードを備えるもの、の該ダミーリードの下部を耐熱性の接着剤により前記リフロー面に接着・固定したことを特徴とする電子回路基板。
  4. 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージの少なくとも対角の2箇所の上面に、パッケージ保持部材の少なくとも逆L字状の頭部を当接させると共に、その下部を耐熱性の接着剤で前記リフロー面に接着・固定することを特徴とする電子回路パッケージの実装方法。
  5. 両面リフローによりはんだ付けを行うプリント基板への電子回路パッケージの実装方法において、第1回目のリフロー面にリフローはんだ付けされた電子回路パッケージの少なくとも対角の2箇所に、パッケージ保持部材のコの字状の頭部を嵌合させると共に、その下部とこれに対応する基板表面とに熱硬化性の接着材を塗布して後、該接着材を第2回目のリフローはんだ付けのプリヒートの段階で熱硬化させることを特徴とする電子回路パッケージの実装方法。
JP2003402980A 2003-12-02 2003-12-02 電子回路パッケージの実装方法及び電子回路基板 Pending JP2005166903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003402980A JP2005166903A (ja) 2003-12-02 2003-12-02 電子回路パッケージの実装方法及び電子回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402980A JP2005166903A (ja) 2003-12-02 2003-12-02 電子回路パッケージの実装方法及び電子回路基板

Publications (1)

Publication Number Publication Date
JP2005166903A true JP2005166903A (ja) 2005-06-23

Family

ID=34726419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402980A Pending JP2005166903A (ja) 2003-12-02 2003-12-02 電子回路パッケージの実装方法及び電子回路基板

Country Status (1)

Country Link
JP (1) JP2005166903A (ja)

Similar Documents

Publication Publication Date Title
JP4585416B2 (ja) 基板の反り低減構造および基板の反り低減方法
JP2002361832A (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
US20070253179A1 (en) Method and apparatus for removing surface mount device from printed circuit board
JP2007059652A (ja) 電子部品実装方法
JP4637652B2 (ja) はんだ付け方法及び電子部品
JP4769697B2 (ja) プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法
JP2005166903A (ja) 電子回路パッケージの実装方法及び電子回路基板
JPH0878837A (ja) 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板
JP3266414B2 (ja) はんだ供給法
JP4989528B2 (ja) 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
JPH10145032A (ja) 電子部品実装用印刷回路板
JP2008004226A (ja) 磁気ヘッドアッセンブリのリワーク方法
JP2009218436A5 (ja)
JP4102538B2 (ja) 電子回路基板補修方法
JPH0878828A (ja) フェイスマウント型部品のプリント基板への取付け装置および取付け方法
JPH1012992A (ja) 実装方法及び電子部品収容パレツト
JP2009239074A (ja) 電子部品実装用治具、電子部品の実装方法及び取外し方法
JPH066023A (ja) 電子部品の実装方法
JPH0722742A (ja) プリント配線板の半田付け方法
JP2024502563A (ja) 半導体パッケージおよびその製造方法
JP2006012883A (ja) 電子部品はんだ接合方法,エリアアレイ型電子部品,電子回路基板および電子部品ユニット
JP2022142490A (ja) 挿入実装型部品、回路基板の製造方法および回路基板
JP3284890B2 (ja) バンプ付きワークのボンディング方法
KR20200107239A (ko) 개선형 다중코일과 연성회로기판의 접합공법
JP2010245317A (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Effective date: 20081215

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602