JP2005142481A5 - - Google Patents

Claims (13)

1. 半導体基板の表面から所定の深さを有する素子分離用溝を形成し、
   前記素子分離用溝を含む前記半導体基板の表面に誘電体膜を形成し、
   前記素子分離用溝に化学気相成長膜を埋め込み、
   前記素子分離用溝を除く部位の前記誘電体膜をエッチングにより除去し、
   絶縁膜と導電性膜を順に形成し、
   前記誘電体膜と接触する部位の前記絶縁膜を前記導電性膜を介して覆うパターンを有するレジストを形成し、
   前記レジストの上から異方性エッチングを行うことにより表面の露出した部位の前記導電性膜を除去する半導体装置の製造方法。
2. 前記レジストがトランジスタのゲート電極形成のためのパターンを有する請求項１記載の半導体装置の製造方法。
3. 前記レジストが前記化学気相成長膜と接触する部位の前記絶縁膜を前記導電性膜を介して覆う請求項１または２記載の半導体装置の製造方法。
4. 前記化学気相成長膜が多結晶シリコン膜である請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
5. 前記化学気相成長膜が前記誘電体膜と材質が同じである請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
6. 前記誘電体膜がシリコン酸化膜である請求項１乃至５のいずれか１項記載の半導体装置の製造方法。
7. 半導体基板と、
   前記半導体基板内に設けられたトレンチ分離部と、
   内壁膜として前記トレンチ分離部の内壁に沿って形成された第１の膜と、
   前記トレンチ分離部内を満たし、前記第１の膜の内部表面に接して形成された第２の膜と、
   前記第１の膜および前記第２の膜を覆い、前記トレンチ分離部上に形成された導電性膜と、
   を有する半導体装置。
8. 前記導電性膜とは異なる領域にゲート電極をさらに有し、
   前記導電性膜と前記ゲート電極が同一工程で形成されている請求項７記載の半導体装置。
9. 前記導電性膜が設けられた第１の領域および前記ゲート電極が設けられた第２の領域を覆う絶縁膜をさらに有し、
   前記絶縁膜は、前記第１の領域において前記第１の膜および前記第２の膜と前記導電性膜とを絶縁するとともに、前記第２の領域において前記ゲート電極と前記半導体基板とを絶縁する、請求項８記載の半導体装置。
10. 前記第２の膜が化学気相成長膜である請求項７記載の半導体装置。
11. 前記化学気相成長膜が多結晶シリコン膜である請求項１０記載の半導体装置。
12. 前記化学気相成長膜が前記第１の膜と材質が同じである請求項１０記載の半導体装置。
13. 前記第１の膜がシリコン酸化膜である請求項７記載の半導体装置。