TWI687983B - 鰭片結構及其製造方法 - Google Patents

鰭片結構及其製造方法 Download PDF

Info

Publication number
TWI687983B
TWI687983B TW108110084A TW108110084A TWI687983B TW I687983 B TWI687983 B TW I687983B TW 108110084 A TW108110084 A TW 108110084A TW 108110084 A TW108110084 A TW 108110084A TW I687983 B TWI687983 B TW I687983B
Authority
TW
Taiwan
Prior art keywords
fin
layer
substrate
insulating layer
manufacturing
Prior art date
Application number
TW108110084A
Other languages
English (en)
Other versions
TW202020946A (zh
Inventor
黃登煙
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI687983B publication Critical patent/TWI687983B/zh
Publication of TW202020946A publication Critical patent/TW202020946A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本揭露關於一種鰭片結構及其製造方法。該鰭片結構包括：一基材以及至少一鰭片區塊。該鰭片區塊設於該基材上。該鰭片區塊包括：一絕緣層以及一頂鰭層。該絕緣層設於該基材上。該頂鰭層設於該絕緣層上。該頂鰭層之至少一部分顯露。該頂鰭層係一磊晶層。該絕緣層接觸該頂鰭層。

Description

鰭片結構及其製造方法
本申請案主張2018/11/20申請之美國臨時申請案第62/769,911號及2019/1/28申請之美國正式申請案第16/259,688號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種鰭片結構及其製造方法，特別關於一種用於鰭式場效電晶體(FinFET)之鰭片結構及其製造方法。
半導體裝置對於許多現代設備非常必要．隨著電子科技的進步，半導體裝置提供愈來愈多功能與包含更多積體電路的同時，半導體裝置也逐漸微小化。由於半導體裝置逐漸微小化，鰭片結構被廣泛應用於場效電晶體領域。
為了避免漏電流，傳統鰭片結構包括：基材及從基材延伸而出的鰭片區塊。鰭片區塊包括：絕緣層與頂鰭層。絕緣層電性絕緣頂鰭層與基材。
然而，傳統鰭片結構之製造方法具有許多複雜步驟且消耗大量時間與材料。
鰭片區塊之絕緣層是透過摻雜製程以及氧化製程而形成的。形成絕緣層之過程中，保護覆蓋層會沈積至頂鰭層的周圍，以防止頂鰭層氧化。絕緣層形成之後，會移除保護覆蓋層。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露一方面提供一種鰭片結構的製造方法。該製造方法包括：提供一基材；形成至少一凹槽於該基材之一上部中；形成一鰭片區塊於該至少一凹槽中，其中該鰭片區塊包括一絕緣層及位於該絕緣層之上的一頂鰭層；以及移除該基材之一部分，以顯露該鰭片區塊之至少一部分。
在一些實施例中，該基材係一單晶矽層。
在一些實施例中，該絕緣層包括藉由一沈積製程形成之氧化物材料。
在一些實施例中，該頂鰭層藉由一磊晶成長製程形成。
在一些實施例中，該頂鰭層包括磊晶單晶矽材料。
在一些實施例中，該基材之該部分係藉由一蝕刻製程移除。
在一些實施例中，該絕緣層使該頂鰭層與該基材之一基部電性絕緣。
在一些實施例中，該頂鰭層係於形成該絕緣層之後形成。
本揭露另一方面提供一種鰭片結構之製造方法，該製造方法包括：形成一上部於一基部上；形成至少一凹槽於該上部中；形成一鰭片區塊於該至少一凹槽中；形成一絕緣層於該鰭片區塊中；以及移除該上部的至少一部分，以顯露該鰭片區塊的至少一部分。
在一些實施例中，該鰭片區塊包括該絕緣層之上的一頂鰭層，且該頂鰭層係於移除該上部的至少該部分之後顯露。
在一些實施例中，該基部是一矽基材層，且該上部包括藉由一沈積製程形成的介電材料。
在一些實施例中，該絕緣層包括氧化物材料，該氧化物材料透過一注氧隔離法(separation by implantation of oxygen, SIMOX)形成。
在一些實施例中，該上部係透過一蝕刻製程而移除。
在一些實施例中，位於該至少一凹槽中的該鰭片區塊係透過選擇性磊晶成長(selective epitaxial growth, SEG)製程而形成。
在一些實施例中，該絕緣層使該頂鰭層與該基部電性絕緣。
本揭露另一方面提供一種鰭片結構，該鰭片結構包括一：基材；以及至少一鰭片區塊，設於該基材上，其中該至少一鰭片區塊包括一絕緣層以及一頂鰭層，該絕緣層設於該基材上，該頂鰭層設於該絕緣層上，該頂鰭層之至少一部分顯露，該頂鰭層係一磊晶層，且該絕緣層接觸該頂鰭層。
在一些實施例中，該頂鰭層包括磊晶單晶矽材料，且該絕緣層接觸該基材的一基部。
在一些實施例中，該基材另包括一基部與設於該基部上的一上部，該上部包括至少一凹槽，且各鰭片區塊之一部分設於該至少一凹槽中。
在一些實施例中，該上部與該基部係由單晶矽材料而一體成型。
在一些實施例中，該上部係一介電層，且該基部係一單晶矽基材層。
藉由鰭片結構之設計，鰭片結構之製造方法得以更簡單。本鰭片結構之製造可節省許多步驟，例如摻雜製程、氧化製程、或保護覆蓋層之沈積製程。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
本文所使用之術語，僅係用於描述特定實施例，並非用於限制本發明概念。如本文中使用的，單數形式「一個（種）」和「所述（該）」也意圖包括複數形式，除非上下文清楚地另外指明。可進一步理解的是，當用在本說明書中時，術語「包含」和/或「包括」表明存在所陳述的特徵、整體、步驟、操作、元件和/或組成，但是不排除存在或增加一個或多個其它特徵、整體、步驟、操作、元件、組成、和/或其集合。
可理解的是，儘管本文可以使用術語「第一」、「第二」、「第三」等來描述各種元件、層、區域、或區段等，但是這些元件、層、區域、或區段等不應該被這些術語所限制。因為這些術語僅是用來區隔不同元件、層、區域、或區段等。所以，在不脫離本發明概念之教示的情況下，舉例而言，第一元件、層、區域、或區段亦可以被稱為第二元件、層、區域、或區段。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1為流程圖，例示本揭露一些實施例之鰭片結構之製造方法100。圖2至5為剖面示意圖，例示本揭露一些實施例（例如圖1）之鰭片結構200之製造方法100的製造過程。在一些實施例中，製造方法100包括複數操作(102、104、106、108、與110)，惟以下描述或說明並非用以限制操作之順序。
如圖2所示，根據操作102，提供基材202。在一些實施例中，基材202為單晶矽層。在一些實施例中，基材202塊狀矽基材、塊狀陶瓷基材、絕緣層上矽(silicon on insulator, SOI)基材等。
如圖2所示，根據操作104，形成凹槽206於基材202之上部203。在一些實施例中，係形成複數凹槽206。在一些實施例中，凹槽之形成係用於製造鰭式場效電晶體(FET)之鰭片結構。
在一些實施例中，凹槽206形成於基材202中，透過任何適合之凹槽形成製程，例如濕式蝕刻製程、乾式蝕刻製程等。
如圖3所示，根據操作106，形成絕緣層207於凹槽206中。在一些實施例中，絕緣層207包括氧化物材料，可透過任何合適之沈積製程而形成，例如化學氣相沈積(CVD)、物理氣相沈積(PVD)等。
如圖4所示，根據操作108，在形成絕緣層207之後，形成頂鰭層209於絕緣層207之上。接著，形成鰭片區塊208於凹槽206中。鰭片區塊208包括絕緣層207與位於絕緣層207之上的頂鰭層209。
在一些實施例中，頂鰭層209包括磊晶單晶矽材料。在一些實施例中，頂鰭層209藉由磊晶成長製程而形成。
藉由基材202之基部204之上之鰭片區塊208的絕緣層207，絕緣層207使頂鰭層209與基材202之基部204電性絕緣。因此，絕緣層207可減少漏電流之風險。
如圖5所示，根據操作110，去除基材202之一部分以顯露鰭片區塊208的一部分。在一些實施例中，去除上部203的一部分以顯露頂鰭層209的一部分。在一些實施例中，上部203被完整去除以完整顯露頂鰭層209。
在一些實施例中，藉由任何適合的蝕刻製程去除基材202之一部分，例如濕式蝕刻製程、乾式蝕刻製程等類似製程。
在一些實施例中，實施淺溝槽隔離製程以使鰭片結構200與相鄰鰭片結構200的其他鰭片結構電性絕緣。
在一些實施例中，形成閘極結構於頂鰭層209之上以構成鰭式場效電晶體(FinFET)。
透過操作(102、104、106、108與110)，可形成如圖5所示之鰭片結構200。鰭片結構200包括基材202及設於基材202上之鰭片區塊208。
在一些實施例中，基材202為單晶矽層。在一些實施例中，基材202為塊狀矽基材或其他類似基材。
在一些實施例中，鰭片區塊208包括絕緣層207與頂鰭層209。絕緣層207設於基材202上。
在一些實施例中，絕緣層207包括透過任何合適沈積製程形成的氧化物材料，例如化學氣相沈積(CVD)、物理氣相沈積(PVD)等類似製程。
頂鰭層209設於絕緣層207上。顯露頂鰭層209的至少一部分。在一些實施例中，頂鰭層209為磊晶層。在一些實施例中，絕緣層207接觸頂鰭層209。
在一些實施例中，頂鰭層209包括磊晶單晶矽材料。在一些實施例中，頂鰭層209係透過磊晶成長製程而形成。
在一些實施例中，上部203與基部204係由單晶矽材料一體成型。在一些實施例中，絕緣層207接觸基材202之基部204與頂鰭層209。
在一些實施例中，絕緣層207使頂鰭層209與基材202之基部204電性絕緣。因此，絕緣層207可減少漏電流之風險。
在一些實施例中，基材202包括基部204及設於基部204上之上部203。上部203包括凹槽206，且鰭片區塊208之一部分設於凹槽206內。
在一些實施例中，凹槽206可藉由任何合適之凹槽形成製程來形成，例如濕式蝕刻製程、乾式蝕刻製程等類似製程。
圖6為流程圖，例示本揭露一些實施例之鰭片結構的製造方法600。圖7至10為剖面示意圖，例示本揭露一些實施例之鰭片結構之製造方法600的製造過程。在一些實施例中，製造方法600包括複數操作(602、604、606、608、與610)，惟以下描述或說明並非用以限制操作之順序。
如圖7所示，根據操作602，形成上部203於基部204上。在一些實施例中，基材202包括上部203與基部204。
在一些實施例中，基材202之基部204為矽基材層。在一些實施例中，基材202之基部204為單晶矽層。
在一些實施例中，基材202之基部204為塊狀矽基材、陶瓷基材、絕緣上矽基材(SOI)或其他類似之基材。
在一些實施例中，上部203包括介電材料，例如氧化物等。上部203係藉由沈積製程而形成，例如物理氣相沈積(PVD)製程或化學氣相沈積(CVD)製程等類似製程。
如圖7所示，根據操作604，形成凹槽206於基材202之上部203。在一些實施例中，凹槽206係藉由任何合適之凹槽形成製程而形成，例如濕式蝕刻製程、乾式蝕刻製程等類似製程。
如圖8所示，根據操作606，形成鰭片區塊208於凹槽206中。在一些實施例中，凹槽206中之鰭片區塊208係透過選擇性磊晶成長(selective epitaxial growth, SEG)製程而形成。在一些實施例中，鰭片區塊208磊晶單晶矽材料。
如圖9所示，根據操作608，絕緣層207形成於鰭片區塊208中。在操作608之後，鰭片區塊208還包括絕緣層207之上的頂鰭層209。絕緣層207包括氧化物材料。
在一些實施例中，透過注氧隔離法(separation by implantation of oxygen, SIMOX)，絕緣層207係由鰭片區塊的一部分轉變而來。根據注氧隔離法，絕緣層207之形成係藉由氧離子束植入製程、接著高溫退火製程以於鰭片區塊208產生埋入之二氧化矽層。
絕緣層207使頂鰭層209與基部204電性絕緣。因此，絕緣層207可以減少頂鰭層209與基材202之基部204之間的漏電風險。
如圖10所示，根據操作610，去除上部203之至少一部分以顯露鰭片區塊之至少一部分208。
在一些實施例中，去除上部203之一部分以顯露頂鰭層209之一部分。在一些實施例中，上部203係完全去除以完整顯露頂鰭層209。
在一些實施例中，上部203係透過任何合適之蝕刻製程移除，例如濕式蝕刻製程、乾式蝕刻製程或其他類似之製程。
在一些實施例中，實施淺溝槽隔離製程以使鰭片結構700與相鄰鰭片結構700之其他鰭片結構電性隔離。
在一些實施例中，形成閘極結構於頂鰭層209之上以產生鰭式場效電晶體(FinFET)。
透過操作(602、604、606、608與610)，形成如圖10所示之鰭片結構700。鰭片結構700包括基材202與設於基材202上之鰭片區塊208。
鰭片區塊208包括絕緣層207與頂鰭層209。絕緣層207設於基材202上。頂鰭層209設於絕緣層207上。
在一些實施例中，鰭片區塊208之頂鰭層209包括磊晶單晶矽材料。在一些實施例中，鰭片區塊208之絕緣層207接觸基材202之基部204與鰭片區塊208之頂鰭層209。
顯露頂鰭層209之至少一部分。頂鰭層209為磊晶層。在一些實施例中，絕緣層207接觸頂鰭層209。
在一些實施例中，鰭片區塊208之絕緣層207包括氧化物材料。在一些實施例中，鰭片區塊208之頂鰭層209包括磊晶單晶矽材料。
在一些實施例中，透過注氧隔離法(separation by implantation of oxygen, SIMOX)，絕緣層207係由鰭片區塊的一部分轉變而來。根據注氧隔離法，絕緣層207之形成係藉由氧離子束植入製程、接著高溫退火製程以於鰭片區塊208產生埋入之二氧化矽層。
絕緣層207使頂鰭層209與基部204電性絕緣。因此，絕緣層207可以減少頂鰭層209與基材202之基部204之間的漏電風險。
基材202包括基部204與設於基部204上的上部203。在一些實施例中，上部203為介電層。在一些實施例中，上部203包括介電材料，例如氧化物等。在一些實施例中，上部203係透過沈積製程形成，例如物理氣相沈積(PVD)製程或化學氣相沈積(CVD)製程等。
在一些實施例中，基部204為單晶矽基材層。在一些實施例中，基部204為矽基材層。在一些實施例中，基材202之基部204為單晶矽層。在一些實施例中，基材202之基部204為塊狀矽基材、陶瓷基材、絕緣上矽基材(SOI)等。
上部203包括凹槽206。在一些實施例中，各鰭片區塊208之一部分設於凹槽206內。在一些實施例中，凹槽206係透過任何凹槽形成製程而形成，例如濕式蝕刻製程、乾式蝕刻製程等。
總之，藉由鰭片結構之設計，鰭片結構之製造方法得以更簡單。本鰭片結構之製造可節省許多步驟，例如摻雜製程、氧化製程、或保護覆蓋層之沈積製程。
本揭露另一方面提供一種鰭片結構之製造方法，該製造方法包括：形成一上部於一基部上；形成至少一凹槽於該上部中；形成一鰭片區塊於該至少一凹槽中；形成一絕緣層於該鰭片區塊中；以及移除該上部的至少一部分，以顯露該鰭片區塊的至少一部分。
本揭露另一方面提供一種鰭片結構，該鰭片結構包括：一基材；以及至少一鰭片區塊，設於該基材上。該至少一鰭片區塊：包括一絕緣層以及一頂鰭層，該絕緣層設於該基材上，該頂鰭層設於該絕緣層上，該頂鰭層之至少一部分顯露，該頂鰭層係一磊晶層，且該絕緣層接觸該頂鰭層。
本揭露一方面提供一種鰭片結構的製造方法。該製造方法包括：提供一基材；形成至少一凹槽於該基材之一上部中；形成一鰭片區塊於該至少一凹槽中，其中該鰭片區塊包括一絕緣層及位於該絕緣層之上的一頂鰭層；以及移除該基材之一部分，以顯露該鰭片區塊之至少一部分。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:製造方法 102:操作 104:操作 106:操作 108:操作 110:操作 200:鰭片結構 202:基材 203:上部 204:基部 206:凹槽 207:絕緣層 208:鰭片區塊 209:頂鰭層 600:製造方法 602:操作 604:操作 606:操作 608:操作 610:操作 700:鰭片結構
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為流程圖，例示本揭露一些實施例之鰭片結構之製造方法。 圖2至5為剖面示意圖，例示本揭露一些實施例（例如圖1）之鰭片結構之製造方法的製造過程。 圖6為流程圖，例示本揭露一些實施例之鰭片結構之製造方法。 圖7至10為剖面示意圖，例示本揭露一些實施例（例如圖6）之鰭片結構之製造方法的製造過程。
100:製造方法
102:操作
104:操作
106:操作
108:操作
110:操作

Claims (18)

  1. 一種鰭片結構之製造方法，包括：提供一基材；形成至少一凹槽於該基材之一上部中；形成一鰭片區塊於該至少一凹槽中，其中該鰭片區塊包括一絕緣層及位於該絕緣層之上的一頂鰭層；以及移除該基材之一部分，以顯露該鰭片區塊之至少一部分。
  2. 如請求項1所述之製造方法，其中該基材係一單晶矽層。
  3. 如請求項1所述之製造方法，其中該絕緣層包括藉由一沈積製程形成之氧化物材料。
  4. 如請求項1所述之製造方法，其中該頂鰭層藉由一磊晶成長製程形成。
  5. 如請求項4所述之製造方法，其中該頂鰭層包括磊晶單晶矽材料。
  6. 如請求項1所述之製造方法，其中該基材之該部分係藉由一蝕刻製程移除。
  7. 如請求項1所述之製造方法，其中該絕緣層使該頂鰭層與該基材之一 基部電性絕緣。
  8. 如請求項1所述之製造方法，其中該頂鰭層係於形成該絕緣層之後形成。
  9. 一種鰭片結構之製造方法，包括：形成一上部於一基部上；形成至少一凹槽於該上部中；形成一鰭片區塊於該至少一凹槽中；形成一絕緣層於該鰭片區塊中；以及移除該上部的至少一部分，以顯露該鰭片區塊的至少一部分；其中該絕緣層包括氧化物材料，該氧化物材料透過一注氧隔離法形成。
  10. 如請求項9所述之製造方法，其中該鰭片區塊包括該絕緣層之上的一頂鰭層，且該頂鰭層係於移除該上部的至少該部分之後顯露。
  11. 如請求項9所述之製造方法，其中該基部是一矽基材層，且該上部包括藉由一沈積製程形成的介電材料。
  12. 如請求項9所述之製造方法，其中該上部係透過一蝕刻製程而移除。
  13. 如請求項9所述之製造方法，其中位於該至少一凹槽中的該鰭片區塊 係透過選擇性磊晶成長製程而形成。
  14. 一種鰭片結構之製造方法，包括：形成一上部於一基部上；形成至少一凹槽於該上部中；形成一鰭片區塊於該至少一凹槽中；形成一絕緣層於該鰭片區塊中；以及移除該上部的至少一部分，以顯露該鰭片區塊的至少一部分；其中該絕緣層使該頂鰭層與該基部電性絕緣。
  15. 一鰭片結構，包括：一基材；以及至少一鰭片區塊，設於該基材上，其中該至少一鰭片區塊包括一絕緣層以及一頂鰭層，該絕緣層設於該基材上，該頂鰭層設於該絕緣層上，該頂鰭層之至少一部分顯露，該頂鰭層係一磊晶層，且該絕緣層接觸該頂鰭層；其中該頂鰭層包括磊晶單晶矽材料，且該絕緣層接觸該基材的一基部。
  16. 如請求項15所述之鰭片結構，其中該基材另包括一基部與設於該基部上的一上部，該上部包括至少一凹槽，且各鰭片區塊之一部分設於該至少一凹槽中。
  17. 一鰭片結構，包括：一基材；以及至少一鰭片區塊，設於該基材上，其中該至少一鰭片區塊包括一絕緣層以及一頂鰭層，該絕緣層設於該基材上，該頂鰭層設於該絕緣層上，該頂鰭層之至少一部分顯露，該頂鰭層係一磊晶層，且該絕緣層接觸該頂鰭層；其中該基材另包括一基部與設於該基部上的一上部，該上部包括至少一凹槽，且各鰭片區塊之一部分設於該至少一凹槽中；其中該上部與該基部係由單晶矽材料而一體成型。
  18. 如請求項17所述之鰭片結構，其中該上部係一介電層，且該基部係一單晶矽基材層。
TW108110084A 2018-11-20 2019-03-22 鰭片結構及其製造方法 TWI687983B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862769911P 2018-11-20 2018-11-20
US62/769,911 2018-11-20
US16/259,688 2019-01-28
US16/259,688 US10636911B1 (en) 2018-11-20 2019-01-28 Fin structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TWI687983B true TWI687983B (zh) 2020-03-11
TW202020946A TW202020946A (zh) 2020-06-01

Family

ID=70332724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110084A TWI687983B (zh) 2018-11-20 2019-03-22 鰭片結構及其製造方法

Country Status (3)

Country Link
US (1) US10636911B1 (zh)
CN (1) CN111199885B (zh)
TW (1) TWI687983B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358645A1 (en) * 2014-12-26 2017-12-14 Intel Corporation High mobility nanowire fin channel on silicon substrate formed using sacrificial sub-fin
TW201836155A (zh) * 2014-09-12 2018-10-01 美商應用材料股份有限公司 自對準置換鰭片的形成

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624326B2 (en) * 2011-10-20 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
CN103137445B (zh) * 2011-12-05 2015-12-02 中芯国际集成电路制造(上海)有限公司 形成Finfet掺杂鳍状物的方法
US9559181B2 (en) * 2013-11-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with buried sige oxide
US9129823B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
CN105448719B (zh) * 2014-07-08 2018-12-07 中芯国际集成电路制造(上海)有限公司 在FinFET中形成鳍状物的方法
WO2017052601A1 (en) 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
CN106558614B (zh) * 2015-09-30 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201836155A (zh) * 2014-09-12 2018-10-01 美商應用材料股份有限公司 自對準置換鰭片的形成
US20170358645A1 (en) * 2014-12-26 2017-12-14 Intel Corporation High mobility nanowire fin channel on silicon substrate formed using sacrificial sub-fin

Also Published As

Publication number Publication date
US10636911B1 (en) 2020-04-28
US20200161468A1 (en) 2020-05-21
CN111199885B (zh) 2023-05-16
CN111199885A (zh) 2020-05-26
TW202020946A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US10566417B2 (en) Self-forming spacers using oxidation
US9190313B2 (en) Shallow trench isolation structures
JP6336255B2 (ja) 底部窒化物ライナー及び上部酸化物ライナーを具備するシャロートレンチアイソレーション（ｓｔｉ）領域を含む電子装置及び関連方法
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
US8710549B2 (en) MOS device for eliminating floating body effects and self-heating effects
JP2010004006A (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法及び構造体
JP2007251163A (ja) 改善されたｓｏｉ基板およびｓｏｉデバイス、ならびにそれらの形成方法
US10297507B2 (en) Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
JP2014042022A (ja) 底部酸化物ライナー及び上部窒化物ライナーを具備するシャロートレンチアイソレーション（ｓｔｉ）領域を含む電子装置及び関連方法
JP2007027232A (ja) 半導体装置及びその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
US8377770B2 (en) Method for manufacturing transistor
US20130146975A1 (en) Semiconductor device and integrated circuit with high-k/metal gate without high-k direct contact with sti
TW201330253A (zh) 具有改進的矽化物厚度均勻性之金屬氧化物半導體場效電晶體積體電路及其製造方法
TWI687983B (zh) 鰭片結構及其製造方法
US10186524B2 (en) Fully depleted silicon-on-insulator (FDSOI) transistor device and self-aligned active area in FDSOI bulk exposed regions
TWI831172B (zh) 具有不同通道材料之經堆疊場效電晶體
US9922868B2 (en) Integrated circuits using silicon on insulator substrates and methods of manufacturing the same
CN104143530B (zh) 晶体管及其制作方法
JP2009170523A (ja) 半導体装置およびその製造方法
JP2012230993A (ja) 半導体基板、半導体装置及びその製造方法
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
CN103730422B (zh) 半导体器件制造方法
KR101973269B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR20080029266A (ko) 반도체 소자의 제조방법