JP2007251163A - 改善されたｓｏｉ基板およびｓｏｉデバイス、ならびにそれらの形成方法 - Google Patents

改善されたｓｏｉ基板およびｓｏｉデバイス、ならびにそれらの形成方法 Download PDF

Info

Publication number
JP2007251163A
JP2007251163A JP2007057115A JP2007057115A JP2007251163A JP 2007251163 A JP2007251163 A JP 2007251163A JP 2007057115 A JP2007057115 A JP 2007057115A JP 2007057115 A JP2007057115 A JP 2007057115A JP 2007251163 A JP2007251163 A JP 2007251163A
Authority
JP
Japan
Prior art keywords
region
depth
ion implantation
buried insulator
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007057115A
Other languages
English (en)
Other versions
JP5182783B2 (ja
Inventor
Thomas W Dyer
トーマス・ウォルター・ダイアー
Haining Yang
ハイニング・ヤン
Zhijiong Luo
チージョン・ルオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007251163A publication Critical patent/JP2007251163A/ja
Application granted granted Critical
Publication of JP5182783B2 publication Critical patent/JP5182783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】パターン形成された埋込み絶縁体層を異なる深さに含む、改善されたセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を提供する。
【解決手段】具体的には、ＳＯＩ基板は、実質的に平坦な上面を有し、さらに、（１）どのような埋込み絶縁体も含まない第１の領域と、（２）パターン形成された埋込み絶縁体層の第１の部分を第１の深さ（すなわち、ＳＯＩ基板の平坦な上面から測定した深さ）に含む第２の領域と、（３）パターン形成された埋込み絶縁体層の第２の部分を第２の深さに含む第３の領域とを含み、第１の深さは、第２の深さより大きい。１つ以上の電界効果トランジスタ（ＦＥＴ）をＳＯＩ基板中に形成することができる。例えば、ＦＥＴは、ＳＯＩ基板の第１の領域中のチャネル領域、ＳＯＩ基板の第２の領域中のソース領域およびドレイン領域、ならびにＳＯＩ基板の第３の領域中のソース／ドレイン拡張領域を含み得る。
【選択図】図１

Description

本発明は、改善されたセミコンダクタ・オン・インシュレータ（ＳＯＩ：semiconductor-on-insulator）基板およびＳＯＩデバイス、ならびにそのようなＳＯＩ基板およびＳＯＩデバイスを形成するための方法に関する。より具体的には、本発明は、パターン形成された埋込み絶縁体層を異なる深さに含むＳＯＩ基板、およびＳＯＩデバイス接合部にそれ自体が自己整合してパターン形成された埋込み絶縁体層を備えるＳＯＩ基板中に形成されるＳＯＩデバイスに関する。
セミコンダクタ・オン・インシュレータ（ＳＯＩ：semiconductor-on-insulator）技術は、半導体処理においてますます重要になっている。ＳＯＩ基板構造は一般に、埋込み絶縁体層を含み、この絶縁体層は、上部半導体層を下部半導体基板から電気的に絶縁するように機能する。トランジスタのような能動デバイスは一般に、ＳＯＩ基板の上部半導体層中に形成される。
ＳＯＩ技術を用いて形成されたデバイス（すなわち、ＳＯＩデバイス）は、接合リークの低減、接合容量の低減、ショート・チャネル効果の低減、より優れたデバイス性能、より高い実装密度、およびより低い電圧要件を含むがこれらに限定されない多くの利点を、その多くの相当品に対して有する。
しかしながら、ＳＯＩデバイスのボディ中に電荷が蓄積することがあり、このことが今度は、デバイス性能に悪影響を与える望ましくない浮遊ボディ効果（floating body effect）につながる。さらに、ＳＯＩデバイスが小型化されるにつれて、ＳＯＩデバイスにおける接触（コンタクト）抵抗が著しく増大する。接触抵抗を低減するために、レイズド（raised）ソース構造またはドレイン構造あるいはその両方の構造が一般に超薄型ＳＯＩデバイスにおいて使用され、このことがＳＯＩデバイスの欠陥密度だけでなく製造コストも増大させる。
従って、低減された浮遊ボディ効果および低減された接触抵抗を有する改善されたＳＯＩ基板およびＳＯＩデバイスが必要とされている。改善されたＳＯＩ基板およびＳＯＩデバイスを、より低コストで、そして欠陥をより少なく製造する単純かつ効果的な方法も必要とされている。
本発明の目的は、従来のＳＯＩ構造の上述の問題を解決するために、該ＳＯＩ基板の様々な深さに設置されたパターン形成された埋込み絶縁体層を備えるＳＯＩ基板を提供することである。さらに、浮遊ボディ効果および接触抵抗を低減するが接合リークおよび接合容量を増大させないやり方で、ＳＯＩデバイスに自己整合されパターン形成された埋込み絶縁体層と共に改善されたＳＯＩデバイスをＳＯＩ基板中に形成可能とすることである。
１つの態様において、本発明は、パターン形成された埋込み絶縁体層が内部に設置された実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板であって、ＳＯＩ基板は、いかなる埋込み絶縁体も含まない第１の領域と、パターン形成された埋込み絶縁体層の第１の部分を実質的に平坦な上面から第１の深さに含む第２の領域と、パターン形成された埋込み絶縁体層の第２の部分を実質的に平坦な上面から第２の深さに含む第３の領域とを含み、第１の深さは、第２の深さより大きい。
好ましくは、第１の深さは、２０ｎｍ〜２００ｎｍの範囲であり、第２の深さは、１０ｎｍ〜１００ｎｍの範囲である。
パターン形成された埋込み絶縁体層の第１の部分は、パターン形成された埋込み絶縁体層の第２の部分の平均厚さと実質的に同じか、小さいかまたは大きい平均厚さを有することができる。
パターン形成された埋込み絶縁体層の第１の部分が、パターン形成された埋込み絶縁体層の第２の部分の平均厚さと実質的に同じ平均厚さを有する場合、パターン形成された埋込み絶縁体層の第１の部分および第２の部分双方が１０ｎｍ〜２００ｎｍの範囲の平均厚さを有することが好ましい。
代わりに、パターン形成された埋込み絶縁体層の第１の部分が、パターン形成された埋込み絶縁体層の第２の部分の平均厚より小さい平均厚さを有する場合、パターン形成された埋込み絶縁体層の第１の部分が１０ｎｍ〜２００ｎｍの範囲の平均厚さを有し、パターン形成された埋込み絶縁体層の第２の部分が２０ｎｍ〜４００ｎｍの範囲の平均厚さを有することが好ましい。
さらに、パターン形成された埋込み絶縁体層の第１の部分が、パターン形成された埋込み絶縁体層の第２の部分の平均厚より大きい平均厚さを有する場合、パターン形成された埋込み絶縁体層の第１の部分が２０ｎｍ〜４００ｎｍの範囲の平均厚さを有し、パターン形成された埋込み絶縁体層の第２の部分が１０ｎｍ〜２００ｎｍの範囲の平均厚さを有することが好ましい。
別の態様において、本発明は、１つ以上の電界効果トランジスタ（ＦＥＴ）を含む半導体デバイスに関する。具体的には、１つ以上のＦＥＴは、（１）実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板中に設置された１つ以上のチャネル領域であっていかなる埋込み絶縁体も含まないチャネル領域と、（２）１つ以上のチャネル領域の反対側でＳＯＩ基板中に設置されたソース領域およびドレイン領域であってパターン形成された埋込み絶縁体の第１の部分をＳＯＩ基板の実質的に平坦な上面から第１の深さに含むソース領域およびドレイン領域と、（３）ＳＯＩ基板中でチャネル領域とソース領域およびドレイン領域との間にそれぞれ配置されたソース拡張領域およびドレイン拡張領域であって、ソース拡張領域およびドレイン拡張領域は、パターン形成された埋込み絶縁体の第２の部分をＳＯＩ基板の実質的に平坦な上面から第２の深さに含み、第１の深さは、第２の深さより大きい、ソース拡張領域およびドレイン拡張領域とを含む。
このように、ＳＯＩ基板のパターン形成された埋込み絶縁体層は、浮遊ボディ効果およびソース／ドレイン接触抵抗を低減するが、ＦＥＴにおける接合リークおよび接合容量を増大させないように、１つ以上のＦＥＴのチャネル領域、ソース／ドレイン領域、およびソース／ドレイン拡張領域と自己整合される。
さらに別の態様において、本発明は、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を形成するための方法であって、この方法は、
所定の第１、第２、および第３の領域を備える実質的に平坦な上面を有する半導体基板を形成するステップと、
酸素イオンまたは窒素イオンあるいはそれら両方を、半導体基板の第１の領域内ではなく、第２の領域および第３の領域内に選択的に注入するために、１つ以上のイオン注入ステップを実施するステップと、
注入された酸素イオンまたは窒素イオンあるいはそれら両方を埋込み絶縁体に変換するために１つ以上のアニーリング・ステップを実施するステップとを含み、
半導体基板の第１の領域は、いかなる埋込み絶縁体も含まず、半導体基板の第２の領域は、パターン形成された埋込み絶縁体層の第１の部分を実質的に平坦な上面から第１の深さに含み、半導体基板の第３の領域は、パターン形成された埋込み絶縁体層の第２の部分を実質的に平坦な上面から第２の深さに含み、第１の深さは、第２の深さより大きい。
本発明の特定の実施形態において、酸素イオンまたは窒素イオンあるいはその両方を、半導体基板の第１の領域ではなく、第２の領域および第３の領域に注入するために、単一のイオン注入ステップが用いられる。好ましくは、半導体基板の第１の領域は、単一のイオン注入ステップの間、第１の領域中への酸素イオンまたは窒素イオンあるいはその両方の注入を阻止するのに十分な第１のマスキング構造により被覆される。半導体基板の第２の領域は、単一のイオン注入ステップの間、酸素イオンまたは窒素イオンあるいはその両方が第２の領域中の第１の深さに注入されるように、暴露される。半導体基板の第３の領域は、単一のイオン注入ステップの間、第３の領域における酸素イオンまたは窒素イオンあるいはその両方の注入深さを第２の深さに低減するのに十分な第２のマスキング構造により被覆される。
より具体的には、第１のマスキング構造は、誘電体ブロック・マスクか、誘電体ブロック・マスクがその上に設置されたゲート導体を含み得る。第２のマスキング構造は、堆積およびエッチング・プロセスにより形成される誘電体スペーサか、高密度プラズマ（ＨＤＰ）プロセスによって形成される酸化物マスクを含み得る。
本発明の別の実施形態において、酸素イオンまたは窒素イオンあるいはその両方を半導体基板の第２の領域および第３の領域に注入するために、少なくとも第１のイオン注入ステップおよび第２のイオン注入ステップが用いられる。好ましくは、ただし必須ではなく、第１のイオン注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を半導体基板の実質的に平坦な上面から第１の深さに注入し、第２の注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を半導体基板の実質的に平坦な上面から第２の深さに注入する。第１のイオン注入ステップおよび第２のイオン注入ステップ双方の間、酸素イオンまたは窒素イオンあるいはその両方は第１の領域中に全く注入されないように半導体基板の第１の領域は被覆される。半導体基板の第２の領域は、第２の領域におけるイオン注入深さが、第１の（より大きい）深さと等しくなるように、第１のイオン注入ステップの間のみ、酸素イオンまたは窒素イオンあるいはその両方を注入される。半導体基板の第３の領域は、第３の領域における最終的なイオン注入深さが、第２の（より小さい）深さと等しくなるように、第２のイオン注入ステップの間のみか、第１のイオン注入ステップおよび第２のイオン注入ステップ双方の間、酸素イオンまたは窒素イオンあるいはその両方を注入される。
本発明のさらなる代替実施形態において、上述のような高品質のパターン形成された埋込み絶縁体を形成するために、複数のイオン注入ステップおよび複数のアニーリング・ステップが使用される。
さらに別の態様において、本発明は、半導体デバイスを製造するための方法であって、この方法は、
パターン形成された埋込み絶縁体層が内部に設置された実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を形成するステップであって、ＳＯＩ基板は、どのような埋込み絶縁体も含まない第１の領域と、パターン形成された埋込み絶縁体層の第１の部分を実質的に平坦な上面から第１の深さに含む第２の領域と、パターン形成された埋込み絶縁体層の第２の部分を実質的に平坦な上面から第２の深さに含む第３の領域とを含み、第１の深さは、第２の深さより大きい、ステップと、
１つ以上の電界効果トランジスタ（ＦＥＴ）を形成するステップであって、ＦＥＴは、
（１）ＳＯＩ基板の第１の領域中に設置された１つ以上のチャネル領域と、（２）ＳＯＩ基板の第２の領域中に設置されたソース領域およびドレイン領域と、（３）ＳＯＩ基板の第３の領域中に設置されたソース拡張領域およびドレイン拡張領域とを含む、ステップとを含む。
発明の他の態様、特徴および利点は、以下の開示および添付の特許請求の範囲からよりいっそう明らかになる。
以下の説明において、本発明の十分な理解を提供するために、特定の構造、部品、材料、寸法、処理ステップおよび手法などの具体的な詳細が示される。しかしながら、本発明がこれらの具体的な詳細なしで実行され得ることが、当業者により認識されるであろう。他の場合には、本発明を不明瞭にしないために、周知の構造または処理ステップは、詳細に説明されない。
層（layer）、領域（region）または基板（substrate）のような要素が、別の要素の「上に（on）」ある、または「覆って（over）」いると言われる場合、その要素は、他の要素の上に直接あることができ、あるいは介在要素（intervening element）が存在してもよいことが理解されるであろう。対照的に、ある要素が他の要素の「すぐ上に（directly on）」あるまたは「直接覆って（directly over）」いると言われる場合、介在要素は全く存在しない。ある要素が、別の要素の「真下に（beneath）」ある、または「下に（under）」あると言われる場合、その要素は、他の要素の下に直接あることができ、あるいは介在要素（intervening element）が存在してもよいことも理解されるであろう。対照的に、ある要素が他の要素の「すぐ真下に（directly beneath）」ある、または「すぐ下に（directly under）」あると言われる場合、介在要素は全く存在しない。
本明細書中で用いられる用語「パターン形成された（patterned）」は、層化構造の不連続を意味する。例えば、パターン形成された埋込み絶縁体層は、ＳＯＩ基板において不連続であり、すなわち、パターン形成された埋込み絶縁体層は、ＳＯＩ基板の特定の領域に延びているが、ＳＯＩ基板の他の領域においては全く存在しない。
本明細書中で用いられる用語「実質的に平坦な（substantially planar）」は、高さまたは深さが１０ｎｍ未満の表面突出または陥凹により画定された表面の平滑性を意味する。
パターン形成された埋込み絶縁体層（またはその部分）と関連して用いられる用語「深さ（depth）」は、パターン形成された埋込み絶縁体層（またはその部分）の上面とパターン形成された埋込み絶縁体層が設置される基板の上面との間の平均距離を意味する。
本明細書中で用いられる用語「厚さ（thickness）」は、層または同様な構造の平均厚さを意味する。
本明細書中で用いられる用語「実質的に同じ（substantially same）」は、±１０％のパラメータ変動を意味する。
本発明は、改善されたＳＯＩ基板を提供し、このＳＯＩ基板は、該ＳＯＩ基板の様々な深さに設置されたパターン形成された埋込み絶縁体層を含む。具体的には、本発明のＳＯＩ基板の各々は、実質的に平坦な上面を有し、さらに、（１）どのような埋込み絶縁体も含まない第１の領域、（２）パターン形成された埋込み絶縁体層の第１の部分を第１の深さ（すなわち、ＳＯＩ基板の平坦な上面から測定した深さ）に含む第２の領域、および（３）パターン形成された埋込み絶縁体層の第２の部分を第２の深さに含む第３の領域を含み、第１の深さは、第２の深さより大きい。
本発明は、上記のＳＯＩ基板中に形成される改善されたＳＯＩデバイスも提供する。具体的には、パターン形成された埋込み絶縁体層は、浮遊ボディ効果および接触抵抗を低減するが接合リークおよび接合容量を増大させないやり方で、ＳＯＩデバイスに自己整合される。
図１は、ＳＯＩ基板１０中に設置された２つのＦＥＴ２０および４０を含む代表的なＳＯＩデバイスの断面図を示す。
ＳＯＩ基板１０は、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、その他のＩＩＩ〜ＶまたはＩＩ〜ＶＩ化合物半導体、あるいは有機半導体構造を含むがそれらに限定されないどのような半導体材料も含み得る。本発明のいくつかの実施形態において、ＳＯＩ基板１０が、Ｓｉ含有半導体材料、すなわち、シリコンを含む半導体材料で構成されることが好ましい。さらに、ＳＯＩ基板１０は、ドープされても、ドープされなくてもよく、あるいはドープされた領域およびドープされない領域双方を内部に含むこともできる（図示せず）。
ＳＯＩ基板１０は、実質的に平坦な上面１１を有し、パターン形成された（すなわち、不連続な）埋込み絶縁体層１２を内部に含んでいる。パターン形成された埋込み絶縁体層１２はどのような適切な絶縁体材料を含んでもよく、一般に、結晶相または非結晶相の酸化物、窒化物、または酸窒化物を含む。
パターン形成された埋込み絶縁体層１２は、ＳＯＩ基板１０の特定の領域（例えば、領域２２Ａ、２２Ｂ、２４Ａ、２４Ｂ、４２Ａ、４２Ｂ、４４Ａ、および４４Ｂ）にのみ延びるが、図１に示されるように、ＳＯＩ基板１０の他の領域（例えば、領域２３および４３）には全く存在しない。
さらに、パターン形成された埋込み絶縁体層１２は、ＳＯＩ基板１０の種々の領域において異なる深さに設置された種々の部分を有する。例えば、パターン形成された埋込み絶縁体層１２の特定の部分は、ＳＯＩ基板１０の領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおいて、基板１０の上面１１から測定した第１の深さ（Ｄ１）に設置される。パターン形成された埋込み絶縁体層１２の他の部分は、ＳＯＩ基板１０の領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおいて、同じく上面１１から測定した第２の深さ（Ｄ２）に置かれる。図１に示されるように、第１の深さ（Ｄ１）は、第２の深さ（Ｄ２）より大きい。好ましくは、第１の深さ（Ｄ１）は、２０ｎｍ〜２００ｎｍの範囲であり、第２の深さ（Ｄ２）は、１０ｎｍ〜１００ｎｍの範囲である。さらに好ましくは、第１の深さ（Ｄ１）は、５０ｎｍ〜１００ｎｍの範囲であり、第２の深さ（Ｄ２）は、１０ｎｍ〜２０ｎｍの範囲である。
隣接するＦＥＴ２０および４０の間の絶縁を提供するために、ＳＯＩ基板１０中に１つ以上の分離領域３０が一般に形成される。分離領域３０は、トレンチ分離領域またはフィールド酸化物分離領域とすることができる。トレンチ分離領域は、当業者に周知の従来のトレンチ分離プロセスを利用して形成される。例えば、リソグラフィ、エッチングおよびトレンチ誘電体によるトレンチの充填を、トレンチ分離領域の形成において用いることができる。任意に、トレンチ充填前にライナー（liner）をトレンチ内に形成してもよく、トレンチ充填後に焼締め（densification）ステップを実行してもよく、平坦化プロセスを同様にトレンチ充填後に行ってもよい。フィールド酸化物は、シリコン・プロセスのいわゆる局所酸化を利用して形成できる。
ＦＥＴ２０および４０は両方とも、ｎチャネルＦＥＴまたはｐチャネルＦＥＴであり得る。代わりに、２０および４０の一方がｎチャネルＦＥＴであるのに対して、他方はｐチャネルＦＥＴである。ＦＥＴ２０および４０は、チャネル領域２３および４３と、ソース／ドレイン（Ｓ／Ｄ）領域２２Ａ、２２Ｂ、４２Ａおよび４２Ｂと、ソース／ドレイン（Ｓ／Ｄ）拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂを少なくとも含み、図１に示されるように、これらはすべてＳＯＩ基板１０中に設置される。具体的には、チャネル領域２３および４３は、どのような埋込み絶縁体も含まない。Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂは、パターン形成された埋込み絶縁体層１２の第１の部分を第１の深さＤ１に含む。Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂは、パターン形成された埋込み絶縁体層１２の第２の部分を第２の深さＤ２に含む。上記で言及されたように、Ｄ１はＤ２より大きい。ＦＥＴ２０および４０は、ゲート誘電体２６および４６、ゲート電極２８および４８、ならびに１つ以上の任意の側壁スペーサ（図示せず）をさらに含む。
一般に、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂに設置されたパターン形成された埋込み絶縁体層１２の第１の部分はＴ１の平均厚さを有し、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに設置されたパターン形成された埋込み絶縁体層１２の第２の部分はＴ２の平均を厚さを有する。図１に示されるように、Ｔ１は、Ｔ２と実質的に同じであり得る。代わりに、図２および図３に示されるように、Ｔ１はＴ２よりも大きくても、あるいは小さくてもよい。
具体的には、図１に示されるように、Ｔ１がＴ２と実質的に同じである場合、Ｔ１およびＴ２双方が１０ｎｍ〜２００ｎｍの範囲であることが好ましい。図２に示されるように、Ｔ１がＴ２より大きい場合、Ｔ１が２０ｎｍ〜４００ｎｍの範囲であり、Ｔ２が１０ｎｍ〜２００ｎｍの範囲であることが好ましい。さらに、図３に示されるように、Ｔ１がＴ２より小さい場合、Ｔ１が１０ｎｍ〜２００ｎｍの範囲であり、Ｔ２が２０ｎｍ〜４００ｎｍの範囲であることが好ましい。
図１〜３が本発明の特定の実施形態による代表的なＳＯＩ基板およびＳＯＩデバイスを例示的に示す一方で、上記の説明に一致して、用途要件に適合させるためにそのような基板およびデバイス構造を当業者が容易に変更できることは明らかであることに留意されたい。例えば、図１〜３に示されるような代表的なＳＯＩデバイスは、それぞれ２つのＦＥＴを含んでいるが、ＳＯＩデバイスがＦＥＴをいくつでも含み得ることが容易に理解される。別の例については、図１〜３に示されるようなパターン形成された埋込み絶縁体層は、ＳＯＩ基板中の２つの異なる深さにのみ設置されているが、そのようなパターン形成された埋込み絶縁体層がＳＯＩ基板中の３つ以上の異なる深さに設置され得ることが理解される。さらに、本発明のＳＯＩ基板は、図１〜３に示されるようなＦＥＴのほかに、トランジスタ、ダイオード、キャパシタ、抵抗器、インダクタ等の他の半導体デバイスの形成に容易に用い得る。
本発明は、上記のようなＳＯＩ基板およびデバイス構造だけでなく、そのようなＳＯＩ基板およびデバイス構造を、低コストで欠陥をより少なく形成するための様々な改善された方法も提供する。そのような方法を、図４〜３５を参照してより詳細に例示する。
具体的には、図４〜１０は、本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
埋込み絶縁体材料を全く含まないバルク半導体基板か、１つ以上の予備形成された埋込み絶縁体層（図示せず）を含むＳＯＩ基板である基板１０が最初に準備される。基板１０は、図４に示されるように、実質的に平坦な上面１１およびその中に設置された１つ以上の分離領域３０を有する。
さらに、薄い誘電体層１０２が、基板１０の上面１１を覆って形成される。薄い誘電体層１０２は、酸化物、窒化物、および酸窒化物を含むがこれらに限定されないどのような適切な誘電体材料も含むことができ、例えば、酸化、窒化、または酸窒化のような熱成長プロセスにより形成できる。代わりに、薄い誘電体層１０２は、例えば、堆積プロセスによる代わりの形成、化学気相堆積（ＣＶＤ）、プラズマＣＶＤ、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積等の堆積プロセスにより形成できる。本発明の特に好ましい実施形態において、薄い誘電体層１０２は、酸化物を含む。薄い誘電体層１０２の物理的な厚さは変わり得るが、一般的には、０．５〜１０ｎｍの厚さを有し、０．５〜３ｎｍの厚さが一般的である。
次に、図５に示されるように、ブランケット誘電体マスク層１０４が、薄い誘電体層１０２を覆って形成される。ブランケット誘電体マスク層１０４は、酸化物、窒化物、および酸窒化物を含むがそれらに限定されないどのような適切な誘電体マスキング材料も含み得る。好ましくは、ただし必然的にではなく、ブランケット誘電体マスク層１０は、窒化シリコンを含む。ブランケット誘電体マスク層１０４は、化学気相堆積（ＣＶＤ）、プラズマＣＶＤ、スパッタリング、蒸着、化学溶液堆積、およびその他の同様な堆積プロセスは含むが、それらに限定されないどのような従来の堆積プロセスによっても形成できる。代わりに、ブランケット誘電体マスク層は、従来の熱酸化、窒化または酸窒化プロセスにより形成できる。
ブランケット誘電体マスク層１０４の物理的厚さは、それに続くイオン注入ステップにおいて酸素イオンまたは窒素イオンあるいはその両方の注入を完全に妨げるように調整され、従って、この物理的厚さは、（通常条件下での、すなわち、マスキング構造が全く設けられない場合のイオン注入深さを決定する）注入イオンの特定のエネルギー・レベルに依存する。一般に、ブランケット誘電体マスク層１０４は、１００ｎｍ〜２０００ｎｍの範囲の厚さ、より一般的には、４００ｎｍ〜１２００ｎｍの範囲の厚さを有する。
次に、ブランケット誘電体マスク層１０４は、図６に示されるように、誘電体マスク１０６および１０８にパターン形成され、一方はＦＥＴ４０用であり、他方はＦＥＴ２０用である。パターン形成された誘電体マスク１０６および１０８は、ＦＥＴ２０および４０のためのチャネル領域２３および４３を明確に画定する。ブランケット誘電体マスク層１０４にパターン形成するために用い得るプロセスは、技術的によく知られており、従って、ここでは詳細に説明されない。好ましくは、ブランケット誘電体マスク層１０４は、リソグラフィまたはＲＩＥのような従来のプロセスによってパターン形成される。
続いて選択的エッチング可能層１１０が、図７に示されるように、構造全体を覆って形成される。選択的エッチング可能層１１０は、どのような適切な誘電体材料も含むことができ、そのような誘電体材料が誘電体マスク１０６および１０８に含まれているものと異なっている限り、酸化物、窒化物、および酸窒化物を含むが、それらに限定されない。このように、選択的エッチング可能層１１０は、誘電体マスク１０６および１０８に対して選択的にエッチングできる。誘電体マスク１０６および１０８が窒化シリコンを含む場合、選択的エッチング可能層１１０が、化学気相堆積により形成される酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯｘＮｙ）を含むことが好ましい。材料は、その材料がその後の窒化物スペーサのためのエッチ・ストップとして働くように選ばれる。
その後、誘電体スペーサ１１２および１１４が、パターン形成された誘電体マスク１０６および１０８の側壁に沿って形成され、それによって、図８に示されるように、（誘電体スペーサ１１２および１１４のすぐ下に設置された領域である）Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂならびに（スペーサ１１２および１１４の下にも誘電体マスク１０６および１０８の下にも設置されていない領域である）Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂが画定される。
誘電体スペーサ１１２および１１４は、酸化物、窒化物、および酸窒化物を含むが、それらに限定されないどのような適切な誘電体材料も含み得る。好ましくは、ただし必然的にではなく、誘電体スペーサ１１２および１１４は、窒化シリコンを含む。誘電体スペーサ１１２および１１４は、誘電体堆積ステップ後に誘電体パターン形成ステップを行うことにより容易に形成できる。好ましくは、誘電体パターン形成は、反応性イオン・エッチング（ＲＩＥ）のようなドライ・エッチング手法を用いて実行できる。
誘電体スペーサ１１２および１１４の平均厚さは、次のイオン注入ステップにおける酸素イオンまたは窒素イオンあるいはその両方の注入深さを、通常のイオン注入深さ（Ｄ１）から所定の低減された深さ（Ｄ２）に低減するために調整される。従って、誘電体スペーサ１１２および１１４の平均厚さは、（通常のイオン注入深さＤ１を決める）注入イオンの特有のエネルギー・レベルだけでなく、所定の、低減された深さＤ２にも依存する。一般に、誘電体スペーサ１１２および１１４は、１０ｎｍ〜２００ｎｍの範囲の平均厚さ、より一般的には２０ｎｍ〜１００ｎｍの範囲の平均厚さを有する。
誘電体スペーサ１１２および１１４の形成後、図９に示されるように、酸素イオンまたは窒素イオンあるいはその両方１１６を、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに注入するために（ただし、チャネル領域２３および３３には注入しない）、単一のイオン注入ステップが実行される。その結果、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂ、ならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにのみ延びる不連続な注入イオン層１１８が基板１０中に形成される。
図９により示される単一のイオン注入ステップの間、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂは、その上にどのようなマスキング構造もなしで暴露される。従って、酸素イオンまたは窒素イオンあるいはその両方１１６は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂ中に妨害なしに注入され、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおける注入イオン層１１８の部分は、イオン注入エネルギー・レベルによってのみ決まる第１の深さ（Ｄ１）に配置される。Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂは、誘電体スペーサ１１２および１１４により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１１６の注入深さは、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおいて大いに低減され、その結果、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおける注入イオン層１１８の部分は、第２の、低減された深さ（Ｄ２）に配置される。チャネル領域２３および４３は、図９の単一の注入ステップの間、誘電体マスク１０６および１０８により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１１６の注入は、チャネル領域２３および４３を覆う誘電体マスク１０６および１０８により完全に妨げられ、その結果、注入イオン層１１８は、チャネル領域２３および４３に延びない。この特定の実施形態において論じられるようなＤ１およびＤ２は、以前図１において示されたものと同じであることに留意されたい。
注入イオン層１１８の異なる深さは、一方では、注入エネルギー・レベル、誘電体マスク１０６、１０８の厚さ、および誘電体スペーサ１１２、１１４の厚さを調整することにより達成される。他方では、注入イオン層１１８の平均厚さは、注入ドーズ量により決まる。このように、注入エネルギーレベル、誘電体マスク１０６、１０８および誘電体スペーサ１１２、１１４の厚さ、ならびに注入ドーズ量を調整することにより、注入イオン層１１８の特定の寸法および位置を容易に制御できる。注入イオン層１１８の異なる部分を形成するために同じ注入ドーズ量が用いられるので、層１１８は、その異なる部分全体を通して実質的に均一な厚さを有することに留意されたい。
図９に示されるようなイオン注入ステップは、本明細書においてベース・イオン注入ステップと呼ばれ、一般に、６０ＫｅＶ〜２００ＫｅＶのエネルギー・レベルを有するエネルギー・ビームおよび５．０×１０１６ｃｍ−２〜５．０×１０１８ｃｍ−２のドーズ量を用いて、２０℃〜８００℃の範囲の温度で実行される。好ましくは、イオン注入ステップは、１００ＫｅＶ〜１５０ＫｅＶのエネルギー・レベルを有するエネルギー・ビームおよび２．０×１０１７ｃｍ−２〜２．０×１０１８ｃｍ−２のドーズ量を用いて、２０℃〜６００℃の範囲の温度で実行される。必要に応じて、ベース・イオン注入ステップは、１つ以上の補足的イオン注入ステップ（図示せず）を続けて行ってもよく、この補足的イオン注入ステップは、高品質の注入イオン層１１８を形成するため、同じ構造上ではあるが異なる注入条件下で実行される。
次に、注入された酸素イオンまたは窒素イオンあるいはその両方を、例えば、酸化物、窒化物、または酸窒化物のような埋込み絶縁体に変換するため、構造全体が十分高い温度でアニールされる。
アニーリングは一般的に、１２５０℃以上の温度、より一般的には１３００℃〜１３５０の範囲の温度で実行される。アニーリング期間は一般的に、１時間〜１００時間の範囲であり、２時間〜２４時間の期間がより一般的である。好ましくは、アニーリングは、（総容積に対し）酸素０．１％〜１００％およびＨｅ、Ａｒ、およびＮ２のような不活性ガス９９．９％〜０％を含む酸化雰囲気中で実行される。１つ好ましい実施形態において、Ａｒが不活性ガスとして利用される。より好ましくは、本発明のアニーリング・ステップは、（総容積に対し）酸素０．１％〜５０％および不活性ガス５０％〜９９．９％を含む酸素雰囲気中で実行される。
アニーリング・ステップは、基板を特定の温度ランプ・レート（temperatureramp rate）で目標アニーリング温度まで単純に加熱することにより実行してもよく、様々なランプ・アンド・ソーク・サイクル（ramp and soak cycle）が使用できる。様々なランプ・アンド・ソーク・サイクルの間、上記の範囲内で、アニーリング雰囲気ガスの含有率を変えることが可能である。
結果として、注入イオン層１１８は、図１０に示されるように、パターン形成された埋込み絶縁体層１２に変換される。そのように形成されたパターン形成された埋込み絶縁体層１２は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａおよび４２Ｂ、ならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ全体を通して、実質的に均一な厚さを有している。なぜならば、単一のイオン・ドーズ量を用いる単一のイオン注入ステップが注入イオン層１１８を形成するために用いられ、この注入イオン層が全体を通して実質的に均一な厚さを有するからである。
その後、選択的エッチング可能層１１０、誘電体マスク１０６および１０８、ならびに誘電体スペーサ１１２および１１４を除去することができ、続いて従来の置換ゲート・プロセスにより、図１に示されるようなゲート誘電体２６、４６ならびにゲート電極２８、４８を形成することができる。
図１１〜１６は、本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
具体的には、ブランケット・ゲート導体層１２０および（単一のブランケット誘電体マスク層１０４の代わりに）誘電体キャップ層１２２が、図１１に示されるように、薄い誘電体層１０２の上面に形成される。
ブランケット・ゲート導体層１２０は、ＦＥＴ２０および４０のゲート電極を形成するために用い得るどのような適切な導電材料も含み得る。例えば、ブランケット・ゲート導体層１２０は、金属、合金、金属窒化物、金属シリサイド、または多結晶ないしは非晶質形態のＳｉまたはＳｉＧｅ合金のような半導体材料を含み得る。ブランケット・ゲート導体層１２０は、例えば、ＣＶＤ、ＰＶＤ、ＡＬＤ、蒸着、反応性スパッタリング、化学溶液堆積等の、どのような既知の堆積プロセスによっても形成できる。ブランケット・ゲート導体層１２０が半導体材料を含む場合、そのような半導体材料は、好ましくはその場（ｉｎ ｓｉｔｕ）か、堆積後にドープされる。ブランケット・ゲート導体層１２０の厚さ、すなわち、高さは、用いられた堆積プロセスに応じて変わり得る。一般に、ブランケット・ゲート導体層１２０は、２０〜１８０ｎｍの垂直厚さを有し、４０〜１５０ｎｍの厚さがより一般的である。
ブランケット誘電体キャップ層１２２は、酸化物、窒化物、および酸窒化物を含むがそれらの限定されない、どのような適切な誘電体マスキング材料も含み得る。好ましくは、ただし必然的にではなく、ブランケット誘電体キャップ層１２２は、窒化シリコンを含む。ブランケット誘電体キャップ層１２２の物理的厚さは、その後のイオン注入ステップの間、基板１０およびゲート導体層１２０中への酸素イオンまたは窒素イオンあるいはその両方の注入を完全に妨げるように調整され、従って、この物理的厚さは、（通常条件下での、すなわち、マスキング構造が全く設けられない場合のイオン注入深さを決定する）注入イオンの特定のエネルギー・レベルに依存する。一般に、ブランケット誘電体キャップ層１２２は、１００ｎｍ〜２０００ｎｍの範囲の厚さ、より一般的には、４００ｎｍ〜１２００ｎｍの範囲の厚さを有する。
次に、ブランケット誘電体キャップ層１２２およびブランケット・ゲート導体層１２０は、図１２に示されるように、ＦＥＴ２０および４０のためのゲート導体２６、４６ならびに誘電体マスク１２８および１３０にパターン形成される。パターン形成されたゲート導体２６および４６ならびに誘電体マスク１０６および１０８は、ＦＥＴ２０および４０のためのチャネル領域２３および４３を明確に画定する。
上記のような層１１０と同様な、選択的エッチング可能層１３２が、図１３に示されるように、構造全体を覆って形成される。その後、上記のようなスペーサ１１２および１１４と同様な、誘電体スペーサ１３４および１３６が、パターン形成されたゲート導体２６および４６の側壁に沿って形成され、それによって、図１４に示されるように、（誘電体スペーサ１３４および１３６のすぐ下に設置された領域である）Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂならびに（スペーサ１３４および１３６の下にもゲート導体２６および４６の下にも設置されていない領域である）Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂが郭成される。
誘電体スペーサ１３４および１３６の形成後、図１５に示されるように、酸素イオンまたは窒素イオンあるいはその両方１３８を、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに注入するために（ただし、チャネル領域２３および３３には注入しない）、単一のイオン注入ステップが実行される。その結果、上記のような層１１８と同様な、不連続な注入イオン層１４０が基板１０中に形成される。
図１５により示される単一のイオン注入ステップの間、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂは、その上にどのようなマスキング構造もなしで露出される。従って、酸素イオンまたは窒素イオンあるいはその両方１３８は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂ中に妨害なしに注入され、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおける注入イオン層１４０の部分は、イオン注入エネルギー・レベルによってのみ決まる第１の深さ（Ｄ１）に配置される。Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂは、誘電体スペーサ１３４および１３６により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１３８の注入深さは、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおいて大いに低減され、その結果、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおける注入イオン層１４０の部分は、第２の、低減された深さ（Ｄ２）に配置される。チャネル領域２３および４３ならびにパターン形成されたゲート電極２６および４６は、図１５の単一の注入ステップの間、誘電体マスク１２８および１３０により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１３８の注入は、誘電体マスク１２８および１３０により完全に妨げられ、その結果、チャネル領域２３および４３またはパターン形成されたゲート電極２６および４６に、酸素イオンまたは窒素イオンは全く注入されない。この特定の実施形態において論じられるようなＤ１およびＤ２は、以前図１において示されたものと同じであることに留意されたい。
次に、注入された酸素イオンまたは窒素イオンあるいはその両方を、例えば、酸化物、窒化物、または酸窒化物のような埋込み絶縁体に変換するため、構造全体が十分高い温度でアニールされる。
結果として、イオン注入層１４０は、アニーリング・ステップにより、図１６に示されるように、パターン形成された埋込み絶縁体層１２に変換される。そのように形成されたパターン形成された埋込み絶縁体層１２は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａおよび４２Ｂ、ならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ全体を通して、実質的に均一な厚さを有している。なぜならば、単一のイオン・ドーズ量を用いる単一のイオン注入ステップがイオン注入層１１８を形成するために用いられ、このイオン注入層が全体を通して実質的に均一な厚さを有するからである。
その後、選択的エッチング可能層１３２、誘電体マスク１２８および１３０、ならびに誘電体スペーサ１３４および１３６を除去することができる。薄い誘電体層１０２は、マスクとしてパターン形成されたゲート電極２６および４６を用いて、ゲート誘電体２６および４６にパターン形成することができ、それによって、図１に示されるようなデバイス構造を形成することができる。図１１〜１６に示されるような実施形態は、置換ゲート・プロセスを必要としないことに留意されたい。
図１７〜２２は、本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
具体的には、（図１２に示されるような）ＦＥＴ２０および４０のためのパターン形成されたゲート導体２６、４６ならびに誘電体マスク１２８および１３０の形成後、図１７に示されるように、高密度プラズマ（ＨＤＰ）堆積プロセスによって構造全体を覆って酸化物層１５０が堆積される。高密度プラズマ（ＨＤＰ）堆積プロセスは、異方性、すなわち、垂直表面上よりもかなり早い速度で水平平面上に堆積する。その結果、堆積された酸化物層１５０は、パターン形成された誘電体マスク１２８および１３０ならびにゲート電極２６および４６の側壁上での蓄積がほとんどまたは全くなしで、薄い誘電体層１０２の上面を覆う十分な層厚さを達成することができる。
ＨＤＰ酸化物層１５０の厚さは、次のイオン注入ステップにおける酸素イオンまたは窒素イオンあるいはその両方の注入深さを、通常のイオン注入深さ（Ｄ１）から所定の低減された深さ（Ｄ２）に低減するために調整される。従って、ＨＤＰ酸化物層１５０の厚さは、（通常のイオン注入深さＤ１を決める）注入イオンの特有のエネルギー・レベルだけでなく、所定の、低減された深さＤ２にも依存する。一般に、ＨＤＰ酸化物層１５０は、２０ｎｍ〜３００ｎｍの平均厚さ、より一般的には３０ｎｍ〜１５０ｎｍの平均厚さを有する。
誘電体スペーサ１１２、１１４、１３４、および１３６とは異なり、ＨＤＰ酸化物層１５０の厚さは、エッチング・プロセスによってではなく、ＨＤＰ堆積プロセスによって調整される。ＨＤＰ堆積プロセスによって、エッチング・プロセスと比べ、より精密な厚さ制御が可能になる。
ＨＤＰ酸化物層１５０の選択的エッチングのためのマスクとして犠牲スペーサ１５２および１５４が形成され、それによって、図１８〜１９に示されるように、ＨＤＰ酸化物スペーサ１５６および１５８が形成される。犠牲スペーサ１５２および１５４は、ＨＤＰ酸化物層１５０がそれに対抗して選択的にエッチングされ得るどのような適切な材料も含み得る。本発明の好ましい、ただし必須ではない実施形態において、犠牲スペーサ１５２および１５４は、ポリシリコンを含み、その結果、ＨＤＰ酸化物層は、ＲＩＥプロセスによって選択的にエッチングされ得る。ＨＤＰ酸化物スペーサ１５６および１５８の形成後、犠牲スペーサ１５２および１５４は除去され、それによって、図２０に示されるように、ＨＤＰ酸化物スペーサ１５６および１５８が露出される。
そのように形成されたＨＤＰ酸化物スペーサ１５６および１５８は、図２０に示されるように、（スペーサ１５６および１５８のすぐ下に設置された領域である）Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ）ならびに（スペーサ１５６および１５８の下にもゲート導体２６および４６の下にも設置されていない領域である）Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂを画定する。
ＨＤＰ酸化物スペーサ１５６および１５８の形成後、図２１に示されるように、酸素イオンまたは窒素イオンあるいはその両方１６０を、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに注入するために（ただし、チャネル領域２３および３３には注入されない）、単一のイオン注入ステップが実行される。その結果、上記のような層１１８および１４０と同様な不連続な注入イオン層１６２が基板１０中に形成される。
図２１により示される単一のイオン注入ステップの間、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂは、その上にどのようなマスキング構造もなしで暴露される。従って、酸素イオンまたは窒素イオンあるいはその両方１６０は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂ中に妨害なしに注入され、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおける注入イオン層１６２の部分は、イオン注入エネルギー・レベルによってのみ決まる第１の深さ（Ｄ１）に配置される。Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂは、ＨＤＰ酸化物スペーサ１５６および１５８により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１６２の注入深さは、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおいて大いに低減され、その結果、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおけるイオン注入層１６２の部分は、第２の、低減された深さ（Ｄ２）に配置される。チャネル領域２３および４３ならびにパターン形成されたゲート電極２６および４６は、図２１の単一の注入ステップの間、誘電体マスク１２８および１３０により覆われる。従って、酸素イオンまたは窒素イオンあるいはその両方１６０の注入は、誘電体マスク１２８および１３０により完全に妨げられ、その結果、チャネル領域２３および４３またはパターン形成されたゲート電極２６および４６に、酸素イオンまたは窒素イオンは全く注入されない。この特定の実施形態において論じられるようなＤ１およびＤ２は、以前図３において示されたものと同じであることに留意されたい。
次に、注入された酸素イオンまたは窒素イオンあるいはその両方を、埋込み絶縁体に変換するため、構造全体が十分高い温度でアニールされる。結果として、注入イオン層１６２は、図２２に示されるように、パターン形成された埋込み絶縁体層１２に変換される。そのように形成されたパターン形成された埋込み絶縁体層１２は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ全体を通して、実質的に均一な厚さを有する。
その後、誘電体マスク１２８および１３０ならびにＨＤＰ酸化物スペーサ１５６および１５８を除去することができる。薄い誘電体層１０２は、マスクとしてパターン形成されたゲート電極２６および４６を用いて、ゲート誘電体２６および４６にパターン形成することができ、それによって、図１に示されるようなデバイス構造を形成することができる。
図２３〜２８は、本発明の１つの実施形態による、一方は、Ｓ／Ｄイオン注入用、他方は、Ｓ／Ｄ拡張部イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
具体的には、（図１３に示されるような）構造全体を覆う選択的エッチング可能層１３２の形成後、誘電体スペーサ１６４および１６６が、パターン形成された誘電体マスク１２８および１３０ならびにゲート電極２６および４６の側壁を覆って堆積され、それによって、図２３に示されるように、（スペーサ１６４および１６６のすぐ下に設置された領域である）Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂならびに（スペーサ１６４および１６６の下にも、ゲート導体２６および４６の下にも設置されていない領域である）Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂが画定される。
誘電体スペーサ１６４および１６６が誘電体スペーサ１１２、１１４、１３４、および１３６の平均厚さよりかなり大きい平均厚さを有すること以外、誘電体スペーサ１６４および１６６は、上記の誘電体スペーサ１１２、１１４、１３４、および１３６と同様である。具体的には、誘電体スペーサ１６４および１６６の平均厚さは、次のイオン注入ステップの間、Ｓ／Ｄ領域拡張２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の酸素イオンまたは窒素イオンあるいはその両方の注入を完全に妨ぐ（ブロックする）ように調整される。従って、誘電体スペーサ１６４および１６６の平均厚さは一般に、１００ｎｍ〜２０００ｎｍの範囲であり、より一般的には４００ｎｍ〜１２００ｎｍの範囲である。
誘電体スペーサ１６４および１６６の形成後、図２４に示されるように、酸素イオンまたは窒素イオンあるいはその両方１６７を、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂに注入するために（ただし、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂには注入しない）、第１のイオン注入ステップが実行される。その結果、不連続な注入イオン層の第１の部分１６８が、基板１０のＳ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂ中の第１の深さ（Ｄ１）に、第１の厚さ（Ｔ１）で形成される。Ｄ１およびＴ１は、第１のイオン注入ステップの注入エネルギー・レベルおよび注入ドーズ量を調整することによって容易に制御できる。
次に、構造全体を覆ってレジスト被覆１７０が堆積され、図２５に示されるように、続いて誘電体スペーサ１６４および１６６を露出するために化学気相堆積およびリセス・エッチングが行われる。次に、誘電体スペーサ１６４および１６６は、レジスト被覆１７０および選択的エッチング可能層１３２に対して選択的に除去され、それによって、図２６に示されるように、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂのすぐ上方にトレンチ１７２が形成される。
次に、図２７に示されるように、酸素イオンまたは窒素イオンあるいはその両方１７４を、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに注入するために（ただし、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂには注入しない）、第２のイオン注入ステップが実行される。その結果、不連続な注入イオン層の第２の部分１７６が、基板１０のＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の第２の深さ（Ｄ２）に、第２の厚さ（Ｔ２）で形成される。Ｄ２およびＴ２は、第２のイオン注入ステップの注入エネルギー・レベルおよび注入ドーズ量を調整することにより、独立して制御される。一般に、上記のように、Ｄ２はＤ１より少ない。一方、図２７により示される特定の実施形態において、Ｔ２はＴ１よりかなり小さいが、Ｔ２は、Ｔ１より大きくても、小さくてもよく、また実質的に同じであってもよい。本明細書において論じられるようなＤ１、Ｄ２、Ｔ１、およびＴ２は、以前図２において示されたものと同じであることに留意されたい。
次に、注入された酸素イオンまたは窒素イオンあるいはその両方を、埋込み絶縁体材料に変換するため、構造全体が十分高い温度でアニールされる。結果として、第１の部分１６８および第２の部分１７６を含むイオン注入層は、図２８に示されるように、アニーリング・ステップにより、パターン形成された埋込み絶縁体層１２に変換される。そのように形成されたパターン形成された埋込み絶縁体層１２は、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおいて、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおけるよりもかなり大きい厚さを有している。なぜならば、２つの異なるイオン・ドーズ量を用いる２つの別個のイオン注入ステップは、イオン注入層の第１の部分１６８および第２の部分１７６を形成するために独立して用いられるからである。
その後、レジスト被覆１７０、誘電体マスク１２８および１３０、ならびに選択的エッチング可能層１３２が除去される。薄い誘電体層１０２は、パターン形成されたゲート電極２６および４６をマスクとして用いて、ゲート誘電体２６および４６にパターン形成することができ、それによって、図２に示されるようなデバイス構造を形成することができる。
図２９〜３５は、本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
具体的には、（図１２に示されるような）ＦＥＴ２０および４０のためのゲート導体２６、４６ならびに誘電体マスク１２８および１３０のパターン形成後、図２９に示されるように、酸素イオンまたは窒素イオンあるいはその両方１７８を、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ注入するために（ただし、チャネル領域２３および３３には注入しない）、第１のイオン注入ステップが実行される。その結果、不連続なイオン注入層の第１の部分１８０が、基板１０のＳ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２ＢならびにＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の第１の深さ（Ｄ１）に、第１の厚さ（Ｔ１）で形成される。Ｄ１およびＴ１は、第１のイオン注入ステップの注入エネルギー・レベルおよび注入ドーズ量を調整することによって容易に制御できる。
次に、図３０に示されるように、上記のような選択的エッチング可能層１３２が、構造全体を覆って形成される。その後、図３１に示されるように、上記のような誘電体スペーサ１６４および１６６が、パターン形成された誘電体マスク１２８および１３０ならびにゲート導体２６および４６の側壁に沿って形成される。
構造全体を覆ってレジスト被覆１７０が堆積され、図３２に示されるように、続いて化学気相堆積およびリセス・エッチングをして、誘電体スペーサ１６４および１６６を露出する。次に、誘電体スペーサ１６４および１６６は、レジスト被覆１７０および選択的エッチング可能層１３２に対して選択的に除去され、それによって、図３３に示されるように、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂのすぐ上方にトレンチ１７２が形成される。
次に、図３４に示されるように、酸素イオンまたは窒素イオンあるいはその両方１８２を、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂに注入するために（ただし、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂならびにチャネル領域２３および３３には注入しない）、第２のイオン注入ステップが実行される。その結果、不連続な注入イオン層の第２の部分１８４が、基板１０のＳ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の第２の深さ（Ｄ２）に、第２の厚さ（Ｔ＋）で形成される。Ｄ２およびＴ＋は、第２のイオン注入ステップの注入エネルギー・レベルおよび注入ドーズ量を調整することにより、独立して制御される。一般に、上記のように、Ｄ２はＤ１より少ない。一方、Ｔ＋は、Ｔ１より大きくても、小さくてもよく、また実質的に同じであってもよい。不連続な注入イオン層の第２の部分１８４は、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の第１の部分１８０を直接覆って形成されるので、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂ中の不連続な注入イオン層の最終的な厚さ（Ｔ２）は、Ｔ１およびＴ＋の合計に等しい。従って、この特定の実施形態において、Ｔ２はＴ１より大きい。本明細書において論じられるようなＤ１、Ｄ２、Ｔ１、およびＴ２は、以前図３において示されたものと同じであることに留意されたい。
次に、注入された酸素イオンまたは窒素イオンあるいはその両方を、埋込み絶縁体材料に変換するため、構造全体が十分高い温度でアニールされる。結果として、第１の部分１８０および第２の部分１８４を含む注入イオン層は、図３５に示されるように、アニーリング・ステップにより、パターン形成された埋込み絶縁体層１２に変換される。そのように形成されたパターン形成された埋込み絶縁体層１２は、Ｓ／Ｄ拡張領域２４Ａ、２４Ｂ、４４Ａ、および４４Ｂにおいて、Ｓ／Ｄ領域２２Ａ、２２Ｂ、４２Ａ、および４２Ｂにおけるよりもかなり大きい厚さを有している。
その後、レジスト被覆１７０、誘電体マスク１２８および１３０、ならびに選択的エッチング可能層１３２が除去される。薄い誘電体層１０２は、パターン形成されたゲート電極２６および４６をマスクとして用いて、ゲート誘電体２６および４６にパターン形成することができ、それによって、図３に示されるようなデバイス構造を形成することができる。
図１〜３５は、本発明の特定の実施形態による、いくつかの代表的なデバイス構造およびそのようなデバイス構造を形成するために用い得る処理ステップを例示的に示す一方で、上記の説明と一致して、特定の用途要件に適合させるためにそのようなデバイス構造ならびにプロセス・ステップを当業者が容易に変更できることが明らかである。例えば、図１〜３に示されるデバイス構造は、ＣＭＯＳ技術において一般に用いられる電界効果トランジスタとして設計される一方で、他の用途において使用するために本発明のデバイス構造を当業者が容易に変更できることが明らかである。従って、本発明は、上記で例示された特定の実施形態に限定されるものではなく、むしろ他のどのような変更、変形、用途、および実施形態にまで広がり、それゆえに、他のすべてのそのような変更、変形、および実施形態は、本発明の精神および範囲の内にあると見なされるべきである。
本発明の１つの実施形態による、ＦＥＴのソースおよびドレイン（Ｓ／Ｄ）領域ならびにＦＥＴのＳ／Ｄ拡張領域において実質的に同じ平均厚さを有するパターン形成された埋込み絶縁体層を備える２つのＦＥＴを含む代表的なＳＯＩデバイスの断面図を示す。 本発明の１つの実施形態による、ＦＥＴのＳ／Ｄ領域においてＦＥＴのＳ／Ｄ拡張領域におけるよりも大きい平均厚さを有するパターン形成された埋込み絶縁体層を備える２つのＦＥＴを含む代表的なＳＯＩデバイスの断面図を示す。 本発明の１つの実施形態による、ＦＥＴのＳ／Ｄ領域においてＦＥＴのＳ／Ｄ拡張領域におけるよりも小さい平均厚さを有するパターン形成された埋込み絶縁体層を備える２つのＦＥＴを含む代表的なＳＯＩデバイスの断面図を示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップおよび置換ゲート・ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、置換ゲート・ステップなしで単一のイオン注入ステップを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、単一のイオン注入ステップの間、高密度プラズマ（ＨＤＰ）酸化物マスクを用いることにより図１のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、Ｓ／Ｄ領域イオン注入用、他方は、Ｓ／Ｄ拡張領域イオン注入用の、２つのイオン注入ステップを用いて図２のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。 本発明の１つの実施形態による、一方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ領域およびＳ／Ｄ拡張領域双方に注入し、他方は、酸素イオンまたは窒素イオンあるいはその両方をＳ／Ｄ拡張領域にのみ注入する、２つのイオン注入ステップを用いて図３のＳＯＩデバイスを形成するための代表的な処理ステップを示す。
符号の説明
１０ 基板
１１ 上面
１２ 埋込み絶縁体層
２０ ＦＥＴ
２２Ａ Ｓ／Ｄ（ソース／ドレイン）領域
２２Ｂ Ｓ／Ｄ（ソース／ドレイン）領域
２３ チャネル領域
２４Ａ Ｓ／Ｄ（ソース／ドレイン）拡張領域
２４Ｂ Ｓ／Ｄ（ソース／ドレイン）拡張領域
２６ ゲート導体
２８ ゲート電極
３０ 分離領域
４０ ＦＥＴ
４２Ａ Ｓ／Ｄ（ソース／ドレイン）領域
４２Ｂ Ｓ／Ｄ（ソース／ドレイン）領域
４３ チャネル領域
４４Ａ Ｓ／Ｄ（ソース／ドレイン）拡張領域
４４Ｂ Ｓ／Ｄ（ソース／ドレイン）拡張領域
４６ ゲート導体
４８ ゲート電極
１０２ 薄い誘電体層
１０４ ブランケット誘導体マスク層
１０６ 誘電体マスク
１０８ 誘電体マスク
１１０ 選択的エッチング可能層
１１２ 誘電体スペーサ
１１４ 誘電体スペーサ
１１６ 酸素イオンまたは窒素イオンあるいはその両方
１１８ 注入イオン層
１２０ ブランケット・ゲート導体層
１２２ ブランケット誘電体キャップ層
１２８ 誘電体マスク
１３０ 誘電体マスク
１３２ 選択的エッチング可能層
１３４ 誘電体スペーサ
１３６ 誘電体スペーサ
１３８ 酸素イオンまたは窒素イオンあるいはその両方
１４０ イオン注入層
１５０ 酸化物層
１５２ 犠牲スペーサ
１５４ 犠牲スペーサ
１５６ ＨＤＰ酸化物層
１５８ ＨＤＰ酸化物層
１６０ 酸素イオンまたは窒素イオンあるいはその両方
１６２ イオン注入層
１６４ 誘電体スペーサ
１６６ 誘電体スペーサ
１６７ 酸素イオンまたは窒素イオンあるいはその両方
１６８ 第１の部分
１７０ レジスト被覆
１７２ トレンチ
１７４ 酸素イオンまたは窒素イオンあるいはその両方
１７６ 第２の部分
１７８ 酸素イオンまたは窒素イオンあるいはその両方
１８０ 第１の部分
１８２ 酸素イオンまたは窒素イオンあるいはその両方
１８４ 第２の部分
Ｄ１ 第１の深さ
Ｄ２ 第２の深さ
Ｔ１ 第１の厚さ
Ｔ２ 第２の厚さ
Ｔ＋ 第２の厚さ

Claims (23)

  1. パターン形成された埋込み絶縁体層が内部に設置された実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板であって、該ＳＯＩ基板は、いかなる埋込み絶縁体も含まない第１の領域と、前記パターン形成された埋込み絶縁体層の第１の部分を前記実質的に平坦な上面から第１の深さに含む第２の領域と、前記パターン形成された埋込み絶縁体層の第２の部分を前記実質的に平坦な上面から第２の深さに含む第３の領域とを含み、前記第１の深さは、前記第２の深さより大きい、ＳＯＩ基板。
  2. 前記第１の深さは、２０ｎｍ〜２００ｎｍの範囲である、請求項１に記載のＳＯＩ基板。
  3. 前記第２の深さは、１０ｎｍ〜１００ｎｍの範囲である、請求項１に記載のＳＯＩ基板。
  4. 前記パターン形成された埋込み絶縁体層の前記第１の部分は、前記パターン形成された埋込み絶縁体層の前記第２の部分の平均厚さと実質的に同じ平均厚さを有する、請求項１に記載のＳＯＩ基板。
  5. 前記パターン形成された埋込み絶縁体層の前記第１および第２の部分は、１０ｎｍ〜２００ｎｍの範囲の平均厚さを有する、請求項４に記載のＳＯＩ基板。
  6. 前記パターン形成された埋込み絶縁体層の前記第１の部分は、前記パターン形成された埋込み絶縁体層の前記第２の部分の平均厚さより小さい平均厚さを有する、請求項１に記載のＳＯＩ基板。
  7. 前記パターン形成された埋込み絶縁体層の前記第１の部分は、２０ｎｍ〜４００ｎｍの範囲の平均厚さを有し、前記パターン形成された埋込み絶縁体層の前記第２の部分は、１０ｎｍ〜２００ｎｍの範囲の平均厚さを有する、請求項６に記載のＳＯＩ基板。
  8. 前記パターン形成された埋込み絶縁体層の前記第１の部分は、前記パターン形成された埋込み絶縁体層の前記第２の部分の平均厚さより大きい平均厚さを有する、請求項１に記載のＳＯＩ基板。
  9. 前記パターン形成された埋込み絶縁体層の前記第１の部分は、１０ｎｍ〜２００ｎｍの平均厚さを有し、前記パターン形成された埋込み絶縁体層の前記第２の部分は、２０ｎｍ〜４００ｎｍの平均厚さを有する、請求項８に記載のＳＯＩ基板。
  10. １つ以上の電界効果トランジスタ（ＦＥＴ）を含む半導体デバイスであって、前記１つ以上のＦＥＴは、（１）実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板中に設置された１つ以上のチャネル領域であって、いかなる埋込み絶縁体も含まない前記チャネル領域と、（２）前記１つ以上のチャネル領域の反対側で前記ＳＯＩ基板中に設置されたソース領域およびドレイン領域であって、、パターン形成された埋込み絶縁体の第１の部分を前記ＳＯＩ基板の前記実質的に平坦な上面から第１の深さに含む前記ソース領域およびドレイン領域と、（３）前記ＳＯＩ基板中で前記チャネル領域と前記ソース領域および前記ドレイン領域との間にそれぞれ配置されたソース拡張領域およびドレイン拡張領域であって、前記ソースおよびドレイン拡張領域は、前記パターン形成された埋込み絶縁体の第２の部分を前記ＳＯＩ基板の前記実質的に平坦な上面から第２の深さに含み、前記第１の深さは、前記第２の深さより大きい、前記ソースおよびドレイン拡張領域とを含む、半導体デバイス。
  11. セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を形成するための方法であって、
    所定の第１、第２、および第３の領域を備える実質的に平坦な上面を有する半導体基板を形成するステップと、
    酸素イオンまたは窒素イオンあるいはそれら両方を、前記半導体基板の前記第１の領域内ではなく、前記第２の領域および前記第３の領域内に選択的に注入するために、１つ以上のイオン注入ステップを実施するステップと、
    前記注入された酸素イオンまたは窒素イオンあるいはそれら両方を埋込み絶縁体に変換するために１つ以上のアニーリング・ステップを実施するステップとを含み、
    前記半導体基板の前記第１の領域は、いかなる埋込み絶縁体も含まず、前記半導体基板の前記第２の領域は、パターン形成された埋込み絶縁体層の第１の部分を前記実質的に平坦な上面から第１の深さに含み、前記半導体基板の前記第３の領域は、前記パターン形成された埋込み絶縁体層の第２の部分を前記実質的に平坦な上面から第２の深さに含み、前記第１の深さは、前記第２の深さより大きい、
    方法。
  12. 前記１つ以上のイオン注入ステップは、単一のイオン注入を含む、請求項１１に記載の方法。
  13. 前記単一のイオン注入ステップの間、前記半導体基板の前記第１の領域は、前記第１の領域中への酸素イオンまたは窒素イオンあるいはその両方の注入を阻止するのに十分な第１のマスキング構造により被覆され、前記半導体基板の前記第２の領域は、酸素イオンまたは窒素イオンあるいはその両方が前記第２の領域中の前記第１の深さに注入されるように暴露され、前記半導体基板の前記第３の領域は、前記第３の領域における酸素イオンまたは窒素イオンあるいはその両方の注入深さを第２の深さに低減するのに十分な第２のマスキング構造により被覆される、請求項１２に記載の方法。
  14. 前記第１のマスキング構造は、誘電体ブロック・マスクまたは前記誘電体ブロック・マスクで覆われたゲート導体を含む、請求項１３に記載の方法。
  15. 前記第２のマスキング構造は、堆積およびエッチング・プロセスにより形成された誘電体スペーサまたは高密度プラズマ（ＨＤＰ）プロセスにより形成された酸化物マスクを含む、請求項１３に記載の方法。
  16. 前記１つ以上のイオン注入ステップは、少なくとも第１および第２のイオン注入ステップを含む、請求項１１に記載の方法。
  17. 前記第１のイオン注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を前記半導体基板の前記実質的に平坦な上面から第１の深さに注入し、前記第２の注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を前記半導体基板の前記実質的に平坦な上面から第２の深さに注入する、請求項１６に記載の方法。
  18. 前記半導体基板の前記第１の領域は、酸素イオンまたは窒素イオンあるいはその両方が前記第１の領域中に全く注入されないように、前記第１のイオン注入ステップおよび第２のイオン注入ステップ双方の間、被覆され、前記半導体基板の前記第２の領域は、前記第１のイオン注入ステップの間のみ酸素イオンまたは窒素イオンあるいはその両方が注入され、前記半導体基板の第３の領域は、第２のイオン注入ステップ間のみ、酸素イオンまたは窒素イオンあるいはその両方が注入される、請求項１７に記載の方法。
  19. 前記半導体基板の前記第１の領域は、酸素イオンまたは窒素イオンあるいはその両方が前記第１の領域中に全く注入されないように、前記第１のイオン注入ステップおよび第２のイオン注入ステップ双方の間、被覆され、前記半導体基板の前記第２の領域は、前記第１のイオン注入ステップの間のみ酸素イオンまたは窒素イオンあるいはその両方が注入され、前記半導体基板の第３の領域は、前記第１のイオン注入ステップおよび第２のイオン注入ステップ双方の間、酸素イオンまたは窒素イオンあるいはその両方が注入される、請求項１７に記載の方法。
  20. 複数のイオン注入ステップおよび複数のアニーリング・ステップを含む、請求項１１に記載の方法。
  21. 半導体デバイスを製造するための方法であって、
    パターン形成された埋込み絶縁体層が内部に設置された実質的に平坦な上面を有するセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を形成するステップであって、前記ＳＯＩ基板は、いかなる埋込み絶縁体も含まない第１の領域と、パターン形成された埋込み絶縁体層の第１の部分を前記実質的に平坦な上面から第１の深さに含む第２の領域と、パターン形成された埋込み絶縁体層の第２の部分を前記実質的に平坦な上面から第２の深さに含む第３の領域とを含み、前記第１の深さは、前記第２の深さより大きい、ステップと、
    １つ以上の電界効果トランジスタ（ＦＥＴ）を形成するステップであって、前記ＦＥＴは、
    （１）前記ＳＯＩ基板の前記第１の領域中に設置された１つ以上のチャネル領域と、（２）前記ＳＯＩ基板の前記第２の領域中に設置されたソース領域およびドレイン領域と、（３）前記ＳＯＩ基板の前記第３の領域中に設置されたソース拡張領域およびドレイン拡張領域とを含む、ステップとを含む、
    方法。
  22. 前記ＳＯＩ基板の前記パターン形成された埋込み絶縁体層は、単一のイオン注入ステップ、続いてアニーリングにより形成され、前記単一のイオン注入ステップの間、前記ＳＯＩ基板の前記第１の領域は、前記第１の領域中への酸素イオンまたは窒素イオンあるいはその両方の注入を阻止するのに十分な第１のマスキング構造により被覆され、前記ＳＯＩ基板の前記第２の領域は、酸素イオンまたは窒素イオンあるいはその両方が前記第２の領域中の前記第１の深さに注入されるように暴露され、前記ＳＯＩ基板の前記第３の領域は、前記第３の領域における酸素イオンまたは窒素イオンあるいはその両方の注入深さを前記第２の深さに低減するのに十分な第２のマスキング構造により被覆される、請求項２１に記載の方法。
  23. 前記ＳＯＩ基板の前記パターン形成された埋込み絶縁体層は、第１のイオン注入ステップおよび第２のイオン注入ステップ、続いてアニーリングにより形成され、前記第１のイオン注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を前記ＳＯＩ基板の前記実質的に平坦な上面から前記第１の深さに注入し、前記第２のイオン注入ステップは、酸素イオンまたは窒素イオンあるいはその両方を、前記ＳＯＩ基板の前記実質的に平坦な上面から前記第２の深さに注入する、請求項２１に記載の方法。
JP2007057115A 2006-03-15 2007-03-07 Ｓｏｉ基板を形成するための方法 Expired - Fee Related JP5182783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,292 US7666721B2 (en) 2006-03-15 2006-03-15 SOI substrates and SOI devices, and methods for forming the same
US11/308292 2006-03-15

Publications (2)

Publication Number Publication Date
JP2007251163A true JP2007251163A (ja) 2007-09-27
JP5182783B2 JP5182783B2 (ja) 2013-04-17

Family

ID=38518386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057115A Expired - Fee Related JP5182783B2 (ja) 2006-03-15 2007-03-07 Ｓｏｉ基板を形成するための方法

Country Status (4)

Country Link
US (2) US7666721B2 (ja)
JP (1) JP5182783B2 (ja)
CN (1) CN101038936B (ja)
TW (1) TW200802798A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118539A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US8709898B2 (en) 2009-11-30 2014-04-29 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310661A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体基板および製造方法
KR20090096885A (ko) * 2008-03-10 2009-09-15 삼성전자주식회사 국부적 매립 절연막을 구비하는 반도체 장치 및 그 제조방법
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8263462B2 (en) 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US8426282B2 (en) * 2011-02-21 2013-04-23 Institute of Microelectronics, Chinese Academy of Sciences Method for forming semiconductor substrate isolation
CN102254949B (zh) * 2011-08-01 2016-06-29 上海华虹宏力半导体制造有限公司 绝缘体上硅mos晶体管结构
CN102339784B (zh) * 2011-09-28 2015-02-04 上海华虹宏力半导体制造有限公司 具有阶梯型氧化埋层的soi结构的制作方法
CN104576377A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
US11664419B2 (en) * 2020-10-07 2023-05-30 Applied Materials, Inc. Isolation method to enable continuous channel layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346288A (en) * 1976-10-08 1978-04-25 Fujitsu Ltd Mis type semiconductor device
JPH05218417A (ja) * 1991-09-30 1993-08-27 Sgs Thomson Microelectron Inc 集積回路トランジスタ構成体及びその製造方法
JPH06140427A (ja) * 1992-10-26 1994-05-20 Sony Corp Ｓｏｉ構造を持つトランジスタおよびその製造方法
JPH07122750A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置およびその製造方法
JPH1012741A (ja) * 1996-06-10 1998-01-16 Lg Semicon Co Ltd Ｍｏｓｆｅｔの構造及びその製造方法
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
JP2002057118A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683637A (en) * 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US5281593A (en) * 1990-07-31 1994-01-25 Lilly Industries Limited Certain indole derivatives useful as leukotriene antagonists
JP3264963B2 (ja) * 1992-02-12 2002-03-11 ジーイー横河メディカルシステム株式会社 超音波診断装置
JPH07176608A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置およびその製造方法
JPH0964323A (ja) 1995-08-29 1997-03-07 Sony Corp 半導体基板の製造方法
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
KR100203306B1 (ko) * 1996-06-29 1999-06-15 김영환 반도체 소자의 제조방법
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US5702957A (en) * 1996-09-20 1997-12-30 Lsi Logic Corporation Method of making buried metallization structure
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
KR100282523B1 (ko) * 1998-11-04 2001-02-15 김영환 정전방전 보호 특성을 개선한 에스오아이 반도체 소자 및 그 제조방법
US6255145B1 (en) * 1999-01-08 2001-07-03 International Business Machines Corporation Process for manufacturing patterned silicon-on-insulator layers with self-aligned trenches and resulting product
US6531741B1 (en) * 1999-03-03 2003-03-11 International Business Machines Corporation Dual buried oxide film SOI structure and method of manufacturing the same
JP3325538B2 (ja) * 1999-04-06 2002-09-17 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6475868B1 (en) * 1999-08-18 2002-11-05 Advanced Micro Devices, Inc. Oxygen implantation for reduction of junction capacitance in MOS transistors
US6465852B1 (en) * 1999-10-20 2002-10-15 Advanced Micro Devices, Inc. Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer
US6281593B1 (en) * 1999-12-06 2001-08-28 International Business Machines Corporation SOI MOSFET body contact and method of fabrication
US6294817B1 (en) * 1999-12-13 2001-09-25 Infineon Technologies Ag Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication
US6429099B1 (en) * 2000-01-05 2002-08-06 International Business Machines Corporation Implementing contacts for bodies of semiconductor-on-insulator transistors
US6287901B1 (en) * 2000-01-05 2001-09-11 International Business Machines Corporation Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors
TW473917B (en) * 2000-03-07 2002-01-21 United Microelectronics Corp Step-like structure of silicon on insulation (SOI)
JP2002141476A (ja) * 2000-11-07 2002-05-17 Hitachi Ltd ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
JP2002299591A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
JP4167565B2 (ja) * 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法
US7129138B1 (en) * 2005-04-14 2006-10-31 International Business Machines Corporation Methods of implementing and enhanced silicon-on-insulator (SOI) box structures
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors
US7323373B2 (en) * 2006-01-25 2008-01-29 Freescale Semiconductor, Inc. Method of forming a semiconductor device with decreased undercutting of semiconductor material
US7285480B1 (en) * 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346288A (en) * 1976-10-08 1978-04-25 Fujitsu Ltd Mis type semiconductor device
JPH05218417A (ja) * 1991-09-30 1993-08-27 Sgs Thomson Microelectron Inc 集積回路トランジスタ構成体及びその製造方法
JPH06140427A (ja) * 1992-10-26 1994-05-20 Sony Corp Ｓｏｉ構造を持つトランジスタおよびその製造方法
JPH07122750A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置およびその製造方法
JPH1012741A (ja) * 1996-06-10 1998-01-16 Lg Semicon Co Ltd Ｍｏｓｆｅｔの構造及びその製造方法
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
JP2002057118A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118539A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US8928062B2 (en) 2008-11-13 2015-01-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US8709898B2 (en) 2009-11-30 2014-04-29 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
US9178034B2 (en) 2009-11-30 2015-11-03 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
JPWO2016072398A1 (ja) * 2014-11-05 2017-08-03 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
US10109710B2 (en) 2014-11-05 2018-10-23 Japan Science And Technology Agency Semiconductor device having germanium layer as channel region and method for manufacturing the same

Also Published As

Publication number Publication date
US8159031B2 (en) 2012-04-17
US20070218603A1 (en) 2007-09-20
TW200802798A (en) 2008-01-01
US7666721B2 (en) 2010-02-23
CN101038936B (zh) 2011-01-19
US20100148259A1 (en) 2010-06-17
JP5182783B2 (ja) 2013-04-17
CN101038936A (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
JP5182783B2 (ja) Ｓｏｉ基板を形成するための方法
KR101618465B1 (ko) 임베디드 트랜지스터
US7910419B2 (en) SOI transistor with self-aligned ground plane and gate and buried oxide of variable thickness
US6200866B1 (en) Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
US9853124B2 (en) Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers
US6909137B2 (en) Method of creating deep trench capacitor using a P+ metal electrode
US20070228473A1 (en) ULTRA-THIN Si MOSFET DEVICE STRUCTURE AND METHOD OF MANUFACTURE
CN103050407B (zh) 嵌入式晶体管
JP2003037264A (ja) 半導体装置およびその製造方法
US20110210389A1 (en) Transistor Comprising a Buried High-K Metal Gate Electrode Structure
US8048759B2 (en) Semiconductor device and method of manufacturing the same
US7410840B2 (en) Building fully-depleted and bulk transistors on same chip
CN208923143U (zh) 半导体结构
US7442586B2 (en) SOI substrate and SOI device, and method for forming the same
US7301207B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
US20110266638A1 (en) Semiconductor Device Comprising Contact Elements and Metal Silicide Regions Formed in a Common Process Sequence
US10141229B2 (en) Process for forming semiconductor layers of different thickness in FDSOI technologies
US20070066023A1 (en) Method to form a device on a soi substrate
US8530972B2 (en) Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate
KR20100051175A (ko) 반도체 소자의 제조 방법
JP2008072142A (ja) 半導体装置の製造方法
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
US7081392B2 (en) Method for fabricating a gate structure of a FET and gate structure of a FET
JP3859439B2 (ja) Ｍｏｓｆｅｔ構造の製造方法
TWI687983B (zh) 鰭片結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5182783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees