CN102339784B - 具有阶梯型氧化埋层的soi结构的制作方法 - Google Patents

具有阶梯型氧化埋层的soi结构的制作方法 Download PDF

Info

Publication number
CN102339784B
CN102339784B CN201110300742.2A CN201110300742A CN102339784B CN 102339784 B CN102339784 B CN 102339784B CN 201110300742 A CN201110300742 A CN 201110300742A CN 102339784 B CN102339784 B CN 102339784B
Authority
CN
China
Prior art keywords
region
type
semiconductor substrate
layer
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110300742.2A
Other languages
English (en)
Other versions
CN102339784A (zh
Inventor
苟鸿雁
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110300742.2A priority Critical patent/CN102339784B/zh
Publication of CN102339784A publication Critical patent/CN102339784A/zh
Application granted granted Critical
Publication of CN102339784B publication Critical patent/CN102339784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供形成具有阶梯型氧化埋层的SOI结构的两种方法，第一种包括：提供用于分别形成源区、漏区的第一、第三区域及形成有栅极、栅极绝缘层及硬掩膜层的第二区域的P型半导体衬底，且该衬底内具有BOX层；在BOX层下方形成漏区所对应的P型元素重掺杂区；形成覆盖硬掩膜层、栅极及栅极绝缘层侧边的侧壁；形成N型源区与N型漏区；对除侧壁外的位于源区与漏区对应的BOX层下方的衬底进行氧离子注入；高温退火将氧离子注入区与BOX层一起形成阶梯型氧化层。另外一种做法在衬底顶层形成N型掺杂区，在该掺杂区内形成源区与漏区。采用本发明的技术方案，可以解决现有的SOI结构出现的短沟道效应。

Description

具有阶梯型氧化埋层的SOI结构的制作方法
技术领域
本发明涉及本发明涉及半导体制造领域，尤其涉及具有阶梯型氧化埋层的SOI结构的制作方法。
背景技术
在SOI(silicon-on-insulator)材料中，因顶硅膜与衬底硅之间存在绝缘埋层(一般为二氧化硅埋层，简称氧化埋层)，使SOI技术具有诸多超越传统体硅技术的优势，例如：与传统体硅的CMOS相比，使用SOI材料制造的CMOS具有速度高、功耗低、源漏寄生电容小的特点，同时避免了体硅CMOS中的闩锁效应。
图1所示为现有技术中的具有氧化埋层的SOI结构，该结构包括：半导体衬底10、形成在衬底10上的栅极绝缘层14以及栅极15，该栅极绝缘层14以及栅极15的侧边形成有绝缘侧壁16，衬底内形成有对应栅极15的源区12与漏区13、具有两个厚度的氧化埋层11；其中，较厚的氧化埋层11位于源区12与漏区13的下方，较薄的氧化埋层11位于源区12与漏区13之间的沟道下方。由于氧化埋层11具有两个厚度，一般是通过两步氧化掩埋(Double Step Buried Oxide，DSBO)形成的，因此，图1所示的具有两个厚度的氧化埋层11简称DSBO SOI。此外，位于源区12与漏区13的下方为较厚的氧化埋层11，位于源区12与漏区13之间的沟道下方的为较薄的氧化埋层11，氧化埋层11整体犹如阶梯型，因此，图1所示的DSBO SOI也称具有阶梯型氧化埋层的SOI结构。以长度为0.15um，较厚的氧化埋层11厚度为100nm，较薄的氧化埋层11厚度为20nm为例，具有单一厚度100nm氧化埋层的SOI结构与具有阶梯型氧化埋层的SOI结构的晶格温度对比图如图2所示；其中，峰值温度为425K的曲线为具有单一厚度100nm氧化埋层的SOI结构在SOI器件不同长度处对应的晶格温度，峰值温度为315K的曲线为具有阶梯型氧化埋层的SOI结构在SOI器件不同长度处对应的晶格温度，可以看出，较薄的氧化埋层11可以起到散热作用，从而较好抑制了传统SOI结构中由于自加热效应导致载流子迁移率退化的问题。
然而，这种具有阶梯型氧化埋层的SOI结构随着尺寸小型化，具体地，沟道长度变短，会出现严重的短沟道效应。短沟道效应具体地表现为：(1)阈值电压随着沟道长度变短不断变小；(2)随着沟道长度变短，使得漏区与源区的耗尽层非常靠近，在源区与漏区施加偏压时，沟道中的电场线可以从漏区穿越到源区，并导致源区端势垒高度降低，结果导致SOI结构处于关态时，即VGS未达到开启电压时，泄露电流增加，这不利于SOI结构器件的性能。
有鉴于此，实有必要提出一种新的具有阶梯型氧化埋层的SOI结构的制作方法，解决现有的SOI结构出现的短沟道效应。
发明内容
本发明解决的问题是提出一种新的具有阶梯型氧化埋层的SOI结构的制作方法，以解决现有的SOI结构出现的短沟道效应。
为解决上述问题，本发明提供两种具有阶梯型氧化埋层的SOI结构的制作方法，第一种制作方法包括：
提供具有BOX层的P型半导体衬底，所述P型半导体衬底包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层；
经所述P型半导体衬底的表面对第三区域的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区；
在所述硬掩膜层及第一区域与第三区域的半导体衬底上淀积第二绝缘层，回蚀以形成覆盖所述硬掩膜层、栅极及栅极绝缘层侧边的侧壁；所述侧壁位于第一区域与第三区域；
干法刻蚀去除硬掩膜层侧边的侧壁；
经所述半导体衬底的表面对除侧壁外的位于第一区域与第三区域对应的BOX层下方的半导体衬底进行氧离子注入；
经所述P型半导体衬底的表面对位于BOX层上的第一区域及第三区域的半导体衬底进行N型离子注入，以形成源区与漏区；
去除硬掩膜层；
高温退火后，经氧离子注入区域与BOX层一起形成阶梯形氧化层。
可选地，在形成BOX层下漏区对应的P型元素重掺杂区步骤中，还包括：对第一区域的半导体衬底进行P型离子注入，以形成BOX层下源区对应的P型元素重掺杂区。
可选地，先进行所述去除硬掩膜层侧边的侧壁的步骤；
再进行所述氧离子注入的步骤；
而后进行所述N型离子注入，以形成源区与漏区的步骤；
再接着进行所述去除硬掩膜层的步骤。
可选地，先进行所述氧离子注入的步骤；
再进行所述N型离子注入，以形成源区与漏区的步骤；
而后进行所述去除硬掩膜层侧边的侧壁的步骤；
再接着进行所述去除硬掩膜层的步骤。
可选地，形成具有BOX层的P型半导体衬底，及在第二区域上形成栅极、栅极绝缘层及硬掩膜层的方法包括：
提供P型半导体衬底，所述P型半导体衬底包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域；
经所述半导体衬底的表面对半导体衬底进行氧离子注入，高温退火形成BOX层；
在所述半导体衬底的表面依次淀积第一绝缘层、多晶硅层及硬掩膜层；
选择性蚀刻所述硬掩膜层、多晶硅层及第一绝缘层，以保留第二区域上的栅极、栅极绝缘层及硬掩膜层。
可选地，经所述P型半导体衬底的表面对第一区域及第三区域的半导体衬底进行P型离子注入，以形成BOX层下漏区对应的P型元素重掺杂区步骤中，所述P型离子浓度为P型半导体衬底中的P型离子浓度的1000-10000倍。
可选地，经所述P型半导体衬底的表面对位于BOX层上的第一区域及第三区域的半导体衬底进行P型离子注入，以形成源区与漏区步骤中，所述P型离子为硼元素。
本发明提供的另外一种具有阶梯型氧化埋层的SOI结构的制作方法，，包括：
提供具有BOX层的P型半导体衬底，所述P型半导体衬底的顶层为N型掺杂区，所述N型掺杂区包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层；
经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区；
在所述硬掩膜层及第一区域与第三区域的N型掺杂区上淀积第二绝缘层，回蚀以形成覆盖所述硬掩膜层、栅极及栅极绝缘层侧边的侧壁；所述侧壁位于第一区域与第三区域；
干法刻蚀去除硬掩膜层侧边的侧壁；
经所述N型掺杂区的顶层表面对除侧壁外的位于第一区域与第三区域对应的BOX层下方的半导体衬底进行氧离子注入；
经所述N型掺杂区的顶层表面对位于BOX层上的第一区域及第三区域的N型掺杂区进行P型离子注入，以形成源区与漏区；
去除硬掩膜层；
高温退火后，经氧离子注入区域与BOX层一起形成阶梯型的氧化层。
可选地，经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以形成BOX层下漏区对应的P型元素重掺杂区步骤中，还包括：对第一区域下方对应的半导体衬底进行P型离子注入，以形成BOX层下源区对应的P型元素重掺杂区。
可选地，先进行所述去除硬掩膜层侧边的侧壁的步骤；
再进行所述氧离子注入的步骤；
而后进行所述N型离子注入，以形成源区与漏区的步骤；
再接着进行所述去除硬掩膜层的步骤。
可选地，先进行所述氧离子注入的步骤；
再进行所述N型离子注入，以形成源区与漏区的步骤；
而后进行所述去除硬掩膜层侧边的侧壁的步骤；
再接着进行所述去除硬掩膜层的步骤。
可选地，形成具有BOX层的P型半导体衬底，及在第二区域上形成栅极、栅极绝缘层及硬掩膜层的方法包括：
提供P型半导体衬底，所述P型半导体衬底的顶层为N型掺杂区，所述N型掺杂区包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域；
经所述N型掺杂区的顶层表面对半导体衬底进行氧离子注入，高温退火形成BOX层；
在所述N型掺杂区的顶层表面依次淀积第一绝缘层、多晶硅层及硬掩膜层；
选择性蚀刻所述硬掩膜层、多晶硅层及第一绝缘层，以保留第二区域上的栅极、栅极绝缘层及硬掩膜层。
可选地，经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以形成BOX层下漏区对应的P型元素重掺杂区步骤中，所述P型离子为硼元素。
可选地，经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以形成BOX层下漏区对应的P型元素重掺杂区步骤中，所述P型离子浓度范围为1018-1019个原子每立方厘米。
与现有技术相比，本发明具有以下优点：采用在现有的DSBO SOI基础上在靠近N型漏区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内设置有P型元素重掺杂区，利用了P型元素重掺杂区电势最低，将从漏区引出的电场线终止在P型元素重掺杂区，从而避免现有的DSBO SOI结构中漏区引出的电场线部分终止在源区，以及由此导致的源区端势垒高度降低，进而导致源区注入到沟道的电子数量增加，从而有效抑制DSBO SOI器件的阈值电压减小，且使得SOI结构在关闭状态时，泄露电流减小，提高了SOI结构器件的性能；
进一步地，靠近N型源区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内也设置有P型元素重掺杂区，使得没有被终止在漏区一侧的侧墙下方对应的P型元素重掺杂区的电场线终止在源区一侧的侧墙下方对应的P型元素重掺杂区，进一步减小泄露电流；
本发明提供的另外一种采用在现有的DSBO SOI基础上的改进结构的形成方法，在靠近P型漏区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内设置有P型元素重掺杂区，同样利用了P型元素重掺杂区电势最低，将从漏区引出的电场线终止在P型元素重掺杂区，从而避免现有的DSBOSOI结构中漏区引出的电场线部分终止在源区，以及由此导致的源区端势垒高度降低，进而导致源区注入到沟道的电子数量增加问题，从而有效抑制DSBOSOI器件的阈值电压减小，且使得SOI结构在关闭状态时，泄漏电流减小，也提高了SOI结构器件的性能；
进一步地，靠近P型源区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内也设置有P型元素重掺杂区，使得没有被终止在漏区一侧的侧墙下方对应的P型元素重掺杂区的电场线终止在源区一侧的侧墙下方对应的P型元素重掺杂区，也进一步减小了泄漏电流。
附图说明
图1是现有技术中的具有氧化埋层的SOI结构；
图2是具有单一厚度氧化埋层的SOI结构与具有阶梯型氧化埋层的SOI结构的晶格温度对比图；
图3是实施例一提供的PGP DSBO SOI结构的制作方法流程图；
图4-图13是图3所示制作方法形成的中间结构示意图；
图14是按图3所示流程制作的PGP DSBO SOI结构示意图；
图15-图17是实施例一提供的另外一种制作方法形成的中间结构示意图；
图18是现有技术中的具有氧化埋层的SOI结构在源极与衬底接地，漏极施加1V时，该结构对应的电势线分布示意图；
图19是在图18所示的结构上设置了P型元素重掺杂区，并在源极与衬底接地，漏极施加1V时，该结构对应的电势线分布示意图；
图20是具有不同沟道长度的图18与图19所示结构对应的阈值电压与沟道长度关系示意图；
图21是具有不同沟道长度的图18与图19所示结构对应的漏区所加电压每下降0.1V，阈值电压下降程度与沟道长度关系示意图；
图22是具有不同沟道长度的图18与图19所示结构对应的泄漏电流与沟道长度关系示意图；
图23是实施例二提供的PGP DSBO SOI结构示意图。
具体实施方式
正如背景技术中所述，现有的SOI结构在关态时经常出现泄漏电流很大问题，本发明的发明人提出采用在现有的DSBO SOI基础上在靠近N型漏区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内设置有P型元素重掺杂区，利用了P型元素重掺杂区电势最低，将从漏区引出的电场线终止在P型元素重掺杂区，从而避免现有的DSBO SOI结构中漏区引出的电场线终止在源区，以及由此导致的源区端势垒高度降低，进而导致的源区电子容易越过该势垒进入到漏区问题，提高了SOI结构的阈值电压，使得SOI结构在关闭状态时，泄露电流减小，提高了SOI结构器件的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于重在说明本发明的原理，因此，未按比例制图。
第一实施例
本发明提供两种具有阶梯型氧化埋层的SOI结构的制作方法，第一种制作方法如图3所示。以下结合图4-图17对该方法进行具体描述。
执行步骤S11，提供具有BOX层的P型半导体衬底，所述P型半导体衬底包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层。
本步骤在具体实施过程中，包括以下步骤S111-S114。
步骤S111，提供P型半导体衬底20，结构如图4所示，所述半导体衬底20包括用于形成源区的第一区域(未标示)、用于形成栅极的第二区域(未标示)、用于形成漏区的第三区域(未标示)。
步骤S112，经所述半导体衬底20的表面201对半导体衬底20进行氧离子注入，高温退火形成BOX层202，形成结构如图5所示；所述表面201可以为半导体衬底20的上表面；所述氧离子注入工艺为本领域公知技术，在此不再赘述。
步骤S113，在所述半导体衬底20的表面201依次淀积第一绝缘层24、多晶硅层25及硬掩膜层29，形成结构如图6所示；本步骤中，第一绝缘层24材质可以为二氧化硅，硬掩膜层29可以为氧化物-氮化物-氧化物的三层结构。
步骤S114，选择性蚀刻所述硬掩膜层29、多晶硅层及25第一绝缘层24，以保留第二区域上的栅极25、栅极绝缘层24及硬掩膜层29，形成结构如图7所示。所述选择性蚀刻工艺为本领域公知技术，在此不再赘述。需要说明的是，由于第二区域上的栅极25、栅极绝缘层24及硬掩膜层29为多晶硅层25、第一绝缘层24及硬掩膜层29的部分，因此采用同一标号标识。图7所示结构也可以由现有技术提供。
接着执行步骤S12，经所述P型半导体衬底20的表面201对第三区域BOX层202相邻下方区域的半导体衬底20进行P型离子注入，以形成BOX层202下漏区对应的P型元素重掺杂区27，形成结构如图8所示。半导体衬底20中P型元素一般为硼族元素，例如硼，离子注入过程中，形成P型元素重掺杂区27中的P型元素与半导体衬底20中的其它区域的P型可以相同，也为硼，当然也可以根据需要设置为不同的硼族元素。此外，离子注入的深度与注入离子的能量相关，浓度与离子注入的剂量相关，位于半导体衬底20中其它区域的P型元素的浓度一般为1015个原子每立方厘米，P型元素重掺杂区27中的P型元素浓度一般为1018-1019个原子每立方厘米，因此，离子注入时，P型元素浓度为位于半导体衬底20中其它区域的P型元素的浓度的1000倍到10000倍。
本步骤执行过程，还可以包括：对第一区域BOX层202相邻下方区域的半导体衬底20进行P型离子注入，以形成BOX层202下源区对应的P型元素重掺杂区28，形成结构如图9所示。
接着执行步骤S13，在所述硬掩膜层29及第一区域与第三区域的半导体衬底20上淀积第二绝缘层(未图示)，回蚀以形成覆盖所述硬掩膜层29、栅极25及栅极绝缘层24侧边的侧壁26；所述侧壁26位于第一区域与第三区域，形成结构如图10所示。第二绝缘层材质可以为二氧化硅，淀积及回蚀工艺为本领域公知技术，在此不再赘述。
然后执行步骤S14，干法刻蚀去除硬掩膜层29侧边的侧壁26，形成结构如图11所示。
接着执行步骤S15，经所述半导体衬底20的表面201对除侧壁26外的位于第一区域与第三区域对应的BOX层202下方的半导体衬底20进行氧离子注入，形成氧离子注入区203，形成结构如图12所示。
执行步骤S16，经所述P型半导体衬底20的表面201对位于BOX层202上的第一区域及第三区域的半导体衬底20进行N型离子注入，以形成源区22与漏区23，形成结构如图13所示；本步骤离子注入工艺为本领域公知技术，在此不再赘述。
执行步骤S17，去除硬掩膜层29；所述硬掩膜层的去除方法为本领域公知技术，在此不再赘述。
步骤S18，高温退火后，氧离子注入区203与BOX层202一起形成具有阶梯型的氧化层21，如此完成PGP DSBO SOI(Partially Ground Plane DoubleStep Buried Oxide SOI)结构的制作，形成结构如图14所示。
需要说明的是，步骤S15与步骤S16的执行顺序，也可以为先执行步骤S16，再执行S15，即：先形成源区22与漏区23，再形成氧离子注入区203。由于氧离子注入过程中会通过源区22与漏区23，可能会对源区22与漏区23形成缺陷，因此优选先执行步骤S15，再执行步骤S16。
可选地，本实施例一的步骤S14中，干法刻蚀去除硬掩膜层29侧边的侧壁26，由于干法刻蚀为向下“吃”的过程，因此，位于栅极25及栅极绝缘层24侧边的侧壁在第一区域与第三区域的尺寸也比较短，之后执行步骤S15过程，即氧离子注入步骤中，形成的较厚氧化层21宽度尺寸也比较大，进而造成P型元素重掺杂区27、28的宽度尺寸变小。为了形成宽度尺寸比较长的P型元素重掺杂区27、28，可以采取在步骤S13执行完形成的图10所示结构基础上，接着执行步骤S15，经所述半导体衬底20的表面201对除侧壁26外的位于第一区域与第三区域对应的BOX层202下方的半导体衬底20进行氧离子注入，形成氧离子注入区203，形成结构如图15所示。
执行步骤S16，经所述P型半导体衬底20的表面201对位于BOX层202上的第一区域及第三区域的半导体衬底20进行N型离子注入，以形成源区22与漏区23，形成结构如图16所示；本步骤离子注入工艺为本领域公知技术，在此不再赘述。
然后执行步骤S14，干法刻蚀去除硬掩膜层29侧边的侧壁26，接着执行步骤S17，去除硬掩膜层29；形成的结构如图17所示。
可以理解的是，图17所示结构经过步骤S18，高温退火后，氧离子注入区203与BOX层202一起形成阶梯型氧化层21后，如此完成PGP DSBO SOI结构的P型元素重掺杂区27、28的宽度尺寸比图14中P型元素重掺杂区27、28的宽度尺寸要大。所述大尺寸的P型元素重掺杂区27、28对解决现有的DSBO SOI结构中漏区引出的电场线部分终止在源区的问题时，达到的效果更好。
根据本实施例一提供的SOI结构制作方法形成的PGP DSBO SOI结构，如图14所示，包括：
P型半导体衬底20，所述半导体衬底上形成有N型源区22、N型漏区23、以及N型源区22、N型漏区23及P型沟道下方的阶梯型氧化层21；其中，位于N型源区22与N型漏区23的氧化层21厚度分别大于位于P型沟道下方的氧化层21的厚度；
形成于P型沟道上方的栅极绝缘层24；
位于栅极绝缘层上的栅极25；
覆盖栅极25及栅极绝缘层24侧边的侧壁26；
其中，P型半导体衬底20位于靠近N型漏区23一侧的侧墙下方对应的较薄氧化层21的下方为P型元素重掺杂区27。
通过在漏区23下方对应位置设置P型元素重掺杂区27，利用了P型元素重掺杂区电势最低，将从漏区23引出的电场线终止在P型元素重掺杂区27。
在具体实施过程中，为避免漏区23引出的部分电场线逃脱终止在P型元素重掺杂区27，在P型半导体衬底20位于靠近N型源区22一侧的侧墙26下方对应的较薄氧化层21的下方也设置P型元素重掺杂区28，进一步保证将漏区23引出的所有电场线都终止在P型元素重掺杂区。
在具体实施过程中，半导体衬底20中P型元素一般为硼族元素，例如硼，P型元素重掺杂区27、28中的P型元素与半导体衬底20中的其它区域的P型相同，也为硼，当然也可以根据需要设置为不同的硼族元素。
为了验证本实施例一提供的技术方案的效果，本发明的发明人对DSBOSOI结构与PGP DSBO SOI结构进行了对比模拟试验，采用的SOI结构都为长0.15微米，高0.6微米(宽为1微米)，较薄氧化层21厚度20纳米，较厚氧化层21厚度100纳米，没有设置P型元素重掺杂区的DSBO SOI结构如图18中虚线所示，设置P型元素重掺杂区27，28的PGP DSBO SOI结构如图19中虚线所示。对比模拟的条件都为：在P型半导体衬底20与源区22分别接地，漏区23施加1V电压。DSBO SOI结构的电势线如图18中细实线所示(横纵座标刻度标线除外)，电场线如粗实线所示，箭头方向代表电势降低的方向，即电场方向。PGP DSBO SOI结构的电势线如图19中细实线所示(横纵座标刻度标线除外)，电场线如粗实线所示，箭头方向代表电势降低的方向，即电场方向。结合图18与图19，可以看出，DSBO SOI结构中漏区引出的电场线部分终止在源区，这会导致源区端势垒高度降低，进而导致源区电子容易越过该势垒进入到漏区的问题，而PGP DSBO SOI结构通过在漏区23下方对应位置设置P型元素重掺杂区27，源区22下方对应位置设置P型元素重掺杂区28，利用了P型元素重掺杂区电势最低，将从漏区23引出的电场线终止在P型元素重掺杂区27，28。
对于源区电子是否容易越过该势垒进入到漏区可以由阈值电压(Vth)的大小来衡量。为了验证通过设置P型元素重掺杂区27，28可以提高阈值电压，发明的发明人模拟了对于不同沟道长度的PGP DSBO SOI结构与DSBO SOI结构，两者的阈值电压(Vth)分别与沟道长度的对应关系，如图20所示，其中源区与漏区长度都为0.05微米，高度都为0.6微米，宽度都为1微米。可以看出，同样的沟道长度，PGP DSBO SOI结构的阈值电压大于DSBO SOI结构的阈值电压，说明设置了P型元素重掺杂区27、28的PGP DSBO SOI结构提高了阈值电压。图18与图19所示结构的沟道长度都为0.05微米，对应的阈值电压分别为0.45V与0.6V左右。
此外，本发明人还模拟了对于不同沟道长度的PGP DSBO SOI结构与DSBO SOI结构，分别施加在两种结构的漏区的电压每下降0.1V，对应的阈值电压下降程度与沟道长度的关系，如图21所示。可以看出，对于同样的沟道长度，PGP DSBO SOI结构的阈值电压下降程度小于DSBO SOI结构的阈值电压下降程度，也说明设置了P型元素重掺杂区27、28的PGP DSBO SOI结构提高了阈值电压。
PGP DSBO SOI结构还可以使得SOI结构在关闭状态时，泄露电流减小，本发明人模拟了具有不同的沟道长度的PGP DSBO SOI结构与DSBO SOI结构，两者的泄露电流(Ioff)分别与沟道长度的对应关系，如图22所示。其中，模拟条件都为：源区22接地，栅极25不加电压，漏区23上施加1V电压。从图22可以看出，对于同样的沟道长度，PGP DSBO SOI结构的泄露电流小于DSBO SOI结构的泄露电流，如此提高了SOI结构器件的性能。图18与图19所示结构的沟道长度都为0.05微米，对应的泄露电流分别为10-14A与10-13A量级。
第二实施例
如果称第一实施例提供的SOI结构为NMOS，与第一实施例不同的是，本实施例二提供的SOI结构为PMOS，可以理解的是，不论NMOS还是PMOS，P型元素重掺杂区都为电势最低的区域，因此，在PMOS的SOI结构中设置P型元素重掺杂区也可以起到避免现有的DSBO SOI结构中漏区引出的电场线部分终止在源区，以及由此导致的源区端势垒高度降低，进而导致的源区电子容易越过该势垒进入到漏区问题，提高了SOI结构的阈值电压，使得SOI结构在关闭状态时，泄露电流减小，提高了SOI结构器件的性能。
本发明提供的第二种具有阶梯型氧化埋层的SOI结构的制作方法，结合图3，与第一实施例不同的是：(1)步骤S11中提供具有BOX层的P型半导体衬底，所述半导体衬底20的顶层为N型掺杂区30(参见图23)，所述N型掺杂区30包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层。
本步骤中，N型掺杂区30可以通过在半导体衬底20的上表面201对半导体衬底20的顶层进行N型离子注入。本实施例二中，半导体衬底20的上表面201与N型掺杂区30的顶层表面201为同一表面，因此，采用同一标识。所述离子类型为氮族元素，例如氮或磷，所述N型离子注入的目的是形成N型顶层衬底。
(2)步骤S12，经所述N型掺杂区30的顶层表面201对第三区域下方对应的半导体衬底20进行P型离子注入，以形成BOX层202下漏区对应的P型元素重掺杂区27。本步骤执行过程，还可以包括：对第一区域下方对应的半导体衬底20进行P型离子注入，以形成BOX层下源区对应的P型元素重掺杂区28。
(3)步骤S13，淀积的第二绝缘层是形成在N型掺杂区30的顶层表面201。
(4)步骤S15，进行氧离子注入的表面为所述N型掺杂区30的顶层表面201。
(3)步骤S16，经所述N型掺杂区30的顶层表面201对位于BOX层202上的第一区域及第三区域的N型掺杂区30进行P型离子注入，以形成源区22’与漏区23’。
需要说明的是，第二实施例中，为了形成PMOS的SOI结构，步骤S15与步骤S16的执行顺序也可以为先执行步骤S16，再执行S15，即：先形成源区22’与漏区23’，再形成氧离子注入区203。类似地，由于氧离子注入过程中会通过源区22’与漏区23’，可能会对源区22’与漏区23’形成缺陷，因此优选先执行步骤S15，再执行步骤S16。
可选地，本实施例二的步骤S14中，干法刻蚀去除硬掩膜层29侧边的侧壁26，由于干法刻蚀为向下“吃”的过程，因此，位于栅极25及栅极绝缘层24侧边的侧壁在第一区域与第三区域的尺寸也比较短，之后执行步骤S15过程，即氧离子注入步骤中，形成的较厚氧化层21宽度尺寸也比较大，进而造成P型元素重掺杂区27，28的宽度尺寸变小。与第一实施例类似地，为了形成宽度尺寸比较长的P型元素重掺杂区27、28，可以采取在步骤S13执行完形成的结构基础上，接着执行步骤S15，经N型掺杂区30的顶层表面201对除侧壁26外的位于第一区域与第三区域对应的BOX层202下方的半导体衬底20进行氧离子注入，形成氧离子注入区203。
执行步骤S16，经所述N型掺杂区30的顶层表面201对位于BOX层202上的第一区域及第三区域的半导体衬底20进行P型离子注入，以形成源区22’与漏区23’。
然后执行步骤S14，干法刻蚀去除硬掩膜层29侧边的侧壁26，接着执行步骤S17，去除硬掩膜层29。
按照本发明的第二实施例提供的另外一种制作具有阶梯型氧化埋层的SOI结构方法形成的结构，参见图23所示，包括：
P型半导体衬底20，所述半导体衬底20的顶层为N型掺杂区30，所述N型掺杂区30形成有P型源区22’、P型漏区23’、以及N型沟道，所述半导体衬底20内的N型掺杂区30下方形成有氧化层；其中，与P型源区22’与P型漏区23’下方对应的氧化层厚度分别大于与N型沟道下方对应的氧化层的厚度；
形成于N型沟道上方的栅极绝缘层24；
位于栅极绝缘层24上的栅极25；
覆盖栅极25及栅极24绝缘层侧边的侧壁26；
其中，靠近P型漏区23’一侧的侧墙26下方对应的较薄氧化层的下方的P型半导体衬底20内设置有P型元素重掺杂区27。
与第一实施例相同地，靠近P源区22’一侧的侧墙28下方对应的较薄氧化层的下方的P型半导体衬底20内设置有P型元素重掺杂区28。
进一步地，P型元素重掺杂区中的P型元素与P型源区22’，P型漏区23’中P型元素相同，都为硼族元素，例如硼。
进一步地，P型元素重掺杂区27、28中的P型元素浓度范围为1018-1019个原子每立方厘米。
与现有技术相比，本发明都采用在现有的DSBO SOI基础上靠近N/P型漏区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内设置有P型元素重掺杂区，利用了P型元素重掺杂区电势最低，将从漏区引出的电场线终止在P型元素重掺杂区，从而避免现有的DSBO SOI结构中漏区引出的电场线部分终止在源区，以及由此导致的源区端势垒高度降低，进而导致源区注入到沟道的电子数量增加问题，从而有效抑制DSBO SOI器件的阈值电压减小，且使得SOI结构在关闭状态时，泄漏电流减小，提高了SOI结构器件的性能。
进一步地，靠近N/P型源区一侧的侧墙下方对应的较薄氧化层的下方的P型半导体衬底内也设置有P型元素重掺杂区，使得没有被终止在漏区一侧的侧墙下方对应的P型元素重掺杂区的电场线终止在源区一侧的侧墙下方对应的P型元素重掺杂区，进一步减小泄漏电流。
进一步地，先进行氧离子注入步骤，再干法刻蚀去除硬掩膜层侧边的侧壁，利用所述侧壁阻挡影响氧离子注入形成的氧离子注入区的宽度，使得高温退火后，形成的较厚氧化层宽度尺寸也比较小，从而使得P型元素重掺杂区的宽度尺寸较大，可以更好地将从漏区引出的电场线终止在P型元素重掺杂区。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种具有阶梯型氧化埋层的SOI结构的制作方法，其特征在于，包括：
提供具有BOX层的P型半导体衬底，所述P型半导体衬底包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层；
经所述P型半导体衬底的表面对第三区域的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区；
在所述硬掩膜层及第一区域与第三区域的半导体衬底上淀积第二绝缘层，回蚀以形成覆盖所述硬掩膜层、栅极及栅极绝缘层侧边的侧壁；所述侧壁位于第一区域与第三区域；
干法刻蚀去除硬掩膜层侧边的侧壁；
经所述半导体衬底的表面对除侧壁外的位于第一区域与第三区域对应的BOX层下方的半导体衬底进行氧离子注入；
经所述P型半导体衬底的表面对位于BOX层上的第一区域及第三区域的半导体衬底进行N型离子注入，以形成源区与漏区；
去除硬掩膜层；
高温退火后，经氧离子注入区域与BOX层一起形成阶梯型的氧化层，并同时在靠近漏区一侧的侧墙下方对应的较薄氧化层的下方的半导体衬底内形成P型元素重掺杂区。
2.根据权利要求1所述的SOI结构的制作方法，其特征在于，在BOX层下方形成漏区所对应的P型元素重掺杂区步骤中，还包括：对第一区域的半导体衬底进行P型离子注入，以形成BOX层下源区对应的P型元素重掺杂区。
3.根据权利要求1所述的SOI结构的制作方法，其特征在于：
先进行所述去除硬掩膜层侧边的侧壁的步骤；
再进行所述氧离子注入的步骤；
而后进行所述N型离子注入，以形成源区与漏区的步骤；
再接着进行所述去除硬掩膜层的步骤。
4.根据权利要求1所述的SOI结构的制作方法，其特征在于；
先进行所述氧离子注入的步骤；
再进行所述N型离子注入，以形成源区与漏区的步骤；
而后进行所述去除硬掩膜层侧边的侧壁的步骤；
再接着进行所述去除硬掩膜层的步骤。
5.根据权利要求1所述的SOI结构的制作方法，其特征在于，形成具有BOX层的P型半导体衬底，及在第二区域上形成栅极、栅极绝缘层及硬掩膜层的方法包括：
提供P型半导体衬底，所述P型半导体衬底包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域；
经所述半导体衬底的表面对半导体衬底进行氧离子注入，高温退火形成BOX层；
在所述半导体衬底的表面依次淀积第一绝缘层、多晶硅层及硬掩膜层；
选择性蚀刻所述硬掩膜层、多晶硅层及第一绝缘层，以保留第二区域上的栅极、栅极绝缘层及硬掩膜层。
6.根据权利要求1所述的SOI结构的制作方法，其特征在于，经所述P型半导体衬底的表面对第一区域及第三区域的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区步骤中，所述P型离子浓度为P型半导体衬底中的P型离子浓度的1000-10000倍。
7.根据权利要求1所述的SOI结构的制作方法，其特征在于，经所述P型半导体衬底的表面对位于BOX层上的第一区域及第三区域的半导体衬底进行P型离子注入，以形成源区与漏区步骤中，所述P型离子为硼元素。
8.一种具有阶梯型氧化埋层的SOI结构的制作方法，其特征在于，包括：
提供具有BOX层的P型半导体衬底，所述P型半导体衬底的顶层为N型掺杂区，所述N型掺杂区包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域，所述第二区域上形成有栅极、栅极绝缘层及硬掩膜层；
经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区；
在所述硬掩膜层及第一区域与第三区域的N型掺杂区上淀积第二绝缘层，回蚀以形成覆盖所述硬掩膜层、栅极及栅极绝缘层侧边的侧壁；所述侧壁位于第一区域与第三区域；
干法刻蚀去除硬掩膜层侧边的侧壁；
经所述N型掺杂区的顶层表面对除侧壁外的位于第一区域与第三区域对应的BOX层下方的半导体衬底进行氧离子注入；
经所述N型掺杂区的顶层表面对位于BOX层上的第一区域及第三区域的N型掺杂区进行P型离子注入，以形成源区与漏区；
去除硬掩膜层；
高温退火后，经氧离子注入区域与BOX层一起形成阶梯型的氧化层，并同时在靠近漏区一侧的侧墙下方对应的较薄氧化层的下方的半导体衬底内形成P型元素重掺杂区。
9.根据权利要求8所述的SOI结构的制作方法，其特征在于，在BOX层下方形成漏区所对应的P型元素重掺杂区步骤中，还包括：对第一区域下方对应的半导体衬底进行P型离子注入，以形成BOX层下源区对应的P型元素重掺杂区。
10.根据权利要求8所述的SOI结构的制作方法，其特征在于；
先进行所述去除硬掩膜层侧边的侧壁的步骤；
再进行所述氧离子注入的步骤；
而后进行所述N型离子注入，以形成源区与漏区的步骤；
再接着进行所述去除硬掩膜层的步骤。
11.根据权利要求8所述的SOI结构的制作方法，其特征在于；
先进行所述氧离子注入的步骤；
再进行所述N型离子注入，以形成源区与漏区的步骤；
而后进行所述去除硬掩膜层侧边的侧壁的步骤；
再接着进行所述去除硬掩膜层的步骤。
12.根据权利要求8所述的SOI结构的制作方法，其特征在于，形成具有BOX层的P型半导体衬底，及在第二区域上形成栅极、栅极绝缘层及硬掩膜层的方法包括：
提供P型半导体衬底，所述P型半导体衬底的顶层为N型掺杂区，所述N型掺杂区包括用于形成源区的第一区域、用于形成栅极的第二区域、用于形成漏区的第三区域；
经所述N型掺杂区的顶层表面对半导体衬底进行氧离子注入，高温退火形成BOX层；
在所述N型掺杂区的顶层表面依次淀积第一绝缘层、多晶硅层及硬掩膜层；
选择性蚀刻所述硬掩膜层、多晶硅层及第一绝缘层，以保留第二区域上的栅极、栅极绝缘层及硬掩膜层。
13.根据权利要求8所述的SOI结构的制作方法，其特征在于，经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区步骤中，所述P型离子为硼元素。
14.根据权利要求8所述的SOI结构的制作方法，其特征在于，经所述N型掺杂区的顶层表面对第三区域下方对应的半导体衬底进行P型离子注入，以在BOX层下方形成漏区所对应的P型元素重掺杂区步骤中，所述P型离子浓度范围为1018-1019个原子每立方厘米。
CN201110300742.2A 2011-09-28 2011-09-28 具有阶梯型氧化埋层的soi结构的制作方法 Active CN102339784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110300742.2A CN102339784B (zh) 2011-09-28 2011-09-28 具有阶梯型氧化埋层的soi结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300742.2A CN102339784B (zh) 2011-09-28 2011-09-28 具有阶梯型氧化埋层的soi结构的制作方法

Publications (2)

Publication Number Publication Date
CN102339784A CN102339784A (zh) 2012-02-01
CN102339784B true CN102339784B (zh) 2015-02-04

Family

ID=45515430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300742.2A Active CN102339784B (zh) 2011-09-28 2011-09-28 具有阶梯型氧化埋层的soi结构的制作方法

Country Status (1)

Country Link
CN (1) CN102339784B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826233B (zh) * 2015-01-06 2020-02-21 中芯国际集成电路制造(上海)有限公司 一种soi器件及其制备方法
CN114695516B (zh) * 2022-03-02 2023-04-25 电子科技大学 一种半导体耐压层结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
CN1516903A (zh) * 2001-06-06 2004-07-28 �Ҵ���˾ 减小结电容的soi器件
CN1623226A (zh) * 2002-03-28 2005-06-01 先进微装置公司 形成于多厚度埋入氧化层上的半导体装置以及制造此半导体装置的方法
CN101038936A (zh) * 2006-03-15 2007-09-19 国际商业机器公司 绝缘体上半导体衬底和器件及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129138B1 (en) * 2005-04-14 2006-10-31 International Business Machines Corporation Methods of implementing and enhanced silicon-on-insulator (SOI) box structures
US7812397B2 (en) * 2005-09-29 2010-10-12 International Business Machines Corporation Ultra thin channel (UTC) MOSFET structure formed on BOX regions having different depths and different thicknesses beneath the UTC and source/drain regions and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
CN1516903A (zh) * 2001-06-06 2004-07-28 �Ҵ���˾ 减小结电容的soi器件
CN1623226A (zh) * 2002-03-28 2005-06-01 先进微装置公司 形成于多厚度埋入氧化层上的半导体装置以及制造此半导体装置的方法
CN101038936A (zh) * 2006-03-15 2007-09-19 国际商业机器公司 绝缘体上半导体衬底和器件及其形成方法

Also Published As

Publication number Publication date
CN102339784A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102893380B (zh) 不对称外延生长及其应用
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
US9276102B2 (en) Tunnel transistor with high current by bipolar amplification
CN103779418A (zh) 一种新型结构的遂穿场效应晶体管及其制备方法
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN103295899B (zh) FinFET器件制造方法
CN102339784B (zh) 具有阶梯型氧化埋层的soi结构的制作方法
CN102354678B (zh) 具有阶梯型氧化埋层的soi结构
CN105826381B (zh) 鳍式场效应晶体管及其形成方法
CN103531592B (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN105514166A (zh) Nldmos器件及其制造方法
CN103515231A (zh) FinFET制造方法
CN104157690B (zh) 一种带槽型结构的应变nldmos器件及其制作方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN104282750B (zh) 主辅栅分立控制u形沟道无掺杂场效应晶体管
CN103123899B (zh) FinFET器件制造方法
CN102437192B (zh) 一种n型绝缘体上硅横向双扩散场效应晶体管
CN106601795B (zh) 一种沟槽式场效应晶体管及其制造方法
CN107785414A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN103456638B (zh) 自对准GaAs FinFET结构及其制造方法
CN103383961A (zh) FinFET结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant