JP2005109472A - Mosfetゲート用の導電性一酸化ニオブ膜を堆積する方法 - Google Patents

Mosfetゲート用の導電性一酸化ニオブ膜を堆積する方法 Download PDF

Info

Publication number
JP2005109472A
JP2005109472A JP2004267612A JP2004267612A JP2005109472A JP 2005109472 A JP2005109472 A JP 2005109472A JP 2004267612 A JP2004267612 A JP 2004267612A JP 2004267612 A JP2004267612 A JP 2004267612A JP 2005109472 A JP2005109472 A JP 2005109472A
Authority
JP
Japan
Prior art keywords
gate
film
niobium monoxide
majority
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004267612A
Other languages
English (en)
Other versions
JP4521813B2 (ja
Inventor
Wei Gao
ガオ ウェイ
Ono Yoshi
オノ ヨシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005109472A publication Critical patent/JP2005109472A/ja
Application granted granted Critical
Publication of JP4521813B2 publication Critical patent/JP4521813B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 MOSFETゲートとして導電性一酸化ニオブ膜を堆積する方法を提供する。
【解決手段】 一酸化ニオブゲートを堆積する方法が提供される。単体金属ターゲット、または複合一酸化ニオブターゲットがスパッタリングチャンバ内に提供される。ゲート誘電体を有する基板(例えば、二酸化シリコンまたはhigh−kゲート誘電体)がスパッタリングチャンバに提供される。このスパッタリング電力およびスパッタリング内の酸素分圧は、過剰な量の単体ニオブ、NbO絶縁体、またはNb絶縁体を必要とせず、一酸化ニオブを含む膜を堆積するように設定される。この堆積方法は、標準CMOS製造プロセスまたは置換ゲートCMOSプロセスに組み込まれてもよい。
【選択図】 なし

Description

本発明は、概して、一酸化ニオブを形成する方法に関し、より詳細には、MOSFETゲートとして用いられるために適切な一酸化ニオブを堆積する方法に関する。
シリコンCMOSデバイスのゲート長が100nm以下にスケーリングされるにつれて、ゲート絶縁材料として、二酸化シリコンを新しいhigh−k材料に置き換えられることが期待されている。金属ゲートを含む新しいゲート材料は、多結晶シリコンに置き換わることが期待されている。これらの新しいゲート材料は、多結晶ゲート空乏問題を解決するものとして期待されている。また、この新しいゲート材料は、チャネルドーピングを変更することなく、閾値電圧を調節することが可能であり得る。
この新しいゲート材料は、適切な仕事関数を有する必要がある。CMOSデバイスには、このゲート材料は、NMOSゲートに対して約4.2eVの仕事関数を有する必要がある。このゲート材料は、PMOSゲートに対して約5.0eVの仕事関数を有する必要がある。CMOSプロセスでは、異なる2種類のゲート(NMOSおよびPMOS)に対して異なるゲート材料を用いることが可能である。
この新しいゲート材料は、安定している必要がある。NMOS金属は、ゲート誘電体と接触すると非常に反応性が高く、通常不安定であることが多い。PMOS金属は、より安定しているが、処理することがより難しい。たとえ化学的に安定している材料が見つけられたとしても、それらの材料は、さらに機械的に安定している必要がある。この新しいゲート材料は、乏しい粘着性を示すべきではない。この新しいゲート材料は、チャネル内に拡散するべきではない。
既存のICプロセスに統合することの可能な新しいゲート材料を有することが望ましい(例えば、堆積およびエッチングプロセスが既存のプロセスに組み込まれ得る)。
新しいゲート材料において利用可能な選択肢は、単体金属、二元合金、三元合金またはそれ以上の複合材料を含む。PMOSゲートの候補として多くの材料が適切であり得る。しかし、低い仕事関数を有する、適切なNMOSゲートの候補は、非常に限られている。NMOSゲート候補に対する挑戦のうちの1つは、十分に低い仕事関数を有するということである。例えば、ゲート誘電体と接触して安定であり、さらに約4.2eVの仕事関数を有することである。
RuTaまたはMoNの二元合金が開発されてきた。これらの二元金属合金の組み合わせを変えることによって、生じた材料の仕事関数を制御することが可能である。しかし、これらの合金の仕事関数は、NMOSゲートに対して適切な値に照準を当てられている場合(仕事関数が4.3eV未満)、温度安定性は悪化する傾向がある。
本発明による方法は、トランジスタゲート構造を形成する方法であって、堆積チャンバ内に基板を提供するステップと、該基板上にゲート誘電体層を形成するステップと、一酸化ニオブが過半数を占める膜を堆積するステップと、一酸化ニオブゲートを形成するために該一酸化ニオブが過半数を占める膜をパターニングするステップとを包含することにより、上記目的を達成する。
誘電体層を形成するステップは、シリコン基板を熱酸化して二酸化シリコンゲート誘電体を形成するステップを含んでもよい。
誘電体層を形成するステップは、シリコン基板をプラズマ酸化して二酸化シリコンゲート誘電体を形成するステップを含んでもよい。
誘電体層を形成するステップは、high−kゲート誘電体を堆積するステップを含んでもよい。
前記high−kゲート誘電体は、HfO、ZrO、Al、Ta、HfAlOまたはHfSiOであってもよい。
前記一酸化ニオブが過半数を占める膜を堆積するステップは、前記基板をスパッタリングチャンバに置くステップと、Nbを含むターゲットを提供するステップと、前記スパッタリング電力を設定して、前記酸素分圧を制御し、一酸化ニオブが過半数を占める膜を製造するステップとを含んでもよい。
前記酸素分圧は、マスフローコントローラを通して、アルゴン、ネオン、ヘリウム、クリプトンおよびキセノンからなる群から選択されるガスを導入し、マスフローコントローラを通して、Oを導入し、各ガスの相対量を調節することによって制御されてもよい。
前記酸素分圧は、Oと、アルゴン、ネオンおよびヘリウム、クリプトンおよびキセノンからなる群から選択されるガスとの組み合わせガスを導入して、該組み合わせガスのフロー率を調節することによって制御されてもよい。
前記堆積チャンバは、固定ポンプスピードを有してもよい。
前記混合ガスは、O/Arが約5%〜約30%であってもよい。
前記混合ガスは、O/Arが15%であってもよい。
前記一酸化ニオブが過半数を占める膜を堆積するステップは、前記基板をスパッタリングチャンバに置くステップと、NbOを含むターゲットを提供するステップと、前記スパッタリング電力を設定するステップと、前記酸素分圧を制御して、一酸化ニオブが過半数を占める膜を製造するステップとを含んでもよい。
前記混合ガスは、O/Arが0%〜約30%であってもよい。
パターニングしてゲートを形成するステップは、前記一酸化ニオブが過半数を占める膜の上にフォトレジストを堆積するステップと、該フォトレジストをパターニングするステップと、該一酸化ニオブが過半数を占める膜をエッチングするステップとを含んでもよい。
フォトレジストを堆積する前に、前記一酸化ニオブ膜の上にキャッピング層を堆積するステップをさらに包含してもよい。
前記キャッピング層は、窒化シリコンであってもよい。
前記キャッピング層は、導電性バリア材料であってもよい。
前記導電性バリア金属は、TiNであってもよい。
パターニングしてゲートを形成するステップは、置換ゲートを形成するステップと、絶縁材料を堆積するステップと、前記一酸化ニオブが過半数を占める膜を堆積する前に、曝して、該絶縁材料を取り除いてトレンチを形成するステップと、該一酸化ニオブが過半数を占める膜が該トレンチを充填するように堆積された後、該一酸化ニオブが過半数を占める膜を平坦化するステップとを含んでもよい。
(発明の要旨)
従って、MOSFETゲートとして導電性一酸化ニオブ膜を堆積する方法が提供される。
Nbの金属ターゲットがスパッタリングチャンバに提供される。ゲート誘電体材料を含む基板がそのチャンバに導入される。スパッタリング電力および酸素分圧は、一酸化ニオブ膜を堆積し、一方では、金属酸化物の絶縁フェーズを減少、または無くすように選択される。また、このスパッタリング電力および酸素分圧は、その堆積された膜から単体金属を減少または、無くすように選択されてもよい。
別の実施形態では、NbOの合成ターゲットがスパッタリングチャンバに提供される。ゲート誘電体材料を含む基板がそのチャンバに導入される。そのスパッタリング電力および酸素分圧は、一酸化ニオブ膜を堆積し、一方では、金属酸化物の絶縁フェーズを減少、または無くすように選択される。合成ターゲットを使用するため、さらなる酸素を用いる必要は全くない。しかし、ときには、いくらかの酸素が用いられてもよい。このスパッタリング電力および酸素分圧はまた、その堆積された膜から単体金属を減少または、無くすように選択されてもよい。
MOSFETゲートとして用いられるために適切な一酸化ニオブを堆積する方法を提供可能である。
一酸化ニオブ(NbO)は、通常金属に関連する高導電率ということを特徴としている。NbとOとの間の反応によって発熱し、この発熱が、反応を制御して、Nbを形成することを難しくする。Nbは絶縁体であり、ゲート材料として使用するためには適切ではない。また、NbおよびOは組み合わされてNbOを形成する。Nbはゲート材料として使用するためには適切ではない。本発明者らの目的は、本発明者らがNbO(特定の位相に関わらず、概して、酸化ニオブと呼ぶ)を用いることである。NbOは、特に、一酸化ニオブを含む材料を呼ぶ。本発明は、NbOが過半数を占める(predominantly)(ここで、「NbOが過半数を占める」とは、50%以上が一酸化ニオブであることを意味する)膜を堆積する手段を提供する。この手段は、酸化ニオブのいくつかの他のフェーズ、または単体ニオブを含んでもよい。用語NbOゲート、NbO膜およびNbO材料は、本明細書中において、過半数を占めるNbOからなる材料を呼ぶ。これは、NbOまたは単体ニオブを含む不純物のレベルであり、NbOがNMOSゲートとして動作することを防ぐレベルである。
以下の実施例では、Edwards Auto 306 DCマグネトロンスパッタリングシステムが、99.95%の純粋Nbターゲットと共に用いられた。アルゴンおよび酸素ガスが導入された。6mtorrの全体が膜堆積中に維持された。NbO膜の酸素含有量は、酸素の分圧[Po2/(Po2+PAr)]を調節することによって制御される。また、堆積されたNbO膜の相対酸素含有量は、スパッタリング電力を変更させることによって変化される。これらのパラメータを調節することによって、NbOが過半数を占める膜を製造することが可能である。スパッタリングの後、その堆積された膜は、アルゴン中約5分間約800℃でアニーリングされた。図1は、以下の実施例に関連するX線回折(XRD)計測値を示す。
(実施例1)
300Wスパッタリング電力が約30%のO分圧で用いられた。このO分圧はマスフローコントローラを用いて構築されて、スパッタリングチャンバに入るOおよびアルゴンの量を制御した。生じた膜は、NbOおよびNbOの混合物であり、図1のXRDプロット12に対応する。NbOピーク14は、NbOの存在を示し、NbOピーク16はNbOの存在を示す。この実施例の結果は、適切なゲート材料として動作する十分な量のNbOを含まなくてもよいが、この実施例は、酸素分圧を変化させる効果を示すように提供される。
(実施例2)
300Wスパッタリング電力が約25%のO分圧で用いられた。このO分圧はマスフローコントローラを用いて構築されて、スパッタリングチャンバに入るOおよびアルゴンの量を制御した。生じた膜は、検出可能なレベルのNbOと共に大部分がNbOであり、XRDプロット22に対応する。NbOピーク26は、依然として識別可能であるが、NbOピーク24は、図1よりもさらに明確である。しかし、いくらかのNbOが存在し、この大部分がNbOである膜は、NbOゲートとしての使用に適している。
(実施例3)
このスパッタリング電力は、O分圧が約25%に維持される一方で、350Wまで上昇した。このO分圧は、マスフローコントローラを用いて構築されて、そのスパッタリングチャンバに入るOおよびアルゴン両方の量を制御した。生じた膜はXRDプロット32に対応し、識別可能なNbOピークの無い、過半数を占めるNbOである。このNbOピーク34は実施例2よりもさらに明確である。
ここで提供された3つの実施例において、実施例3は、NbO膜に識別可能な最小量のNbOを提供する。実施例2は、NbOによって生じた増加した抵抗率がNMOSゲートとしての全パフォーマンスを著しく低下させない場合、依然として、NbOゲートとして用いるためには適切であり得る。
図2は、アルゴン中約5分間約800℃のアニーリング前後の、実施例3によって製造された材料のXRD計測値を示す。図2は、堆積したNbO膜(XRDプロット42に対応する)がNbO(111)周りの広いピークを有することを示す。XRDプロット44は、アニーリング後のNbO膜に対応し、1つの位相NbOを示すさらなるピークを示す。このアニーリングは、アニーリング前の2nm〜アニーリング後の40nmまで結晶サイズを増加させた。また、このアニーリングは、アニーリング前の約830μΩ‐cm〜アニーリング後の約82μΩ‐cmまで抵抗率を減少させた。
実施例3のプロセスを用いて製造されたNbO膜の密度は、約7.55g/cmであるように決定された。この密度は、好ましくは、公表されたバルクNbOの密度7.265g/cmと比較する。
(実施例4)
NbOをスパッタリングする別の方法は、また、99.95%の純粋Nbターゲットを用いて、Edwards Auto 306 DCマグネトロンスパッタリングシステムを用いる。この実施例では、アルゴンおよび酸素の別々のソースを導入する代わりに、15%のO/Arガスが用いられる。組み合わせのガスを用いることによって、プロセスは、マスフローコントローラの不確定性の影響をより受けなくて済む。O分圧を調節するために、O/Arフロー率が15%増加した。用いられたEdwardsシステムが一定のポンプ率を有するため、フロー率を調節することにより分圧が変化した。このフロー率が増加する場合、NbO膜は酸素に富む。そのフロー率を低下させることにより、NbO膜は、酸素が欠乏する。別の実施形態では、フロー率、ポンプ率、またはそれらの組み合わせを調節することにより、分圧が調節可能となるシステムが用いられ得る。図3は、アルゴン中約5分間約800℃のアニーリングの後、約2.65sccm〜2.85sccmの間の15%O/Arフロー率で製造された3つの膜に対するXRDの結果を示す。このXRDプロット52は、Nbピーク56と共にNbOピークを示す。このXRDプロット62は、ニオブ単体またはNbOを示す識別可能なピークを有さないNbOピークを示す。XRDプロット72は、NbOの存在を示すピーク74と共にNbOピークを示す。
図4は、アニーリング温度の関数として、NbOゲートの実施例の仕事関数を示す。これは、約4.2eVに近づく安定した仕事関数によって、NbOゲートを完成させることを可能にすることを示している。
上記の発明によって製造されたNbO膜は、約4.2±0.1eVの仕事関数を有する。この仕事関数は安定であり、引き続いて、アルゴン中30分間400℃の初期低温アニーリング、次に、アルゴン中1分間1000℃の高温でアニーリングする。また、このNbO材料は、ゲート誘電体(二酸化シリコンおよびhigh−k材料の両方)と接触して安定性を示した。例えば、ALD HfO上のNbO膜は、1000℃までの温度でアニーリングすることによってテストされた。続いて、800℃アニーリングが行われ、有効酸化物厚さ(EOT)は33オングストローム〜30オングストロームに変化するが、この値は、その後1000℃のアニーリングの後安定した。
上記のスパッタリングの実施例は、装置に依存しがちである。当業者は、上記の実施例に基づいて、O分圧およびスパッタリング電力を調節することによる異なる装置を用いることによって、NbO膜を製造することが可能である。
アルゴンが提供される実施例は分圧を制御するためにOと組み合わせられるが、ネオン、ヘリウム、クリプトン、キセノンまたはそれらの組み合わせを含む他のガスが用いられてもよい。
NbOは、MOSFETゲートを形成するように堆積され得る。1つの実施形態において、このMOSFETゲートは、標準的なCMOSフローを用いて製造される。図5に示されるように、基板110が提供される。ゲート誘電体材料112は、その基板の上に堆積される。このゲート誘電体材料は、二酸化シリコンであり、シリコン基板、またはhigh−k誘電体材料(例えば、HfO、ZrO、TaまたはAl)の熱酸化またはプラズマ酸化によって堆積され得る。一酸化ニオブの層114は、その後、ゲート誘電体材料の上に堆積される。上記されるように、一酸化ニオブの層は、スパッタリングして、酸素分圧およびそのスパッタリング電力を調節することによって堆積され得、その膜に組み込まれた酸素量を制御し、一酸化ニオブ膜を製造して、NbOの面を絶縁する十分な量の酸素がその膜に組み込まれる必要がない。この一酸化ニオブ114はその後、以下のようにアニーリングされる。フォトレジスト116の層はその後、堆積されて、パターン化される。
図6に示されるように、ソースおよびドレイン領域122がインプラントされて、活性化される。このソースおよびドレイン領域の活性化アニーリングは、その一酸化ニオブ114をさらにアニーリングする役目を果たし得る。本方法の実施形態において、さらなるアニーリングは必要とされない。別の実施形態では、一酸化ニオブ114のさらなるアニーリングが、ソースおよびドレインの形成前に実施され得る。一酸化ニオブ材料の任意のアニーリングが好ましくは無酸素中になされる。一酸化ニオブ材料114は、その後ゲート124を形成するためにエッチングされる。
このフォトレジストは、図7に示されるように、その後取り除かれる。その後、デバイスを完成させるためにさらなる処理(例えば、絶縁材料を堆積させて、その後、ゲート、ならびにソースおよびドレイン領域122に接触部を形成する処理)が実行され得る。
本発明の別の実施形態では、アッシングステップは、ゲート124の表面を酸素に曝してもよい。この酸素は、その絶縁材料の表面層を形成するゲートを酸化させる傾向がある。その絶縁層のこの表面層は、ゲートの性能を劣化させ得ない。このゲート接触部が形成されると、表面絶縁材料の一部が除去される。その結果、接触部がゲートになされ得る。
酸素中のアニーリングまたはアッシングによって生じた酸化が不適切にもゲートを劣化させると決定される場合、そのアニーリングまたはアッシング処理中に酸素を低下または排除するように配慮されて、ゲートの酸化を低下または排除する。キャッピング層(図示せず)は、ゲートが不必要に酸素に曝されることを防ぐために用いられ得る。このキャッピング層は、ゲートを取り囲んでもよいし、側壁が存在する場合、そのキャッピング層は、曝されたゲートの上部表面を覆ってもよい。1つの実施形態では、そのキャッピング層うは、例えば、窒化シリコン材料から構成される。次の接触エッチング中に、このキャッピング層の一部は、そのゲートと電気的に接触するように取り除かれる。別の実施形態では、このキャッピング層は導電性バリア金属(例えば、TiN)であり、一酸化ニオブの直後に堆積され得、TiN/一酸化ニオブゲートスタックを形成する。このキャッピング層は、フォトレジストを堆積して、パターニングする前に堆積され得る。
次に、図8〜10を参照する。ここでは、NbOが置換ゲートCMOS処理フローに組み込まれ得る。1つの実施形態では、置換ゲート(図示せず)が形成されて、ソースおよびドレインインプランテーション、ならびにアニーリングプロセスを合わせるために用いられる。その後、絶縁材料311は、その置換ゲート上に堆積され、平坦化されて、その置換ゲートを曝す。その後、その置換ゲートは、トレンチ300を残して取り除かれ、図8に示されるように、その基板のチャネル領域、または、以前に形成されたゲート誘電体を曝す。
ゲート誘電体330は、図9に示されるように、トレンチ300に内に堆積され得る。その後、一酸化ニオブの層318がそのゲート誘電体の上に堆積される。一酸化ニオブの層318は、トレンチの深さの約1.5倍の厚さまで堆積されるようにスパッタリングされてもよい。
あるいは、そのゲート誘電体層は、置換ゲートを形成する前に、形成されていてもよい。その後、その置換ゲートを除去することによって、そのゲート誘電体層が曝され、一酸化ニオブの層318は、ゲート誘電体層上に堆積され得る。
図10は、置換ゲートプロセスフローを用いて、一酸化ニオブおよびゲート誘電体の層を平坦化し、誘電体層416および一酸化ニオブゲート418を形成したトランジスタ構造の実施形態を示す。平坦化を行うために、CMPプロセスが用いられてもよい。トランジスタ構造を完成させて、ゲート418、ならびにソースおよびドレイン領域422に電気的接触を提供するために、さらなる処理が用いられ得る。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。
(要約)
一酸化ニオブゲートを堆積する方法が提供される。単体金属ターゲット、または複合一酸化ニオブターゲットがスパッタリングチャンバ内に提供される。ゲート誘電体を有する基板(例えば、二酸化シリコンまたはhigh−kゲート誘電体)がスパッタリングチャンバに提供される。このスパッタリング電力およびスパッタリング内の酸素分圧は、過剰な量の単体ニオブ、NbO絶縁体、またはNb絶縁体を必要とせず、一酸化ニオブを含む膜を堆積するように設定される。この堆積方法は、標準CMOS製造プロセスまたは置換ゲートCMOSプロセスに組み込まれてもよい。
図1は、XRDプロットを示す。 図2は、XRDプロットを示す。 図3は、XRDプロットを示す。 図4は、仕事関数対アニーリング温度を示す。 図5は、CMOS処理中のゲート構造の断面図を示す。 図6は、CMOS処理中のゲート構造の断面図を示す。 図7は、CMOS処理中のゲート構造の断面図を示す。 図8は、置換ゲートCMOS処理中のゲート構造の断面図を示す。 図9は、置換ゲートCMOS処理中のゲート構造の断面図を示す。 図10は、置換ゲートCMOS処理中のゲート構造の断面図を示す。
符号の説明
110 基板
112 ゲート誘電体材料
114 一酸化ニオブ
116 フォトレジスト
122 ソース領域、ドレイン領域
124 ゲート
300 トレンチ
311 絶縁材料
318 ニオブの層
330 ゲート誘電体層
416 誘電体層
418 一酸化ニオブゲート
422 ソース領域、ドレイン領域

Claims (19)

  1. トランジスタゲート構造を形成する方法であって、
    堆積チャンバ内に基板を提供するステップと、
    該基板上にゲート誘電体層を形成するステップと、
    一酸化ニオブが過半数を占める(predominantly)膜を堆積するステップと、
    一酸化ニオブゲートを形成するために該一酸化ニオブが過半数を占める膜をパターニングするステップと
    を包含する、方法。
  2. 誘電体層を形成するステップは、シリコン基板を熱酸化して二酸化シリコンゲート誘電体を形成するステップを含む、請求項1に記載の方法。
  3. 誘電体層を形成するステップは、シリコン基板をプラズマ酸化して二酸化シリコンゲート誘電体を形成するステップを含む、請求項1に記載の方法。
  4. 誘電体層を形成するステップは、high−kゲート誘電体を堆積するステップを含む、請求項1に記載の方法。
  5. 前記high−kゲート誘電体は、HfO、ZrO、Al、Ta、HfAlOまたはHfSiOである、請求項4に記載の方法。
  6. 前記一酸化ニオブが過半数を占める膜を堆積するステップは、
    前記基板をスパッタリングチャンバに置くステップと、
    Nbを含むターゲットを提供するステップと、
    前記スパッタリング電力を設定して、前記酸素分圧を制御し、一酸化ニオブが過半数を占める膜を製造するステップと
    を含む、請求項1に記載の方法。
  7. 前記酸素分圧は、マスフローコントローラを通して、アルゴン、ネオン、ヘリウム、クリプトンおよびキセノンからなる群から選択されるガスを導入し、マスフローコントローラを通して、Oを導入し、各ガスの相対量を調節することによって制御される、請求項6に記載の方法。
  8. 前記酸素分圧は、Oと、アルゴン、ネオンおよびヘリウム、クリプトンおよびキセノンからなる群から選択されるガスとの組み合わせガスを導入して、該組み合わせガスのフロー率を調節することによって制御される、請求項6に記載の方法。
  9. 前記堆積チャンバは、固定ポンプスピードを有する、請求項8に記載の方法。
  10. 前記混合ガスは、O/Arが約5%〜約30%である、請求項8に記載の方法。
  11. 前記混合ガスは、O/Arが15%である、請求項10に記載の方法。
  12. 前記一酸化ニオブが過半数を占める膜を堆積するステップは、
    前記基板をスパッタリングチャンバに置くステップと、
    NbOを含むターゲットを提供するステップと、
    前記スパッタリング電力を設定するステップと、
    前記酸素分圧を制御して、過半数を占める一酸化ニオブを含む膜を製造するステップと
    を含む、請求項1に記載の方法。
  13. 前記混合ガスは、O/Arが0%〜約30%である、請求項12に記載の方法。
  14. パターニングしてゲートを形成するステップは、前記一酸化ニオブが過半数を占める膜の上にフォトレジストを堆積するステップと、該フォトレジストをパターニングするステップと、該一酸化ニオブが過半数を占める膜をエッチングするステップとを含む、請求項1に記載の方法。
  15. フォトレジストを堆積する前に、前記一酸化ニオブ膜の上にキャッピング層を堆積するステップをさらに包含する、請求項14に記載の方法。
  16. 前記キャッピング層は、窒化シリコンである、請求項15に記載の方法。
  17. 前記キャッピング層は、導電性バリア材料である、請求項15に記載の方法。
  18. 前記導電性バリア金属は、TiNである、請求項17に記載の方法。
  19. パターニングしてゲートを形成するステップは、置換ゲートを形成するステップと、絶縁材料を堆積するステップと、前記一酸化ニオブが過半数を占める膜を堆積する前に、曝して、該絶縁材料を取り除いてトレンチを形成するステップと、該一酸化ニオブが過半数を占める膜が該トレンチを充填するように堆積された後、該一酸化ニオブが過半数を占める膜を平坦化するステップとを含む、請求項1に記載の方法。
JP2004267612A 2003-09-30 2004-09-14 Mosfetゲート用の導電性一酸化ニオブ膜を堆積する方法 Expired - Fee Related JP4521813B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/676,987 US6825106B1 (en) 2003-09-30 2003-09-30 Method of depositing a conductive niobium monoxide film for MOSFET gates

Publications (2)

Publication Number Publication Date
JP2005109472A true JP2005109472A (ja) 2005-04-21
JP4521813B2 JP4521813B2 (ja) 2010-08-11

Family

ID=33452789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267612A Expired - Fee Related JP4521813B2 (ja) 2003-09-30 2004-09-14 Mosfetゲート用の導電性一酸化ニオブ膜を堆積する方法

Country Status (2)

Country Link
US (1) US6825106B1 (ja)
JP (1) JP4521813B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173796A (ja) * 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> pFET材料としての金属酸窒化物を用いた半導体構造およびその製造方法

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741983B1 (ko) 2004-07-05 2007-07-23 삼성전자주식회사 고유전율의 게이트 절연막을 갖는 반도체 장치 및 그 제조방법
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US20100006841A1 (en) * 2008-07-11 2010-01-14 International Business Machines Corporation Dual metal gate transistor with resistor having dielectric layer between metal and polysilicon
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
KR20140032716A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Asm Ip私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Asm Ip控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Asm Ip私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529024A (ja) * 1991-07-19 1993-02-05 Japan Storage Battery Co Ltd 水素イオン検出素子およびそれをそなえた鉛蓄電池
JPH05304294A (ja) * 1992-04-27 1993-11-16 Kyocera Corp 薄膜トランジスタ
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638569B1 (fr) * 1988-10-25 1992-11-20 Seiko Epson Corp Transistor josephson du type a effet de champ et procede de fabrication d'une jonction josephson
US5292673A (en) * 1989-08-16 1994-03-08 Hitachi, Ltd Method of manufacturing a semiconductor device
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US7473640B2 (en) * 2003-01-15 2009-01-06 Sharp Laboratories Of America, Inc. Reactive gate electrode conductive barrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529024A (ja) * 1991-07-19 1993-02-05 Japan Storage Battery Co Ltd 水素イオン検出素子およびそれをそなえた鉛蓄電池
JPH05304294A (ja) * 1992-04-27 1993-11-16 Kyocera Corp 薄膜トランジスタ
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173796A (ja) * 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> pFET材料としての金属酸窒化物を用いた半導体構造およびその製造方法

Also Published As

Publication number Publication date
US6825106B1 (en) 2004-11-30
JP4521813B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
JP4521813B2 (ja) Mosfetゲート用の導電性一酸化ニオブ膜を堆積する方法
JP4623006B2 (ja) 半導体装置及びその製造方法
US8481415B2 (en) Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
JP2006524438A (ja) シリコンを導入することによって、仕事関数を微調整したメタルゲート構造を形成する方法
US20070210354A1 (en) Semiconductor device and semiconductor device manufacturing method
JP5157450B2 (ja) 半導体装置およびその製造方法
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるcmos半導体装置
JP5937297B2 (ja) 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP2005317647A (ja) 半導体装置及びその製造方法
JP2004288891A (ja) 半導体装置およびその製造方法
US8124529B2 (en) Semiconductor device fabricated using a metal microstructure control process
US7400020B2 (en) Conductive niobium oxide gate MOSFET
WO2007142010A1 (ja) 半導体装置およびその製造方法
KR101155364B1 (ko) 반도체 장치, 및 그 제조 방법
JP2007109860A (ja) 半導体装置の製造方法
US7786537B2 (en) Semiconductor device and method for manufacturing same
KR101384265B1 (ko) 반도체 소자 및 이의 제조 방법
JPWO2006129637A1 (ja) 半導体装置
JP4784734B2 (ja) 半導体装置及びその製造方法
JP2009123991A (ja) 半導体装置の製造方法および半導体装置
JP5195421B2 (ja) 半導体装置
JP2008226862A (ja) シリサイド化されたゲート電極の仕事関数を調節する方法
JP2006120816A (ja) 半導体装置の製造方法
JP2006294894A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04