JP2005085282A - ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法 - Google Patents

Abstract

【課題】ディスクインターフェース装置、それを備えたディスクインターフェースシステム、及びその方法を提供する。
【解決手段】ディスクインターフェースシステムにおいて、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生する。これにより、十分に遅い速度でテスト命令語情報とデバッギングデータとが入出力されるが、ディスクインターフェース装置のデジタルユニットを実際の動作速度で動作させうるので、一般的な低コストのテスト装備で高速動作デジタル回路をテストすることができる。
【選択図】図２

Description

本発明は、ディスクインターフェースシステムに係り、特に、パーソナルコンピュータとＣＤ−ＲＯＭドライブまたはハードディスクドライブのようなバックアップ装置とをインターフェースするディスクインターフェースシステムに関連する。

図１は、従来のディスクインターフェース装置１２０を備えるディスクインターフェースシステム１００を示すブロック図である。図１を参照すれば、従来のディスクインターフェースシステム１００は、コンピュータ１１０、物理層部１２１とデジタルユニット１２３とよりなるディスクインターフェース装置１２０、及び、ハードディスクやＣＤ−ＲＯＭを駆動するバックアップ装置１３０を備える。シリアル−ＡＴＡ（Ｓｅｒｉａｌ−Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ：ＳＡＴＡ）の第１世代では、コンピュータ１１０とディスクインターフェース装置１２０とはシリアルラインを通じて差動信号形態のデータを１.５Ｇｂｐｓ速度でやり取りする。また、ディスクインターフェース装置１２０では、物理層部１２１とデジタルユニット１２３との間には１５０Ｍｂｐｓ以上の速い速度でデータをやり取りし、デジタルユニット１２３とバックアップ装置１３０との間にも１３３Ｍｂｐｓほどの速い速度でデータをやり取りする。物理層部１２１はアナログ回路部分であり、デジタルユニット１２３はリンク及びＡＴＡ規格によるデータ変換と伝送とを行う。

しかし、前記のように速い速度で動作するディスクインターフェース装置１２０を構成する集積回路チップにおけるデジタルユニット１２３を実際の動作速度でテストしようとしても、１５０Ｍｂｐｓ以上の速い速度でテストを実行することができるデジタル回路テスト装備はなく、あるとしても実装状態でのみテストできるか、または高コストの装備であるために活用し難い。しかし、ディスクインターフェース装置１２０を構成する集積回路チップのデジタルユニット１２３を実際の動作速度でテストせずに低い動作速度でテストする場合には、実際の動作速度で発生しうる回路の誤動作が発見されないので、製品出荷後に不良の発生によるクレームを受ける可能性が大きい。

ＳＡＴＡを支援するディスクインターフェース装置１２０のデジタルユニット１２３をテストする装備が備えるべき要件は、第一に、コンピュータ１１０に入出力される差動信号形態のデータＴｘ，Ｒｘを１.５Ｇｂｐｓの速度で伝送すること、第二に、１５０ＭＨｚ以上の速度で伝送される物理層部１２１とデジタルユニット１２３との間の信号を少なくとも１０ピン以上プロービングできることである。このような条件を一度に満足させる装備は探し難い。したがって、従来は、物理層部１２１とデジタルユニット１２３とを別途にテストする方法を使用していたが、この場合には、物理層部１２１とデジタルユニット１２３との間においてインターフェースされる信号を全てチップの外部に取出すピンを別途に作らなければならない短所がある。また、チップから取出されたピン及びプローブチップなどの遅延特性を考慮する時、１５０ＭＨｚ以上の信号をプロービングすることは難しいので、デジタルユニット１２３のみ別途に実際の動作速度でテストすることも根本的にほとんど不可能であるという問題点がある。

本発明が解決しようとする技術的課題は、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度でテストベンチを自動的に発生し、入出力データをモニターしてデバッギングすることを可能にするディスクインターフェース装置、及びそれを備えたディスクインターフェースシステムを提供することである。

本発明が解決しようとする他の技術的課題は、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度でテストベンチを自動的に発生し、入出力データをモニターしてデバッギングすることを可能にするディスクインターフェース方法を提供することである。

本発明によるディスクインターフェース装置は、テストユニット、物理層部、マルチプレクサ（ＭＵＸ）、及びデジタルユニットを備えることを特徴とする。前記テストユニットは、テストイネーブル信号の第２論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第１論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しない。前記物理層部は、コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する。前記ＭＵＸは、前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する。前記デジタルユニットは、前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する。

前記テストユニットは、例えば、テストベンチ生成部、及びデバッギング情報出力部を備えうる。前記テストベンチ生成部は、前記テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報をエンコードして前記テストベンチを生成して出力する。前記デバッギング情報出力部は、前記デジタル送信情報をデコードしてデバッギング情報を出力する。

前記テストベンチ生成部は、ステートマシン部、レジスター、及びエンコーディング及びスクランブリング部を備えうる。前記ステートマシン部は、前記テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力する。前記レジスターは、前記保存情報に応答して前記テスト命令語入力情報を保存する。前記エンコーディング及びスクランブリング部は、前記レジスターに保存されて出力されたテスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力する。

前記デバッギング情報出力部は、例えば、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）メモリ部と、デコーディング及びデスクランブリング部とを備えうる。前記ＦＩＦＯメモリ部は、前記デジタル送信情報を順次に保存しかつ出力する。前記デコーディング及びデスクランブリング部は、前記ＦＩＦＯメモリ部から出力されるデジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力する。

前記ＦＩＦＯメモリ部は、例えば、前記デジタル送信情報の保存に応答してメモリ使用量を知らせるメモリ使用量情報を出力し、前記ステートマシン部は、前記メモリ使用量情報をチェックして所定臨界値を超えた場合には、オーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報を出力する。また、前記ステートマシン部は、例えば、前記デバッギング情報を受信して、前記テスト命令語情報の一部としうる。前記コンピュータ出力信号、及び前記コンピュータ入力信号は、例えば差動信号である。

本発明によるディスクインターフェースシステムは、ディスクインターフェース装置及びバックアップ装置を備えることを特徴とする。前記ディスクインターフェース装置は、テスト命令語入力情報をエンコードしてテストベンチを生成し、コンピュータ出力信号を変換して物理層情報を生成し、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力するか、またはデコードしてデバッギング情報を出力する。前記バックアップ装置は、前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する。

前記ディスクインターフェースシステムは、コンピュータをさらに備えうる。前記コンピュータは、前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生させ、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理する
本発明によるディスクインターフェース方法は、テストイネーブル信号の第２論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号の第１論理状態で前記テストベンチ及び前記デバッギング情報を出力しない段階と、コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生させる段階と、前記テストイネーブル信号に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、を備えることを特徴とする。

本発明によるディスクインターフェース方法は、テスト命令語入力情報をエンコードしてテストベンチを生成する段階と、コンピュータ出力信号を変換して物理層情報を生成する段階と、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力する段階と、前記デジタル受信情報または、インターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力する段階と、前記デジタル送信情報をデコードしてデバッギング情報を出力する段階と、所定バックアップ装置によって前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する段階と、を備えることを特徴とする。

本発明によれば、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生することができる。したがって、十分に遅い速度でテスト命令語情報とデバッギングデータとが入出力されるが、ディスクインターフェース装置のデジタルユニットを実際の動作速度で動作させうるので、一般的な低コストのテスト装備で高速動作デジタル回路をテストすることができる。

本発明とその動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及びそれに記載された内容を参照すべきである。

以下、添付図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。

図２は、本発明の一実施形態のディスクインターフェース装置２２０を備えるディスクインターフェースシステム２００を示すブロック図である。図２を参照すれば、本発明の一実施形態のディスクインターフェースシステム２００は、ディスクインターフェース装置２２０、ハードディスクドライブやＣＤ−ＲＯＭドライブのようなバックアップ装置２３０を備える。ディスクインターフェースシステム２００は、コンピュータ２１０をさらに備えうる。

ディスクインターフェース装置２２０は、テスト命令語入力情報ＣＯＭＭＩをエンコードしてテストベンチ信号ＴＢＤを生成し、コンピュータ出力信号Ｒｘを変換して物理層情報ＰＨＤを生成し、テストベンチ信号ＴＢＤまたは物理層情報ＰＨＤのうち何れか一つをデジタル受信情報ＲＸＤとしてそのデジタル受信情報ＲＸＤを処理したインターフェース出力情報ＡＴＡＰＤを出力し、デジタル受信情報ＲＸＤまたはインターフェース入力情報ＲＡＷＤに応答して発生させたデジタル送信情報ＴＸＤを変換してコンピュータ入力信号Ｔｘを出力するか、またはデコードしてデバッギング情報ＤＥＢＤを出力する。

バックアップ装置２３０は、インターフェース出力情報ＡＴＡＰＤに応答して命令語に対応した結果情報としてインターフェース入力情報ＲＡＷＤを出力する。バックアップ装置２３０は、ハードディスクドライブやＣＤ−ＲＯＭドライブのように、ユーザ或いはコンピュータ２１０からの指示にしたがって命令語を実行して、情報を保存し、または再生する。情報保存命令語には、多重書込み”ＷＲＩＴＥ ＭＵＬＴＩＰＬＥ”、及びＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式の書込み”ＷＲＩＴＥ ＤＭＡ”などがあり、情報読出し命令語には、多重読出し”ＲＥＡＤ ＭＵＬＴＩＰＬＥ”、及びＤＭＡ方式の読出し”ＲＥＡＤ ＤＭＡ”などがある。それ以外にも、バックアップ装置２３０は、装置認識のための命令語”ＩＤＥＮＴＴＩＦＹ ＤＥＶＩＣＥ”に応答して装置固有ＩＤを伝送し、初期設定命令語”ＳＥＴ ＦＥＡＴＵＲＥ”に応答して初期設定が必要なパラメータを初期化する。

コンピュータ２１０は、バックアップ装置２３０にアクセスする命令語に対応するコンピュータ出力信号Ｒｘを発生し、また、インターフェース入力情報ＲＡＷＤに対応するコンピュータ入力信号Ｔｘを処理する。コンピュータ出力信号Ｒｘ及びコンピュータ入力信号Ｔｘは、一般的なデジタル信号でもよいが、差動信号であることが望ましい。差動信号は、高速システムにおいてボード間の信号線数が多くなる場合に、ボード間を連結する信号線数を減少させ、これにより、電磁波干渉（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）の影響による信号間の歪曲を防止するために有用である。

ディスクインターフェースシステム２００において、ディスクインターフェース装置２２０は、デジタルユニット２２７が正常に動作するか否かをテストするためのテストユニット２２１を備えている。テストユニット２２１は、一般的なテスト装備の動作速度のように十分に遅い速度で、テスト命令語入力情報ＣＯＭＭＩを受けて実際の動作速度のテストベンチＴＢＤを自動的に発生し、デバッギングのために入出力データをモニタする。テスト命令語入力情報ＣＯＭＭＩは、前述したような装置認識”ＩＤＥＮＴＴＩＦＹ ＤＥＶＩＣＥ”、初期設定”ＳＥＴ ＦＥＡＴＵＲＥ”、多重読出し”ＲＥＡＤ ＭＵＬＴＩＰＬＥ”、多重書込み”ＷＲＩＴＥ ＭＵＬＴＩＰＬＥ”、ＤＭＡ方式の読出し”ＲＥＡＤ ＤＭＡ”、及びＤＭＡ方式の書込み”ＷＲＩＴＥ ＤＭＡ”のうち一つ以上の命令語に対応する情報であり、これらの命令語は一つずつ入力されてテストされる。

それ以外にも、デジタルユニット２２７をテストするために他の命令語を使用することも可能であるが、このような最小限のテスト命令語によってディスクインターフェース装置２２０のテストユニット２２１が正常に動作するか否かが十分にテストされうる。このような最小限のテスト命令語入力情報ＣＯＭＭＩは、図３に示されたように、命令語及びパラメータについての８ビット情報ＤＤ、それに対応するデータアドレスＤＡとチップ選択アドレスＣＳとの組合わせによる５ビットアドレス情報として容易に作成されて入力されうる。このようなディスクインターフェース装置２２０について以下で詳細に説明する。

図２において、ディスクインターフェース装置２２０は、テストユニット２２１、物理層部２２３、マルチプレクサ（ＭＵＸ）２２５、及びデジタルユニット２２７を備える。物理層部２２３とデジタルユニット２２７とは、コンピュータ２１０とバックアップ装置２３０とをＳＡＴＡ方式でインターフェースする従来の装置であり、ここでは、デジタルユニット２２７を実際の動作速度でテストするためにテストユニット２２１をさらに備える。

テストユニット２２１は、テストイネーブル信号ＴＥＳＴＥＮの第２論理状態（例えば、論理ハイ状態）に応答して、テスト命令語入力情報ＣＯＭＭＩをエンコードして、デジタル受信情報ＲＸＤとしてテストベンチＴＢＤを生成して出力し、また、テスト結果として入力されるデジタル送信情報ＴＸＤをデコードしてデバッギング情報ＤＥＢＤを出力し、一方、テストイネーブル信号ＴＥＳＴＥＮが第１論理状態（例えば、論理ロー状態）である場合には、テストベンチＴＢＤ及びデバッギング情報ＤＥＢＤを出力しない。テストユニット２２１において、テスト命令語入力情報ＣＯＭＭＩの受信及びデバッギング情報ＤＥＢＤの出力は、６０ＭＨｚ以下のクロック信号によってなされるように設計され、テストベンチＴＢＤの出力は、１５０ＭＨｚ以上のクロック信号によってなされるように設計される。

テストユニット２２１は、テストベンチ生成部２２１１、及びデバッギング情報出力部２２１７を備える。テストベンチ生成部２２１１は、テストイネーブル信号ＴＥＳＴＥＮの第２論理状態に応答して、テスト命令語入力情報ＣＯＭＭＩをエンコードしてテストベンチＴＢＤを生成して出力する。デバッギング情報出力部２２１７は、デジタル送信情報ＴＸＤをデコードしてデバッギング情報ＤＥＢＤを出力する。テストユニット２２１の詳細については、図３を参照しながら後述する。

物理層部２２３は、コンピュータ出力信号Ｒｘを変換してデジタル受信情報ＲＸＤとして物理層情報ＰＨＤを出力し、また、デジタル送信情報ＴＸＤを変換してコンピュータ入力信号Ｔｘを発生する。物理層部２２３は、ディスクインターフェース装置２２０がテスト動作ではなく正常なインターフェース動作を行う場合には、差動信号であるコンピュータ出力信号Ｒｘを受信して処理し、また、差動信号であるコンピュータ入力信号Ｔｘを生成して出力する。コンピュータ出力信号Ｒｘは、前述したように、ユーザやコンピュータ２１０からの指示によって情報を保存または再生させる命令語と関連した情報をコンピュータ２１０が差動信号形態で伝送する信号である。コンピュータ入力信号Ｔｘは、コンピュータ出力信号Ｒｘに応答してデジタルユニット２２７やバックアップ装置２３０から生成した情報を物理層部２２３が差動信号形態で伝送する信号である。

マルチプレクサ（ＭＵＸ）２２５は、テストイネーブル信号ＴＥＳＴＥＮの論理状態に応答して、テストベンチＴＢＤまたは物理層情報ＰＨＤのうち何れか一つを選択してデジタル受信情報ＲＸＤを出力する。例えば、デジタルユニット２２７がテストされる場合、テストイネーブル信号ＴＥＳＴＥＮは論理ハイ状態であり、この場合、マルチプレクサ（ＭＵＸ）２２５は、テストベンチＴＢＤを出力する。一方、ディスクインターフェース装置２２０のデジタルユニット２２７がテストされず正常なインターフェース動作を行う場合、テストイネーブル信号ＴＥＳＴＥＮは論理ロー状態であり、この場合、マルチプレクサ（ＭＵＸ）２２５は、物理層情報ＰＨＤを出力する。

デジタルユニット２２７は、デジタル受信情報ＲＸＤを処理してインターフェース出力情報ＡＴＡＰＤを出力し、デジタル受信情報ＲＸＤまたはインターフェース入力情報ＲＡＷＤに応答してデジタル送信情報ＴＸＤを発生して出力する。デジタルユニット２２７とバックアップ装置２３０との間はＡＴＡ規約による情報が伝送される領域であるので、インターフェース出力情報ＡＴＡＰＤ及びインターフェース入力情報ＲＡＷＤはＡＴＡ規約によるパケットデータに相当する。

図３は、図２のテストユニット２２１の具体的なブロック図である。図３を参照すれば、テストベンチ生成部２２１１は、ステートマシン部２２１２、レジスター２２１３、並びに、エンコーディング及びスクランブリング部２２１４を備える。ステートマシン部２２１２は、テストイネーブル信号ＴＥＳＴＥＮの第２論理状態に応答して、テスト命令語入力情報ＣＯＭＭＩに対応する保存情報を発生して出力する。また、ステートマシン部２２１２は、デバッギング情報ＤＥＢＤを受信して、前記テスト命令語情報の一部としうる。レジスター２２１３は、前記保存情報に応答してテスト命令語入力情報ＣＯＭＭＩを保存する。エンコーディング及びスクランブリング部２２１４は、レジスター２２１３に保存されて出力されたテスト命令語入力情報ＣＯＭＭＩをエンコードしかつスクランブルしてテストベンチＴＢＧを生成して出力する。エンコード及びスクランブルは、命令語及びパラメータに対する８ビット情報ＤＤを１０ビットにコード化し、ＥＭＩの影響を減らすためのコード変換を行うものであるが、ビット数は限定されない。

デバッギング情報出力部２２１７は、ＦＩＦＯメモリ部２２１８、並びに、デコーディング及びデスクランブリング部２２１９を備える。ＦＩＦＯメモリ部２２１８は、デジタル送信情報ＴＸＤを順次に保存しかつ出力する。ＦＩＦＯメモリ部２２１８は、異常状態の発生をチェックするステートマシン部２２１２の制御信号ＣＬＲを受けてリセットされる。デコーディング及びデスクランブリング部２２１９は、ＦＩＦＯメモリ部２２１８から出力されるデジタル送信情報ＴＸＤをデコードしかつデスクランブルしてデバッギング情報ＤＥＢＤを出力する。デコード及びデスクランブルは、１０ビットデジタル送信情報ＴＸＤを８ビットにコード化し、スクランブリングの逆過程を行うものであり、ビット数は限定されない。

ＦＩＦＯメモリ部２２１８は、デジタル送信情報ＴＸＤの保存に応答してメモリ使用量を知らせるメモリ使用量情報ＣＮＴを出力し、ステートマシン部２２１２は、メモリ使用量情報ＣＮＴをチェックして所定臨界値を超えた時、オーバーフローが発生したと判断し、この時、テストベンチ信号ＴＢＤが出力される連結線（ＴＢＤ出力線）を通じてホールドプリミティブ情報ＨＯＬＤＰＲＩを出力する。ホールドプリミティブ情報ＨＯＬＤＰＲＩは、ＭＵＸ制御信号ＭＵＸＣが論理ロー状態である時、第２マルチプレクサ（ＭＵＸ）２２１５を通じて出力される。また、ＭＵＸ制御信号ＭＵＸＣが論理ハイ状態である時には、エンコーディング及びスクランブリング部２２１４から出力されるテストベンチＴＢＧが第２マルチプレクサ（ＭＵＸ）２２１５を通じて出力される。ホールドプリミティブ情報ＨＯＬＤＰＲＩは、デジタルユニット２２７がデジタル送信情報ＴＸＤを出力することをしばらく中断させ、ホールドプリミティブ情報ＨＯＬＤＰＲＩが解除されて出力されなければ、デジタルユニット２２７は再びデジタル送信情報ＴＸＤを出力する。

図４は、図２のディスクインターフェースシステム２００の動作説明のためのフローチャートであり、図２のディスクインターフェースシステム２００におけるデジタルユニット２２７のテスト時の動作についてのフローチャートが示されている。デジタルユニット２２７をテストするために、まず、ステートマシン部２２１２は、テストイネーブル信号ＴＥＳＴＥＮの第２論理状態に応答して、命令語情報、すなわち、テスト命令語入力情報ＣＯＭＭＩを受信し（Ｓ４１０）、それに対応する保存情報を発生して出力する。レジスター２２１３は、保存情報に応答してテスト命令語入力情報ＣＯＭＭＩを保存する（Ｓ４２０）。エンコーディング及びスクランブリング部２２１４は、レジスター２２１３に保存されて出力されたテスト命令語入力情報ＣＯＭＭＩをＳＡＴＡ規格にエンコードしかつスクランブルしてテストベンチＴＢＧを生成して出力する（Ｓ４３０）。

第２マルチプレクサ（ＭＵＸ）２２１５を通じて出力されたテストベンチＴＢＤはデジタルユニット２２７に伝えられ、デジタルユニット２２７は、デジタル受信情報ＲＸＤとして入力されるテストベンチＴＢＤを処理してＡＴＡ規約によるインターフェース出力情報ＡＴＡＰＤを出力する（Ｓ４４０）。ハードディスクドライブまたはＣＤ−ＲＯＭドライブのようなバックアップ装置２３０は、インターフェース出力情報ＡＴＡＰＤを受信し、それに応答して命令語を実行し、それに対応した結果情報としてＡＴＡ規約のインターフェース入力情報ＲＡＷＤを出力する（Ｓ４５０〜Ｓ４６０）。これにより、デジタルユニット２２７は、インターフェース入力情報ＲＡＷＤに応答してインターフェース入力情報ＲＡＷＤを処理したデジタル送信情報ＴＸＤを出力する（Ｓ４７０）。そして、ＦＩＦＯメモリ部２２１８がデジタル送信情報ＴＸＤを順次に保存しかつ出力し、デコーディング及びデスクランブリング部２２１９がＦＩＦＯメモリ部２２１８から出力されるデジタル送信情報ＴＸＤをデコードしかつデスクランブルしてデバッギング情報ＤＥＢＤを出力する（Ｓ４８０）。この時、ＦＩＦＯメモリ部２２１８は、デジタル送信情報ＴＸＤの保存に応答してメモリ使用量を知らせるメモリ使用量情報ＣＮＴを出力し、これにより、ステートマシン部２２１２は、メモリ使用量情報ＣＮＴをチェックして所定臨界値を超えた時、オーバーフローが発生したと判断し、前記テストベンチＴＢＤが出力される連結線（ＴＢＤ出力線）を通じてホールドプリミティブ情報ＨＯＬＤＰＲＩを出力しうる。

ユーザは、テスト命令語入力情報ＣＯＭＭＩに対して予想されるテスト結果情報として、デバッギング情報ＤＥＢＤを確認する（Ｓ４９０）。すなわち、ユーザは、デコーディング及びデスクランブリング部２２１９から出力されるデバッギング情報ＤＥＢＤと予想されるテスト結果とを比較して一致するか否かを確認し、一致しなければ不良であると判断し、一致すれば他のテスト命令語入力情報ＣＯＭＭＩをテストユニット２２１に入力する。前述したように、装置認識”ＩＤＥＮＴＴＩＦＹ ＤＥＶＩＣＥ”、初期設定”ＳＥＴ ＦＥＡＴＵＲＥ”、多重読出し”ＲＥＡＤ ＭＵＬＴＩＰＬＥ”、多重書込み”ＷＲＩＴＥ ＭＵＬＴＩＰＬＥ”、ＤＭＡ方式の読出し”ＲＥＡＤ ＤＭＡ”、及びＤＭＡ方式の書込み”ＷＲＩＴＥ ＤＭＡ”のような命令語に対応するテスト命令語入力情報ＣＯＭＭＩに対して、デバッギング情報ＤＥＢＤと予想されるテスト結果とが一致すれば、良品と判定する。

前述したように、本発明の一実施形態のディスクインターフェースシステム２００は、テストユニット２２１を備えるディスクインターフェース装置２２０によって、一般的なテスト装備の動作速度のように十分に遅い速度で、最小限のテスト命令語入力情報ＣＯＭＭＩを受けて実際の動作速度でテストベンチＴＢＤを自動的に発生し、入出力データをモニターしてデバッギングさせる。

以上のように図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を具体例を通して説明するために使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形式の採用が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。

本発明によるディスクインターフェース装置、システム、及びその方法は、例えば、コンピュータとバックアップ装置との間のインターフェースに利用され、ディスクインターフェース装置に備わる高速動作デジタル回路のテストを低コストの遅いテスト装備によって実際の動作速度で実行可能にする。

従来のディスクインターフェース装置を備えるディスクインターフェースシステムを示すブロック図である。 本発明の一実施形態のディスクインターフェース装置を備えるディスクインターフェースシステムを示すブロック図である。 図２のテストユニットの具体的な構成例を示すブロック図である。 図２のディスクインターフェースシステムの動作説明のためのフローチャートである。

符号の説明

２００ ディスクインターフェースシステム
２１０ コンピュータ
２２０ ディスクインターフェース装置
２２１ テストユニット
２２３ 物理層部
２２５ ＭＵＸ
２２７ デジタルユニット
２３０ ハードディスク／ＣＤ−ＲＯＭ
２２１１ テストベンチ生成部
２２１７ デバッギング情報出力部
ＣＯＭＭＩ テスト命令語入力情報
ＴＢＤ テストベンチ
Ｒｘ コンピュータ出力信号
ＰＨＤ 物理層情報
ＲＸＤ デジタル受信情報
ＡＴＡＰＤ インターフェース出力情報
ＲＡＷＤ インターフェース入力情報
ＴＸＤ デジタル送信情報
Ｔｘ コンピュータ入力信号
ＤＥＢＤ デバッギング情報
ＴＥＳＴＥＮ テストイネーブル信号
ＣＮＴ メモリ使用量情報
ＣＬＲ 制御信号

Claims (22)

1. テストイネーブル信号の第２論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第１論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しないテストユニットと、
   コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する物理層部と、
   前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力するマルチプレクサと、
   前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生して出力するデジタル処理部と、
   を備えることを特徴とするディスクインターフェース装置。
2. 前記テストユニットは、
   前記テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報をエンコードして前記テストベンチを生成して出力するテストベンチ生成部と、
   前記デジタル送信情報をデコードしてデバッギング情報を出力するデバッギング情報出力部と、
   を備えることを特徴とする請求項１に記載のディスクインターフェース装置。
3. 前記テストベンチ生成部は、
   前記テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力するステートマシン部と、
   前記保存情報に応答して前記テスト命令語入力情報を保存するレジスターと、
   前記レジスターに保存されて出力されたテスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力するエンコーディング及びスクランブリング部と、
   を備えることを特徴とする請求項２に記載のディスクインターフェース装置。
4. 前記デバッギング情報出力部は、
   前記デジタル送信情報を保存して出力するＦＩＦＯメモリ部と、
   前記ＦＩＦＯメモリ部から出力されるデジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力するデコーディング及びデスクランブリング部と、
   を備えることを特徴とする請求項３に記載のディスクインターフェース装置。
5. 前記ＦＩＦＯメモリ部は、前記デジタル送信情報の保存に応答してメモリ使用量を示すメモリ使用量情報を出力し、
   前記ステートマシン部は、前記メモリ使用量情報をチェックして、臨界値を超えた場合にオーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報を出力することを特徴とする請求項４に記載のディスクインターフェース装置。
6. 前記ステートマシン部は、前記デバッギング情報を受信して、前記テスト命令語情報の一部としうることを特徴とする請求項４に記載のディスクインターフェース装置。
7. 前記コンピュータ出力信号及び前記コンピュータ入力信号は、差動信号であることを特徴とする請求項１に記載のディスクインターフェース装置。
8. テスト命令語入力情報をエンコードしてテストベンチを生成し、コンピュータ出力信号を変換して物理層情報を生成し、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力するか、またはデコードしてデバッギング情報を出力するディスクインターフェース装置と、
   前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力するバックアップ装置と、
   を備えることを特徴とするディスクインターフェースシステム。
9. 前記ディスクインターフェースシステムは、コンピュータをさらに備え、前記コンピュータは、前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生し、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理することを特徴とする請求項８に記載のディスクインターフェースシステム。
10. 前記テスト命令語入力情報は、装置認識、初期設定、多重読出し、多重書込み、ＤＭＡ方式の読出し、及びＤＭＡ方式の書込みのうち一つ以上の命令語に対応する情報を含むことを特徴とする請求項８に記載のディスクインターフェースシステム。
11. 前記ディスクインターフェース装置は、
    テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報をエンコードして前記デジタル受信情報として前記テストベンチを生成して出力し、テスト結果として入力される前記デジタル送信情報をデコードして前記デバッギング情報を出力し、前記テストイネーブル信号が第１論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しないテストユニットと、
    前記コンピュータ出力信号をデジタル信号に変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換して前記コンピュータ入力信号を発生する物理層部と、
    前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力するマルチプレクサと、
    前記デジタル受信情報を処理して前記インターフェース出力情報を出力し、前記デジタル受信情報または前記インターフェース入力情報に応答して前記デジタル送信情報を発生して出力するデジタル処理部と、
    を備えることを特徴とする請求項８に記載のディスクインターフェースシステム。
12. テストイネーブル信号の第２論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第１論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しない段階と、
    コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する段階と、
    前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、
    前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、
    を備えることを特徴とするディスクインターフェース方法。
13. 前記テストベンチは、前記テスト命令語入力情報をエンコードしかつスクランブルして生成した情報であり、
    前記デバッギング情報は、前記デジタル送信情報をデコードしかつデスクランブルして生成した情報であることを特徴とする請求項１２に記載のディスクインターフェース方法。
14. 前記テストベンチの生成は、
    前記テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力する段階と、
    前記保存情報に応答して前記テスト命令語入力情報を保存する段階と、
    保存されて出力された前記テスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力する段階と、
    を備えることを特徴とする請求項１２に記載のディスクインターフェース方法。
15. 前記デバッギングデータの生成は、
    前記デジタル送信情報を保存して出力する段階と、
    保存されて出力される前記デジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力する段階と、
    を備えることを特徴とする請求項１４に記載のディスクインターフェース方法。
16. 前記デジタル送信情報の保存は、
    前記デジタル送信情報の保存に応答してメモリ使用量を示すメモリ使用量情報出力段階を含み、
    前記メモリ使用量情報が所定臨界値を超えた場合に、オーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報が出力されることを特徴とする請求項１５に記載のディスクインターフェース方法。
17. 前記デバッギング情報は、前記テスト命令語情報の一部として使用されうることを特徴とする請求項１３に記載のディスクインターフェース方法。
18. 前記コンピュータ出力信号及び前記コンピュータ入力信号は、差動信号であることを特徴とする請求項１２に記載のディスクインターフェース方法。
19. テスト命令語入力情報をエンコードしてテストベンチを生成する段階と、
    コンピュータ出力信号を変換して物理層情報を生成する段階と、
    前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力する段階と、
    前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力する段階と、
    前記デジタル送信情報をデコードしてデバッギング情報を出力する段階と、
    所定バックアップ装置によって前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する段階と、
    を備えることを特徴とするディスクインターフェース方法。
20. 前記ディスクインターフェース方法は、コンピュータによって前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生し、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理する段階をさらに備えることを特徴とする請求項１９に記載のディスクインターフェース方法。
21. 前記テスト命令語入力情報は、装置認識、初期設定、多重読出し、多重書込み、ＤＭＡ方式の読出し、及びＤＭＡ方式の書込みのうち一つ以上の命令語に対応する情報を含むことを特徴とする請求項１９に記載のディスクインターフェース方法。
22. 前記テスト命令語入力情報及び前記コンピュータ出力信号は、
    テストイネーブル信号の第２論理状態に応答して、前記テスト命令語入力情報をエンコードして前記デジタル受信情報として前記テストベンチを生成して出力し、テスト結果として入力される前記デジタル送信情報をデコードして前記デバッギング情報を出力し、前記テストイネーブル信号の第１論理状態で前記テストベンチ及び前記デバッギング情報を出力しない段階と、
    前記コンピュータ出力信号をデジタル信号に変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換して前記コンピュータ入力信号を発生させる段階と、
    前記テストイネーブル信号に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、
    前記デジタル受信情報を処理して前記インターフェース出力情報を出力し、前記デジタル受信情報または前記インターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、
    を備えて処理されることを特徴とする請求項１９に記載のディスクインターフェース方法。
    

Images