JP2005085282A - ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法 - Google Patents

ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法 Download PDF

Info

Publication number
JP2005085282A
JP2005085282A JP2004262793A JP2004262793A JP2005085282A JP 2005085282 A JP2005085282 A JP 2005085282A JP 2004262793 A JP2004262793 A JP 2004262793A JP 2004262793 A JP2004262793 A JP 2004262793A JP 2005085282 A JP2005085282 A JP 2005085282A
Authority
JP
Japan
Prior art keywords
information
test
output
digital
disk interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004262793A
Other languages
English (en)
Other versions
JP2005085282A5 (ja
Inventor
Si-Hoon Hong
洪始勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005085282A publication Critical patent/JP2005085282A/ja
Publication of JP2005085282A5 publication Critical patent/JP2005085282A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36Monitoring, i.e. supervising the progress of recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】ディスクインターフェース装置、それを備えたディスクインターフェースシステム、及びその方法を提供する。
【解決手段】ディスクインターフェースシステムにおいて、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生する。これにより、十分に遅い速度でテスト命令語情報とデバッギングデータとが入出力されるが、ディスクインターフェース装置のデジタルユニットを実際の動作速度で動作させうるので、一般的な低コストのテスト装備で高速動作デジタル回路をテストすることができる。
【選択図】図2

Description

本発明は、ディスクインターフェースシステムに係り、特に、パーソナルコンピュータとCD−ROMドライブまたはハードディスクドライブのようなバックアップ装置とをインターフェースするディスクインターフェースシステムに関連する。
図1は、従来のディスクインターフェース装置120を備えるディスクインターフェースシステム100を示すブロック図である。図1を参照すれば、従来のディスクインターフェースシステム100は、コンピュータ110、物理層部121とデジタルユニット123とよりなるディスクインターフェース装置120、及び、ハードディスクやCD−ROMを駆動するバックアップ装置130を備える。シリアル−ATA(Serial−Advanced Technology Attachment:SATA)の第1世代では、コンピュータ110とディスクインターフェース装置120とはシリアルラインを通じて差動信号形態のデータを1.5Gbps速度でやり取りする。また、ディスクインターフェース装置120では、物理層部121とデジタルユニット123との間には150Mbps以上の速い速度でデータをやり取りし、デジタルユニット123とバックアップ装置130との間にも133Mbpsほどの速い速度でデータをやり取りする。物理層部121はアナログ回路部分であり、デジタルユニット123はリンク及びATA規格によるデータ変換と伝送とを行う。
しかし、前記のように速い速度で動作するディスクインターフェース装置120を構成する集積回路チップにおけるデジタルユニット123を実際の動作速度でテストしようとしても、150Mbps以上の速い速度でテストを実行することができるデジタル回路テスト装備はなく、あるとしても実装状態でのみテストできるか、または高コストの装備であるために活用し難い。しかし、ディスクインターフェース装置120を構成する集積回路チップのデジタルユニット123を実際の動作速度でテストせずに低い動作速度でテストする場合には、実際の動作速度で発生しうる回路の誤動作が発見されないので、製品出荷後に不良の発生によるクレームを受ける可能性が大きい。
SATAを支援するディスクインターフェース装置120のデジタルユニット123をテストする装備が備えるべき要件は、第一に、コンピュータ110に入出力される差動信号形態のデータTx,Rxを1.5Gbpsの速度で伝送すること、第二に、150MHz以上の速度で伝送される物理層部121とデジタルユニット123との間の信号を少なくとも10ピン以上プロービングできることである。このような条件を一度に満足させる装備は探し難い。したがって、従来は、物理層部121とデジタルユニット123とを別途にテストする方法を使用していたが、この場合には、物理層部121とデジタルユニット123との間においてインターフェースされる信号を全てチップの外部に取出すピンを別途に作らなければならない短所がある。また、チップから取出されたピン及びプローブチップなどの遅延特性を考慮する時、150MHz以上の信号をプロービングすることは難しいので、デジタルユニット123のみ別途に実際の動作速度でテストすることも根本的にほとんど不可能であるという問題点がある。
本発明が解決しようとする技術的課題は、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度でテストベンチを自動的に発生し、入出力データをモニターしてデバッギングすることを可能にするディスクインターフェース装置、及びそれを備えたディスクインターフェースシステムを提供することである。
本発明が解決しようとする他の技術的課題は、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度でテストベンチを自動的に発生し、入出力データをモニターしてデバッギングすることを可能にするディスクインターフェース方法を提供することである。
本発明によるディスクインターフェース装置は、テストユニット、物理層部、マルチプレクサ(MUX)、及びデジタルユニットを備えることを特徴とする。前記テストユニットは、テストイネーブル信号の第2論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第1論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しない。前記物理層部は、コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する。前記MUXは、前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する。前記デジタルユニットは、前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する。
前記テストユニットは、例えば、テストベンチ生成部、及びデバッギング情報出力部を備えうる。前記テストベンチ生成部は、前記テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報をエンコードして前記テストベンチを生成して出力する。前記デバッギング情報出力部は、前記デジタル送信情報をデコードしてデバッギング情報を出力する。
前記テストベンチ生成部は、ステートマシン部、レジスター、及びエンコーディング及びスクランブリング部を備えうる。前記ステートマシン部は、前記テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力する。前記レジスターは、前記保存情報に応答して前記テスト命令語入力情報を保存する。前記エンコーディング及びスクランブリング部は、前記レジスターに保存されて出力されたテスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力する。
前記デバッギング情報出力部は、例えば、FIFO(First−In First−Out)メモリ部と、デコーディング及びデスクランブリング部とを備えうる。前記FIFOメモリ部は、前記デジタル送信情報を順次に保存しかつ出力する。前記デコーディング及びデスクランブリング部は、前記FIFOメモリ部から出力されるデジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力する。
前記FIFOメモリ部は、例えば、前記デジタル送信情報の保存に応答してメモリ使用量を知らせるメモリ使用量情報を出力し、前記ステートマシン部は、前記メモリ使用量情報をチェックして所定臨界値を超えた場合には、オーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報を出力する。また、前記ステートマシン部は、例えば、前記デバッギング情報を受信して、前記テスト命令語情報の一部としうる。前記コンピュータ出力信号、及び前記コンピュータ入力信号は、例えば差動信号である。
本発明によるディスクインターフェースシステムは、ディスクインターフェース装置及びバックアップ装置を備えることを特徴とする。前記ディスクインターフェース装置は、テスト命令語入力情報をエンコードしてテストベンチを生成し、コンピュータ出力信号を変換して物理層情報を生成し、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力するか、またはデコードしてデバッギング情報を出力する。前記バックアップ装置は、前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する。
前記ディスクインターフェースシステムは、コンピュータをさらに備えうる。前記コンピュータは、前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生させ、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理する
本発明によるディスクインターフェース方法は、テストイネーブル信号の第2論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号の第1論理状態で前記テストベンチ及び前記デバッギング情報を出力しない段階と、コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生させる段階と、前記テストイネーブル信号に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、を備えることを特徴とする。
本発明によるディスクインターフェース方法は、テスト命令語入力情報をエンコードしてテストベンチを生成する段階と、コンピュータ出力信号を変換して物理層情報を生成する段階と、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力する段階と、前記デジタル受信情報または、インターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力する段階と、前記デジタル送信情報をデコードしてデバッギング情報を出力する段階と、所定バックアップ装置によって前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する段階と、を備えることを特徴とする。
本発明によれば、例えば、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生することができる。したがって、十分に遅い速度でテスト命令語情報とデバッギングデータとが入出力されるが、ディスクインターフェース装置のデジタルユニットを実際の動作速度で動作させうるので、一般的な低コストのテスト装備で高速動作デジタル回路をテストすることができる。
本発明とその動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及びそれに記載された内容を参照すべきである。
以下、添付図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
図2は、本発明の一実施形態のディスクインターフェース装置220を備えるディスクインターフェースシステム200を示すブロック図である。図2を参照すれば、本発明の一実施形態のディスクインターフェースシステム200は、ディスクインターフェース装置220、ハードディスクドライブやCD−ROMドライブのようなバックアップ装置230を備える。ディスクインターフェースシステム200は、コンピュータ210をさらに備えうる。
ディスクインターフェース装置220は、テスト命令語入力情報COMMIをエンコードしてテストベンチ信号TBDを生成し、コンピュータ出力信号Rxを変換して物理層情報PHDを生成し、テストベンチ信号TBDまたは物理層情報PHDのうち何れか一つをデジタル受信情報RXDとしてそのデジタル受信情報RXDを処理したインターフェース出力情報ATAPDを出力し、デジタル受信情報RXDまたはインターフェース入力情報RAWDに応答して発生させたデジタル送信情報TXDを変換してコンピュータ入力信号Txを出力するか、またはデコードしてデバッギング情報DEBDを出力する。
バックアップ装置230は、インターフェース出力情報ATAPDに応答して命令語に対応した結果情報としてインターフェース入力情報RAWDを出力する。バックアップ装置230は、ハードディスクドライブやCD−ROMドライブのように、ユーザ或いはコンピュータ210からの指示にしたがって命令語を実行して、情報を保存し、または再生する。情報保存命令語には、多重書込み”WRITE MULTIPLE”、及びDMA(Direct Memory Access)方式の書込み”WRITE DMA”などがあり、情報読出し命令語には、多重読出し”READ MULTIPLE”、及びDMA方式の読出し”READ DMA”などがある。それ以外にも、バックアップ装置230は、装置認識のための命令語”IDENTTIFY DEVICE”に応答して装置固有IDを伝送し、初期設定命令語”SET FEATURE”に応答して初期設定が必要なパラメータを初期化する。
コンピュータ210は、バックアップ装置230にアクセスする命令語に対応するコンピュータ出力信号Rxを発生し、また、インターフェース入力情報RAWDに対応するコンピュータ入力信号Txを処理する。コンピュータ出力信号Rx及びコンピュータ入力信号Txは、一般的なデジタル信号でもよいが、差動信号であることが望ましい。差動信号は、高速システムにおいてボード間の信号線数が多くなる場合に、ボード間を連結する信号線数を減少させ、これにより、電磁波干渉(Electro−Magnetic Interference:EMI)の影響による信号間の歪曲を防止するために有用である。
ディスクインターフェースシステム200において、ディスクインターフェース装置220は、デジタルユニット227が正常に動作するか否かをテストするためのテストユニット221を備えている。テストユニット221は、一般的なテスト装備の動作速度のように十分に遅い速度で、テスト命令語入力情報COMMIを受けて実際の動作速度のテストベンチTBDを自動的に発生し、デバッギングのために入出力データをモニタする。テスト命令語入力情報COMMIは、前述したような装置認識”IDENTTIFY DEVICE”、初期設定”SET FEATURE”、多重読出し”READ MULTIPLE”、多重書込み”WRITE MULTIPLE”、DMA方式の読出し”READ DMA”、及びDMA方式の書込み”WRITE DMA”のうち一つ以上の命令語に対応する情報であり、これらの命令語は一つずつ入力されてテストされる。
それ以外にも、デジタルユニット227をテストするために他の命令語を使用することも可能であるが、このような最小限のテスト命令語によってディスクインターフェース装置220のテストユニット221が正常に動作するか否かが十分にテストされうる。このような最小限のテスト命令語入力情報COMMIは、図3に示されたように、命令語及びパラメータについての8ビット情報DD、それに対応するデータアドレスDAとチップ選択アドレスCSとの組合わせによる5ビットアドレス情報として容易に作成されて入力されうる。このようなディスクインターフェース装置220について以下で詳細に説明する。
図2において、ディスクインターフェース装置220は、テストユニット221、物理層部223、マルチプレクサ(MUX)225、及びデジタルユニット227を備える。物理層部223とデジタルユニット227とは、コンピュータ210とバックアップ装置230とをSATA方式でインターフェースする従来の装置であり、ここでは、デジタルユニット227を実際の動作速度でテストするためにテストユニット221をさらに備える。
テストユニット221は、テストイネーブル信号TESTENの第2論理状態(例えば、論理ハイ状態)に応答して、テスト命令語入力情報COMMIをエンコードして、デジタル受信情報RXDとしてテストベンチTBDを生成して出力し、また、テスト結果として入力されるデジタル送信情報TXDをデコードしてデバッギング情報DEBDを出力し、一方、テストイネーブル信号TESTENが第1論理状態(例えば、論理ロー状態)である場合には、テストベンチTBD及びデバッギング情報DEBDを出力しない。テストユニット221において、テスト命令語入力情報COMMIの受信及びデバッギング情報DEBDの出力は、60MHz以下のクロック信号によってなされるように設計され、テストベンチTBDの出力は、150MHz以上のクロック信号によってなされるように設計される。
テストユニット221は、テストベンチ生成部2211、及びデバッギング情報出力部2217を備える。テストベンチ生成部2211は、テストイネーブル信号TESTENの第2論理状態に応答して、テスト命令語入力情報COMMIをエンコードしてテストベンチTBDを生成して出力する。デバッギング情報出力部2217は、デジタル送信情報TXDをデコードしてデバッギング情報DEBDを出力する。テストユニット221の詳細については、図3を参照しながら後述する。
物理層部223は、コンピュータ出力信号Rxを変換してデジタル受信情報RXDとして物理層情報PHDを出力し、また、デジタル送信情報TXDを変換してコンピュータ入力信号Txを発生する。物理層部223は、ディスクインターフェース装置220がテスト動作ではなく正常なインターフェース動作を行う場合には、差動信号であるコンピュータ出力信号Rxを受信して処理し、また、差動信号であるコンピュータ入力信号Txを生成して出力する。コンピュータ出力信号Rxは、前述したように、ユーザやコンピュータ210からの指示によって情報を保存または再生させる命令語と関連した情報をコンピュータ210が差動信号形態で伝送する信号である。コンピュータ入力信号Txは、コンピュータ出力信号Rxに応答してデジタルユニット227やバックアップ装置230から生成した情報を物理層部223が差動信号形態で伝送する信号である。
マルチプレクサ(MUX)225は、テストイネーブル信号TESTENの論理状態に応答して、テストベンチTBDまたは物理層情報PHDのうち何れか一つを選択してデジタル受信情報RXDを出力する。例えば、デジタルユニット227がテストされる場合、テストイネーブル信号TESTENは論理ハイ状態であり、この場合、マルチプレクサ(MUX)225は、テストベンチTBDを出力する。一方、ディスクインターフェース装置220のデジタルユニット227がテストされず正常なインターフェース動作を行う場合、テストイネーブル信号TESTENは論理ロー状態であり、この場合、マルチプレクサ(MUX)225は、物理層情報PHDを出力する。
デジタルユニット227は、デジタル受信情報RXDを処理してインターフェース出力情報ATAPDを出力し、デジタル受信情報RXDまたはインターフェース入力情報RAWDに応答してデジタル送信情報TXDを発生して出力する。デジタルユニット227とバックアップ装置230との間はATA規約による情報が伝送される領域であるので、インターフェース出力情報ATAPD及びインターフェース入力情報RAWDはATA規約によるパケットデータに相当する。
図3は、図2のテストユニット221の具体的なブロック図である。図3を参照すれば、テストベンチ生成部2211は、ステートマシン部2212、レジスター2213、並びに、エンコーディング及びスクランブリング部2214を備える。ステートマシン部2212は、テストイネーブル信号TESTENの第2論理状態に応答して、テスト命令語入力情報COMMIに対応する保存情報を発生して出力する。また、ステートマシン部2212は、デバッギング情報DEBDを受信して、前記テスト命令語情報の一部としうる。レジスター2213は、前記保存情報に応答してテスト命令語入力情報COMMIを保存する。エンコーディング及びスクランブリング部2214は、レジスター2213に保存されて出力されたテスト命令語入力情報COMMIをエンコードしかつスクランブルしてテストベンチTBGを生成して出力する。エンコード及びスクランブルは、命令語及びパラメータに対する8ビット情報DDを10ビットにコード化し、EMIの影響を減らすためのコード変換を行うものであるが、ビット数は限定されない。
デバッギング情報出力部2217は、FIFOメモリ部2218、並びに、デコーディング及びデスクランブリング部2219を備える。FIFOメモリ部2218は、デジタル送信情報TXDを順次に保存しかつ出力する。FIFOメモリ部2218は、異常状態の発生をチェックするステートマシン部2212の制御信号CLRを受けてリセットされる。デコーディング及びデスクランブリング部2219は、FIFOメモリ部2218から出力されるデジタル送信情報TXDをデコードしかつデスクランブルしてデバッギング情報DEBDを出力する。デコード及びデスクランブルは、10ビットデジタル送信情報TXDを8ビットにコード化し、スクランブリングの逆過程を行うものであり、ビット数は限定されない。
FIFOメモリ部2218は、デジタル送信情報TXDの保存に応答してメモリ使用量を知らせるメモリ使用量情報CNTを出力し、ステートマシン部2212は、メモリ使用量情報CNTをチェックして所定臨界値を超えた時、オーバーフローが発生したと判断し、この時、テストベンチ信号TBDが出力される連結線(TBD出力線)を通じてホールドプリミティブ情報HOLDPRIを出力する。ホールドプリミティブ情報HOLDPRIは、MUX制御信号MUXCが論理ロー状態である時、第2マルチプレクサ(MUX)2215を通じて出力される。また、MUX制御信号MUXCが論理ハイ状態である時には、エンコーディング及びスクランブリング部2214から出力されるテストベンチTBGが第2マルチプレクサ(MUX)2215を通じて出力される。ホールドプリミティブ情報HOLDPRIは、デジタルユニット227がデジタル送信情報TXDを出力することをしばらく中断させ、ホールドプリミティブ情報HOLDPRIが解除されて出力されなければ、デジタルユニット227は再びデジタル送信情報TXDを出力する。
図4は、図2のディスクインターフェースシステム200の動作説明のためのフローチャートであり、図2のディスクインターフェースシステム200におけるデジタルユニット227のテスト時の動作についてのフローチャートが示されている。デジタルユニット227をテストするために、まず、ステートマシン部2212は、テストイネーブル信号TESTENの第2論理状態に応答して、命令語情報、すなわち、テスト命令語入力情報COMMIを受信し(S410)、それに対応する保存情報を発生して出力する。レジスター2213は、保存情報に応答してテスト命令語入力情報COMMIを保存する(S420)。エンコーディング及びスクランブリング部2214は、レジスター2213に保存されて出力されたテスト命令語入力情報COMMIをSATA規格にエンコードしかつスクランブルしてテストベンチTBGを生成して出力する(S430)。
第2マルチプレクサ(MUX)2215を通じて出力されたテストベンチTBDはデジタルユニット227に伝えられ、デジタルユニット227は、デジタル受信情報RXDとして入力されるテストベンチTBDを処理してATA規約によるインターフェース出力情報ATAPDを出力する(S440)。ハードディスクドライブまたはCD−ROMドライブのようなバックアップ装置230は、インターフェース出力情報ATAPDを受信し、それに応答して命令語を実行し、それに対応した結果情報としてATA規約のインターフェース入力情報RAWDを出力する(S450〜S460)。これにより、デジタルユニット227は、インターフェース入力情報RAWDに応答してインターフェース入力情報RAWDを処理したデジタル送信情報TXDを出力する(S470)。そして、FIFOメモリ部2218がデジタル送信情報TXDを順次に保存しかつ出力し、デコーディング及びデスクランブリング部2219がFIFOメモリ部2218から出力されるデジタル送信情報TXDをデコードしかつデスクランブルしてデバッギング情報DEBDを出力する(S480)。この時、FIFOメモリ部2218は、デジタル送信情報TXDの保存に応答してメモリ使用量を知らせるメモリ使用量情報CNTを出力し、これにより、ステートマシン部2212は、メモリ使用量情報CNTをチェックして所定臨界値を超えた時、オーバーフローが発生したと判断し、前記テストベンチTBDが出力される連結線(TBD出力線)を通じてホールドプリミティブ情報HOLDPRIを出力しうる。
ユーザは、テスト命令語入力情報COMMIに対して予想されるテスト結果情報として、デバッギング情報DEBDを確認する(S490)。すなわち、ユーザは、デコーディング及びデスクランブリング部2219から出力されるデバッギング情報DEBDと予想されるテスト結果とを比較して一致するか否かを確認し、一致しなければ不良であると判断し、一致すれば他のテスト命令語入力情報COMMIをテストユニット221に入力する。前述したように、装置認識”IDENTTIFY DEVICE”、初期設定”SET FEATURE”、多重読出し”READ MULTIPLE”、多重書込み”WRITE MULTIPLE”、DMA方式の読出し”READ DMA”、及びDMA方式の書込み”WRITE DMA”のような命令語に対応するテスト命令語入力情報COMMIに対して、デバッギング情報DEBDと予想されるテスト結果とが一致すれば、良品と判定する。
前述したように、本発明の一実施形態のディスクインターフェースシステム200は、テストユニット221を備えるディスクインターフェース装置220によって、一般的なテスト装備の動作速度のように十分に遅い速度で、最小限のテスト命令語入力情報COMMIを受けて実際の動作速度でテストベンチTBDを自動的に発生し、入出力データをモニターしてデバッギングさせる。
以上のように図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を具体例を通して説明するために使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形式の採用が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
本発明によるディスクインターフェース装置、システム、及びその方法は、例えば、コンピュータとバックアップ装置との間のインターフェースに利用され、ディスクインターフェース装置に備わる高速動作デジタル回路のテストを低コストの遅いテスト装備によって実際の動作速度で実行可能にする。
従来のディスクインターフェース装置を備えるディスクインターフェースシステムを示すブロック図である。 本発明の一実施形態のディスクインターフェース装置を備えるディスクインターフェースシステムを示すブロック図である。 図2のテストユニットの具体的な構成例を示すブロック図である。 図2のディスクインターフェースシステムの動作説明のためのフローチャートである。
符号の説明
200 ディスクインターフェースシステム
210 コンピュータ
220 ディスクインターフェース装置
221 テストユニット
223 物理層部
225 MUX
227 デジタルユニット
230 ハードディスク/CD−ROM
2211 テストベンチ生成部
2217 デバッギング情報出力部
COMMI テスト命令語入力情報
TBD テストベンチ
Rx コンピュータ出力信号
PHD 物理層情報
RXD デジタル受信情報
ATAPD インターフェース出力情報
RAWD インターフェース入力情報
TXD デジタル送信情報
Tx コンピュータ入力信号
DEBD デバッギング情報
TESTEN テストイネーブル信号
CNT メモリ使用量情報
CLR 制御信号

Claims (22)

  1. テストイネーブル信号の第2論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第1論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しないテストユニットと、
    コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する物理層部と、
    前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力するマルチプレクサと、
    前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生して出力するデジタル処理部と、
    を備えることを特徴とするディスクインターフェース装置。
  2. 前記テストユニットは、
    前記テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報をエンコードして前記テストベンチを生成して出力するテストベンチ生成部と、
    前記デジタル送信情報をデコードしてデバッギング情報を出力するデバッギング情報出力部と、
    を備えることを特徴とする請求項1に記載のディスクインターフェース装置。
  3. 前記テストベンチ生成部は、
    前記テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力するステートマシン部と、
    前記保存情報に応答して前記テスト命令語入力情報を保存するレジスターと、
    前記レジスターに保存されて出力されたテスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力するエンコーディング及びスクランブリング部と、
    を備えることを特徴とする請求項2に記載のディスクインターフェース装置。
  4. 前記デバッギング情報出力部は、
    前記デジタル送信情報を保存して出力するFIFOメモリ部と、
    前記FIFOメモリ部から出力されるデジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力するデコーディング及びデスクランブリング部と、
    を備えることを特徴とする請求項3に記載のディスクインターフェース装置。
  5. 前記FIFOメモリ部は、前記デジタル送信情報の保存に応答してメモリ使用量を示すメモリ使用量情報を出力し、
    前記ステートマシン部は、前記メモリ使用量情報をチェックして、臨界値を超えた場合にオーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報を出力することを特徴とする請求項4に記載のディスクインターフェース装置。
  6. 前記ステートマシン部は、前記デバッギング情報を受信して、前記テスト命令語情報の一部としうることを特徴とする請求項4に記載のディスクインターフェース装置。
  7. 前記コンピュータ出力信号及び前記コンピュータ入力信号は、差動信号であることを特徴とする請求項1に記載のディスクインターフェース装置。
  8. テスト命令語入力情報をエンコードしてテストベンチを生成し、コンピュータ出力信号を変換して物理層情報を生成し、前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力するか、またはデコードしてデバッギング情報を出力するディスクインターフェース装置と、
    前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力するバックアップ装置と、
    を備えることを特徴とするディスクインターフェースシステム。
  9. 前記ディスクインターフェースシステムは、コンピュータをさらに備え、前記コンピュータは、前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生し、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理することを特徴とする請求項8に記載のディスクインターフェースシステム。
  10. 前記テスト命令語入力情報は、装置認識、初期設定、多重読出し、多重書込み、DMA方式の読出し、及びDMA方式の書込みのうち一つ以上の命令語に対応する情報を含むことを特徴とする請求項8に記載のディスクインターフェースシステム。
  11. 前記ディスクインターフェース装置は、
    テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報をエンコードして前記デジタル受信情報として前記テストベンチを生成して出力し、テスト結果として入力される前記デジタル送信情報をデコードして前記デバッギング情報を出力し、前記テストイネーブル信号が第1論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しないテストユニットと、
    前記コンピュータ出力信号をデジタル信号に変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換して前記コンピュータ入力信号を発生する物理層部と、
    前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力するマルチプレクサと、
    前記デジタル受信情報を処理して前記インターフェース出力情報を出力し、前記デジタル受信情報または前記インターフェース入力情報に応答して前記デジタル送信情報を発生して出力するデジタル処理部と、
    を備えることを特徴とする請求項8に記載のディスクインターフェースシステム。
  12. テストイネーブル信号の第2論理状態に応答して、テスト命令語入力情報をエンコードしてデジタル受信情報としてテストベンチを生成して出力し、テスト結果として入力されるデジタル送信情報をデコードしてデバッギング情報を出力し、前記テストイネーブル信号が第1論理状態である場合には、前記テストベンチ及び前記デバッギング情報を出力しない段階と、
    コンピュータ出力信号を変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換してコンピュータ入力信号を発生する段階と、
    前記テストイネーブル信号の論理状態に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、
    前記デジタル受信情報を処理してインターフェース出力情報を出力し、前記デジタル受信情報またはインターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、
    を備えることを特徴とするディスクインターフェース方法。
  13. 前記テストベンチは、前記テスト命令語入力情報をエンコードしかつスクランブルして生成した情報であり、
    前記デバッギング情報は、前記デジタル送信情報をデコードしかつデスクランブルして生成した情報であることを特徴とする請求項12に記載のディスクインターフェース方法。
  14. 前記テストベンチの生成は、
    前記テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報に対応する保存情報を発生して出力する段階と、
    前記保存情報に応答して前記テスト命令語入力情報を保存する段階と、
    保存されて出力された前記テスト命令語入力情報をエンコードしかつスクランブルして前記テストベンチを生成して出力する段階と、
    を備えることを特徴とする請求項12に記載のディスクインターフェース方法。
  15. 前記デバッギングデータの生成は、
    前記デジタル送信情報を保存して出力する段階と、
    保存されて出力される前記デジタル送信情報をデコードしかつデスクランブルしてデバッギング情報を出力する段階と、
    を備えることを特徴とする請求項14に記載のディスクインターフェース方法。
  16. 前記デジタル送信情報の保存は、
    前記デジタル送信情報の保存に応答してメモリ使用量を示すメモリ使用量情報出力段階を含み、
    前記メモリ使用量情報が所定臨界値を超えた場合に、オーバーフローが発生したと判断し、この場合に、前記テストベンチが出力される連結線を通じてホールドプリミティブ情報が出力されることを特徴とする請求項15に記載のディスクインターフェース方法。
  17. 前記デバッギング情報は、前記テスト命令語情報の一部として使用されうることを特徴とする請求項13に記載のディスクインターフェース方法。
  18. 前記コンピュータ出力信号及び前記コンピュータ入力信号は、差動信号であることを特徴とする請求項12に記載のディスクインターフェース方法。
  19. テスト命令語入力情報をエンコードしてテストベンチを生成する段階と、
    コンピュータ出力信号を変換して物理層情報を生成する段階と、
    前記テストベンチまたは前記物理層情報のうち何れか一つをデジタル受信情報として、前記デジタル受信情報を処理したインターフェース出力情報を出力する段階と、
    前記デジタル受信情報またはインターフェース入力情報に応答して発生させたデジタル送信情報を変換してコンピュータ入力信号を出力する段階と、
    前記デジタル送信情報をデコードしてデバッギング情報を出力する段階と、
    所定バックアップ装置によって前記インターフェース出力情報に応答して命令語に対応した結果情報として前記インターフェース入力情報を出力する段階と、
    を備えることを特徴とするディスクインターフェース方法。
  20. 前記ディスクインターフェース方法は、コンピュータによって前記バックアップ装置にアクセスする命令語に対応する前記コンピュータ出力信号を発生し、前記インターフェース入力情報に対応する前記コンピュータ入力信号を処理する段階をさらに備えることを特徴とする請求項19に記載のディスクインターフェース方法。
  21. 前記テスト命令語入力情報は、装置認識、初期設定、多重読出し、多重書込み、DMA方式の読出し、及びDMA方式の書込みのうち一つ以上の命令語に対応する情報を含むことを特徴とする請求項19に記載のディスクインターフェース方法。
  22. 前記テスト命令語入力情報及び前記コンピュータ出力信号は、
    テストイネーブル信号の第2論理状態に応答して、前記テスト命令語入力情報をエンコードして前記デジタル受信情報として前記テストベンチを生成して出力し、テスト結果として入力される前記デジタル送信情報をデコードして前記デバッギング情報を出力し、前記テストイネーブル信号の第1論理状態で前記テストベンチ及び前記デバッギング情報を出力しない段階と、
    前記コンピュータ出力信号をデジタル信号に変換して前記デジタル受信情報として物理層情報を出力し、前記デジタル送信情報を変換して前記コンピュータ入力信号を発生させる段階と、
    前記テストイネーブル信号に応答して、前記テストベンチまたは前記物理層情報のうち何れか一つを選択して前記デジタル受信情報を出力する段階と、
    前記デジタル受信情報を処理して前記インターフェース出力情報を出力し、前記デジタル受信情報または前記インターフェース入力情報に応答して前記デジタル送信情報を発生させて出力する段階と、
    を備えて処理されることを特徴とする請求項19に記載のディスクインターフェース方法。
JP2004262793A 2003-09-09 2004-09-09 ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法 Pending JP2005085282A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0063407A KR100518596B1 (ko) 2003-09-09 2003-09-09 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법

Publications (2)

Publication Number Publication Date
JP2005085282A true JP2005085282A (ja) 2005-03-31
JP2005085282A5 JP2005085282A5 (ja) 2007-11-08

Family

ID=34309406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004262793A Pending JP2005085282A (ja) 2003-09-09 2004-09-09 ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法

Country Status (4)

Country Link
US (1) US7103496B2 (ja)
JP (1) JP2005085282A (ja)
KR (1) KR100518596B1 (ja)
TW (1) TWI283861B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
KR101910933B1 (ko) * 2011-12-21 2018-10-24 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 테스트 제어방법
US10474162B2 (en) 2016-07-01 2019-11-12 Uatc, Llc Autonomous vehicle localization using passive image data

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593647A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd デ−タ処理システム
JPS6375844A (ja) * 1986-09-18 1988-04-06 Fujitsu Ltd 障害修復の確認方法
JPH08297927A (ja) * 1995-04-27 1996-11-12 Sony Corp 記録再生装置および磁気記録再生装置
JPH09292447A (ja) * 1996-04-26 1997-11-11 Sony Corp 故障検出回路
JP2001005768A (ja) * 1999-06-25 2001-01-12 Nec Ibaraki Ltd 磁気テープ装置
JP2001201542A (ja) * 2000-01-18 2001-07-27 Toshiba Microelectronics Corp スキャンフリップフロップ及び半導体集積回路
JP2001296331A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp スキャンテスト回路
JP2002071758A (ja) * 2000-08-29 2002-03-12 Mitsubishi Electric Corp 半導体集積回路のテスト装置
JP2002196047A (ja) * 2000-12-27 2002-07-10 Nec Corp Bist回路内蔵半導体集積回路装置およびテスト方法
JP2003084997A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd エミュレーションシステム及びその検証方法
WO2003041122A2 (en) * 2001-11-08 2003-05-15 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
JP2003163890A (ja) * 2001-11-27 2003-06-06 Seiko Epson Corp データ転送制御装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263373B1 (en) * 1998-12-04 2001-07-17 International Business Machines Corporation Data processing system and method for remotely controlling execution of a processor utilizing a test access port
US8019901B2 (en) * 2000-09-29 2011-09-13 Alacritech, Inc. Intelligent network storage interface system
KR20030095828A (ko) * 2002-06-14 2003-12-24 삼성전자주식회사 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593647A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd デ−タ処理システム
JPS6375844A (ja) * 1986-09-18 1988-04-06 Fujitsu Ltd 障害修復の確認方法
JPH08297927A (ja) * 1995-04-27 1996-11-12 Sony Corp 記録再生装置および磁気記録再生装置
JPH09292447A (ja) * 1996-04-26 1997-11-11 Sony Corp 故障検出回路
JP2001005768A (ja) * 1999-06-25 2001-01-12 Nec Ibaraki Ltd 磁気テープ装置
JP2001201542A (ja) * 2000-01-18 2001-07-27 Toshiba Microelectronics Corp スキャンフリップフロップ及び半導体集積回路
JP2001296331A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp スキャンテスト回路
JP2002071758A (ja) * 2000-08-29 2002-03-12 Mitsubishi Electric Corp 半導体集積回路のテスト装置
JP2002196047A (ja) * 2000-12-27 2002-07-10 Nec Corp Bist回路内蔵半導体集積回路装置およびテスト方法
JP2003084997A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd エミュレーションシステム及びその検証方法
WO2003041122A2 (en) * 2001-11-08 2003-05-15 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
JP2005509165A (ja) * 2001-11-08 2005-04-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路テスティングのための再調整集積回路
JP2003163890A (ja) * 2001-11-27 2003-06-06 Seiko Epson Corp データ転送制御装置及び電子機器

Also Published As

Publication number Publication date
US7103496B2 (en) 2006-09-05
TW200518076A (en) 2005-06-01
TWI283861B (en) 2007-07-11
KR20050026672A (ko) 2005-03-15
US20050065748A1 (en) 2005-03-24
KR100518596B1 (ko) 2005-10-04

Similar Documents

Publication Publication Date Title
JP4669088B1 (ja) 試験装置、試験方法およびプログラム
US7992058B2 (en) Method and apparatus for loopback self testing
US6388591B1 (en) Apparatus and method for receiving data serially for use with an advanced technology attachment packet interface (atapi)
US6388590B1 (en) Apparatus and method for transmitting data serially for use with an advanced technology attachment packet interface (atapi)
US7457325B2 (en) Multiplexing a communication port
US7938327B2 (en) Data capturing assembly and method and information storage apparatus
CN102385560A (zh) 具有内置自测的dram存储器控制器及其方法
KR100518596B1 (ko) 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법
JP5054106B2 (ja) 試験装置および回路装置
US20100125685A1 (en) Storage apparatus and output signal generation circuit
JP5401846B2 (ja) データ転送装置、情報処理装置、データ転送方法
TWI502338B (zh) 測試介面卡及測試方法
CN113177063B (zh) 一种pci总线设备的热复位方法及相关装置
JP2006301784A (ja) プログラマブルロジックコントローラ
JP5521847B2 (ja) シリアル通信回路
JP3968040B2 (ja) 高速シリアルコントローラ
JP2005085282A5 (ja)
JPH0732415B2 (ja) データ伝送方法及び装置
JP2009037479A (ja) データ転送制御装置及び電子機器
US7584315B2 (en) Integrated circuit monitoring an internal signal converted from an analog input signal
JP2009037474A (ja) データ転送制御装置及び電子機器
JP2823831B2 (ja) 光ディスク駆動記録装置のデータ出力インタフェース回路
JP2009032072A (ja) 双方向バスの方向制御装置
JP5154375B2 (ja) デジタル処理回路
KR100200567B1 (ko) 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111