JPH08297927A - 記録再生装置および磁気記録再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 動作確認や不良解析、自己診断が容易にでき
る記録再生装置の提供を目的とする。 【構成】 復調手段としての内符号エラー検出訂正回路
１９と、メモリ２０と、外符号エラー検出訂正回路２１
の動作を試験するための試験用データを記憶するメモリ
６と、外符号エラー検出訂正回路２１から出力された出
力データを記憶するメモリ７と、試験用データと出力デ
ータとを比較して復調手段の動作が正常かどうかをワー
クステーション１で判定するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、記録再生装置
および磁気記録再生装置に関する。詳しくは、試験用デ
ータと出力データとを比較して装置内の各手段の動作が
正常かどうかを判定するものである。

【０００２】

【従来の技術】従来、ビデオテープレコーダー（ＶＴ
Ｒ）では、テープに付着したゴミやテープの傷のため
に、テープとヘッドとの接触が常時一定でなくなること
があるため、再生時に信号が欠如することがあった。こ
の信号の欠如のことをドロップアウトというが、ドロッ
プアウトが頻発すると、テープに記録したデータが再生
不能になることがあった。

【０００３】そこで、これを防ぐために、欠如した信号
部分を検出し、欠如した信号部分を埋める必要がある。
そのための手段として、信号波形と関連のある誤り訂正
符号を付加するようにしていた。つまり、記録時に信号
に誤り訂正符号を付加して記録し、再生時に信号の誤り
を検出して誤り訂正を行うようにしていた。

【０００４】図５に、従来の磁気記録再生装置のブロッ
ク図を示す。まず、従来の磁気記録再生装置の構成を説
明する。図５において、この磁気記録再生装置は、入力
端子５０と、外符号生成回路５１と、メモリ５２と、内
符号生成回路５３と、プリコード回路５４と、記録ヘッ
ド５５と、テープ５６と、再生ヘッド５７と、デコード
回路５８と、内符号エラー検出訂正回路５９と、メモリ
６０と、外符号エラー検出訂正回路６１と、出力端子６
２とで構成される。

【０００５】外符号生成回路５１と、メモリ５２と内符
号生成回路５３とで誤り訂正符号化手段を構成する。外
符号生成回路５１は、入力端子５０に供給された入力情
報データに対してリードソロモンの外符号を生成して付
加する回路である。メモリ５２は、外符号が付加された
入力情報データを所定のデータ配列により所定の方向で
書き込んで記憶する。内符号生成回路５３は、メモリ５
２に書き込まれたデータを書き込み方向と直行する方向
で読み出してリードソロモンの内符号を生成して付加す
る回路である。

【０００６】プリコード回路５４は、変調手段を構成す
る。プリコード回路５４は、例えば、８−９変調回路で
構成される。８−９変調は、テープ５６上に記録されて
いる信号波形の直流成分を除去して、いわゆるＤＣフリ
ー化するためにデータ構成を８ビットから９ビットに変
換する変調方式である。

【０００７】記録ヘッド５５は記録手段である。テープ
５６は記録媒体である。再生ヘッド５７は再生手段であ
る。記録ヘッド５５は、記録ヘッド５５の周面に対して
ヘリカル走行されるテープ５６上に斜めに記録トラック
を形成しながら記録信号を記録する。再生ヘッド５７
は、この記録トラックをトレースすることにより再生信
号を出力する。

【０００８】デコード回路５８は復調手段を構成する。
デコード回路５８は、例えば、８−９復調回路で構成さ
れる。８−９復調は、記録系のプリコード回路５４にお
いて、ＤＣフリー化のために８ビットから９ビットに変
換されたデータを、再び８ビットに復元する。

【０００９】内符号エラー検出訂正回路５９と、メモリ
６０と、外符号エラー検出訂正回路６１とで誤り訂正復
号化手段を構成する。内符号エラー検出訂正回路５９
は、データに付加されている内符号を用いてエラー検出
およびエラー訂正を行う。メモリ６０は記録系のメモリ
５２と同じ構成を持つ。内符号エラー訂正を施されたデ
ータはメモリ６０に書き込まれる。書き込みの順序は、
記録系のメモリ５２の読み出しの順序と同様である。メ
モリ６０に書き込まれたデータは記録系のメモリ５２の
書き込みの順序と同じ順序で読み出される。外符号エラ
ー検出訂正回路６１は、メモリ６０から読み出されたデ
ータに付加されている外符号を用いてエラー検出および
エラー訂正を行う。このようにして、テープ５６上に記
録された情報データが再生されて出力情報データが出力
端子６２に供給される。

【００１０】次に、このように構成された従来の磁気記
録再生装置の動作を説明する。この磁気記録再生装置
は、入力端子５０に供給される入力情報データに対し
て、記録再生時の誤りの発生に対処するために、これら
の誤りを訂正するための誤り訂正符号を入力情報データ
に付加して記録するようにしている。

【００１１】図２に示す誤り訂正符号を説明する図を参
照しながら、誤り訂正符号の付加の順序について説明す
る。入力端子５０に供給される入力情報データのうちの
任意のデータ列に対して、外符号生成回路５１におい
て、時系列でアウターパリティが生成付加される。図２
Ａに示すように、７７バイトのデータ列３０に対して２
７バイトのアウターパリティ３１が生成され、このアウ
ターパリティ３１がデータ列３０に付加される。このア
ウターパリティが付加されたデータ列の、例えば、１９
２個分のデータ列４０（１０４×１９２バイト）が順次
図２Ｂに示すように記録系のメモリ５２に記憶される。

【００１２】そして、このメモリ５２に記憶されたデー
タ列４０（１０４×１９２バイト）に対して、内符号生
成回路５３において、例えばアウターパリティの系列と
直行する系列でインナーパリティが生成付加される。つ
まり、図２Ｃに示すように、アウターパリティの系列と
直行する系列でメモリ５２から読み出された１９２バイ
トのデータ列３２に対して、例えば図２Ｄに示すよう
に、２バイトのブロックＩＤ３３が付加される。さら
に、このブロックＩＤ３３を含む１９４バイトのデータ
列に対して１２バイトのインナーパリティ３４がデータ
列３２に付加される。従って、入力データ列３５（７７
×１９２バイト）に対して、アウターパリティ３６、イ
ンナーパリティ３７、ブロックＩＤ３８が付加されたＥ
ＣＣブロック３９（１０４×２０４バイト）が得られ
る。

【００１３】エラー訂正符号が付加されたデータは、プ
リコード回路５４に供給される。プリコード回路５４に
供給されたデータは、８−９変調される。８−９変調に
より、テープ５６上に記録されている信号波形の直流成
分が除去され、いわゆるＤＣフリー化されてデータ構成
が８ビットから９ビットに変換される。８−９変調され
たデータは記録ヘッド５５により記録トラックを形成し
ながらテープ５６に記録される。

【００１４】図３にデータの記録の順序を示す。図３に
示すように、このようなＥＣＣブロックがＡ１，Ａ２，
Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８の８つ存在する。
そして、図３において、各ＥＣＣブロックは、Ａ１，Ａ
２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８の順序でメモ
リ５２から読み出され、上述したアウターパリティ３
６、インナーパリティ３７、ブロックＩＤ３８が付加さ
れている。

【００１５】このように、Ａ１，Ａ２，Ａ３，Ａ４，Ａ
５，Ａ６，Ａ７，Ａ８の順に読み出された各ＥＣＣブロ
ックは、図４に示すヘリカルスキャン型の回転ドラム４
１に設けられた記録再生ヘッドＡ，Ｂ，Ｃ，Ｄに供給さ
れる。記録再生ヘッドは、図５に示す記録ヘッド５５お
よび再生ヘッド５７に対応する。記録再生ヘッドに供給
された各ＥＣＣブロックは、まず、ヘッドＡ４２によっ
てテープ５６に記録される。次に、Ｂ１，Ｂ２，Ｂ３，
Ｂ４，Ｂ５，Ｂ６，Ｂ７，Ｂ８の順に読み出された各Ｅ
ＣＣブロックは、ヘッドＢ４３によってテープ５６に記
録される。Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ
７，Ｃ８の順に読み出された各ＥＣＣブロックは、ヘッ
ドＣ４４によってテープ５６に記録される。Ｄ１，Ｄ
２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８の順に読み出
された各ＥＣＣブロックは、ヘッドＤ４５によってテー
プ５６に記録される。

【００１６】このようにして、アウターパリティ３６、
インナーパリティ３７の付加されたデータ列が記録され
ることにより、これらのアウターパリティ３６、インナ
ーパリティ３７を用いて再生時において誤りの発生への
対処を行うことができる。

【００１７】なお、記録または再生は、例えば、１回の
記録再生ヘッドによる走査で形成される斜めの１記録ト
ラックに対して、入力データ列３５（７７×１９２バイ
ト）に対して、アウターパリティ３６、インナーパリテ
ィ３７、ブロックＩＤ３８が付加されたＥＣＣブロック
３９（１０４×２０４バイト）の２ブロック分が記録ま
たは再生される。すなわち、４個のヘッドＡ４２、ヘッ
ドＢ４３、ヘッドＣ４４、ヘッドＤ４５が設けられたヘ
リカルスキャン型の回転ドラム４１が１回転することに
より、４トラックが形成され、８ブロック分のＥＣＣブ
ロックが記録または再生される。

【００１８】再生ヘッド５７で再生されたデータは、デ
コード回路５８としての８−９復調回路に供給され、８
−９復調される。これにより、記録系のプリコード回路
５４において、ＤＣフリー化のために８ビットから９ビ
ットに変換されたデータが、再び８ビットに復元され
る。

【００１９】デコード回路５８としての８−９復調回路
で８ビットに復元されたデータは、内符号エラー検出訂
正回路５９に供給される。内符号エラー検出訂正回路５
９では、データに付加されている内符号を用いてエラー
検出およびエラー訂正が行われる。内符号エラー訂正を
施されたデータはメモリ６０に書き込まれる。書き込み
の順序は、記録系のメモリ５２の読み出しの順序と同様
に行われる。メモリ６０に書き込まれたデータは記録系
のメモリ５２の書き込みの順序と同じ順序で読み出され
る。メモリ６０から読み出されたデータは、外符号エラ
ー検出訂正回路６１に供給される。外符号エラー検出訂
正回路６１では、メモリ６０から読み出されたデータに
付加されている外符号を用いてエラー検出およびエラー
訂正が行われる。エラー訂正が行われた出力情報データ
は出力端子６２に供給される。

【００２０】

【発明が解決しようとする課題】しかし、従来の磁気記
録再生装置は、復調回路としての外符号エラー検出訂正
回路６１と、メモリ６０と、内符号エラー検出訂正回路
５９の動作確認を行う手段を有していなかったので、装
置の外部に誤りを含むデータを発生させることができる
データジェネレータを接続して、復調回路をの動作の確
認を行う方法しかなかった。

【００２１】そこで、再生データの誤り方にはさまざま
のパターンがあるため、誤り方を想定して復調回路に任
意のデータを流してあらゆる誤り方について復調回路の
誤り訂正能力を確認する必要がある。

【００２２】ところが、データジェネレータはハードウ
エアで構成されているため、発生するデータのパターン
を変える度に、そのハードウエアの変更を行わなければ
ならず、大変不便であり、動作確認を行う上での能率も
非常に悪いという不都合があった。

【００２３】また、上述したように、回転ドラム４１が
１回転することにより、８ブロック分のＥＣＣブロック
が記録または再生されるので、データの誤り発生への対
処は、８つのＥＣＣブロックを１つの単位として行う必
要があり、このため、復調回路の動作確認を行うため
に、ＥＣＣブロック８つ分のデータを復調回路に流すた
めの手段が別に必要になるという不都合があった。

【００２４】また、復調回路の故障診断を行う場合に、
復調回路が仕様通りのエラー訂正能力を有しているかど
うかを試験するために、段階的にデータの誤りの仕方を
変えて復調回路でデータの誤りがどの段階で発見される
かを調べる必要があるが、データジェネレータはハード
ウエアで構成されているため、段階的にデータの誤りの
仕方を変えることが困難であるという不都合があった。

【００２５】本発明は、かかる点に鑑みてなされたもの
であり、動作確認や不良解析、自己診断が容易にできる
記録再生装置の提供を目的とする。

【００２６】

【課題を解決するための手段】本発明の記録再生装置
は、変調手段、記録手段、再生手段、復調手段の各手段
の動作を試験するための試験用データを記憶する試験用
データ記憶手段と、各手段から出力された出力データを
記憶する出力データ記憶手段と、試験用データと出力デ
ータとを比較して各手段の動作が正常かどうかを判定す
る判定手段とを備え、各手段の動作を試験するようにし
たものである。

【００２７】また、本発明の磁気記録再生装置は、デー
タ供給源から供給されるデータを変調する変調手段と、
変調手段により変調されたデータを磁気記録媒体に記録
する磁気記録手段と、磁気記録媒体に記録されたデータ
を再生する再生手段と、再生手段により再生されたデー
タを復調する復調手段とを有し、データ供給源にデータ
を供給するようにした磁気記録再生装置において、変調
手段、磁気記録手段、再生手段、復調手段の各手段の動
作を試験するための試験用データを記憶する試験用デー
タ記憶手段と、各手段から出力された出力データを記憶
する出力データ記憶手段と、試験用データと出力データ
とを比較して各手段の動作が正常かどうかを判定する判
定手段とを備え、各手段の動作を試験するようにしたも
のである。

【００２８】

【作用】本発明によれば、以下のような作用をする。変
調手段、記録手段、再生手段、復調手段の各手段の動作
を試験する。まず、試験モードのとき、試験用データを
記憶する試験用データ記憶手段に試験用データおよびア
ドレス情報を供給する。試験用データ記憶手段は、この
アドレスに試験用データを書き込む。試験用データ記憶
手段はアドレス情報に基づいてこのアドレスから試験用
データを読み出す。そして、この試験用データを各手段
に供給する。

【００２９】また、各手段からの出力データを記憶する
出力データ記憶手段にアドレス情報を供給する。出力デ
ータ記憶手段は、このアドレスに各手段からの出力デー
タを書き込む。そして、出力データ記憶手段にアドレス
情報を供給する。出力データ記憶手段は、このアドレス
から各手段から供給された出力データを読み出す。

【００３０】試験用データ記憶手段から読み出された試
験用データと、出力データ記憶手段から読み出された出
力データとを判定手段に供給する。判定手段は、試験用
データに対して出力データを比較して、各手段の動作が
適正であるかどうかを判定する。この判定結果に対し
て、例えば、装置の動作を停止させるようにしても良い
し、動作が適正でない各手段の動作を適正な動作となる
ように変えるようにしても良い。

【００３１】また、本発明によれば、以下のような作用
をする。磁気記録再生装置において、変調手段、磁気記
録手段、再生手段、復調手段の各手段の動作を試験す
る。まず、試験モードのとき、試験用データを記憶する
試験用データ記憶手段に試験用データおよびアドレス情
報を供給する。試験用データ記憶手段は、このアドレス
に試験用データを書き込む。試験用データ記憶手段はア
ドレス情報に基づいてこのアドレスから試験用データを
読み出す。そして、この試験用データを各手段に供給す
る。

【００３２】また、各手段からの出力データを記憶する
出力データ記憶手段にアドレス情報を供給する。出力デ
ータ記憶手段は、このアドレスに各手段からの出力デー
タを書き込む。出力データ記憶手段は、このアドレスか
ら各手段から供給された出力データを読み出し、記憶す
る。

【００３３】試験用データ記憶手段から読み出された試
験用データと、出力データ記憶手段から読み出された出
力データとを判定手段に供給する。判定手段は、試験用
データに対して出力データを比較して、各手段の動作が
適正であるかどうかを判定する。

【００３４】この判定結果に対して、例えば、装置の動
作を停止させるようにしても良いし、動作が適正でない
各手段の動作を適正な動作となるように変えるようにし
ても良い。

【００３５】

【実施例】この例では、本発明をディジタルＶＴＲに適
用した場合について説明する。この例においては、特
に、復調手段としての外符号エラー検出訂正回路と、メ
モリと、内符号エラー検出訂正回路の動作を試験するた
めの試験用データを記憶する試験用データ記憶手段とし
てのメモリと、復調手段から出力された出力データを記
憶する出力データ記憶手段としてのメモリと、試験用デ
ータと出力データとを比較して復調手段の動作が正常か
どうかを判定する判定手段とを備え、復調手段の動作を
試験するようにした。

【００３６】図１に、本実施例の磁気記録再生装置のブ
ロック図を示す。まず、本実施例の磁気記録再生装置の
構成を説明する。図１において、外符号生成回路１１
と、メモリ１２と、内符号生成回路１３と、プリコード
回路１４と、記録ヘッド１５と、テープ１６と、再生ヘ
ッド１７と、デコード回路１８と、外符号エラー検出訂
正回路１９と、メモリ２０と、内符号エラー検出訂正回
路２１と、入力端子２２と、出力端子２３とで構成され
る磁気記録再生装置２に対して、以下の構成を付加し
た。本実施例の磁気記録再生装置２は、ワークステーシ
ョン１から供給される試験用データを受け取り、試験結
果をワークステーション１に供給するシリアルインター
フェース３と、制御用ＣＰＵ４と、試験用データを記憶
するメモリ６と、外符号エラー検出訂正回路２１からの
出力データを記憶するメモリ７と、このメモリ６、７を
制御するメモリコントローラ５と、入力データと試験用
データとを切り換えるスイッチ８とを新たに設けた。

【００３７】ワークステーション１は、復調手段として
の内符号エラー検出訂正回路１９と、メモリ２０と、外
符号エラー検出訂正回路２１の動作を試験するための試
験用データをシリアルインターフェース３を介してＣＰ
Ｕ４に供給し、試験結果をＣＰＵ４からシリアルインタ
ーフェース３を介して受け取り復調手段が正常に動作し
ているかどうを判定する。ワークステーション１は、試
験用データ供給源であると共に判定手段である。ワーク
ステーション１では、キーボードやマウス等の入力器に
よりデータが入力され、試験用データが生成される。も
しくは、ワークステーション内にデータを生成するソフ
トウェアを作成し、試験用データを生成する。また、内
蔵されたプログラムにより試験結果が適正であるかどう
かを判定する。

【００３８】ワークステーション１からシリアルインタ
ーフェース３を介してＣＰＵ４に供給される試験用デー
タは、エラー訂正符号が付加されると共に、予めエラー
を含むデータである。試験用データは、エラーを段階的
に変化させることができる。エラーの段階は、エラー訂
正能力が仕様を満足しているかどうかを判断すると共
に、エラー訂正能力の限界を調査することができるよう
に、複数段階設けられている。

【００３９】シリアルインターフェース３は、ワークス
テーション１とを例えばＲＳ−２３２Ｃ回線を介して接
続されている。シリアルインターフェース３は、ワーク
ステーション１から供給されるデータをＣＰＵ４に供給
し、ＣＰＵ４から供給されるデータをワークステーショ
ン１に供給する。

【００４０】ＣＰＵ４は、復調手段のエラー訂正能力の
試験の動作を制御する制御手段である。ＣＰＵ４は、シ
リアルインターフェース３から供給される試験用データ
を、試験用データを記憶するメモリ６に供給する。ま
た、ＣＰＵ４は、外符号エラー検出訂正回路２１からの
出力データを記憶したメモリ７からこの出力データを読
み出してシリアルインターフェース３に供給する。

【００４１】メモリコントローラ５は、ＣＰＵ４が試験
用データを記憶するメモリ６および外符号エラー検出訂
正回路２１からの出力データを記憶したメモリ７にアク
セスしようとするとき、つまり試験用モードのときにＣ
ＰＵ４とこのメモリ６、７とを接続し、これ以外のとき
は試験用データを記憶するメモリ６から試験用データを
読み出してスイッチ８側に供給し、スイッチ８側から供
給される出力データを外符号エラー検出訂正回路２１か
らの出力データを記憶するメモリ７に供給する。

【００４２】試験用データを記憶するメモリ６および外
符号エラー検出訂正回路２１からの出力データを記憶す
るメモリ７は、共に８ブロック分のＥＣＣブロックを記
憶する容量を有する。これにより、回転ドラム１回転に
よるヘッドの記録または再生によるデータを記憶するこ
とができる。

【００４３】つまり、試験用モードのとき、ＣＰＵ４
は、メモリコントローラ５に試験用データおよびアドレ
ス情報を供給する。メモリコントローラ５は、試験用デ
ータを記憶するメモリ６にこの試験用データおよびアド
レス情報を供給する。メモリ６は、このアドレスに試験
用データを書き込む。そして、ＣＰＵ４は、メモリコン
トローラ５にアドレス情報を供給する。メモリコントロ
ーラ５は、試験用データを記憶するメモリ６にアドレス
情報を供給し、メモリ６から試験用データを読み出す。

【００４４】また、ＣＰＵ４は、メモリコントローラ５
に出力データのアドレス情報を供給する。メモリコント
ローラ５は、外符号エラー検出訂正回路２１からの出力
データを記憶したメモリ７にアドレス情報を供給する。
メモリ７は、このアドレスに外符号エラー検出訂正回路
２１からの出力データを書き込む。そして、ＣＰＵ４
は、メモリコントローラ５に出力データのアドレス情報
を供給する。メモリコントローラ５は、外符号エラー検
出訂正回路２１からの出力データを記憶したメモリ７に
アドレス情報を供給し、メモリ７に外符号エラー検出訂
正回路２１からの出力データを書き込む。ＣＰＵ４は、
メモリコントローラ５に出力データのアドレス情報を供
給する。メモリコントローラ５は、外符号エラー検出訂
正回路２１からの出力データを記憶したメモリ７にアド
レス情報を供給し、メモリ７から外符号エラー検出訂正
回路２１からの出力データを読み出す。

【００４５】また、ＣＰＵ４は、スイッチ８に切り換え
信号を供給する。スイッチ８はこの切り換え信号に基づ
いて可動接点９ｃ，１０ｃが固定接点９ａ，１０ａ，ま
たは固定接点９ｂ，１０ｂとの接続に切り換えられる。
試験モードのときは、ＣＰＵ４は、スイッチ８に切り換
え信号を供給する。スイッチ８はこの切り換え信号に基
づいて可動接点９ｃ，１０ｃが固定接点９ａ，１０ａに
接続される。

【００４６】これにより、試験用モードのとき、メモリ
コントローラ５は、試験用データを記憶するメモリ６に
アドレス情報を供給し、メモリ６から試験用データを読
み出す。メモリコントローラ５は、試験用データをスイ
ッチ８の固定接点９ａおよび可動接点９ｃを介して復号
手段の内符号エラー検出訂正回路１９に供給する。そし
て、復号手段の外符号エラー検出訂正回路２１からの出
力データがスイッチ８の固定接点１０ａおよび可動接点
１０ｃを介してメモリコントローラ５に供給される。こ
こで、スイッチ８の可動接点９ｃは外符号生成回路１１
に接続されると共に内符号エラー検出訂正回路１９に接
続される。つまり、試験用データを復号手段の内符号エ
ラー検出訂正回路１９に供給できるように接続されてい
る。

【００４７】また、通常モードのとき、ＣＰＵ４は、ス
イッチ８に切り換え信号を供給する。スイッチ８はこの
切り換え信号に基づいて可動接点９ｃ，１０ｃが固定接
点９ｂ，１０ｂに接続される。これにより、通常モード
のとき、入力端子２２から供給される入力情報データは
スイッチ８の固定接点９ｂおよび可動接点９ｃを介して
外符号生成回路１１に供給される。外符号エラー検出訂
正回路２１からの出力データはスイッチ８の可動接点１
０ｃおよび固定接点１０ｂを介して出力端子２３に供給
される。

【００４８】外符号生成回路１１と、メモリ１２と内符
号生成回路１３とで誤り訂正符号化手段を構成する。外
符号生成回路１１は、入力端子２２に供給された入力情
報データに対してリードソロモンの外符号を生成して付
加する回路である。メモリ１２は、外符号が付加された
入力情報データを所定のデータ配列により所定の方向で
書き込んで記憶する。内符号生成回路１３は、メモリ１
２に書き込まれたデータを書き込み方向と直行する方向
で読み出してリードソロモンの内符号を生成して付加す
る回路である。

【００４９】プリコード回路１４は、変調手段を構成す
る。プリコード回路１４は、例えば、８−９変調回路で
構成される。８−９変調は、テープ１６上に記録されて
いる信号波形の直流成分を除去して、いわゆるＤＣフリ
ー化するためにデータ構成を８ビットから９ビットに変
換する変調方式である。

【００５０】記録ヘッド１５は記録手段である。テープ
５６は記録媒体である。再生ヘッド１７は再生手段であ
る。記録ヘッド１５は、記録ヘッド１５の周面に対して
ヘリカル走行されるテープ１６上に斜めに記録トラック
を形成しながら記録信号を記録する。再生ヘッド１７
は、この記録トラックをトレースすることにより再生信
号を出力する。

【００５１】デコード回路１８は復調手段を構成する。
デコード回路１８は、例えば、８−９復調回路で構成さ
れる。８−９復調は、記録系のプリコード回路１４にお
いて、ＤＣフリー化のために８ビットから９ビットに変
換されたデータを、再び８ビットに復元する。

【００５２】内符号エラー検出訂正回路１９と、メモリ
２０と、外符号エラー検出訂正回路２１とで誤り訂正復
号化手段を構成する。内符号エラー検出訂正回路１９
は、データに付加されている内符号を用いてエラー検出
およびエラー訂正を行う。メモリ２０は記録系のメモリ
１２と同じ構成を持つ。内符号エラー訂正を施されたデ
ータはメモリ２０に書き込まれる。書き込みの順序は、
記録系のメモリ１２の読み出しの順序と同様である。メ
モリ２０に書き込まれたデータは記録系のメモリ１２の
書き込みの順序と同じ順序で読み出される。外符号エラ
ー検出訂正回路２１は、メモリ２０から読み出されたデ
ータに付加されている外符号を用いてエラー検出および
エラー訂正を行う。このようにして、テープ１６上に記
録された情報データが再生されて出力情報データが出力
端子２３に供給される。

【００５３】次に、このように構成された本実施例の磁
気記録再生装置の動作を説明する。この磁気記録再生装
置２は、入力端子２２に供給される入力情報データに対
して、記録再生時の誤りの発生に対処するために、これ
らの誤りを訂正するための誤り訂正符号を入力情報デー
タに付加して記録するようにしている。ここで、再生さ
れた出力情報データのエラー訂正を行う復調手段として
の内符号エラー検出訂正回路１９と、メモリ２０と、外
符号エラー検出訂正回路２１の動作が適正でないとエラ
ーを含んだ再生データが出力端子２３から出力される。
そのため、試験モードのときに、再生された出力情報デ
ータのエラー訂正を行う復調手段としての内符号エラー
検出訂正回路１９と、メモリ２０と、外符号エラー検出
訂正回路２１に試験用データを供給し、復調手段の動作
を確認するようにする。

【００５４】まず、試験モードのとき、ＣＰＵ４から、
メモリコントローラ５に試験用データおよびアドレス情
報が供給される。メモリコントローラ５から、試験用デ
ータを記憶するメモリ６にこの試験用データおよびアド
レス情報が供給される。メモリ６には、このアドレスに
試験用データが書き込まれる。そして、ＣＰＵ４から、
メモリコントローラ５にアドレス情報が供給される。メ
モリコントローラ５から、試験用データを記憶するメモ
リ６にアドレス情報が供給される。メモリ６から、この
アドレスに記憶された試験用データが読み出される。

【００５５】また、ＣＰＵ４から、メモリコントローラ
５に出力データのアドレス情報が供給される。メモリコ
ントローラ５から、外符号エラー検出訂正回路２１から
の出力データを記憶したメモリ７にアドレス情報が供給
される。メモリ７には、このアドレスに外符号エラー検
出訂正回路２１からの出力データが書き込まれる。そし
て、ＣＰＵ４から、メモリコントローラ５に出力データ
のアドレス情報が供給される。メモリコントローラ５か
ら、外符号エラー検出訂正回路２１からの出力データを
記憶したメモリ７にアドレス情報が供給される。メモリ
７には、このアドレスに外符号エラー検出訂正回路２１
からの出力データが書き込まれる。ＣＰＵ４から、メモ
リコントローラ５に出力データのアドレス情報が供給さ
れる。メモリコントローラ５から、外符号エラー検出訂
正回路２１からの出力データを記憶したメモリ７にアド
レス情報が供給される。メモリ７からは、このアドレス
に記憶された外符号エラー検出訂正回路２１からの出力
データが読み出される。

【００５６】また、ＣＰＵ４から、スイッチ８に切り換
え信号が供給される。スイッチ８はこの切り換え信号に
基づいて可動接点９ｃ，１０ｃが固定接点９ａ，１０
ａ，または固定接点９ｂ，１０ｂとの接続に切り換えら
れる。試験モードのときは、ＣＰＵ４から、スイッチ８
に切り換え信号が供給される。スイッチ８はこの切り換
え信号に基づいて可動接点９ｃ，１０ｃが固定接点９
ａ，１０ａに接続される。

【００５７】これにより、試験用モードのとき、メモリ
コントローラ５から、試験用データを記憶するメモリ６
にアドレス情報が供給される。メモリ６からは、このア
ドレスに記憶された試験用データが読み出される。メモ
リコントローラ５から、試験用データがスイッチ８の固
定接点９ａおよび可動接点９ｃを介して復号手段の内符
号エラー検出訂正回路１９に供給される。そして、復号
手段の外符号エラー検出訂正回路２１からの出力データ
がスイッチ８の固定接点１０ａおよび可動接点１０ｃを
介してメモリコントローラ５に供給される。ここで、ス
イッチ８の可動接点９ｃは外符号生成回路１１に接続さ
れると共に内符号エラー検出訂正回路１９に接続されて
いるので、試験用データが復号手段の内符号エラー検出
訂正回路１９に供給されている。

【００５８】また、通常モードのとき、ＣＰＵ４から、
スイッチ８に切り換え信号が供給される。スイッチ８は
この切り換え信号に基づいて可動接点９ｃ，１０ｃが固
定接点９ｂ，１０ｂに接続される。これにより、通常モ
ードのとき、入力端子２２から供給される入力情報デー
タはスイッチ８の固定接点９ｂおよび可動接点９ｃを介
して外符号生成回路１１に供給される。外符号エラー検
出訂正回路２１からの出力データはスイッチ８の可動接
点１０ｃおよび固定接点１０ｂを介して出力端子２３に
供給される。

【００５９】以下、通常モードのときの動作を説明す
る。この磁気記録再生装置２は、入力端子２２に供給さ
れる入力情報データに対して、記録再生時の誤りの発生
に対処するために、これらの誤りを訂正するための誤り
訂正符号を入力情報データに付加して記録するようにし
ている。

【００６０】入力端子２２に供給される入力情報データ
のうちの任意のデータ列に対して、外符号生成回路１１
において、時系列でアウターパリティが生成付加され
る。このアウターパリティが付加されたデータ列が順次
記録系のメモリ１２に記憶される。

【００６１】そして、このメモリ１２に記憶されたデー
タ列に対して、内符号生成回路１３において、例えばア
ウターパリティの系列と直行する系列でインナーパリテ
ィが生成付加される。従って、図２に示すように、入力
データ列３５（７７×１９２バイト）に対して、アウタ
ーパリティ３６、インナーパリティ３７、ブロックＩＤ
３８が付加されたＥＣＣブロック３９（１０４×２０４
バイト）が得られる。

【００６２】エラー訂正符号が付加されたデータは、プ
リコード回路１４に供給される。プリコード回路１４に
供給されたデータは、８−９変調される。８−９変調に
より、テープ１６上に記録されている信号波形の直流成
分が除去され、いわゆるＤＣフリー化されてデータ構成
が８ビットから９ビットに変換される。８−９変調され
たデータは記録ヘッド１５により記録トラックを形成し
ながらテープ１６に記録される。

【００６３】図３にデータの記録の順序を示す。図３に
示すように、各ＥＣＣブロックは、Ａ１，Ａ２，Ａ３，
Ａ４，Ａ５，Ａ６，Ａ７，Ａ８の順序でメモリから読み
出される。

【００６４】このように、Ａ１，Ａ２，Ａ３，Ａ４，Ａ
５，Ａ６，Ａ７，Ａ８の順に読み出された各ＥＣＣブロ
ックは、図４に示すヘリカルスキャン型の回転ドラム４
１に設けられた記録再生ヘッドＡ，Ｂ，Ｃ，Ｄに供給さ
れる。記録再生ヘッドに供給された各ＥＣＣブロック
は、まず、ヘッドＡ４２によってテープ１６に記録され
る。次に、Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ
７，Ｂ８の順に読み出された各ＥＣＣブロックは、ヘッ
ドＢ４３によってテープ１６に記録される。Ｃ１，Ｃ
２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８の順に読み出
された各ＥＣＣブロックは、ヘッドＣ４４によってテー
プ１６に記録される。Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，
Ｄ６，Ｄ７，Ｄ８の順に読み出された各ＥＣＣブロック
は、ヘッドＤ４５によってテープ１６に記録される。

【００６５】このようにして、アウターパリティ３６、
インナーパリティ３７の付加されたデータ列が記録され
ることにより、これらのアウターパリティ３６、インナ
ーパリティ３７を用いて再生時の誤りの発生への対処を
行うことができる。

【００６６】なお、記録または再生は、例えば、１回の
記録再生ヘッドによる走査で形成される斜めの１記録ト
ラックに対して、入力データ列３５（７７×１９２バイ
ト）に対して、アウターパリティ３６、インナーパリテ
ィ３７、ブロックＩＤ３８が付加されたＥＣＣブロック
３９（１０４×２０４バイト）の２ブロック分が記録ま
たは再生される。すなわち、４個のヘッドＡ４２、ヘッ
ドＢ４３、ヘッドＣ４４、ヘッドＤ４５が設けられたヘ
リカルスキャン型の回転ドラム４１が１回転することに
より、４トラックが形成され、８ブロック分のＥＣＣブ
ロックが記録または再生される。

【００６７】再生ヘッド１７で再生されたデータは、デ
コード回路１８としての８−９復調回路に供給され、８
−９復調される。これにより、記録系のプリコード回路
１４において、ＤＣフリー化のために８ビットから９ビ
ットに変換されたデータが、再び８ビットに復元され
る。

【００６８】デコード回路１８としての８−９復調回路
で８ビットに復元されたデータは、内符号エラー検出訂
正回路１９に供給される。内符号エラー検出訂正回路１
９では、データに付加されている内符号を用いてエラー
検出およびエラー訂正が行われる。内符号エラー訂正を
施されたデータはメモリ２０に書き込まれる。書き込み
の順序は、記録系のメモリ１２の読み出しの順序と同様
に行われる。メモリ２０に書き込まれたデータは記録系
のメモリ１２の書き込みの順序と同じ順序で読み出され
る。メモリ２０から読み出されたデータは、外符号エラ
ー検出訂正回路２１に供給される。外符号エラー検出訂
正回路２１では、メモリ２０から読み出されたデータに
付加されている外符号を用いてエラー検出およびエラー
訂正が行われる。エラー訂正が行われた再生情報データ
は出力端子２３に供給される。

【００６９】上例では、ＣＰＵ４により試験用モードの
切り換えを行うようにしたが、この試験用モードは、例
えば、装置の開発段階において、復調手段のエラー訂正
能力を段階的に判定するようにするようにしても良い。
このようにすれば、装置の開発を能率的に行うことがで
きる。また、この試験用モードの切り換えを、例えば、
装置の電源投入時に自己診断モードとして行うようにし
ても良い。このようにすれば、復調手段の動作を確認し
て、故障箇所の部位を具体的に特定することができる。

【００７０】上例では、ワークステーション１を試験用
データ供給源として、試験用データの生成を行い、ワー
クステーション１内のプログラムにより試験用データに
対する復調手段からの出力データの比較を行い、復調手
段の動作が適正であるかどうかの判定を行うようにした
が、試験用データ供給源と判定手段とを別に設けるよう
にしても良い。また、試験用データ供給源と判定手段と
を磁気記録再生装置２内に設け、シリアルインターフェ
ース３を省略しても良い。

【００７１】上例では、試験用データを記憶するメモリ
と復調手段の出力データを記憶するメモリとを設けた
が、メモリはＲＡＭで構成しても良く、ハードディスク
等により構成しても良い。

【００７２】上例では、復調手段としての内符号エラー
検出訂正回路１９と、メモリ２０と、外符号エラー検出
訂正回路２１に試験用データを供給し、この動作が適正
であるかどうかを判定するようにしたが、復調手段に限
らず、他の変調手段としての外符号生成回路１１と、メ
モリ１２と、内符号生成回路１３と、記録手段としての
記録ヘッド１５と、再生手段としての再生ヘッド１７に
試験用データを供給し、この動作が適正であるかどうか
を判定するようにしても良い。

【００７３】また、上例では、ディジタルＶＴＲについ
ての例を述べたが、他のテープレコーダーやデータレコ
ーダー等に限らず、光磁気ディスクプレーヤーにも適用
することができる。

【００７４】

【発明の効果】この発明によれば、変調手段、記録手
段、再生手段、復調手段の各手段の動作を試験するため
の試験用データを記憶する試験用データ記憶手段と、各
手段から出力された出力データを記憶する出力データ記
憶手段と、試験用データと出力データとを比較して各手
段の動作が正常かどうかを判定する判定手段とを備え、
各手段の動作を試験するようにしたので、動作確認のた
め試験用データや故障診断のための試験用データ等の複
数の種類の試験用データを試験用データ記憶手段に記憶
することができ、試験用データを変更するときに試験用
データ記憶手段に別の試験用データを記憶すればよいの
で、さまざまのパターンの試験用データを使用して各手
段の試験をすることができる。また、出力データを記憶
して試験用データと比較して判定手段により動作の判定
をすることにより、回路設計時には、各手段の動作を変
更して開発能率を向上させることができる。また、電源
投入時の自己診断時には、各手段の動作を確認して、故
障箇所の部位を具体的に特定することができる。

【００７５】また、この発明によれば、上述において、
各手段の動作を試験するための試験用データを生成する
試験用データ生成手段を有するので、各手段の動作を確
認するための試験用データを任意に作成して変更するこ
とができ、作成した試験用データを試験用データ記憶手
段に記憶することができる。

【００７６】また、この発明によれば、上述において、
復調手段の誤り訂正能力を試験するので、誤り訂正能力
が装置の仕様に適合するかどうかを判定することがで
き、また、誤り訂正能力の限界を調査することもでき
る。

【００７７】また、この発明によれば、磁気記録再生装
置において、変調手段、磁気記録手段、再生手段、復調
手段の各手段の動作を試験するための試験用データを記
憶する試験用データ記憶手段と、各手段から出力された
出力データを記憶する出力データ記憶手段と、試験用デ
ータと出力データとを比較して各手段の動作が正常かど
うかを判定する判定手段とを備え、各手段の動作を試験
するようにしたので、動作確認のため試験用データや故
障診断のための試験用データ等の複数の種類の試験用デ
ータを試験用データ記憶手段に記憶することができ、試
験用データを変更するときに試験用データ記憶手段に別
の試験用データを記憶すればよいので、さまざまのパタ
ーンの試験用データを使用して各手段の試験をすること
ができる。また、出力データを記憶して試験用データと
比較して判定手段により動作の判定をすることにより、
回路設計時には、各手段の動作を変更して開発能率を向
上させることができる。また、電源投入時の自己診断時
には、各手段の動作を確認して、故障箇所の部位を具体
的に特定することができる。

【図面の簡単な説明】

【図１】この発明の記録再生装置および磁気記録再生装
置の一実施例のブロック図である。

【図２】磁気記録再生装置の誤り訂正コードを説明する
図である。

【図３】磁気記録再生装置のデータの記録を説明する図
である。

【図４】磁気記録再生装置の磁気ヘッドを示す図であ
る。

【図５】従来の磁気記録再生装置の構成を示すブロック
図である。

【符号の説明】

１ ワークステーション ２ シリアルインターフェース ３ メモリ ４ ＣＰＵ ５ メモリコントローラ ６ メモリ ７ メモリ ８ スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データ供給源から供給されるデータを変
   調する変調手段と、上記変調手段により変調されたデー
   タを記録媒体に記録する記録手段と、上記記録媒体に記
   録されたデータを再生する再生手段と、上記再生手段に
   より再生されたデータを復調する復調手段とを有し、上
   記データ供給源にデータを供給するようにした記録再生
   装置において、 上記変調手段、上記記録手段、上記再生手段、上記復調
   手段の各手段の動作を試験するための試験用データを記
   憶する試験用データ記憶手段と、 上記各手段から出力された出力データを記憶する出力デ
   ータ記憶手段と、 上記試験用データと上記出力データとを比較して上記各
   手段の動作が正常かどうかを判定する判定手段とを備
   え、上記各手段の動作を試験するようにした記録再生装
   置。
2. 【請求項２】 請求項１記載の記録再生装置において、 上記各手段の動作を試験するための試験用データを生成
   する試験用データ生成手段を有することを特徴とする記
   録再生装置。
3. 【請求項３】 請求項１記載の記録再生装置において、 上記復調手段の誤り訂正能力を試験することを特徴とす
   る記録再生装置。
4. 【請求項４】 データ供給源から供給されるデータを変
   調する変調手段と、上記変調手段により変調されたデー
   タを磁気記録媒体に記録する磁気記録手段と、上記磁気
   記録媒体に記録されたデータを再生する再生手段と、上
   記再生手段により再生されたデータを復調する復調手段
   とを有し、上記データ供給源にデータを供給するように
   した磁気記録再生装置において、 上記変調手段、上記磁気記録手段、上記再生手段、上記
   復調手段の各手段の動作を試験するための試験用データ
   を記憶する試験用データ記憶手段と、 上記各手段から出力された出力データを記憶する出力デ
   ータ記憶手段と、 上記試験用データと上記出力データとを比較して上記各
   手段の動作が正常かどうかを判定する判定手段とを備
   え、上記各手段の動作を試験するようにした磁気記録再
   生装置。