JP4669088B1 - 試験装置、試験方法およびプログラム - Google Patents

Abstract

【課題】複数の試験モジュールを制御する。
【解決手段】被試験デバイスを試験する試験モジュール部と、試験モジュール部を制御する制御パケットを生成する試験制御部と、試験制御部から制御パケットを受けて試験モジュール部に送信する接続部とを備え、試験モジュール部は、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとを有する試験装置を提供する。
【選択図】図１

Description

本発明は、試験装置、試験方法およびプログラムに関する。

被試験デバイスを試験する試験装置は、複数の試験モジュールを備える。複数の試験モジュールのそれぞれは、被試験デバイスの端子と接続され、当該被試験デバイスを試験する。それぞれの試験モジュールは、マイクロプロセッサなどの制御回路を有する試験制御部により制御される（例えば、特許文献１及び特許文献２参照）。
特許文献１ 再公表２００４−０８８３３９号公報
特許文献２ 再公表２００９−０１１０３３号公報

試験制御部は、それぞれの試験モジュールに対する制御命令を含む制御パケットを送信することによって、当該試験モジュールを制御する。例えば、試験制御部は、被試験デバイスのレジスタからデータを読み出すリードコマンドを含む制御パケット、および、被試験デバイスのレジスタにデータを書き込むライトコマンドを含む制御パケットを試験モジュールに送信する。

ところが、試験装置が複数の異なる種類の試験モジュールを備えるときには、試験制御部が、単一の種類の制御パケットを用いて全ての試験モジュールを制御することができない場合がある。例えば、試験装置が、第１のパケット構造を有する制御パケットしか受信することができない試験モジュールと、第２のパケット構造を有する制御パケットしか受信することができない試験モジュールとを備える場合には、それぞれの試験モジュールに対して異なる種類の制御パケットを送信することが要求される。その結果、試験制御部のハードウェア回路またはマイクロプロセッサを動作させるプログラムの規模が大きくなるという問題が生じる。なお、パケット構造とは、制御パケットに格納される情報の種類および当該情報を格納する順序に応じて定まる制御パケットの形状である。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験モジュール部と、試験モジュール部を制御する制御パケットを生成する試験制御部と、試験制御部から制御パケットを受けて試験モジュール部に送信する接続部とを備え、試験モジュール部は、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとを有し、試験制御部は、第２のパケット構造の制御パケットを接続部に送信し、接続部は、第１試験モジュールに対しては、試験制御部から受け取った第２のパケット構造の制御パケットから拡張領域の部分を除去して送信し、第２試験モジュールに対しては、試験制御部から受け取った第２のパケット構造の制御パケットを送信する試験装置を提供する。

接続部は、例えば、拡張領域の部分を除去する変換部と、変換部が除去した拡張領域の部分を記憶する記憶部とを有する。接続部は、試験制御部から受け取った制御パケットに含まれ、制御パケットを送信する試験モジュールの種別を示す試験モジュール識別情報が第１試験モジュールを示す場合に、制御パケットから拡張領域の部分を除去して第１試験モジュールに送信し、かつ、除去した拡張領域の部分を記憶部に格納し、試験モジュール識別情報が第２試験モジュールを示す場合に、制御パケットを第２試験モジュールに送信してもよい。

また、接続部は、変換部において、第１試験モジュールから受信した第１のパケット構造の制御パケットに記憶部に格納された拡張領域の部分を付加することにより第２のパケット構造の制御パケットを生成し、当該第２のパケット構造の制御パケットを試験制御部に送信し、第２試験モジュールから受信した第２のパケット構造の制御パケットを、変換部を介することなく試験制御部に送信してもよい。

試験制御部は、第１試験モジュールが実行できないで、かつ第２試験モジュールが実行できるコマンドを拡張領域に含む制御パケットを生成する。試験制御部は、拡張領域以外の領域に第１試験モジュールおよび第２試験モジュールが共通で使用することができる共通コマンドを含み、拡張領域において共通コマンドが指令する動作を細分化した複数の動作を指令する複数のサブコマンドを含む制御パケットを生成してもよい。また、試験制御部は、第１試験モジュール宛のパケットであること、第２試験モジュール宛のパケットであること、または、第１試験モジュールおよび第２試験モジュール宛のパケットであることを示す試験モジュール識別情報を含む第２のパケット構造の制御パケットを生成してもよい。

接続部は、試験モジュール識別情報が、第１試験モジュールおよび第２試験モジュール宛のパケットであることを示す場合には、制御パケットを第２試験モジュールに送信するとともに、制御パケットから拡張領域の部分を除去した第１のパケット構造を有する制御パケットを第１試験モジュールに送信してもよい。

本発明の第２の態様においては、第１のパケット構造の制御パケットに応じて動作する第１試験モジュール、および、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールを有する試験モジュール部によって被試験信号デバイスを試験する方法であって、試験モジュール部を制御する第２のパケット構造の制御パケットを生成し、第１試験モジュールに対しては、第２のパケット構造の制御パケットから拡張領域の部分を除去して送信し、第２試験モジュールに対しては、第２のパケット構造の制御パケットを送信する試験方法が提供される。

本発明の第３の態様においては、被試験デバイスを試験する試験モジュール部と、試験モジュール部を制御する制御パケットを生成する試験制御部と、試験制御部から制御パケットを受けて試験モジュール部に送信する接続部とを備える試験装置を機能させるプログラムであって、コンピュータに、試験モジュール部を、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとして機能させ、試験制御部に、第２のパケット構造の制御パケットを接続部に送信させ、接続部に、第１試験モジュールに対しては、試験制御部から受け取った第２のパケット構造の制御パケットから拡張領域の部分を除去して送信させ、第２試験モジュールに対しては、試験制御部から受け取った第２のパケット構造の制御パケットを送信させるプログラムが提供される。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本実施形態に係る試験装置１００の構成を示す。 試験制御部１３０が生成する第１のパケット構造を有する制御パケットの構成を示す。 試験制御部１３０が生成する第１のパケット構造を有する制御パケットの構成の他の一例を示す。 試験制御部１３０が生成する第２のパケット構造を有する制御パケットの構成を示す。 第１コマンド領域に格納されるコマンドと第２コマンド領域に格納されるサブコマンドの構成を示す。 接続部１４０の構成を示す。 試験制御部１３０と第１試験モジュール１２２との間で制御パケットを送受信する場合のデータフローを示す。 試験制御部１３０と第２試験モジュール１２４との間で制御パケットを送受信する場合のデータフローを示す。 接続部１４０の構成の他の一例を示す。 他の実施形態に係る試験装置１００を構成するコンピュータ１９００のハードウェア構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１００の構成を示す。試験装置１００は、一例として、複数の被試験デバイス１０（被試験デバイス１０−１、被試験デバイス１０−２）を試験する。試験装置１００は、システム制御部１１０、試験モジュール部１２０、試験制御部１３０、および接続部１４０を備える。試験制御部１３０は、一例として試験制御部１３０−１および試験制御部１３０−２を有する。

システム制御部１１０は、一例として、プログラムに含まれる命令に応じて動作するマイクロプロセッサを有する。システム制御部１１０は、被試験デバイス１０−１および被試験デバイス１０−２に対応する試験制御部１３０−１および試験制御部１３０−２を制御することにより、被試験デバイス１０−１および被試験デバイス１０−２の試験を制御する。

試験モジュール部１２０は、被試験デバイス１０−１および被試験デバイス１０−２を試験する。例えば、試験モジュール部１２０は、所定の論理値パターンを有する試験信号を被試験デバイス１０−１および被試験デバイス１０−２に入力する。試験モジュール部１２０は、当該試験信号に応じて被試験デバイス１０−１および被試験デバイス１０−２が出力する応答信号を、試験信号の論理値パターンに応じた期待値と比較することによって、被試験デバイス１０−１および被試験デバイス１０−２の良否を判定する。

試験モジュール部１２０は、第１試験モジュール１２２および第２試験モジュール１２４を有する。試験モジュール部１２０は、一例として、第１試験モジュール１２２−１、第１試験モジュール１２２−２、第２試験モジュール１２４−１、および第２試験モジュール１２４−２を有する。

第１試験モジュール１２２は、第１のパケット構造を有する制御パケットに応じて動作する。一例として、第１試験モジュール１２２は、第１のコマンド領域、アドレス領域、およびデータ領域を含む第１のパケット構造を有する制御パケットを試験制御部１３０−１から受信する。また、第１試験モジュール１２２は、第１のパケット構造を有する制御パケットを試験制御部１３０−１に送信する。

第１のコマンド領域には、例えば、被試験デバイス１０−１内のレジスタのデータを読み出すことを命令するリードコマンド、および、被試験デバイス１０−１内のレジスタにデータを書き込むことを命令するライトコマンドが格納される。アドレス領域には、被試験デバイス１０−１のレジスタのアドレスを特定するアドレス情報が格納される。データ領域には、当該アドレス情報によって指定される第１試験モジュール１２２のレジスタに書き込むべきデータが格納される。

第２試験モジュール１２４は、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する。拡張領域は、例えば、第２試験モジュール１２４が実行できるにもかかわらず、第１試験モジュール１２２が実行できないコマンドが格納される第２のコマンド領域である。一例として、第２試験モジュール１２４は、第１のコマンド領域、第２のコマンド領域、アドレス領域、およびデータ領域を含む第２のパケット構造を有する制御パケットを試験制御部１３０−２から受信する。また、第２試験モジュール１２４は、第２のパケット構造を有する制御パケットを試験制御部１３０−２に送信する。

試験制御部１３０は、試験モジュール部１２０を制御する制御パケットを生成する。試験制御部１３０−１および試験制御部１３０−２のそれぞれは、試験装置１００の試験対象である被試験デバイス１０のうちのいずれか１または複数の被試験デバイス１０に対応付けられてもよい。複数の試験制御部１３０のそれぞれは、システム制御部１１０から与えられる制御命令および試験プログラム等に応じて、第１試験モジュール１２２および第２試験モジュール１２４を制御する。

接続部１４０は、試験制御部１３０−１または試験制御部１３０−２から受信した制御パケットを、第１試験モジュール１２２−１、第１試験モジュール１２２−２、第２試験モジュール１２４−１、および第２試験モジュール１２４−２のいずれかに送信する。また、接続部１４０は、第１試験モジュール１２２−１、第１試験モジュール１２２−２、第２試験モジュール１２４−１、および第２試験モジュール１２４−２のいずれかから受信した制御パケットを、試験制御部１３０−１または試験制御部１３０−２に送信する。

試験制御部１３０は、第２のパケット構造の制御パケットを接続部１４０に送信する。例えば、試験制御部１３０は、第１のコマンド領域、第２のコマンド領域、アドレス領域、およびデータ領域を含む第２のパケット構造の制御パケットを接続部１４０に送信する。

接続部１４０は、第１試験モジュール１２２に対しては、試験制御部１３０から受け取った第２のパケット構造の制御パケットから拡張領域の部分を除去して送信する。具体的には、接続部１４０は、第２のパケット構造の制御パケットに含まれる第１のコマンド領域、第２のコマンド領域、アドレス領域、およびデータ領域のうちから、第２のコマンド領域を除去した制御パケットを生成する。つまり、接続部１４０は、試験制御部１３０から受けた第２のパケット構造の制御パケットを、第１のコマンド領域、アドレス領域、およびデータ領域を含む第１のパケット構造の制御パケットに変換する。接続部１４０は、当該第１のパケット構造の制御パケットを第１試験モジュール１２２に送信する。

接続部１４０は、第２試験モジュール１２４に対しては、試験制御部１３０から受け取った第２のパケット構造の制御パケットを送信する。つまり、接続部１４０は、試験制御部１３０から受け取った第２のパケット構造の制御パケットに含まれる第１のコマンド領域、第２のコマンド領域、アドレス領域、およびデータ領域に含まれる情報を除去または変更することなく、第２試験モジュール１２４に送信する。

以上のように、試験制御部１３０は、第２のパケット構造を有する制御パケットを送信することにより、第２のパケット構造を有する制御パケットを受信することができない第１試験モジュール１２２を制御することができる。つまり、試験装置１００は、異なる種類のパケット構造の制御パケットに応じて動作する複数の種類の第１試験モジュール１２２および第２試験モジュール１２４により、被試験デバイス１０−１および被試験デバイス１０−２を試験することができる。

図２は、試験制御部１３０が生成する第１のパケット構造を有する制御パケットの構成例を示す。当該制御パケットは、スタートコード領域、第１コマンド領域、アドレス領域、データ領域、チェックコード領域、およびエンドコード領域を有する。

スタートコード領域には、制御パケットの開始位置を示す特定の値を有するスタートコードが格納される。例えば、試験制御部１３０は、当該特定のコードとして１６進数の０ｘ１２を格納する。この場合には、第１試験モジュール１２２は、受信したデータ内で０ｘ１２を検出すると、制御パケットを受信したことを認識する。

第１コマンド領域には、第１試験モジュール１２２を制御するコマンドと、第１試験モジュール１２２−１および第１試験モジュール１２２−２のいずれに対するパケットであるかを識別する情報とが格納される。第１試験モジュール１２２を制御するコマンドは、例えば、データ領域に格納されたデータを被試験デバイス１０内のレジスタに書き込むことを命令するライトコマンドである。

アドレス領域には、ライトコマンドによって制御する被試験デバイス１０内のレジスタのアドレスが格納される。データ領域には、ライトコマンドにより被試験デバイス１０に書き込むべきデータが格納される。

チェックコード領域には、第１コマンド領域、アドレス領域、およびデータ領域にデータ誤りが発生しているか否かの検出に用いられるＣＲＣ（Cyclic Redundancy Check）コードが格納される。エンドコード領域には、制御パケットの終了を示すエンドコードが格納される。エンドコードは、スタートコードと同一のコードであってもよい。

図３は、試験制御部１３０が生成する第１のパケット構造を有する制御パケットの構成の他の一例を示す。当該制御パケットは、図２に示した制御パケットに対して、データ領域を有しない点が異なる。当該制御パケットのパケット構造は、例えば、被試験デバイス１０からデータを読み出すリードパケットに用いられる。

図４は、試験制御部１３０が生成する第２のパケット構造を有する制御パケットの構成を示す。当該制御パケットは、図２および図３に示した制御パケットに対して、拡張領域としての第２コマンド領域を有する点で異なる。つまり、第２のパケット構造の制御パケットは、第１コマンド領域および第２コマンド領域を含む。

第１コマンド領域には、第１試験モジュール１２２および第２試験モジュール１２４が共通で使用することができる共通コマンドを含む。例えば、第２試験モジュール１２４が、第１試験モジュール１２２が使用することができるリードコマンドおよびライトコマンドを使用できる場合には、当該リードコマンドおよびライトコマンドは共通コマンドとして第１コマンド領域に格納される。

第２コマンド領域には、拡張領域において共通コマンドが指令する動作を細分化した複数の動作を指令する複数のサブコマンドを含む。第２コマンド領域は、例えば、試験モジュール識別情報領域、第１サブコマンド領域、第２サブコマンド領域を含む。第１サブコマンド領域および第２サブコマンド領域には、リードコマンドおよびライトコマンドを細分化したサブコマンドが格納される。リードコマンドを細分化したサブコマンドは、例えば、連続して複数のアドレスからデータを読み出すコマンド、および、複数のモジュールから同時にデータを読み出すコマンドである。第１サブコマンド領域および第２サブコマンド領域に含まれるコマンドは、第１試験モジュール１２２が実行できないで、かつ第２試験モジュール１２４が実行できるコマンドである。

試験モジュール識別情報領域には、当該制御パケットが、第１試験モジュール１２２宛のパケットであること、第２試験モジュール１２４宛のパケットであること、または、第１試験モジュール１２２および第２試験モジュール１２４宛のパケットであることを示す情報が格納される。例えば、試験制御部１３０は、制御パケットを第１試験モジュール１２２宛てに送信する場合には、試験モジュール識別情報領域に２ビットのデータ「０１」を格納する。試験制御部１３０は、制御パケットを第２試験モジュール１２４宛てに送信する場合には、試験モジュール識別情報領域に２ビットのデータ「１０」を格納する。試験制御部１３０は、制御パケットを第１試験モジュール１２２および第２試験モジュール１２４宛てに送信する場合には、試験モジュール識別情報領域に２ビットのデータ「１１」を格納する。

図５は、第１コマンド領域に格納されるコマンドと第２コマンド領域に格納されるサブコマンドの構成例を示す。第１試験モジュール１２２および第２試験モジュール１２４で共通に使用される第１コマンド領域には、それぞれのコマンドを特定する１６進数のコード（CODE）が格納される。試験制御部１３０は、当該コードが第１コマンド領域に格納された、第２のパケット構造を有する制御パケットを生成する。

例えば、試験制御部１３０は、第１試験モジュール１２２および第２試験モジュール１２４をアイドル状態にする場合には、第１コマンド領域に０ｘ００を格納する。試験制御部１３０は、第１試験モジュール１２２および第２試験モジュール１２４をリセットする場合には、第１コマンド領域に０ｘ０１を格納する。試験制御部１３０は、第１試験モジュール１２２および第２試験モジュール１２４からデータを読み出す場合には、第１コマンド領域に０ｘ０２を格納する。

試験制御部１３０は、第２試験モジュール１２４に接続された被試験デバイス１０−２からデータを読み出す場合には、サブコマンドに対応するサブコード(SUB_CODE)が第２コマンド領域に格納された制御パケットを送信する。例えば、試験制御部１３０は、特定の第２試験モジュール１２４からデータを読み出したい場合には、シングルリード命令に対応するサブコマンド０ｘ０１を第２コマンド領域に格納する。試験制御部１３０は、複数の第２試験モジュール１２４からデータを同時に読み出したい場合には、マルチリード命令に対応するサブコマンド０ｘ０２を第２コマンド領域に格納する。

試験制御部１３０は、第１サブコマンド領域および第２サブコマンド領域に自らの識別情報を格納した、第２のパケット構造の制御パケットを生成してもよい。第２試験モジュール１２４は、当該制御パケットを受信することにより、当該パケットを送信した試験制御部１３０を特定することができる。従って、第２試験モジュール１２４は、試験制御部１３０−１および試験制御部１３０−２のいずれかから受け取ったリードパケットに応じて、被試験デバイス１０から読み出したデータを含む制御パケットを、当該リードパケットを送信した試験制御部１３０に送信することができる。

図６は、接続部１４０の構成を示す。接続部１４０は、識別部１４２、変換部１４４、記憶部１４６、および経路切替部１４８を有する。接続部１４０は、試験制御部１３０−１および試験制御部１３０−２のそれぞれに対応する複数の経路切替部１４８を有してもよい。また、接続部１４０は、第１試験モジュール１２２−１および第１試験モジュール１２２−２のそれぞれに対応する複数の変換部１４４および記憶部１４６を有してもよい。

識別部１４２は、試験制御部１３０から受け取った第２のパケット構造の制御パケットに含まれる試験モジュール識別情報を識別する。変換部１４４は、試験制御部１３０から受け取った第２のパケット構造の制御パケットに含まれる拡張領域の部分、つまり、第２コマンド領域を除去する。記憶部１４６は、変換部１４４が除去した拡張領域を記憶する。

接続部１４０は、試験制御部１３０から受け取った制御パケットを送信する試験モジュールの種別を示す試験モジュール識別情報が第１試験モジュール１２２を示す場合に、制御パケットから拡張領域を除去して第１試験モジュール１２２に送信する。接続部１４０は、試験モジュール識別情報が第２試験モジュール１２４を示す場合には、制御パケットを第２試験モジュール１２４に送信する。具体的には、接続部１４０は、以下の手順により、試験モジュール識別情報に応じて制御パケットを第１試験モジュール１２２または第２試験モジュール１２４のいずれかに送信する。

接続部１４０が試験制御部１３０から制御パケットを受け取ると、接続部１４０は、当該制御パケットを識別部１４２および経路切替部１４８に入力する。識別部１４２は、受け取った制御パケット内の試験モジュール識別情報を抽出して、あらかじめ記憶した第１試験モジュール１２２を示す情報および第２試験モジュール１２４を示す情報と比較する。

識別部１４２は、当該比較結果に応じて経路切替部１４８を制御する。例えば、識別部１４２は、試験モジュール識別情報が第１試験モジュール１２２を示す情報と一致している場合には、経路切替部１４８に対して第１の論理値（例えば、２ビットの論理値「０１」）の信号を入力する。識別部１４２は、試験モジュール識別情報が第２試験モジュール１２４を示す情報と一致している場合には、経路切替部１４８に対して第２の論理値（例えば、２ビットの論理値「１０」）の信号を入力する。

経路切替部１４８は、切替部１５２、ＦＩＦＯバッファ１５４、ＦＩＦＯバッファ１５６、ＦＩＦＯバッファ１５８、切替部１６２、ＦＩＦＯバッファ１６４、ＦＩＦＯバッファ１６６、およびＦＩＦＯバッファ１６８を有する。切替部１５２は、試験制御部１３０から受け取った制御パケットを第１試験モジュール１２２に送信するか第２試験モジュール１２４に送信するかを切り替える。切替部１６２は、第１試験モジュール１２２から受信した制御パケットおよび第２試験モジュール１２４から受信した制御パケットのいずれを試験制御部１３０に送信するかを切り替える。

ＦＩＦＯバッファ１５４は、試験制御部１３０から受け取った制御パケットを一時的に蓄積する。ＦＩＦＯバッファ１５４は、試験制御部１３０が制御パケットを出力するタイミングに応じて当該制御パケットを蓄積する。ＦＩＦＯバッファ１５４は、切替部１５２から入力される読み出し要求タイミングに応じて、一時的に蓄積された制御パケットを読み出す。ＦＩＦＯバッファ１５４は、例えば、制御パケットの最大長よりも大きな容量を有する。

経路切替部１４８は、例えば、識別部１４２から第１の論理値または第２の論理値の入力に応じてＦＩＦＯバッファ１５４に蓄積された制御パケットの読み出しを開始する。経路切替部１４８は、第１の論理値が入力された場合に、ＦＩＦＯバッファ１５８を介して、ＦＩＦＯバッファ１５４から読み出した制御パケットを変換部１４４に入力する。経路切替部１４８は、識別部１４２から第２の論理値が入力された場合に、ＦＩＦＯバッファ１５６を介して、ＦＩＦＯバッファ１５４から読み出した制御パケットを第２試験モジュール１２４に送信する。

経路切替部１４８は、一例として、第２試験モジュール１２４−１および第２試験モジュール１２４−２に同一の制御パケットを同時に送信する。経路切替部１４８は、第２試験モジュール１２４−１および第２試験モジュール１２４−２のいずれかを選択して、制御パケットを送信してもよい。

経路切替部１４８は、第１試験モジュール１２２−１および第１試験モジュール１２２−２のそれぞれに対応する複数のＦＩＦＯバッファ１５８を有してもよい。また、経路切替部１４８は、第２試験モジュール１２４−１および第２試験モジュール１２４−２のそれぞれに対応する複数のＦＩＦＯバッファ１５６を有してもよい。

変換部１４４は、第２のパケット構造を有する制御パケットを切替部１５２から受け取ると、拡張領域としての第２コマンド領域を除去する。変換部１４４は、除去した第２コマンド領域に含まれていた情報を記憶部１４６に入力する。変換部１４４は、第２コマンド領域を除去して、第１のパケット構造に変換された制御パケットを第１試験モジュール１２２に送信する。変換部１４４は、一例として、第１試験モジュール１２２−１および第１試験モジュール１２２−２に同一の制御パケットを同時に送信する。変換部１４４は、第１試験モジュール１２２−１および第１試験モジュール１２２−２のいずれかを選択して、制御パケットを送信してもよい。

変換部１４４は、例えば、第２のパケット構造の制御パケットを第１のパケット構造の制御パケットに変換する場合に、第２のパケット構造の制御パケットに含まれるデータを一時的に蓄積するメモリを有する。変換部１４４は、当該メモリに一時的に蓄積したデータから、第２のコマンド領域を除く領域のデータを順次読み出すことにより、第１のパケット構造の制御パケットを生成してもよい。

接続部１４０は、試験モジュール識別情報が、第１試験モジュール１２２および第２試験モジュール１２４宛のパケットであることを示す場合には、制御パケットを第２試験モジュール１２４に送信するとともに、制御パケットから拡張領域の部分を除去した第１のパケット構造を有する制御パケットを第１試験モジュール１２２に送信してもよい。例えば、識別部１４２が識別した試験モジュール識別情報が第１試験モジュール１２２および第２試験モジュール１２４を示す場合、識別部１４２は切替部１５２に対して第３の論理値（例えば、２ビットの論理値「１１」）を入力する。

切替部１５２は、識別部１４２から第３の論理値の入力を受けると、ＦＩＦＯバッファ１５８を介して、ＦＩＦＯバッファ１５４から読み出した制御パケットを変換部１４４に入力する。さらに、切替部１５２は、ＦＩＦＯバッファ１５６を介して、ＦＩＦＯバッファ１５４から読み出した制御パケットを第２試験モジュール１２４に送信する。

接続部１４０は、変換部１４４において、第１試験モジュール１２２から受信した第１のパケット構造の制御パケットに、記憶部１４６に格納された第２コマンド領域を付加することにより第２のパケット構造の制御パケットを生成する。接続部１４０は、変換部１４４において生成された第２のパケット構造の制御パケットを試験制御部１３０に送信する。また、接続部１４０は、第２試験モジュール１２４から受信した第２のパケット構造の制御パケットを、変換部１４４を介することなく試験制御部１３０に送信する。

具体的には、変換部１４４は、第１試験モジュール１２２から受け取った第１のパケット構造の制御パケットを、一時的にメモリなどの記憶媒体に蓄積する。変換部１４４は、第１試験モジュール１２２への制御パケットの送信において記憶部１４６に格納した第２コマンド領域のデータを記憶部１４６から読み出す。さらに、変換部１４４は、一時的にメモリ等の記憶媒体に蓄積した第１のパケット構造の制御パケットに、記憶部１４６から読み出した第２コマンド領域のデータを付加することにより、第２のパケット構造の制御パケットを生成する。

変換部１４４は、ＦＩＦＯバッファ１６６を介して、生成した第２のパケット構造の制御パケットを切替部１６２に入力する。切替部１６２は、ＦＩＦＯバッファ１６６から制御パケットを受けると、ＦＩＦＯバッファ１６４を介して、当該制御パケットを試験制御部１３０に送信する。

第２試験モジュール１２４が出力した第２構造の制御パケットは、変換部１４４を介することなくＦＩＦＯバッファ１６８に入力される。切替部１６２は、ＦＩＦＯバッファ１６８から制御パケットを受け取ると、ＦＩＦＯバッファ１６４を介して、当該制御パケットを試験制御部１３０に送信する。

経路切替部１４８は、第１試験モジュール１２２−１および第１試験モジュール１２２−２に対応する複数のＦＩＦＯバッファ１６６を有してもよい。また、経路切替部１４８は、第２試験モジュール１２４−１および第２試験モジュール１２４−２に対応する複数のＦＩＦＯバッファ１６８を有してもよい。

切替部１６２は、例えば、ＦＩＦＯバッファ１６６およびＦＩＦＯバッファ１６８内のデータが所定の量に達したことを示す信号に応じて、ＦＩＦＯバッファ１６６およびＦＩＦＯバッファ１６８のいずれをＦＩＦＯバッファ１６４に接続するかを選択する。具体的には、切替部１６２は、ＦＩＦＯバッファ１６６およびＦＩＦＯバッファ１６８のいずれかから、バッファフルを示す信号を受け取った場合に、当該バッファフルを示す信号を出力するＦＩＦＯバッファ１６６またはＦＩＦＯバッファ１６８から入力される制御パケットをＦＩＦＯバッファ１６４に入力する。切替部１６２は、識別部１４２が出力する信号の論理値に応じて、ＦＩＦＯバッファ１６６およびＦＩＦＯバッファ１６８のいずれをＦＩＦＯバッファ１６４に接続するかを切り替えてもよい。

また、切替部１６２は、切替部１５２の接続切り替えタイミングに同期して、接続を切り替えてもよい。具体的には、切替部１５２が変換部１４４を介して第１試験モジュール１２２に制御パケットを送信すると、切替部１６２は、当該制御パケットに応答して第１試験モジュール１２２が送信する制御パケットを受信するまでの間は、変換部１４４を介して第１試験モジュール１２２から制御パケットを受けるべく切り替えてよい。

より具体的には、切替部１５２がＦＩＦＯバッファ１５４とＦＩＦＯバッファ１５８とを接続している場合には、切替部１６２は、ＦＩＦＯバッファ１６６とＦＩＦＯバッファ１６４とを接続してもよい。また、切替部１５２がＦＩＦＯバッファ１５４とＦＩＦＯバッファ１５６とを接続している場合には、切替部１６２は、ＦＩＦＯバッファ１６８とＦＩＦＯバッファ１６４とを接続してもよい。

図７は、試験制御部１３０と第１試験モジュール１２２との間で制御パケットを送受信する場合のデータフローを示す。同図において、Ｃ１は第１のコマンド領域、Ｃ２は第２のコマンド領域、Ａはアドレス領域、およびＤはデータ領域を示す。

試験制御部１３０が出力した第２のパケット構造を有する制御パケットは、経路切替部１４８を介して変換部１４４に入力される。変換部１４４は、第２のコマンド領域を除去して、除去した第２のコマンド領域のデータを記憶部１４６に格納する。変換部１４４は、第１のコマンド領域およびアドレス領域を含む第１のパケット構造の制御パケットを生成する。変換部１４４は、生成した制御パケットを第１試験モジュール１２２に送信する。

第１試験モジュール１２２は、第１コマンド領域、アドレス領域、および、被試験デバイス１０−１から読み出したデータが格納されたデータ領域を含む、第１のパケット構造を有する制御パケットを送信する。変換部１４４は、当該制御パケットを受け取ると、先に除去した第２コマンド領域を付加して、第１コマンド領域、第２コマンド領域、およびアドレス領域を含む、第２のパケット構造を有する制御パケットを生成する。変換部１４４は、当該第２のパケット構造を有する制御パケットを試験制御部１３０に送信する。

図８は、試験制御部１３０と第２試験モジュール１２４との間で制御パケットを送受信する場合のデータフローを示す。試験制御部１３０が出力した第２のパケット構造を有する制御パケットは、変換部１４４において第１のパケット構造を有する制御パケットに変換されることなく、第２試験モジュール１２４に送信される。第２試験モジュール１２４が出力した第２のパケット構造を有する制御パケットは、変換部１４４を介することなく試験制御部１３０に送信される。

図９は、接続部１４０の構成の他の一例を示す。同図における接続部１４０は、図６における経路切替部１４８に代えて、経路切替部１７２を有する。

試験制御部１３０が出力する第２のパケット構造を有する制御パケットは、識別部１４２、変換部１４４、および経路切替部１７２に入力される。経路切替部１７２は、識別部１４２が出力する信号に応じて、試験制御部１３０から受け取った第２のパケット構造の制御パケット、および、変換部１４４から受け取った第１のパケット構造の制御パケットを、第１試験モジュール１２２および第２試験モジュール１２４のいずれに送信するかを切り替える。

具体的には、識別部１４２が、試験制御部１３０から受け取った制御パケットに含まれる試験モジュール識別情報が第１試験モジュール１２２であると判断した場合には、識別部１４２は、第１の論理値の信号を経路切替部１７２に入力する。経路切替部１７２は、識別部１４２から第１の論理値の信号を受け取ると、変換部１４４から受け取った第１のパケット構造を有する制御パケットを第１試験モジュール１２２に送信する。

識別部１４２が、試験制御部１３０から受け取った制御パケットに含まれる試験モジュール識別情報が第２試験モジュール１２４であると判断した場合には、識別部１４２は、第２の論理値の信号を経路切替部１７２に入力する。経路切替部１７２は、識別部１４２から第２の論理値の信号を受け取ると、試験制御部１３０から受け取った第２のパケット構造を有する制御パケットを第２試験モジュール１２４に送信する。

識別部１４２が、試験モジュール識別情報が第１試験モジュール１２２および第２試験モジュール１２４であると判断した場合には、識別部１４２は、第３の論理値の信号を経路切替部１７２に入力する。経路切替部１７２は、識別部１４２から第３の論理値の信号を受け取ると、変換部１４４から受け取った第１のパケット構造の制御パケットを第１試験モジュール１２２に送信するとともに、試験制御部１３０から受け取った第２のパケット構造の制御パケットを第２試験モジュール１２４に送信する。

第１試験モジュール１２２が出力する第１のパケット構造の制御パケットは、変換部１４４に入力される。変換部１４４は、第１試験モジュール１２２から受け取った第１のパケット構造の制御パケットを第２のパケット構造の制御パケットに変換する。変換部１４４が生成した第２のパケット構造の制御パケットは、試験制御部１３０に送信される。第２試験モジュール１２４が出力する第２のパケット構造の制御パケットは、変換部１４４で変換されることなく試験制御部１３０に送信される。

図１０は、他の実施形態に係る試験装置１００を構成するコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。

ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。

入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。

また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。

ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。

コンピュータ１９００にインストールされるプログラムは、コンピュータ１９００を、被試験デバイス１０を試験する試験モジュール部１２０と、試験モジュール部１２０を制御する制御パケットを生成する試験制御部１３０と、試験制御部１３０から制御パケットを受けて試験モジュール部１２０に送信する接続部１４０とを備える試験装置１００として機能させる。

具体的には、当該プログラムはコンピュータ１９００の制御によって、試験モジュール部１２０を、第１のパケット構造の制御パケットに応じて動作する第１試験モジュール１２２と、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュール１２４として機能させる。また、当該プログラムはコンピュータ１９００の制御によって、試験制御部１３０に、第２のパケット構造の制御パケットを接続部１４０に送信させる。さらに、当該プログラムはコンピュータ１９００の制御によって、接続部１４０に、第１試験モジュール１２２に対しては、試験制御部１３０から受け取った第２のパケット構造の制御パケットから拡張領域の部分を除去して送信させ、第２試験モジュール１２４に対しては、試験制御部１３０から受け取った第２のパケット構造の制御パケットを送信させる。

これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である試験モジュール部１２０、試験制御部１３０、および接続部１４０を機能させる。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の試験装置１００が構築される。

一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。

また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。

このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。

また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。

また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。

以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。

以上、本発明の（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 被試験デバイス、１００ 試験装置、１１０ システム制御部、１２０ 試験モジュール部、１２２ 第１試験モジュール、１２４ 第２試験モジュール、１３０ 試験制御部、１４０ 接続部、１４２ 識別部、１４４ 変換部、１４６ 記憶部、１４８ 経路切替部、１５２ 切替部、１５４ ＦＩＦＯバッファ、１５６ ＦＩＦＯバッファ、１５８ ＦＩＦＯバッファ、１６２ 切替部、１６４ ＦＩＦＯバッファ、１６６ ＦＩＦＯバッファ、１６８ ＦＩＦＯバッファ、１７２ 経路切替部、１９００ コンピュータ、２０００ ＣＰＵ、２０１０ ＲＯＭ、２０２０ ＲＡＭ、２０３０ 通信インターフェイス、２０４０ ハードディスクドライブ、２０５０ フレキシブルディスク・ドライブ、２０６０ ＣＤ−ＲＯＭドライブ、２０７０ 入出力チップ、２０７５ グラフィック・コントローラ、２０８０ 表示装置、２０８２ ホスト・コントローラ、２０８４ 入出力コントローラ、２０９０ フレキシブルディスク、２０９５ ＣＤ−ＲＯＭ

Claims (10)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスを試験する試験モジュール部と、
   前記試験モジュール部を制御する制御パケットを生成する試験制御部と、
   前記試験制御部から前記制御パケットを受けて前記試験モジュール部に送信する接続部と
   を備え、
   前記試験モジュール部は、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、前記第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとを有し、
   前記試験制御部は、前記第２のパケット構造の制御パケットを前記接続部に送信し、
   前記接続部は、前記第１試験モジュールに対しては、前記試験制御部から受け取った前記第２のパケット構造の制御パケットから前記拡張領域の部分を除去して送信し、前記第２試験モジュールに対しては、前記試験制御部から受け取った前記第２のパケット構造の制御パケットを送信する試験装置。
2. 前記接続部は、前記拡張領域の部分を除去する変換部と、前記変換部が除去した前記拡張領域の部分を記憶する記憶部とを有する請求項１に記載の試験装置。
3. 前記接続部は、前記試験制御部から受け取った前記制御パケットに含まれ、前記制御パケットを送信する試験モジュールの種別を示す試験モジュール識別情報が前記第１試験モジュールを示す場合に、前記制御パケットから前記拡張領域の部分を除去して前記第１試験モジュールに送信し、かつ、前記除去した前記拡張領域の部分を前記記憶部に格納し、前記試験モジュール識別情報が前記第２試験モジュールを示す場合に、前記制御パケットを前記第２試験モジュールに送信する請求項２に記載の試験装置。
4. 前記接続部は、前記変換部において、前記第１試験モジュールから受信した前記第１のパケット構造の制御パケットに前記記憶部に格納された前記拡張領域の部分を付加することにより前記第２のパケット構造の制御パケットを生成し、当該第２のパケット構造の制御パケットを前記試験制御部に送信し、前記第２試験モジュールから受信した前記第２のパケット構造の制御パケットを、前記変換部を介することなく前記試験制御部に送信する請求項２または３に記載の試験装置。
5. 前記試験制御部は、前記第１試験モジュールが実行できないで、かつ前記第２試験モジュールが実行できるコマンドを前記拡張領域に含む前記制御パケットを生成する請求項１から４のいずれか一項に記載の試験装置。
6. 前記試験制御部は、前記拡張領域以外の領域に前記第１試験モジュールおよび前記第２試験モジュールが共通で使用することができる共通コマンドを含み、前記拡張領域において前記共通コマンドが指令する動作を細分化した複数の動作を指令する複数のサブコマンドを含む前記制御パケットを生成する請求項１から５のいずれか一項に記載の試験装置。
7. 前記試験制御部は、前記第１試験モジュール宛のパケットであること、前記第２試験モジュール宛のパケットであること、または、前記第１試験モジュールおよび前記第２試験モジュール宛のパケットであることを示す前記試験モジュール識別情報を含む前記第２のパケット構造の制御パケットを生成する請求項３に記載の試験装置。
8. 前記接続部は、前記試験モジュール識別情報が、前記第１試験モジュールおよび前記第２試験モジュール宛のパケットであることを示す場合には、前記制御パケットを前記第２試験モジュールに送信するとともに、前記制御パケットから前記拡張領域の部分を除去した前記第１のパケット構造を有する制御パケットを前記第１試験モジュールに送信する請求項７に記載の試験装置。
9. 第１のパケット構造の制御パケットに応じて動作する第１試験モジュール、および、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールを有する試験モジュール部によって被試験信号デバイスを試験する方法であって、
   前記試験モジュール部を制御する前記第２のパケット構造の制御パケットを生成し、
   前記第１試験モジュールに対しては、前記第２のパケット構造の制御パケットから前記拡張領域の部分を除去して送信し、前記第２試験モジュールに対しては、前記第２のパケット構造の制御パケットを送信する試験方法。
10. 被試験デバイスを試験する試験モジュール部と、前記試験モジュール部を制御する制御パケットを生成する試験制御部と、前記試験制御部から前記制御パケットを受けて前記試験モジュール部に送信する接続部とを備える試験装置を機能させるプログラムであって、
    コンピュータに、
    前記試験モジュール部を、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、前記第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとして機能させ、
    前記試験制御部に、前記第２のパケット構造の制御パケットを前記接続部に送信させ、
    前記接続部に、前記第１試験モジュールに対しては、前記試験制御部から受け取った前記第２のパケット構造の制御パケットから前記拡張領域の部分を除去して送信させ、前記第２試験モジュールに対しては、前記試験制御部から受け取った前記第２のパケット構造の制御パケットを送信させるためのプログラム。

Images