CN102185729B - 测试装置、测试方法及系统 - Google Patents

测试装置、测试方法及系统 Download PDF

Info

Publication number
CN102185729B
CN102185729B CN2010105999907A CN201010599990A CN102185729B CN 102185729 B CN102185729 B CN 102185729B CN 2010105999907 A CN2010105999907 A CN 2010105999907A CN 201010599990 A CN201010599990 A CN 201010599990A CN 102185729 B CN102185729 B CN 102185729B
Authority
CN
China
Prior art keywords
test module
packet
test
control
control packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105999907A
Other languages
English (en)
Other versions
CN102185729A (zh
Inventor
平出守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102185729A publication Critical patent/CN102185729A/zh
Application granted granted Critical
Publication of CN102185729B publication Critical patent/CN102185729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明是一种测试装置、测试方法及系统。本发明提供一种可控制多个测试模块的测试装置。该测试装置包括测试被测试设备的测试模块部、生成控制测试模块部的控制数据包的测试控制部、从测试控制部接收控制数据包并发送到测试模块部的连接部;测试模块部具有:对应第1数据包构造的控制数据包而工作的第1测试模块、对应在所述第1数据包构造的控制数据包上追加扩展区域的第2数据包构造的控制数据包而工作的第2测试模块。

Description

测试装置、测试方法及系统
技术领域
本发明涉及测试装置、测试方法及系统。
背景技术
测试被测试设备的测试装置包括多个测试模块。多个测试模块分别与被测试设备的端子连接,测试该被测试设备。各个测试模块由具有微处理器等控制电路的测试控制部进行控制。
发明内容
测试控制部通过对各个测试模块发送含控制命令的控制数据包,控制该测试模块。例如,测试控制部将包含从被测试设备的寄存器读出数据的读取命令的控制数据包、及包含在被测试设备的寄存器中写入数据的写入命令的控制数据包发送到测试模块。
但是,当测试装置包括多个不同种类的测试模块时,测试控制部有时不能使用单一种类的控制数据包控制全部测试模块。例如,在测试装置包括只能接收具有第1数据包构造的控制数据包的测试模块和只能接收具有第2数据包构造的控制数据包的测试模块时,需要对各个测试模块发送不同种类的控制数据包。其结果,产生驱动测试控制部的硬件电路或微处理器的程序规模变大的问题。另外,所谓数据包构造,是指对应在控制数据包中存储的信息种类及存储该信息的顺序来决定的控制数据包的形状。
为解决上述问题,在本发明的第1方式中提供一种测试装置,为测试被测试设备的测试装置,包括测试被测试设备的测试模块部、生成控制测试模块部的控制数据包的测试控制部、从测试控制部接收控制数据包并发送到测试模块部的连接部;测试模块部具有:对应第1数据包构造的控制数据包而工作的第1测试模块和对应在第1数据包构造的控制数据包上追加扩展区域的第2数据包构造的控制数据包而工作的第2测试模块;测试控制部将第2数据包构造的控制数据包发送到连接部;连接部,将从由测试控制部接收的第2数据包构造的控制数据包除去扩展区域的部分并对第1测试模块发送,将从测试控制部接收的第2数据包构造的控制数据包发送给第2测试模块。
连接部例如具有除去扩展区域部分的转换部、和存储转换部除去的扩展区域部分的存储部。连接部在包含在从测试控制部接收的控制数据包内、表示用于发送所述控制数据包的测试模块的类别的测试模块识別信息表示显示第1测试模块的情况下,从控制数据包除去扩展区域部分并发送给第1测试模块,并且在存储部存储除去的扩展区域部分,当测试模块识別信息显示第2测试模块的情况下,可以将控制数据包发送给第2测试模块。
另外,连接部在转换部中,通过将存储部存储的扩展区域部分附加于从第1测试模块接收的第1数据包构造的控制数据包,而生成第2数据包构造的控制数据包,并将该第2数据包构造的控制数据包发送到测试控制部,也可不借助转换部将从第2测试模块接收的第2数据包构造的控制数据包发送到测试控制部。
测试控制部生成控制数据包,该控制数据包在扩展区域包含第1测试模块不能执行、且第2测试模块可执行的命令。测试控制部包括在扩展区域以外的区域、第1测试模块及第2测试模块可公共使用的公共命令,也可生成包含多个子命令的控制数据包,该多个子命令指示在扩展区域将公共命令指示的动作细分的多个动作。另外,测试控制部也可生成包含测试模块识別信息的第2数据包构造的控制数据包,所述测试模块识別信息显示是发送给第1测试模块的数据包、是发送给第2测试模块的数据包、或者是发送给第1测试模块及第2测试模块的数据包。
在测试模块识別信息是表示发送给第1测试模块及第2测试模块的数据包时,连接部在将控制数据包发送给第2测试模块的同时,还可将具有从控制数据包除去扩展区域部分的第1数据包构造的控制数据包发送到第1测试模块。
在本发明的第2方式中,提供一种测试方法,是通过具有第1测试模块和第2测试模块的测试模块部测试被测试信号设备的方法,所述第1测试模块对应第1数据包构造的控制数据包而工作,所述第2测试模块对应在第1数据包构造的控制数据包上追加了扩展区域的第2数据包构造的控制数据包而工作;生成控制测试模块部的第2数据包构造的控制数据包,针对第1测试模块,发送从第2数据包构造的控制数据包除去扩展区域的部分,针对第2测试模块,发送第2数据包构造的控制数据包。
本发明的第3方式提供一种系统,是通过使测试装置发挥下述功能的程序进行工作的系统,所述测试装置包括测试被测试设备的测试模块部、生成控制测试模块部的控制数据包的测试控制部、从测试控制部接收控制数据包并发送到测试模块部的连接部;该系统通过程序进行下述工作:在计算机上,让测试模块部作为对应第1数据包构造的控制数据包而工作的第1测试模块和对应在第1数据包构造的控制数据包追加扩展区域的第2数据包构造的控制数据包工作的第2测试模块发挥功能;在测试控制部将第2数据包构造的控制数据包发送到连接部;在连接部,针对第1测试模块发送从自测试控制部接收的第2数据包构造的控制数据包除去扩展区域的部分的控制数据包,针对第2测试模块发送从测试控制部接收的第2数据包构造的控制数据包。
上述发明的概要并未列举本发明的全部必要特征的,所述特征群的子结合也可构成发明。
附图说明
图1表示本实施方式相关的测试装置100的结构。
图2表示测试控制部130生成的具有第1数据包构造的控制数据包的结构。
图3表示测试控制部130生成的具有第1数据包构造的控制数据包的结构的另一例。
图4表示测试控制部130生成的具有第2数据包构造的控制数据包的结构。
图5表示在第1命令区域存储的命令和在第2命令区域存储的子命令的结构。
图6表示连接部140的结构。
图7表示在测试控制部130和第1测试模块122之间,发送接收控制数据包情况的数据流程。
图8表示在测试控制部130和第2测试模块124之间包发送接收控制数据情况下的数据流。
图9表示连接部140的结构的另一例。
图10表示构成其他实施方式的测试装置100的计算机1900的硬件结构的一例。
具体实施方式
以下通过发明的实施方式说明本发明,以下的实施方式并非限定权利要求范围的发明。另外,实施方式中说明的特征的组合并非全部是发明的解決手段所必须的。
图1表示本实施方式相关的测试装置100的结构。作为一例,测试装置100测试多个被测试设备10(被测试设备10-1、被测试设备10-2)。测试装置100包括系统控制部110、测试模块部120、测试控制部130及连接部140。作为一例,测试控制部130具有测试控制部130-1及测试控制部130-2
作为一例,系统控制部110具有对应于包含在程序中的命令而工作的微处理器。系统控制部110通过控制对应于被测试设备10-1及被测试设备10-2的测试控制部130-1及测试控制部130-2,来控制被测试设备10-1及被测试设备10-2的测试。
测试模块部120测试被测试设备10-1及被测试设备10-2。例如,测试模块部120将具有规定的逻辑值图案的测试信号输入到被测试设备10-1及被测试设备10-2。测试模块部120通过将对应于该测试信号、被测试设备10-1及被测试设备10-2输出的应答信号,与对应测试信号的逻辑值图案的期待值进行比较,判定被测试设备10-1及被测试设备10-2是否良好。
测试模块部120具有第1测试模块122及第2测试模块124。作为一例,测试模块部120具有第1测试模块122-1、第1测试模块122-2、第2测试模块124-1、及第2测试模块124-2。
第1测试模块122对应于具有第1数据包构造的控制数据包工作。作为一例,第1测试模块122从测试控制部130-1接收具有包含第1命令区域、地址区域及数据区域的第1数据包构造的控制数据包。另外,第1测试模块122向测试控制部130-1发送具有第1数据包构造的控制数据包。
在第1命令区域,例如存储有命令读出被测试设备10-1内的寄存器的数据的读取命令、及命令向被测试设备10-1内的寄存器写入数据的写入命令。在地址区域上,存储有确定被测试设备10-1的寄存器的地址的地址信息。在数据区域存储有为了向该地址信息指定的第1测试模块122的寄存器内写入的数据。
第2测试模块124对应于在第1数据包构造的控制数据包追加了扩展区域的第2数据包构造的控制数据包工作。扩展区域,例如是存储尽管第2测试模块124可执行,但也是存储第1测试模块122不能执行的命令的第2命令区域。作为一例,第2测试模块124从测试控制部130-2接收具有包含第1命令区域、第2命令区域、地址区域、及数据区域的第2数据包构造的控制数据包。另外,第2测试模块124向测试控制部130-2发送具有第2数据包构造的控制数据包。
测试控制部130生成控制测试模块部120的控制数据包。测试控制部130-1及测试控制部130-2,可分别对应于作为测试装置100的测试对象即被测试设备10中的任一个1或多个被测试设备10。多个测试控制部130,分别对应于来自系统控制部110的控制命令及测试程序等控制第1测试模块122及第2测试模块124。
连接部140将从测试控制部130-1或测试控制部130-2接收的控制数据包发送到第1测试模块122-1、第1测试模块122-2、第2测试模块124-1、及第2测试模块124-2中的任一个。另外,连接部140将从第1测试模块122-1、第1测试模块122-2、第2测试模块124-1、及第2测试模块124-2的任一个接收的控制数据包发送到测试控制部130-1或测试控制部130-2。
测试控制部130将第2数据包构造的控制数据包发送到连接部140。例如,测试控制部130将包含第1命令区域、第2命令区域、地址区域及数据区域的第2数据包构造的控制数据包发送到连接部140。
连接部140将从由测试控制部130接收的第2数据包构造的控制数据包除去扩展区域的部分对第1测试模块122发送。具体而言,连接部140生成从第2数据包构造的控制数据包包含的第1命令区域、第2命令区域、地址区域及数据区域中除去第2命令区域的控制数据包。即,连接部140将从测试控制部130接收的第2数据包构造的控制数据包转换为包含第1命令区域、地址区域、及数据区域的第1数据包构造的控制数据包。连接部140将该第1数据包构造的控制数据包发送到第1测试模块122。
连接部140向第2测试模块124发送从测试控制部130接收的第2数据包构造的控制数据包。即,连接部140不除去或变更从测试控制部130接收的第2数据包构造的控制数据包包含的第1命令区域、第2命令区域、地址区域及数据区域所包含的信息,将其发送到第2测试模块124。
如上所述,测试控制部130通过发送具有第2数据包构造的控制数据包,能够控制不能接收具有第2数据包构造的控制数据包的第1测试模块122。即,测试装置100通过对应于不同种类的数据包构造的控制数据包而工作的多个种类的第1测试模块122及第2测试模块124,可测试被测试设备10-1及被测试设备10-2。
图2表示测试控制部130生成的具有第1数据包构造的控制数据包的构成例。该控制数据包具有起始码区域、第1命令区域、地址区域、数据区域、校验码区域及结束码区域。
在起始码区域存储具有表示控制数据包开始位置的确定值的起始码。例如,测试控制部130作为该确定的代码存储16进制的0x12。此时,第1测试模块122在接收的数据内一检出0x12,就识别为接收了控制数据包。
第1命令区域存储有控制第1测试模块122的命令、及识別是针对第1测试模块122-1和第1测试模块122-2中的哪一个的数据包的信息。控制第1测试模块122的命令,例如,是命令将在数据区域存储的数据写入被测试设备10内的寄存器的写入命令。
在地址区域存储有根据写入命令控制的被测试设备10内的寄存器的地址。在数据区域存储有通过写入命令在被测试设备10应写入的数据。
在校验码区域存储用于检出在第1命令区域、地址区域及数据区域是否发生数据错误的CRC(Cyclic Redundancy Check)代码。在结束码区域存储有表示控制数据包结束的结束码。结束码可与起始码相同。
图3表示测试控制部130生成的具有第1数据包构造的控制数据包的结构的另一例。该控制数据包与图2所示的控制数据包相比不同的是没有数据区域。该控制数据包的数据包构造,例如,在从被测试设备10读出数据的读取数据包中使用。
图4表示测试控制部130生成的具有第2数据包构造的控制数据包的结构。该控制数据包与图2及图3所示的控制数据包相比,不同点为具有第2命令区域作为扩展区域。即,第2数据包构造的控制数据包具有第1命令区域及第2命令区域。
在第1命令区域中,包含可由第1测试模块122及第2测试模块124公共使用的公共命令。例如,第2测试模块124在可使用第1测试模块122可使用的读取命令及写入命令时,该读取命令及写入命令作为公共命令被存储在第1命令区域。
在第2命令区域包含指示多个动作的多个子命令,该多个子命令指示在扩展区域,将公共命令指示的动作进行细分化而成多个动作。例如,第2命令区域包含测试模块识別信息区域、第1子命令区域和第2子命令区域。在第1子命令区域及第2子命令区域存储有将读取命令及写入命令细分化的子命令。例如,读取命令被细分化的子命令是连续从多个地址读出数据的命令、及从多个模块同时读出数据的命令。第1子命令区域及第2子命令区域包含的命令为第1测试模块122不能执行且第2测试模块124可执行的命令。
在测试模块识別信息区域存储表示该控制数据包是发送给第1测试模块122的数据包、发送给第2测试模块124的数据包、或发送给第1测试模块122及第2测试模块124的数据包的信息。例如,测试控制部130在向第1测试模块122发送控制数据包时,在测试模块识別信息区域存储2比特的数据「01」。测试控制部130在向第2测试模块124发送控制数据包时,在测试模块识別信息区域存储2比特的数据「10」。测试控制部130在向第1测试模块122及第2测试模块124发送控制数据包时,在测试模块识別信息区域存储2比特的数据「11」。
图5表示在第1命令区域存储的命令和在第2命令区域存储的子命令的构成例。在第1测试模块122及第2测试模块124公共使用的第1命令区域存储用于确定各个命令的16进制的代码(CODE)。测试控制部130生成该代码在第1命令区域存储的、具有第2数据包构造的控制数据包。
例如,测试控制部130在使第1测试模块122及第2测试模块124处于空闲状态时,在第1命令区域存储0x00。测试控制部130在将第1测试模块122及第2测试模块124复位时,在第1命令区域存储0x01。测试控制部130在从第1测试模块122及第2测试模块124读出数据时,在第1命令区域存储0x02。
测试控制部130在从连接在第2测试模块124的被测试设备10-2读出数据时,发送对应于子命令的子代码(SUB_CODE)在第2命令区域存储的控制数据包。例如,测试控制部130在想从确定的第2测试模块124读出数据时,在第2命令区域存储对应于单一读出命令的子命令0x01。测试控制部130在想从多个第2测试模块124同时读出数据时,在第2命令区域存储对应于多个读出命令的子命令0x02。
测试控制部130可生成在第1子命令区域及第2子命令区域存储了自己的识別信息的、第2数据包构造的控制数据包。第2测试模块124通过接收该控制数据包,可确定发送该数据包的测试控制部130。所以第2测试模块124对应于从测试控制部130-1及测试控制部130-2的任一个接收的读出数据包,可将包含从被测试设备10读出的数据的控制数据包发送到发送了该读出数据包的测试控制部130。
图6表示连接部140的结构。连接部140具有识別部142、转换部144、存储部146及通道切换部148。连接部140可与测试控制部130-1及测试控制部130-2分别对应包括多个通道切换部148。另外,连接部140可包括与第1测试模块122-1及第1测试模块122-2分别对应的多个转换部144及存储部146。
识別部142识別从测试控制部130接收的第2数据包构造的控制数据包所包含的测试模块识別信息。转换部144将从测试控制部130接收的第2数据包构造的控制数据包包含的扩展区域的部分除去,即除去第2命令区域。存储部146存储转换部144除去的扩展区域。
连接部140在表示发送由测试控制部130接收的控制数据包的测试模块的类别的测试模块识別信息表示第1测试模块122的情况下,从控制数据包除去扩展区域并发送到第1测试模块122。连接部140在测试模块识別信息显示第2测试模块124时,将控制数据包发送到第2测试模块124。具体而言,连接部140通过以下顺序,将对应于测试模块识別信息的控制数据包发送到第1测试模块122或第2测试模块124的任一个。
连接部140一从测试控制部130接收到控制数据包,连接部140将该控制数据包输入到识別部142及通道切换部148。识別部142抽出所接收到的控制数据包内的测试模块识別信息,与预存的表示第1测试模块122的信息及表示第2测试模块124的信息进行比较。
识別部142对应该比较结果控制通道切换部148。例如,识別部142在测试模块识別信息与表示第1测试模块122的信息一致时,对通道切换部148输入第1逻辑值(例如2比特的逻辑值“01”)的信号。识別部142在测试模块识別信息与表示第2测试模块124的信息一致时,对通道切换部148输入第2逻辑值(例如2比特的逻辑值“10”)的信号。
通道切换部148具有切换部152、FIFO缓存器154、FIFO缓存器156、FIFO缓存器158、切换部162、FIFO缓存器164、FIFO缓存器166及FIFO缓存器168。切换部152对从测试控制部130接收的控制数据包发送到第1测试模块122还是发送到第2测试模块124进行切换。切换部162对从第1测试模块122接收的控制数据包及从第2测试模块124接收的控制数据包的某一个发送到测试控制部130进行切换。
FIFO缓存器154暂时累积从测试控制部130接收的控制数据包。FIFO缓存器154对应测试控制部130输出控制数据包的定时累积相应的控制数据包。FIFO缓存器154对应从切换部152输入的读出要求定时,读出暂时被累积的控制数据包。FIFO缓存器154例如具有大于控制数据包的最大度的容量。
例如,通道切换部148对应于来自识別部142的第1逻辑值或第2逻辑值的输入,开始读出在FIFO缓存器154中累积的控制数据包。通道切换部148在输入了第1逻辑值的情况下,借助于FIFO缓存器158,将从FIFO缓存器154读出的控制数据包输入到转换部144。通在从识別部142输入了第2逻辑值的情况下,道切换部148借助于FIFO缓存器156,将从FIFO缓存器154读出的控制数据包发送到第2测试模块124。
作为一例,通道切换部148在第2测试模块124-1及第2测试模块124-2同时发送相同的控制数据包。通道切换部148也可选择第2测试模块124-1及第2测试模块124-2的任一个发送控制数据包。
通道切换部148可以具有与第1测试模块122-1及第1测试模块122-2分别对应的多个FIFO缓存器158。另外,通道切换部148也可以具有与第2测试模块124-1及第2测试模块124-2分别对应的多个FIFO缓存器156。
转换部144一从切换部152接收到具有第2数据包构造的控制数据包,即除去作为扩展区域的第2命令区域。转换部144将除去的第2命令区域中包含的信息输入到存储部146。转换部144除去第2命令区域,将转换为第1数据包构造的控制数据包发送到第1测试模块122。作为一例,转换部144在第1测试模块122-1及第1测试模块122-2同时发送相同的控制数据包。转换部144也可选择第1测试模块122-1及第1测试模块122-2的任一个发送控制数据包。
转换部144,例如具有在将第2数据包构造的控制数据包转换为第1数据包构造的控制数据包时,暂时累积第2数据包构造的控制数据包所包含的数据的存储器。转换部144可通过从在该存储器暂时累积的数据依次读出除去第2命令区域的区域内的数据,生成第1数据包构造的控制数据包。
连接部140在测试模块识別信息表示为发送到第1测试模块122及第2测试模块124的数据包的情况下,可在将控制数据包发送到第2测试模块124的同时,将具有从控制数据包除去了扩展区域部分的第1数据包构造的控制数据包发送到第1测试模块122。例如,识別部142所识別的测试模块识別信息表示第1测试模块122及第2测试模块124时,识別部142对切换部152输入第3逻辑值(例如2比特的逻辑值“11”)。
切换部152一从识別部142接收到第3逻辑值的输入,借助于FIFO缓存器158,将从FIFO缓存器154读出的控制数据包输入到转换部144。并且,切换部152借助于FIFO缓存器156,将从FIFO缓存器154读出的控制数据包发送到第2测试模块124。
在转换部144中,连接部140通过在从第1测试模块122接收的第1数据包构造的控制数据包附加存储部146存储的第2命令区域,生成第2数据包构造的控制数据包。连接部140将在转换部144生成的第2数据包构造的控制数据包发送到测试控制部130。另外,连接部140将从第2测试模块124接收的第2数据包构造的控制数据包不经转换部144发送到测试控制部130。
具体而言,转换部144,在暂时存储器等的存储介质累积从第1测试模块122接收的第1数据包构造的控制数据包。转换部144在向第1测试模块122发送控制数据包时,从存储部146中读出在存储部146中存储的第2命令区域的数据。转换部144还通过在暂时存储器等存储介质中累积的第1数据包构造的控制数据包上附加从存储部146中读出的第2命令区域的数据,生成第2数据包构造的控制数据包。
转换部144借助于FIFO缓存器166,将生成的第2数据包构造的控制数据包输入到切换部162。切换部162从FIFO缓存器166一接收到控制数据包,借助于FIFO缓存器164将该控制数据包发送到测试控制部130。
第2测试模块124输出的第2构造的控制数据包,不经过转换部144而被输入到FIFO缓存器168。切换部162从FIFO缓存器168一接收到控制数据包,就通过FIFO缓存器164将该控制数据包发送到测试控制部130。
通道切换部148可以具有对应第1测试模块122-1及第1测试模块122-2的多个FIFO缓存器166。另外,通道切换部148可以具有对应第2测试模块124-1及第2测试模块124-2的多个FIFO缓存器168。
切换部162,例如,对应表示FIFO缓存器166及FIFO缓存器168内的数据达到规定的量的信号,选择将FIFO缓存器166及FIFO缓存器168的某一个连接到FIFO缓存器164。具体而言,切换部162,在从FIFO缓存器166及FIFO缓存器168的任一个接收了表示缓存器溢出的信号时,将从表示输出该缓存器溢出的信号的FIFO缓存器166或FIFO缓存器168输入的控制数据包输入到FIFO缓存器164。切换部162对应识別部142输出的信号的逻辑值,将切换FIFO缓存器166及FIFO缓存器168的某一个连接到FIFO缓存器164。
另外,切换部162可与切换部152的连接切换定时同步,切换连接。具体而言,如果切换部152借助于转换部144向第1测试模块122发送控制数据包,切换部162就在响应该控制数据包并接收第1测试模块122发送的控制数据为止的时间内,为了通过转换部144从第1测试模块122接收控制数据包可以进行切换。
更具体地,切换部152连接FIFO缓存器154和FIFO缓存器158时,切换部162可连接FIFO缓存器166和FIFO缓存器164。另外,切换部152在连接FIFO缓存器154和FIFO缓存器156时,切换部162可连接FIFO缓存器168和FIFO缓存器164。
图7表示在测试控制部130和第1测试模块122之间发送接收控制数据包时的数据流程。该图中,C1为第1命令区域、C2为第2命令区域、A为地址区域、D为数据区域。
具有测试控制部130输出的第2数据包构造的控制数据包,通过通道切换部148输入到转换部144。转换部144除去第2命令区域,并将除去的第2命令区域的数据存储在存储部146。转换部144生成包含第1命令区域及地址区域的第1数据包构造的控制数据包。转换部144将生成的控制数据包发送到第1测试模块122。
第1测试模块122发送具有包含第1命令区域、地址区域、及存储从被测试设备10-1读出的数据的数据区域的第1数据包构造的控制数据包。转换部144一接收到该控制数据包,就先附加上除去的第2命令区域,生成具有包含第1命令区域、第2命令区域及地址区域的第2数据包构造的控制数据包。转换部144将具有该第2数据包构造的控制数据包发送到测试控制部130。
图8表示在测试控制部130和第2测试模块124之间发送接收控制数据包情况的数据流程。测试控制部130输出的具有第2数据包构造的控制数据包,在转换部144不被转换为具有第1数据包构造的控制数据包而被发送到第2测试模块124。第2测试模块124输出的具有第2数据包构造的控制数据包,不用经过转换部144而发送到测试控制部130。
图9表示连接部140的结构的另一例。该图中的连接部140具有通道切换部172而取代图6中的通道切换部148。
测试控制部130输出的具有第2数据包构造的控制数据包,被输入到识別部142、转换部144及通道切换部172。通道切换部172对应于识別部142输出的信号,将从测试控制部130接收的第2数据包构造的控制数据包及从转换部144接收的第1数据包构造的控制数据包切换发送到第1测试模块122及第2测试模块124的某一个。
具体而言,识別部142在判断从测试控制部130接收的控制数据包包含的测试模块识別信息为第1测试模块122的情况下,识別部142将第1逻辑值的信号输入到通道切换部172。通道切换部172,一从识別部142接收到第1逻辑值的信号,就将从转换部144接收的具有第1数据包构造的控制数据包发送到第1测试模块122。
识別部142在判断从测试控制部130接收的控制数据包包含的测试模块识別信息为第2测试模块124的情况下,识別部142将第2逻辑值的信号输入到通道切换部172。通道切换部172一从识別部142接收到第2逻辑值的信号,即将从测试控制部130接收的具有第2数据包构造的控制数据包发送到第2测试模块124。
识別部142在判断测试模块识別信息为第1测试模块122及第2测试模块124时,识別部142将第3逻辑值的信号输入到通道切换部172。通道切换部172一从识別部142接收到第3逻辑值的信号,就将从转换部144接收的第1数据包构造的控制数据包发送到第1测试模块122,同时将从测试控制部130接收的第2数据包构造的控制数据包发送到第2测试模块124。
将第1测试模块122输出的第1数据包构造的控制数据包输入到转换部144。转换部144将从第1测试模块122接收的第1数据包构造的控制数据包转换为第2数据包构造的控制数据包。转换部144生成的第2数据包构造的控制数据包被发送到测试控制部130。第2测试模块124输出的第2数据包构造的控制数据包,在转换部144不经过转换而发送到被测试控制部130。
图10表示其他实施方式相关的构成测试装置100的计算机1900的硬件结构的一例。本实施方式相关的计算机1900包括:具有通过主控制器2082相互连接的CPU2000、RAM2020、图形控制器2075及显示装置2080的CPU周边部;具有通过输入输出控制器2084连接在主控制器2082上的通信接口2030、硬盘驱动器2040及CD-ROM驱动器2060的输入输出部;具有连接在输入输出控制器2084上的ROM2010、软盘驱动器2050及输入输出芯片2070的传统输入输出部。
主控制器2082与RAM2020连接以高传输率访问RAM2020的CPU2000及图形控制器2075。CPU2000根据ROM2010及RAM2020存储的程序而工作,进行各部的控制。图形控制器2075取得CPU2000等在RAM2020内设置的画面缓存器上生成的图像数据,显示在显示装置2080上。也可取而代之,图形控制器2075在内部包括存储CPU2000等生成的图像数据的画面缓存器。
输入输出控制器2084连接主控制器2082和较高速的输入输出装置即通信接口2030、硬盘驱动器2040、CD-ROM驱动器2060。通信接口2030借助于网络与其他装置通信。硬盘驱动器2040存储计算机1900内的CPU2000使用的程序及数据。CD-ROM驱动器2060从CD-ROM2095读取程序或数据,借助于RAM2020提供给硬盘驱动器2040。
另外,在输入输出控制器2084中连接ROM2010、软盘驱动器2050及输入输出芯片2070的较低速的输入输出装置。ROM2010存储在计算机1900起动时执行的源程序和/或依赖于计算机1900的硬件的程序等。软盘驱动器2050从软盘2090读取程序或数据,借助于RAM2020提供给硬盘驱动器2040。输入输出芯片2070在将软盘驱动器2050连接到输入输出控制器2084的同时,借助于例如并联端口、串联端口、键盘端口、鼠标端口等各种输入输出装置与输入输出控制器2084连接。
借助于RAM2020向硬盘驱动器2040提供的程序,被存储在软盘2090、CD-ROM2095、或IC卡等记录介质中由利用者提供。程序从记录介质读出,借助于RAM2020安装到计算机1900内的硬盘驱动器2040,在CPU2000执行。
在计算机1900中安装的程序使计算机1900作为测试装置100发挥功能,该测试装置100包括:测试被测试设备10的测试模块部120、生成控制测试模块部120的控制数据包的测试控制部130、从测试控制部130接收控制数据包并发送到测试模块部120的连接部140。
具体而言,该程序通过计算机1900的控制,使测试模块部120作为对应第1数据包构造的控制数据包工作的第1测试模块122、及对应在第1数据包构造的控制数据包追加了扩展区域的第2数据包构造的控制数据包工作的第2测试模块124发挥作用。另外,该程序通过计算机1900的控制,在测试控制部130将第2数据包构造的控制数据包发送到连接部140。该程序还通过计算机1900的控制,在连接部140对第1测试模块122发送从由测试控制部130接收的第2数据包构造的控制数据包除去扩展区域的部分,对第2测试模块124发送从测试控制部130接收的第2数据包构造的控制数据包。
在这些程序中记述的信息处理,通过读入计算机1900,使软件和上述各种硬件资源协调工作的具体手段即测试模块部120、测试控制部130及连接部140发挥作用。并通过这些具体的手段,在本实施方式中通过实现对应计算机1900使用目的的信息的运算或加工,构筑与使用目的对应的特有的测试装置100。
作为一例,在计算机1900和外部装置等之间进行通信时,CPU2000执行在RAM2020上下载的通信程序,根据通信程序记述的处理内容,对通信接口2030指示通信处理。通信接口2030接受CPU2000的控制,读出RAM2020、硬盘驱动器2040、软盘2090或CD-ROM2095等存储装置上设置的在发送缓存器区域等存储的发送数据并向网络发送,或者将从网络接收的接收数据写入在存储装置上设置的接收缓存器区域等。这样,通信接口2030可通过DMA(随机存储器)方式与在存储装置之间传送发送接收数据,或代替上述方式,CPU2000也可通过从传送源头的存储装置或通信接口2030读出数据,向传送目标的通信接口2030或存储装置写入数据的方式而传送发送接收数据。
另外,CPU2000从硬盘驱动器2040、CD-ROM驱动器2060(CD-ROM2095)、软盘驱动器2050(软盘2090)等外部存储装置所存储的文件或数据库等中,通过DMA传送等使RAM2020读入全部或必要的部分,针对RAM2020上的数据进行各种处理。随后CPU2000将完成处理的数据通过DMA传送等写入外部存储装置。
在这样的处理中,RAM2020被看作暂时保存外部存储装置的内容的装置,所以在本实施方式中,RAM2020及外部存储装置等总称为存储器、存储部或存储装置等。本实施方式中,各种程序、数据、表格、数据库等各种信息被存储在这样的存储装置上,成为信息处理的对象。另外,CPU2000也可将RAM2020的一部分保存在高速缓存存储器上,在高速缓存存储器上进行读写。在这样的方式中,高速缓存存储器承担RAM2020的一部分功能,因此,在本实施方式中,除去以示区別表示的情况外,高速缓存存储器也包含在RAM2020、存储器和/或存储装置中。
另外,CPU2000针对从RAM2020读出的数据,进行通过程序的命令列指定的、包含本实施方式方式中记载的各种运算、信息加工、条件判断、信息检索及置换等各种处理,并返回写入到RAM2020中。例如,CPU2000在进行条件判断时,将本实施方式所示的各种变量与其他变量或定量进行比较,判断是否满足大、小、以上、以下、相等等条件,在条件成立时(或不成立时),分歧转移到不同的命令列,或调用子程序。
另外,CPU2000可检索存储装置内的文件或数据库等存储的信息。在存储装置中存储有例如与第1属性的属性值分别对应的第2属性的属性值的多个记录时,CPU2000从在存储装置存储的多个记录中检索第1属性的属性值与指定条件一致的记录,通过读出该记录中存储的第2属性的属性值,可得到与满足规定条件的第1属性对应的第2属性的属性值。
以上所示的程序或模块也可存储在外部的记录介质上。对于记录介质,除了软盘2090、CD-ROM2095以外,可使用DVD或CD等光学记录介质、MO等光磁记录介质、磁带介质、IC卡等半导体存储器等。另外,连接在专用通信网络或互联网的服务器系统上设置的硬盘或RAM等存储装置也可作为记录介质使用,借助网络将程序提供给计算机1900。
以上,使用实施方式就本发明的一个侧面进行了说明,但本发明的技术的范围并不限定于上述实施方式记载的范围。对上述实施方式可施加多种变更或改良。从权利要求可以明确知道进行这种变更或改良的形态也包含在本发明的技术范围内。
应该注意的是,权利要求范围、说明书及附图中所示的装置、系统、程序及方法中的动作、步骤及阶段等各种处理的执行顺序,未特别注明“最先”、“先于”等,只要后面的处理不使用前面的处理的输出,即可以以任意顺序来实现。关于权利要求范围、说明书及附图中的动作流程,为了方便即使使用了“首先”、“其次”等进行了说明,也并非意味着必须按该顺序实施。
符号说明
10 被测试设备、100 测试装置、110 系统控制部、120 测试模块部、122第1测试模块、124 第2测试模块、130 测试控制部、140 连接部、142 识別部、144 转换部、146 存储部、148 通道切换部、152 切换部、154 FIFO缓存器、156 FIFO缓存器、158 FIFO缓存器、162 切换部、164 FIFO缓存器、166FIFO缓存器、168 FIFO缓存器、172 通道切换部、1900 计算机、2000 CPU、2010 ROM、2020 RAM、2030 通信接口、2040 硬盘驱动器、2050 软盘驱动器、2060 CD-ROM驱动器、2070 输入输出芯片、2075 图形控制器、2080 显示装置、2082 主控制器、2084 输入输出控制器、2090 软盘、2095 CD-ROM。

Claims (9)

1.一种测试装置,是测试被测试设备的测试装置,其特征在于,包括:
测试所述被测试设备的测试模块部;
生成控制所述测试模块部的控制数据包的测试控制部;
从所述测试控制部接收所述控制数据包并发送到所述测试模块部的连接部;
所述测试模块部具有:对应第1数据包构造的控制数据包而工作的第1测试模块、对应在所述第1数据包构造的控制数据包上追加扩展区域的第2数据包构造的控制数据包而工作的第2测试模块;
所述测试控制部将所述第2数据包构造的控制数据包发送到所述连接部;
所述连接部,将从由所述测试控制部接收的所述第2数据包构造的控制数据包除去所述扩展区域的部分后发送给所述第1测试模块;将从所述测试控制部接收的所述第2数据包构造的控制数据包发送给所述第2测试模块。
2.根据权利要求1记载的测试装置,其特征在于,
所述连接部具有:除去所述扩展区域的部分的转换部、以及存储所述转换部除去的所述扩展区域的部分的存储部。
3.根据权利要求2记载的测试装置,其中,所述连接部,在包含在从所述测试控制部接收的所述控制数据包内、表示发送所述控制数据包的测试模块的类别的测试模块识別信息表示所述第1测试模块的情况下,从所述控制数据包除去所述扩展区域的部分并发送到所述第1测试模块,并且,将所述除去的所述扩展区域的部分存储到所述存储部;在所述测试模块识別信息表示所述第2测试模块的情况下,将所述控制数据包发送给所述第2测试模块。
4.根据权利要求2或3记载的测试装置,其特征在于,在所述转换部中,所述连接部通过对从所述第1测试模块接收的所述第1数据包构造的控制数据包附加在所述存储部存储的所述扩展区域的部分,而生成所述第2数据包构造的控制数据包,将该第2数据包构造的控制数据包发送到所述测试控制部,不借助所述转换部而将从所述第2测试模块接收的所述第2数据包构造的控制数据包发送到所述测试控制部。
5.根据权利要求1至3中的任意一项记载的测试装置,其特征在于,所述测试控制部生成所述控制数据包,该控制数据包在所述扩展区域包含所述第1测试模块不能执行,且所述第2测试模块可执行的命令。
6.根据权利要求5记载的测试装置,其特征在于,所述测试控制部包括在所述扩展区域以外的区域,所述第1测试模块及所述第2测试模块能够共同使用的公共命令,生成包含多个子命令的所述控制数据包,该多个子命令指示在所述扩展区域将所述公共命令指示的动作细分的多个动作。
7.根据权利要求3记载的测试装置,其特征在于,所述测试控制部生成包含所述测试模块识別信息的所述第2数据包构造的控制数据包,所述测试模块识別信息表示是发送给所述第1测试模块的数据包、是发送给所述第2测试模块的数据包、或者是发送给所述第1测试模块及所述第2测试模块的数据包。
8.根据权利要求7记载的测试装置,其特征在于,所述连接部在所述测试模块识別信息是表示发送给所述第1测试模块及所述第2测试模块的数据包时,将所述控制数据包发送给所述第2测试模块的同时,将具有从所述控制数据包除去所述扩展区域的部分的所述第1数据包构造的控制数据包发送到所述第1测试模块。
9.一种测试方法,是通过具有第1测试模块和第2测试模块的测试模块部测试被测试信号设备的方法,所述第1测试模块对应第1数据包构造的控制数据包而工作,所述第2测试模块对应在第1数据包构造的控制数据包上追加了扩展区域的第2数据包构造的控制数据包而工作;
生成控制所述测试模块部的所述第2数据包构造的控制数据包;
对所述第1测试模块,发送从所述第2数据包构造的控制数据包除去所述扩展区域的部分的控制数据包,对所述第2测试模块发送所述第2数据包构造的控制数据包。
CN2010105999907A 2009-12-24 2010-12-22 测试装置、测试方法及系统 Active CN102185729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/647,294 2009-12-24
US12/647,294 US8094566B2 (en) 2009-12-24 2009-12-24 Test apparatus and test method

Publications (2)

Publication Number Publication Date
CN102185729A CN102185729A (zh) 2011-09-14
CN102185729B true CN102185729B (zh) 2013-12-04

Family

ID=44021716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105999907A Active CN102185729B (zh) 2009-12-24 2010-12-22 测试装置、测试方法及系统

Country Status (4)

Country Link
US (1) US8094566B2 (zh)
JP (1) JP4669088B1 (zh)
CN (1) CN102185729B (zh)
TW (1) TWI396856B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8706439B2 (en) * 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
JP2013113663A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置
JP5833501B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト 試験システム
JP2013250250A (ja) 2012-06-04 2013-12-12 Advantest Corp テスターハードウェアおよびそれを用いた試験システム
CN102866348A (zh) * 2012-09-23 2013-01-09 成都市中州半导体科技有限公司 集成电路测试数据查询系统及查询方法
CN103795583A (zh) * 2012-10-30 2014-05-14 英业达科技有限公司 测试装置
CN103869234B (zh) * 2012-12-12 2016-09-28 复格企业股份有限公司 芯片测试结构、装置及方法
US9104813B2 (en) * 2012-12-15 2015-08-11 International Business Machines Corporation Software installation method, apparatus and program product
JP2014235127A (ja) 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
CN105264824A (zh) * 2013-09-05 2016-01-20 华为技术有限公司 一种使用网络设备进行业务测试的方法及网络设备
JP6295113B2 (ja) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 自己診断装置及び自己診断方法
CN104977527A (zh) * 2015-07-29 2015-10-14 江苏杰进微电子科技有限公司 集成电路ic测试装置及测试方法
CN104965169A (zh) * 2015-07-29 2015-10-07 江苏杰进微电子科技有限公司 全自动ic电信号测试装置及测试方法
CN106356092B (zh) * 2016-10-14 2024-04-09 上海旻艾半导体有限公司 一种应用于ate数字测试的存储器深度扩展装置
US10922038B2 (en) * 2018-12-31 2021-02-16 Kyocera Document Solutions Inc. Memory control method, memory control apparatus, and image forming method that uses memory control method
US10764455B2 (en) 2018-12-31 2020-09-01 Kyocera Document Solutions Inc. Memory control method, memory control apparatus, and image forming method that uses memory control method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86108454A (zh) * 1985-12-11 1987-06-17 株式会社日立制作所 分布式处理系统和方法
CN1735252A (zh) * 2004-08-12 2006-02-15 华为技术有限公司 一种通用自动化测试装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564313B (en) * 2000-06-28 2003-12-01 Cadence Design Systems Inc Method and apparatus for testing an integrated circuit, probe card for testing a device under test, apparatus for generating test vectors, computer-readable medium having instructions for testing a device under test and generating test vectors and method
US7280620B2 (en) * 2002-10-18 2007-10-09 Canon Kabushiki Kaisha Electronic device including image forming apparatus
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
US7290192B2 (en) 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
DE602005018204D1 (de) * 2004-05-22 2010-01-21 Advantest Corp Verfahren und struktur zur entwicklung eines testprogramms für integrierte halbleiterschaltungen
JP4721762B2 (ja) * 2005-04-25 2011-07-13 株式会社アドバンテスト 試験装置
US7552028B2 (en) * 2006-12-01 2009-06-23 Advantest Corporation Recording medium, test apparatus and diagnostic method
JP5054106B2 (ja) 2007-07-17 2012-10-24 株式会社アドバンテスト 試験装置および回路装置
US8362791B2 (en) * 2008-06-20 2013-01-29 Advantest Corporation Test apparatus additional module and test method
CN102077102B (zh) * 2008-07-02 2013-06-19 爱德万测试株式会社 测试装置和方法
US8045553B2 (en) * 2008-08-04 2011-10-25 Ciena Corporation Processing, forming, modifying, and comparing packet data structures
US7906981B1 (en) * 2009-09-10 2011-03-15 Advantest Corporation Test apparatus and test method
US8405415B2 (en) * 2009-09-10 2013-03-26 Advantest Corporation Test apparatus synchronous module and synchronous method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86108454A (zh) * 1985-12-11 1987-06-17 株式会社日立制作所 分布式处理系统和方法
CN1735252A (zh) * 2004-08-12 2006-02-15 华为技术有限公司 一种通用自动化测试装置及方法

Also Published As

Publication number Publication date
US8094566B2 (en) 2012-01-10
TWI396856B (zh) 2013-05-21
JP2011133473A (ja) 2011-07-07
JP4669088B1 (ja) 2011-04-13
CN102185729A (zh) 2011-09-14
TW201140094A (en) 2011-11-16
US20110158103A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102185729B (zh) 测试装置、测试方法及系统
JP4775846B2 (ja) 物理リンクの割当てを制御するコンピュータシステム及び方法
US9582174B2 (en) Display apparatus, program, and display method
CN101359309A (zh) 串行附接小型计算机系统接口硬盘状态指示装置及方法
CN108170620A (zh) 一种服务器用硬盘拓展系统及方法、硬盘信号增强方法
US7587550B2 (en) Functional test method and functional test apparatus for data storage devices
US9153345B2 (en) Error generating apparatus for solid state drive tester
CN104102758A (zh) 信号线长度检查系统及方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN117012268B (zh) 一种对ufs最大性能的测试方法、控制器、系统和介质
KR100843199B1 (ko) 고속 아이.디.이. 인터페이스 장치 및 그 방법
US12131067B2 (en) Multiple host memory controller
US20060277326A1 (en) Data transfer system and method
CN104977527A (zh) 集成电路ic测试装置及测试方法
CN102331912B (zh) 一种用于在主机上连接多个硬盘的方法和设备
US8225244B2 (en) Large scale integration device and large scale integration design method including both a normal system and diagnostic system
US6943974B2 (en) Storage device, program for controlling storage device, method for controlling storage device and recording medium
CN109753239A (zh) 半导体存储模块、半导体存储系统和访问其的方法
CN103294491A (zh) Bios刷新方法及系统
US8191023B2 (en) System and method for selecting high speed serial signals
US20210149690A1 (en) System and method to improve graphic user interface content layout based on usage information
CN101551802B (zh) 用于一管理系统的文件存取方法
US6813667B2 (en) Bus extender and formatter apparatus and methods
CN115831212A (zh) 硬盘状态批量检测方法、装置、电子设备和存储介质
CN118860506A (zh) 驱动程序的加载方法和装置、存储介质及程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant