CN104977527A - 集成电路ic测试装置及测试方法 - Google Patents

Abstract

本发明是一种集成电路IC测试装置及测试方法。本发明提供一种可控制多个集成电路IC测试的集成电路IC测试装置。该集成电路IC测试装置包括测试被测试设备的集成电路IC测试模块、生成控制集成电路IC测试模块的上位机信号的测试控制模块、从测试控制模块接收上位机信号并发送到集成电路IC测试模块的传输接口；集成电路IC测试模块具有：对应上位机系统1的上位机信号而工作的第1集成电路IC测试模块、对应在所述上位机系统1的上位机信号上追加扩展区域的上位机系统2的上位机信号而工作的第2集成电路IC测试模块。

Description

集成电路IC测试装置及测试方法

技术领域

本发明涉及集成电路IC测试领域，特别地涉及一种集成电路IC测试装置及测试方法。

背景技术

测试被测试设备的集成电路IC测试装置包括多个集成电路IC测试。多个集成电路IC测试分别与被测试设备的端子连接，测试该被测试设备。各个集成电路IC测试由具有微处理器等控制电路的测试控制模块进行控制。

测试控制模块通过对各个集成电路IC测试发送含控制命令的上位机信号，控制该集成电路IC测试。例如，测试控制模块将包含从被测试设备的寄存器读出数据的读取命令的上位机信号、及包含在被测试设备的寄存器中写入数据的写入命令的上位机信号发送到集成电路IC测试。

但是，当集成电路IC测试装置包括多个不同种类的集成电路IC测试时，测试控制模块有时不能使用单一种类的上位机信号控制全模块集成电路IC测试。例如，在集成电路IC测试装置包括只能接收具有上位机系统1的上位机信号的集成电路IC测试和只能接收具有上位机系统2的上位机信号的集成电路IC测试时，需要对各个集成电路IC测试发送不同种类的上位机信号。其结果，产生驱动测试控制模块的硬件电路或微处理器的程序规模变大的问题。另外，所谓数据包构造，是指对应在上位机信号中存储的信息种类及存储该信息的顺序来决定的上位机信号的形状。

发明内容

为解决上述问题，在本发明的目的之一是提供一种集成电路IC测试装置，为测试被测试设备的集成电路IC测试装置，包括测试被测试设备的集成电路IC测试模块、生成控制集成电路IC测试模块的上位机信号的测试控制模块、从测试控制模块接收上位机信号并发送到集成电路IC测试模块的传输接口；集成电路IC测试模块具有：对应上位机系统1的上位机信号而工作的第1集成电路IC测试模块和对应在上位机系统1的上位机信号上追加扩展区域的上位机系统2的上位机信号而工作的第2集成电路IC测试模块；测试控制模块将上位机系统2的上位机信号发送到传输接口；传输接口，将从由测试控制模块接收的上位机系统2的上位机信号除去扩展区域的模块分并对第1集成电路IC测试模块发送，将从测试控制模块接收的上位机系统2的上位机信号发送给第2集成电路IC测试模块。

传输接口例如具有除去扩展区域模块分的转换模块、和存储转换模块除去的扩展区域模块分的存储模块。传输接口在包含在从测试控制模块接收的上位机信号内、表示用于发送所述上位机信号的集成电路IC测试的类别的集成电路IC测试识別信息表示显示第1集成电路IC测试模块的情况下，从上位机信号除去扩展区域模块分并发送给第1集成电路IC测试模块，并且在存储模块存储除去的扩展区域模块分，当集成电路IC测试识別信息显示第2集成电路IC测试模块的情况下，可以将上位机信号发送给第2集成电路IC测试模块。

另外，传输接口在转换模块中，通过将存储模块存储的扩展区域模块分附加于从第1集成电路IC测试模块接收的上位机系统1的上位机信号，而生成上位机系统2的上位机信号，并将该上位机系统2的上位机信号发送到测试控制模块，也可不借助转换模块将从第2集成电路IC测试模块接收的上位机系统2的上位机信号发送到测试控制模块。

测试控制模块生成上位机信号，该上位机信号在扩展区域包含第1集成电路IC测试模块不能执行、且第2集成电路IC测试模块可执行的命令。测试控制模块包括在扩展区域以外的区域、第1集成电路IC测试模块及第2集成电路IC测试模块可公共使用的公共命令，也可生成包含多个子命令的上位机信号，该多个子命令指示在扩展区域将公共命令指示的动作细分的多个动作。另外，测试控制模块也可生成包含集成电路IC测试识別信息的上位机系统2的上位机信号，所述集成电路IC测试识別信息显示是发送给第1集成电路IC测试模块的数据包、是发送给第2集成电路IC测试模块的数据包、或者是发送给第1集成电路IC测试模块及第2集成电路IC测试模块的数据包。

在集成电路IC测试识別信息是表示发送给第1集成电路IC测试模块及第2集成电路IC测试模块的数据包时，传输接口在将上位机信号发送给第2集成电路IC测试模块的同时，还可将具有从上位机信号除去扩展区域模块分的上位机系统1的上位机信号发送到第1集成电路IC测试模块。

在本发明的目的之二是提供一种集成电路IC测试方法，是通过具有第1集成电路IC测试模块和第2集成电路IC测试模块的集成电路IC测试模块测试被测试信号设备的方法，所述第1集成电路IC测试模块对应上位机系统1的上位机信号而工作，所述第2集成电路IC测试模块对应在上位机系统1的上位机信号上追加了扩展区域的上位机系统2的上位机信号而工作；生成控制集成电路IC测试模块的上位机系统2的上位机信号，针对第1集成电路IC测试模块，发送从上位机系统2的上位机信号除去扩展区域的模块分，针对第2集成电路IC测试模块，发送上位机系统2的上位机信号。

所述集成电路IC测试装置包括测试被测试设备的集成电路IC测试模块、生成控制集成电路IC测试模块的上位机信号的测试控制模块、从测试控制模块接收上位机信号并发送到集成电路IC测试模块的传输接口；该系统通过程序进行下述工作：在计算机上，让集成电路IC测试模块作为对应上位机系统1的上位机信号而工作的第1集成电路IC测试模块和对应在上位机系统1的上位机信号追加扩展区域的上位机系统2的上位机信号工作的第2集成电路IC测试模块发挥功能；在测试控制模块将上位机系统2的上位机信号发送到传输接口；在传输接口，针对第1集成电路IC测试模块发送从自测试控制模块接收的上位机系统2的上位机信号除去扩展区域的模块分的上位机信号，针对第2集成电路IC测试模块发送从测试控制模块接收的上位机系统2的上位机信号。

上述发明的概要并未列举本发明的全模块必要特征的，所述特征群的子结合也可构成发明。

附图说明

图1表示本实施方式相关的集成电路IC测试装置100的结构。

图2表示测试控制模块130生成的具有上位机系统1的上位机信号的结构。

图3表示测试控制模块130生成的具有上位机系统1的上位机信号的结构的另一例。

图4表示测试控制模块130生成的具有上位机系统2的上位机信号的结构。

图5表示在第1命令区域存储的命令和在第2命令区域存储的子命令的结构。

图6表示传输接口140的结构。

图7表示在测试控制模块130和第1集成电路IC测试模块122之间，发送接收上位机信号情况的数据流程。

图8表示在测试控制模块130和第2集成电路IC测试模块124之间包发送接收控制数据情况下的数据流。

图9表示传输接口140的结构的另一例。

图10表示构成其他实施方式的集成电路IC测试装置100的计算机1900的硬件结构的一例。

具体实施方式

以下通过发明的实施方式说明本发明，以下的实施方式并非限定权利要求范围的发明。另外，实施方式中说明的特征的组合并非全模块是发明的解決手段所必须的。

图1表示本实施方式相关的集成电路IC测试装置100的结构。作为一例，集成电路IC测试装置100测试多个被测试设备10(被测试设备10-1、被测试设备10-2)。集成电路IC测试装置100包括系统控制模块110、集成电路IC测试模块120、测试控制模块130及传输接口140。作为一例，测试控制模块130具有测试控制模块130-1及测试控制模块130-2。

作为一例，系统控制模块110具有对应于包含在程序中的命令而工作的微处理器。系统控制模块110通过控制对应于被测试设备10-1及被测试设备10-2的测试控制模块130-1及测试控制模块130-2，来控制被测试设备10-1及被测试设备10-2的测试。

集成电路IC测试模块120测试被测试设备10-1及被测试设备10-2。例如，集成电路IC测试模块120将具有规定的逻辑值图案的测试信号输入到被测试设备10-1及被测试设备10-2。集成电路IC测试模块120通过将对应于该测试信号、被测试设备10-1及被测试设备10-2输出的应答信号，与对应测试信号的逻辑值图案的期待值进行比较，判定被测试设备10-1及被测试设备10-2是否良好。

集成电路IC测试模块120具有第1集成电路IC测试模块122及第2集成电路IC测试模块124。作为一例，集成电路IC测试模块120具有第1集成电路IC测试模块122-1、第1集成电路IC测试模块122-2、第2集成电路IC测试模块124-1、及第2集成电路IC测试模块124-2。

第1集成电路IC测试模块122对应于具有上位机系统1的上位机信号工作。作为一例，第1集成电路IC测试模块122从测试控制模块130-1接收具有包含第1命令区域、地址区域及数据区域的上位机系统1的上位机信号。另外，第1集成电路IC测试模块122向测试控制模块130-1发送具有上位机系统1的上位机信号。

在第1命令区域，例如存储有命令读出被测试设备10-1内的寄存器的数据的读取命令、及命令向被测试设备10-1内的寄存器写入数据的写入命令。在地址区域上，存储有确定被测试设备10-1的寄存器的地址的地址信息。在数据区域存储有为了向该地址信息指定的第1集成电路IC测试模块122的寄存器内写入的数据。

第2集成电路IC测试模块124对应于在上位机系统1的上位机信号追加了扩展区域的上位机系统2的上位机信号工作。扩展区域，例如是存储尽管第2集成电路IC测试模块124可执行，但也是存储第1集成电路IC测试模块122不能执行的命令的第2命令区域。作为一例，第2集成电路IC测试模块124从测试控制模块130-2接收具有包含第1命令区域、第2命令区域、地址区域、及数据区域的上位机系统2的上位机信号。另外，第2集成电路IC测试模块124向测试控制模块130-2发送具有上位机系统2的上位机信号。

测试控制模块130生成控制集成电路IC测试模块120的上位机信号。测试控制模块130-1及测试控制模块130-2，可分别对应于作为集成电路IC测试装置100的测试对象即被测试设备10中的任一个1或多个被测试设备10。多个测试控制模块130，分别对应于来自系统控制模块110的控制命令及测试程序等控制第1集成电路IC测试模块122及第2集成电路IC测试模块124。

传输接口140将从测试控制模块130-1或测试控制模块130-2接收的上位机信号发送到第1集成电路IC测试模块122-1、第1集成电路IC测试模块122-2、第2集成电路IC测试模块124-1、及第2集成电路IC测试模块124-2中的任一个。另外，传输接口140将从第1集成电路IC测试模块122-1、第1集成电路IC测试模块122-2、第2集成电路IC测试模块124-1、及第2集成电路IC测试模块124-2的任一个接收的上位机信号发送到测试控制模块130-1或测试控制模块130-2。

测试控制模块130将上位机系统2的上位机信号发送到传输接口140。例如，测试控制模块130将包含第1命令区域、第2命令区域、地址区域及数据区域的上位机系统2的上位机信号发送到传输接口140。

传输接口140将从由测试控制模块130接收的上位机系统2的上位机信号除去扩展区域的模块分对第1集成电路IC测试模块122发送。具体而言，传输接口140生成从上位机系统2的上位机信号包含的第1命令区域、第2命令区域、地址区域及数据区域中除去第2命令区域的上位机信号。即，传输接口140将从测试控制模块130接收的上位机系统2的上位机信号转换为包含第1命令区域、地址区域、及数据区域的上位机系统1的上位机信号。传输接口140将该上位机系统1的上位机信号发送到第1集成电路IC测试模块122。

传输接口140向第2集成电路IC测试模块124发送从测试控制模块130接收的上位机系统2的上位机信号。即，传输接口140不除去或变更从测试控制模块130接收的上位机系统2的上位机信号包含的第1命令区域、第2命令区域、地址区域及数据区域所包含的信息，将其发送到第2集成电路IC测试模块124。

如上所述，测试控制模块130通过发送具有上位机系统2的上位机信号，能够控制不能接收具有上位机系统2的上位机信号的第1集成电路IC测试模块122。即，集成电路IC测试装置100通过对应于不同种类的数据包构造的上位机信号而工作的多个种类的第1集成电路IC测试模块122及第2集成电路IC测试模块124，可测试被测试设备10-1及被测试设备10-2。

图2表示测试控制模块130生成的具有上位机系统1的上位机信号的构成例。该上位机信号具有起始码区域、第1命令区域、地址区域、数据区域、校验码区域及结束码区域。

在起始码区域存储具有表示上位机信号开始位置的确定值的起始码。例如，测试控制模块130作为该确定的代码存储16进制的0x12。此时，第1集成电路IC测试模块122在接收的数据内一检出0x12，就识别为接收了上位机信号。

第1命令区域存储有控制第1集成电路IC测试模块122的命令、及识別是针对第1集成电路IC测试模块122-1和第1集成电路IC测试模块122-2中的哪一个的数据包的信息。控制第1集成电路IC测试模块122的命令，例如，是命令将在数据区域存储的数据写入被测试设备10内的寄存器的写入命令。

在地址区域存储有根据写入命令控制的被测试设备10内的寄存器的地址。在数据区域存储有通过写入命令在被测试设备10应写入的数据。

在校验码区域存储用于检出在第1命令区域、地址区域及数据区域是否发生数据错误的CRC(Cyclic Redundancy Check)代码。在结束码区域存储有表示上位机信号结束的结束码。结束码可与起始码相同。

图3表示测试控制模块130生成的具有上位机系统1的上位机信号的结构的另一例。该上位机信号与图2所示的上位机信号相比不同的是没有数据区域。该上位机信号的数据包构造，例如，在从被测试设备10读出数据的读取数据包中使用。

图4表示测试控制模块130生成的具有上位机系统2的上位机信号的结构。该上位机信号与图2及图3所示的上位机信号相比，不同点为具有第2命令区域作为扩展区域。即，上位机系统2的上位机信号具有第1命令区域及第2命令区域。

在第1命令区域中，包含可由第1集成电路IC测试模块122及第2集成电路IC测试模块124公共使用的公共命令。例如，第2集成电路IC测试模块124在可使用第1集成电路IC测试模块122可使用的读取命令及写入命令时，该读取命令及写入命令作为公共命令被存储在第1命令区域。

在第2命令区域包含指示多个动作的多个子命令，该多个子命令指示在扩展区域，将公共命令指示的动作进行细分化而成多个动作。例如，第2命令区域包含集成电路IC测试识別信息区域、第1子命令区域和第2子命令区域。在第1子命令区域及第2子命令区域存储有将读取命令及写入命令细分化的子命令。例如，读取命令被细分化的子命令是连续从多个地址读出数据的命令、及从多个模块同时读出数据的命令。第1子命令区域及第2子命令区域包含的命令为第1集成电路IC测试模块122不能执行且第2集成电路IC测试模块124可执行的命令。

在集成电路IC测试识別信息区域存储表示该上位机信号是发送给第1集成电路IC测试模块122的数据包、发送给第2集成电路IC测试模块124的数据包、或发送给第1集成电路IC测试模块122及第2集成电路IC测试模块124的数据包的信息。例如，测试控制模块130在向第1集成电路IC测试模块122发送上位机信号时，在集成电路IC测试识別信息区域存储2比特的数据「01」。测试控制模块130在向第2集成电路IC测试模块124发送上位机信号时，在集成电路IC测试识別信息区域存储2比特的数据「10」。测试控制模块130在向第1集成电路IC测试模块122及第2集成电路IC测试模块124发送上位机信号时，在集成电路IC测试识別信息区域存储2比特的数据「11」。

图5表示在第1命令区域存储的命令和在第2命令区域存储的子命令的构成例。在第1集成电路IC测试模块122及第2集成电路IC测试模块124公共使用的第1命令区域存储用于确定各个命令的16进制的代码(CODE)。测试控制模块130生成该代码在第1命令区域存储的、具有上位机系统2的上位机信号。

例如，测试控制模块130在使第1集成电路IC测试模块122及第2集成电路IC测试模块124处于空闲状态时，在第1命令区域存储0x00。测试控制模块130在将第1集成电路IC测试模块122及第2集成电路IC测试模块124复位时，在第1命令区域存储0x01。测试控制模块130在从第1集成电路IC测试模块122及第2集成电路IC测试模块124读出数据时，在第1命令区域存储0x02。

测试控制模块130在从连接在第2集成电路IC测试模块124的被测试设备10-2读出数据时，发送对应于子命令的子代码(SUB_CODE)在第2命令区域存储的上位机信号。例如，测试控制模块130在想从确定的第2集成电路IC测试模块124读出数据时，在第2命令区域存储对应于单一读出命令的子命令0x01。测试控制模块130在想从多个第2集成电路IC测试模块124同时读出数据时，在第2命令区域存储对应于多个读出命令的子命令0x02。

测试控制模块130可生成在第1子命令区域及第2子命令区域存储了自己的识別信息的、上位机系统2的上位机信号。第2集成电路IC测试模块124通过接收该上位机信号，可确定发送该数据包的测试控制模块130。所以第2集成电路IC测试模块124对应于从测试控制模块130-1及测试控制模块130-2的任一个接收的读出数据包，可将包含从被测试设备10读出的数据的上位机信号发送到发送了该读出数据包的测试控制模块130。

图6表示传输接口140的结构。传输接口140具有识別模块142、转换模块144、存储模块146及通道切换模块148。传输接口140可与测试控制模块130-1及测试控制模块130-2分别对应包括多个通道切换模块148。另外，传输接口140可包括与第1集成电路IC测试模块122-1及第1集成电路IC测试模块122-2分别对应的多个转换模块144及存储模块146。

识別模块142识別从测试控制模块130接收的上位机系统2的上位机信号所包含的集成电路IC测试识別信息。转换模块144将从测试控制模块130接收的上位机系统2的上位机信号包含的扩展区域的模块分除去，即除去第2命令区域。存储模块146存储转换模块144除去的扩展区域。

传输接口140在表示发送由测试控制模块130接收的上位机信号的集成电路IC测试的类别的集成电路IC测试识別信息表示第1集成电路IC测试模块122的情况下，从上位机信号除去扩展区域并发送到第1集成电路IC测试模块122。传输接口140在集成电路IC测试识別信息显示第2集成电路IC测试模块124时，将上位机信号发送到第2集成电路IC测试模块124。具体而言，传输接口140通过以下顺序，将对应于集成电路IC测试识別信息的上位机信号发送到第1集成电路IC测试模块122或第2集成电路IC测试模块124的任一个。

传输接口140一从测试控制模块130接收到上位机信号，传输接口140将该上位机信号输入到识別模块142及通道切换模块148。识別模块142抽出所接收到的上位机信号内的集成电路IC测试识別信息，与预存的表示第1集成电路IC测试模块122的信息及表示第2集成电路IC测试模块124的信息进行比较。

识別模块142对应该比较结果控制通道切换模块148。例如，识別模块142在集成电路IC测试识別信息与表示第1集成电路IC测试模块122的信息一致时，对通道切换模块148输入第1逻辑值(例如2比特的逻辑值“01”)的信号。识別模块142在集成电路IC测试识別信息与表示第2集成电路IC测试模块124的信息一致时，对通道切换模块148输入第2逻辑值(例如2比特的逻辑值“10”)的信号。

通道切换模块148具有切换模块152、FIFO缓存器154、FIFO缓存器156、FIFO缓存器158、切换模块162、FIFO缓存器164、FIFO缓存器166及FIFO缓存器168。切换模块152对从测试控制模块130接收的上位机信号发送到第1集成电路IC测试模块122还是发送到第2集成电路IC测试模块124进行切换。切换模块162对从第1集成电路IC测试模块122接收的上位机信号及从第2集成电路IC测试模块124接收的上位机信号的某一个发送到测试控制模块130进行切换。

FIFO缓存器154暂时累积从测试控制模块130接收的上位机信号。FIFO缓存器154对应测试控制模块130输出上位机信号的定时累积相应的上位机信号。FIFO缓存器154对应从切换模块152输入的读出要求定时，读出暂时被累积的上位机信号。FIFO缓存器154例如具有大于上位机信号的最大度的容量。

例如，通道切换模块148对应于来自识別模块142的第1逻辑值或第2逻辑值的输入，开始读出在FIFO缓存器154中累积的上位机信号。通道切换模块148在输入了第1逻辑值的情况下，借助于FIFO缓存器158，将从FIFO缓存器154读出的上位机信号输入到转换模块144。通在从识別模块142输入了第2逻辑值的情况下，道切换模块148借助于FIFO缓存器156，将从FIFO缓存器154读出的上位机信号发送到第2集成电路IC测试模块124。

作为一例，通道切换模块148在第2集成电路IC测试模块124-1及第2集成电路IC测试模块124-2同时发送相同的上位机信号。通道切换模块148也可选择第2集成电路IC测试模块124-1及第2集成电路IC测试模块124-2的任一个发送上位机信号。

通道切换模块148可以具有与第1集成电路IC测试模块122-1及第1集成电路IC测试模块122-2分别对应的多个FIFO缓存器158。另外，通道切换模块148也可以具有与第2集成电路IC测试模块124-1及第2集成电路IC测试模块124-2分别对应的多个FIFO缓存器156。

转换模块144一从切换模块152接收到具有上位机系统2的上位机信号，即除去作为扩展区域的第2命令区域。转换模块144将除去的第2命令区域中包含的信息输入到存储模块146。转换模块144除去第2命令区域，将转换为上位机系统1的上位机信号发送到第1集成电路IC测试模块122。作为一例，转换模块144在第1集成电路IC测试模块122-1及第1集成电路IC测试模块122-2同时发送相同的上位机信号。转换模块144也可选择第1集成电路IC测试模块122-1及第1集成电路IC测试模块122-2的任一个发送上位机信号。

转换模块144，例如具有在将上位机系统2的上位机信号转换为上位机系统1的上位机信号时，暂时累积上位机系统2的上位机信号所包含的数据的存储器。转换模块144可通过从在该存储器暂时累积的数据依次读出除去第2命令区域的区域内的数据，生成上位机系统1的上位机信号。

传输接口140在集成电路IC测试识別信息表示为发送到第1集成电路IC测试模块122及第2集成电路IC测试模块124的数据包的情况下，可在将上位机信号发送到第2集成电路IC测试模块124的同时，将具有从上位机信号除去了扩展区域模块分的上位机系统1的上位机信号发送到第1集成电路IC测试模块122。例如，识別模块142所识別的集成电路IC测试识別信息表示第1集成电路IC测试模块122及第2集成电路IC测试模块124时，识別模块142对切换模块152输入第3逻辑值(例如2比特的逻辑值“11”)。

切换模块152一从识別模块142接收到第3逻辑值的输入，借助于FIFO缓存器158，将从FIFO缓存器154读出的上位机信号输入到转换模块144。并且，切换模块152借助于FIFO缓存器156，将从FIFO缓存器154读出的上位机信号发送到第2集成电路IC测试模块124。

在转换模块144中，传输接口140通过在从第1集成电路IC测试模块122接收的上位机系统1的上位机信号附加存储模块146存储的第2命令区域，生成上位机系统2的上位机信号。传输接口140将在转换模块144生成的上位机系统2的上位机信号发送到测试控制模块130。另外，传输接口140将从第2集成电路IC测试模块124接收的上位机系统2的上位机信号不经转换模块144发送到测试控制模块130。

具体而言，转换模块144，在暂时存储器等的存储介质累积从第1集成电路IC测试模块122接收的上位机系统1的上位机信号。转换模块144在向第1集成电路IC测试模块122发送上位机信号时，从存储模块146中读出在存储模块146中存储的第2命令区域的数据。转换模块144还通过在暂时存储器等存储介质中累积的上位机系统1的上位机信号上附加从存储模块146中读出的第2命令区域的数据，生成上位机系统2的上位机信号。

转换模块144借助于FIFO缓存器166，将生成的上位机系统2的上位机信号输入到切换模块162。切换模块162从FIFO缓存器166一接收到上位机信号，借助于FIFO缓存器164将该上位机信号发送到测试控制模块130。

第2集成电路IC测试模块124输出的第2构造的上位机信号，不经过转换模块144而被输入到FIFO缓存器168。切换模块162从FIFO缓存器168一接收到上位机信号，就通过FIFO缓存器164将该上位机信号发送到测试控制模块130。

通道切换模块148可以具有对应第1集成电路IC测试模块122-1及第1集成电路IC测试模块122-2的多个FIFO缓存器166。另外，通道切换模块148可以具有对应第2集成电路IC测试模块124-1及第2集成电路IC测试模块124-2的多个FIFO缓存器168。

切换模块162，例如，对应表示FIFO缓存器166及FIFO缓存器168内的数据达到规定的量的信号，选择将FIFO缓存器166及FIFO缓存器168的某一个连接到FIFO缓存器164。具体而言，切换模块162，在从FIFO缓存器166及FIFO缓存器168的任一个接收了表示缓存器溢出的信号时，将从表示输出该缓存器溢出的信号的FIFO缓存器166或FIFO缓存器168输入的上位机信号输入到FIFO缓存器164。切换模块162对应识別模块142输出的信号的逻辑值，将切换FIFO缓存器166及FIFO缓存器168的某一个连接到FIFO缓存器164。

另外，切换模块162可与切换模块152的连接切换定时同步，切换连接。具体而言，如果切换模块152借助于转换模块144向第1集成电路IC测试模块122发送上位机信号，切换模块162就在响应该上位机信号并接收第1集成电路IC测试模块122发送的控制数据为止的时间内，为了通过转换模块144从第1集成电路IC测试模块122接收上位机信号可以进行切换。

更具体地，切换模块152连接FIFO缓存器154和FIFO缓存器158时，切换模块162可连接FIFO缓存器166和FIFO缓存器164。另外，切换模块152在连接FIFO缓存器154和FIFO缓存器156时，切换模块162可连接FIFO缓存器168和FIFO缓存器164。

图7表示在测试控制模块130和第1集成电路IC测试模块122之间发送接收上位机信号时的数据流程。该图中，C1为第1命令区域、C2为第2命令区域、A为地址区域、D为数据区域。

具有测试控制模块130输出的上位机系统2的上位机信号，通过通道切换模块148输入到转换模块144。转换模块144除去第2命令区域，并将除去的第2命令区域的数据存储在存储模块146。转换模块144生成包含第1命令区域及地址区域的上位机系统1的上位机信号。转换模块144将生成的上位机信号发送到第1集成电路IC测试模块122。

第1集成电路IC测试模块122发送具有包含第1命令区域、地址区域、及存储从被测试设备10-1读出的数据的数据区域的上位机系统1的上位机信号。转换模块144一接收到该上位机信号，就先附加上除去的第2命令区域，生成具有包含第1命令区域、第2命令区域及地址区域的上位机系统2的上位机信号。转换模块144将具有该上位机系统2的上位机信号发送到测试控制模块130。

图8表示在测试控制模块130和第2集成电路IC测试模块124之间发送接收上位机信号情况的数据流程。测试控制模块130输出的具有上位机系统2的上位机信号，在转换模块144不被转换为具有上位机系统1的上位机信号而被发送到第2集成电路IC测试模块124。第2集成电路IC测试模块124输出的具有上位机系统2的上位机信号，不用经过转换模块144而发送到测试控制模块130。

图9表示传输接口140的结构的另一例。该图中的传输接口140具有通道切换模块172而取代图6中的通道切换模块148。

测试控制模块130输出的具有上位机系统2的上位机信号，被输入到识別模块142、转换模块144及通道切换模块172。通道切换模块172对应于识別模块142输出的信号，将从测试控制模块130接收的上位机系统2的上位机信号及从转换模块144接收的上位机系统1的上位机信号切换发送到第1集成电路IC测试模块122及第2集成电路IC测试模块124的某一个。

具体而言，识別模块142在判断从测试控制模块130接收的上位机信号包含的集成电路IC测试识別信息为第1集成电路IC测试模块122的情况下，识別模块142将第1逻辑值的信号输入到通道切换模块172。通道切换模块172，一从识別模块142接收到第1逻辑值的信号，就将从转换模块144接收的具有上位机系统1的上位机信号发送到第1集成电路IC测试模块122。

识別模块142在判断从测试控制模块130接收的上位机信号包含的集成电路IC测试识別信息为第2集成电路IC测试模块124的情况下，识別模块142将第2逻辑值的信号输入到通道切换模块172。通道切换模块172一从识別模块142接收到第2逻辑值的信号，即将从测试控制模块130接收的具有上位机系统2的上位机信号发送到第2集成电路IC测试模块124。

识別模块142在判断集成电路IC测试识別信息为第1集成电路IC测试模块122及第2集成电路IC测试模块124时，识別模块142将第3逻辑值的信号输入到通道切换模块172。通道切换模块172一从识別模块142接收到第3逻辑值的信号，就将从转换模块144接收的上位机系统1的上位机信号发送到第1集成电路IC测试模块122，同时将从测试控制模块130接收的上位机系统2的上位机信号发送到第2集成电路IC测试模块124。

将第1集成电路IC测试模块122输出的上位机系统1的上位机信号输入到转换模块144。转换模块144将从第1集成电路IC测试模块122接收的上位机系统1的上位机信号转换为上位机系统2的上位机信号。转换模块144生成的上位机系统2的上位机信号被发送到测试控制模块130。第2集成电路IC测试模块124输出的上位机系统2的上位机信号，在转换模块144不经过转换而发送到被测试控制模块130。

图10表示其他实施方式相关的构成集成电路IC测试装置100的计算机1900的硬件结构的一例。本实施方式相关的计算机1900包括：具有通过主控制器2082相互连接的CPU2000、RAM2020、图形控制器2075及显示装置2080的CPU周边模块；具有通过输入输出控制器2084连接在主控制器2082上的通信接口2030、硬盘驱动器2040及CD-ROM驱动器2060的输入输出模块；具有连接在输入输出控制器2084上的ROM2010、软盘驱动器2050及输入输出芯片2070的传统输入输出模块。

主控制器2082与RAM2020连接以高传输率访问RAM2020的CPU2000及图形控制器2075。CPU2000根据ROM2010及RAM2020存储的程序而工作，进行各模块的控制。图形控制器2075取得CPU2000等在RAM2020内设置的画面缓存器上生成的图像数据，显示在显示装置2080上。也可取而代之，图形控制器2075在内模块包括存储CPU2000等生成的图像数据的画面缓存器。

输入输出控制器2084连接主控制器2082和较高速的输入输出装置即通信接口2030、硬盘驱动器2040、CD-ROM驱动器2060。通信接口2030借助于网络与其他装置通信。硬盘驱动器2040存储计算机1900内的CPU2000使用的程序及数据。CD-ROM驱动器2060从CD-ROM2095读取程序或数据，借助于RAM2020提供给硬盘驱动器2040。

另外，在输入输出控制器2084中连接ROM2010、软盘驱动器2050及输入输出芯片2070的较低速的输入输出装置。ROM2010存储在计算机1900起动时执行的源程序和/或依赖于计算机1900的硬件的程序等。软盘驱动器2050从软盘2090读取程序或数据，借助于RAM2020提供给硬盘驱动器2040。输入输出芯片2070在将软盘驱动器2050连接到输入输出控制器2084的同时，借助于例如并联端口、串联端口、键盘端口、鼠标端口等各种输入输出装置与输入输出控制器2084连接。

借助于RAM2020向硬盘驱动器2040提供的程序，被存储在软盘2090、CD-ROM2095、或IC卡等记录介质中由利用者提供。程序从记录介质读出，借助于RAM2020安装到计算机1900内的硬盘驱动器2040，在CPU2000执行。

在计算机1900中安装的程序使计算机1900作为集成电路IC测试装置100发挥功能，该集成电路IC测试装置100包括：测试被测试设备10的集成电路IC测试模块120、生成控制集成电路IC测试模块120的上位机信号的测试控制模块130、从测试控制模块130接收上位机信号并发送到集成电路IC测试模块120的传输接口140。

具体而言，该程序通过计算机1900的控制，使集成电路IC测试模块120作为对应上位机系统1的上位机信号工作的第1集成电路IC测试模块122、及对应在上位机系统1的上位机信号追加了扩展区域的上位机系统2的上位机信号工作的第2集成电路IC测试模块124发挥作用。另外，该程序通过计算机1900的控制，在测试控制模块130将上位机系统2的上位机信号发送到传输接口140。该程序还通过计算机1900的控制，在传输接口140对第1集成电路IC测试模块122发送从由测试控制模块130接收的上位机系统2的上位机信号除去扩展区域的模块分，对第2集成电路IC测试模块124发送从测试控制模块130接收的上位机系统2的上位机信号。

在这些程序中记述的信息处理，通过读入计算机1900，使软件和上述各种硬件资源协调工作的具体手段即集成电路IC测试模块120、测试控制模块130及传输接口140发挥作用。并通过这些具体的手段，在本实施方式中通过实现对应计算机1900使用目的的信息的运算或加工，构筑与使用目的对应的特有的集成电路IC测试装置100。

作为一例，在计算机1900和外模块装置等之间进行通信时，CPU2000执行在RAM2020上下载的通信程序，根据通信程序记述的处理内容，对通信接口2030指示通信处理。通信接口2030接受CPU2000的控制，读出RAM2020、硬盘驱动器2040、软盘2090或CD-ROM2095等存储装置上设置的在发送缓存器区域等存储的发送数据并向网络发送，或者将从网络接收的接收数据写入在存储装置上设置的接收缓存器区域等。这样，通信接口2030可通过DMA(随机存储器)方式与在存储装置之间传送发送接收数据，或代替上述方式，CPU2000也可通过从传送源头的存储装置或通信接口2030读出数据，向传送目标的通信接口2030或存储装置写入数据的方式而传送发送接收数据。

另外，CPU2000从硬盘驱动器2040、CD-ROM驱动器2060(CD-ROM2095)、软盘驱动器2050(软盘2090)等外模块存储装置所存储的文件或数据库等中，通过DMA传送等使RAM2020读入全模块或必要的模块分，针对RAM2020上的数据进行各种处理。随后CPU2000将完成处理的数据通过DMA传送等写入外模块存储装置。

在这样的处理中，RAM2020被看作暂时保存外模块存储装置的内容的装置，所以在本实施方式中，RAM2020及外模块存储装置等总称为存储器、存储模块或存储装置等。本实施方式中，各种程序、数据、表格、数据库等各种信息被存储在这样的存储装置上，成为信息处理的对象。另外，CPU2000也可将RAM2020的一模块分保存在高速缓存存储器上，在高速缓存存储器上进行读写。在这样的方式中，高速缓存存储器承担RAM2020的一模块分功能，因此，在本实施方式中，除去以示区別表示的情况外，高速缓存存储器也包含在RAM2020、存储器和/或存储装置中。

另外，CPU2000针对从RAM2020读出的数据，进行通过程序的命令列指定的、包含本实施方式方式中记载的各种运算、信息加工、条件判断、信息检索及置换等各种处理，并返回写入到RAM2020中。例如，CPU2000在进行条件判断时，将本实施方式所示的各种变量与其他变量或定量进行比较，判断是否满足大、小、以上、以下、相等等条件，在条件成立时(或不成立时)，分歧转移到不同的命令列，或调用子程序。

另外，CPU2000可检索存储装置内的文件或数据库等存储的信息。在存储装置中存储有例如与第1属性的属性值分别对应的第2属性的属性值的多个记录时，CPU2000从在存储装置存储的多个记录中检索第1属性的属性值与指定条件一致的记录，通过读出该记录中存储的第2属性的属性值，可得到与满足规定条件的第1属性对应的第2属性的属性值。

以上所示的程序或模块也可存储在外模块的记录介质上。对于记录介质，除了软盘2090、CD-ROM2095以外，可使用DVD或CD等光学记录介质、MO等光磁记录介质、磁带介质、IC卡等半导体存储器等。另外，连接在专用通信网络或互联网的服务器系统上设置的硬盘或RAM等存储装置也可作为记录介质使用，借助网络将程序提供给计算机1900。

以上，使用实施方式就本发明的一个侧面进行了说明，但本发明的技术的范围并不限定于上述实施方式记载的范围。对上述实施方式可施加多种变更或改良。从权利要求可以明确知道进行这种变更或改良的形态也包含在本发明的技术范围内。

应该注意的是，权利要求范围、说明书及附图中所示的装置、系统、程序及方法中的动作、步骤及阶段等各种处理的执行顺序，未特别注明“最先”、“先于”等，只要后面的处理不使用前面的处理的输出，即可以以任意顺序来实现。关于权利要求范围、说明书及附图中的动作流程，为了方便即使使用了“首先”、“其次”等进行了说明，也并非意味着必须按该顺序实施。

符号说明：10 被测试设备、100 集成电路IC测试装置、110 系统控制模块、120 集成电路IC测试模块、122 第1集成电路IC测试模块、124 第2集成电路IC测试模块、130 测试控制模块、140 传输接口、142 识別模块、144 转换模块、146 存储模块、148 通道切换模块、152 切换模块、154 FIFO缓存器、156 FIFO缓存器、158 FIFO缓存器、162 切换模块、164 FIFO缓存器、166 FIFO缓存器、168 FIFO缓存器、172 通道切换模块、1900 计算机、2000 CPU、2010 ROM、2020 RAM、2030 通信接口、2040 硬盘驱动器、2050 软盘驱动器、2060 CD-ROM驱动器、2070 输入输出芯片、2075 图形控制器、2080 显示装置、2082 主控制器、2084 输入输出控制器、2090 软盘、2095 CD-ROM。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (8)

1.一种集成电路IC测试装置，其特征在于，包括：

测试所述被测试设备的集成电路IC测试模块；

生成控制所述集成电路IC测试模块的上位机信号的测试控制模块；

从所述测试控制模块接收所述上位机信号并发送到所述集成电路IC测试模块的传输接口；

所述集成电路IC测试模块具有：对应上位机系统1的上位机信号而工作的第1集成电路IC测试模块、对应在所述上位机系统1的上位机信号上追加扩展区域的上位机系统2的上位机信号而工作的第2集成电路IC测试模块；

所述测试控制模块将所述上位机系统2的上位机信号发送到所述传输接口；

所述传输接口，将从由所述测试控制模块接收的所述上位机系统2的上位机信号除去所述扩展区域的模块分后发送给所述第1集成电路IC测试模块；将从所述测试控制模块接收的所述上位机系统2的上位机信号发送给所述第2集成电路IC测试模块。

2.根据权利要求1记载的集成电路IC测试装置，其特征在于，

所述传输接口具有：除去所述扩展区域的模块分的转换模块、以及存储所述转换模块除去的所述扩展区域的模块分的存储模块。

3.根据权利要求2记载的集成电路IC测试装置，其中，所述传输接口，在包含在从所述测试控制模块接收的所述上位机信号内、表示发送所述上位机信号的集成电路IC测试的类别的集成电路IC测试识別信息表示所述第1集成电路IC测试模块的情况下，从所述上位机信号除去所述扩展区域的模块分并发送到所述第1集成电路IC测试模块，并且，将所述除去的所述扩展区域的模块分存储到所述存储模块；在所述集成电路IC测试识別信息表示所述第2集成电路IC测试模块的情况下，将所述上位机信号发送给所述第2集成电路IC测试模块。

4.根据权利要求2或3记载的集成电路IC测试装置，其特征在于，在所述转换模块中，所述传输接口通过对从所述第1集成电路IC测试模块接收的所述上位机系统1的上位机信号附加在所述存储模块存储的所述扩展区域的模块分，而生成所述上位机系统2的上位机信号，将该上位机系统2的上位机信号发送到所述测试控制模块，不借助所述转换模块而将从所述第2集成电路IC测试模块接收的所述上位机系统2的上位机信号发送到所述测试控制模块。

5.根据权利要求1至3中的任意一项记载的集成电路IC测试装置，其特征在于，所述测试控制模块生成所述上位机信号，该上位机信号在所述扩展区域包含所述第1集成电路IC测试模块不能执行，且所述第2集成电路IC测试模块可执行的命令；

所述测试控制模块包括在所述扩展区域以外的区域，所述第1集成电路IC测试模块及所述第2集成电路IC测试模块能够共同使用的公共命令，生成包含多个子命令的所述上位机信号，该多个子命令指示在所述扩展区域将所述公共命令指示的动作细分的多个动作。

6.根据权利要求3记载的集成电路IC测试装置，其特征在于，所述测试控制模块生成包含所述集成电路IC测试识別信息的所述上位机系统2的上位机信号，所述集成电路IC测试识別信息表示是发送给所述第1集成电路IC测试模块的数据包、是发送给所述第2集成电路IC测试模块的数据包、或者是发送给所述第1集成电路IC测试模块及所述第2集成电路IC测试模块的数据包。

7.根据权利要求6记载的集成电路IC测试装置，其特征在于，所述传输接口在所述集成电路IC测试识別信息是表示发送给所述第1集成电路IC测试模块及所述第2集成电路IC测试模块的数据包时，将所述上位机信号发送给所述第2集成电路IC测试模块的同时，将具有从所述上位机信号除去所述扩展区域的模块分的所述上位机系统1的上位机信号发送到所述第1集成电路IC测试模块。

8.一种测试方法，是通过具有第1集成电路IC测试模块和第2集成电路IC测试模块的集成电路IC测试模块测试被测试信号设备的方法，所述第1集成电路IC测试模块对应上位机系统1的上位机信号而工作，所述第2集成电路IC测试模块对应在上位机系统1的上位机信号上追加了扩展区域的上位机系统2的上位机信号而工作；

生成控制所述集成电路IC测试模块的所述上位机系统2的上位机信号；

对所述第1集成电路IC测试模块，发送从所述上位机系统2的上位机信号除去所述扩展区域的模块分的上位机信号，对所述第2集成电路IC测试模块发送所述上位机系统2的上位机信号。