TWI283861B - Disc interface, disc interface system having the same, and disc interfacing method - Google Patents
Disc interface, disc interface system having the same, and disc interfacing method Download PDFInfo
- Publication number
- TWI283861B TWI283861B TW093126131A TW93126131A TWI283861B TW I283861 B TWI283861 B TW I283861B TW 093126131 A TW093126131 A TW 093126131A TW 93126131 A TW93126131 A TW 93126131A TW I283861 B TWI283861 B TW I283861B
- Authority
- TW
- Taiwan
- Prior art keywords
- information
- output
- signal
- input
- interface
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Tests Of Electronic Circuits (AREA)
Description
12838¾^^ 九、發明說明: 本發明主張於2003年9月9日向韓國知識產權局申抹 且專利申請號爲2003-63407的優先權。該專利所揭;的入 部内容並入此申請案,以供參考。 /'、 【發明所屬之技術領域】 本發明關於一種碟片介面系統’且特別是關於一種介 面系統,其可在個人電腦與CD-ROM驅動器和/或硬碟驅1 動裔之間做為介面。 ' 【先前技術】 圖ί是常用碟片介面系統100的方塊圖,該系統包括 碟片介面120。根據圖1所示,常用的碟片介面系統1〇〇 可由電腦110、碟片介面120和備用裝置13〇組成。碟片 介面120包括物理層單元12ι和數位單元123,備用裝置 ⑽可操作硬碟和/或CD-ROM。電腦11〇與碟片介面12〇 通過串列線在1.5Gbps下以差分信號的形式交換資料。在 碟片介面120中,物理層單元121和數位單元123之間可 以超過150Mbps的速率進行資料傳輸和接收。而在數位單 兀123和備用裝置13〇之間,資料可以大約133Mbps的速 率,行傳輸和接收。物理層單元121可以是類比電路,數 位單元123可以依據連接指令和/或整合驅動電子設備介 面;^準(Integrated Drive ElectiOnics (IDE),如··高級技術 附加政置;f示準(the Advanced Technology Attachment (ΑΤΑ) I2838^75p,doc standard))執行資料的轉換和傳輸功能。 时碟片介面120所使用晶片(如:積體電路晶片)的數 位單兀123無法在實際的運行速度下進行檢測,因爲還沒 有一種數位電路檢測裝置能夠以超過15〇河13卵的速度對& 位電路進行檢測。即使存在這樣的檢測裝置,想利用也有 困難’因爲該裝置只能檢測已安裴好的數位電路並且成本 很高。但是,如果對應碟片介面12〇的晶片(如:積體電 路晶片)的數位單元123在低於實際的運行速度下被檢測 =話,可能檢測不到實際運行速度中所産生的電路運行故 障,從而導致這些未被發現的碟片介面故障滯留下來。 用於測試碟片介面120之數位單元123的測試裝置, 可支援某種硬碟介面標準(如:串列高級技術標準^,可 傳輸差分、Tx和/或RX信號形式的資料,這些信號可以 1.5Mbps的速率向電腦11〇輸入或從電腦11〇輸出。該裝 置還能過至少十隻接腳以大於150MHz的頻率,探測到^ 物理層單元121和數位單元123之間傳遞的信號。 在相關技術中,物理層單元121和數位單元123可分 別進行測試。此方法需要可以傳送信號的接腳,將物理層 單元121和數位單元123之間的傳輸信號通過接腳發送^ 晶片外部。^腳和/或探針觸點的延遲特性使得探測 150MHz或更高頻率的信號變得困難,因此要在實際的操 作速度下分別測试數位單元123是不可能的。 ' 【發明内容】 I2838^i75Pif.d〇c 本發明的實施例可提供一種碟片介面,該碟片介面可 以較低的速度(對應-般檢測裝置的運行速度)接收簡化 的檢測命令資訊。這種-般檢測裝置可自動生成即時測試 程式信號,可監控輸入/輸出資料用以僧錯測試程式信號, 並可監控包括碟片介面在内的碟片介面系統。 本發明的實施例又提供一種碟片介面方法,通過這種 可以以較低的速度(對應_般檢測裝置的實際運行 速度)來接收祕的檢測命令資訊 入/輸出資料以倾㈣職程式錢。 ㈣ 號發"一般檢_置包括測試程式信 二人二貞&貝雜出单70。測試程式信號發生器可對 生成目U 資訊編碼’回應檢測啓動信號的邏輯狀態, 資=,2號°㈣錯資訊輸出單元則可對數位傳輸 R解碼,亚輸出偵錯資訊。 碼與式信,生f可包括狀態機單元、暫存器和編 訊的^儲t °狀ί機单几可産生對應於檢測命令輸入資 暫存考开二汛,该貧訊可回應檢測啓動信號的邏輯狀態。 碼與二二错檢測命令輸入資訊’用以回應存儲資訊。編 碼和^1^可對來自暫存_檢測命令輸人資訊進行編 伯k碼,可生成測試程式信號。 擾碼單Γ =4輸出單元可包括先進先出記憶體和解碼與解 訊。解碼必先進先出圮憶體可存儲並/或輸出數位傳輸資 輸資訊t'r擾碼單元可對來自先進先出記憶體的數位傳 仃解碼和/或解擾碼,同時輸出偵錯資訊。先進先 128 娜 出記憶體可輸出關於記憶體已佔用空間的資訊 存儲。狀態機單元可檢查已占空二 頁關貝Λ,虽已占空間超出閾值時判斷其發生戸 過測试程式信號的輸崎,將储原始資訊輪出。k 訊的==可接收偵錯資訊’並把它當作檢測命令資 命;另—實施例中’一般的檢測方法是對檢測 號二::=、,該資訊可回應檢測啓動信號的邏輯信 行解i ^1成,収程式信號,以及對數位傳輸資訊進 於檢測命:二碼過;可包括:生成對應 餘能射訊,回應檢測啓動信號的邏 輯狀fe,存儲檢測命令輸人f訊,該f訊回應 出的檢測命令輸入資訊編碼和/或擾碼,生成測 本^月的另一實施例中可提供一種硬碟介面,由檢測 =二理層單元、多工器和數位單元組成。檢測單元可 經:l:°p令輸入貧訊編碼’回應檢測啓動信號的第二個邏 你值二-並生成暮樣式#號作爲數位接收資訊;可對數 位傳輸魏解碼,將其作級義果 動信號的第-邏輯狀態,檢測單= ϊϊί出物理層資訊,作爲數位接收資訊;可轉換數位 ’生成電腦輸人信號。多卫11可選擇測試程式信 ^ 口物理層資訊兩者之一’可回應檢測啓動信號的邏輯狀 12838^75ρΆά0€ 對檢測命令資气=貝^出早7°。測試程式信號發生器 態,可生成列^ —回應檢測啓動信號的第二個邏輯狀 輸資訊解碼錯資訊輸出單元可對數位傳 碼愈式域發生器可包括狀態機單元、暫存器和編 訊“儲。:態:元可生成對應於檢測命令輸入資 暫存二2應檢測ί動信號的第二個邏輯狀態。 編碼盘抵1〜貝1〒令輸入資訊,該資訊回應存儲資訊。 編碼和S早自5存器的檢測命令輸入資訊進行 k馬並可生成測試程式信號。 擾碼單元可包括先進先出記憶體和解碼與解 ㈣可按順序存儲並輸出數位傳輸 傳輪資訊解碼出記憶體的數位 訊,ί進先出記憶體可輸出有關記憶體已佔用空間的資 記憶體訊狀態機單元可檢查有關 生、、益中 1曰]勺貝0田已占二間超出閾值時判斷其發 出保態機單元可通過測試程式資訊的輸出連接線輸 部分檢測二『資訊’將其作爲 以是差分^ 使用㈣輸出㈣和電腦輸入信號可 I2838^75pif.doc 在本發明的另—實施例中可以提供—種碟片介 統’該系統可包括碟片介面和備用裝置。碟片介^ 測命令輸入資訊編碼,可生成測試程式信號;可轉換雷= 輸出資訊’以生成物理層資訊;可處理測試 卢= 理層資訊兩者之-,作爲數位接收資訊,並輸出二以 =以及可轉換數位傳輸資訊,回應數位接收資訊:: ,入資訊’以輸出電腦輸入信號,和/或對數位傳輸資‘ 果以資訊。備用裝置可輪出介面輸入資訊; 為二果”1面輸人資訊可通過執行檢測命令而獲得, 測咋令可回應介面輸出資訊。 取 碟片介面系統可進一步包括一台電腦,它可生 =儲備用裝置命令的電腦輸出信號,並可處理對應於^ 面輸入資訊的電腦輸入信號。 、 法,iff _另—實施例中可以提供—種碟片介面方 動二2·可對檢測命令輸入資訊編碼’以回應檢測啓 邏輯狀態,可生成測試程式信號,作爲數 ^貝Ί及可對作_試結果輸人的數位傳輸資訊 狀H 輪出偵錯資訊;在檢測啓動信號的第一邏輯 作;不二„試程式資訊和偵錯資訊;可轉換電腦輪出 ΐΐ拖:,Ϊ可輪出物理層資訊,作爲數位接收資訊,並 程式作立專輪資訊,以生成電腦輸入信號;可選擇測試 邏^或物理層資訊兩者之一,回應檢測啓動信號的 訊,以二屮=輪出數位接收資訊;以及可處理數位接收資 输出;丨面輸出資訊,可生成數位傳輸資訊,以回應 pif.doc 1283 _75l 數位接收資訊和/或介面輸入資訊。 在本發明的另一實施例中可以提供一種 法,可包括:可對檢測命令輸人資訊編碼,可生i 式信號;㈣換電腦輸出信號,該錢可生成物理tit 可處理測拙式㈣和/或物理層魏兩者之—θ 數位接收資訊,並輸出介面輸出資訊;可轉換數位傳資 訊,用以回應數位接收資訊和/或介面輸人資訊的,以^出 電腦輸入信號;可對触傳歸崎碼 :· 以及’可通過備用裝置輸出介面輸人資 介 時得到的。直衡心日應介面輸出資訊的命令 县憎為上述和其他目的、特徵和優點能更明顯 =’下文特+祕實關,並配合_圖式 說 明如下。 【實施方式】 明本==關進—步詳細制此發明,_可圖解說 明本㈣的實關。但是此發明可通過許多 不 應僅限於按照本文巾灿㈣施舰行 反 =施例是爲了更詳細更完整地揭示本專利=二 充刀地把本發明的使用原理傳達給技術熟練的人。在 这些附圖中,相同的標號代表相同的元件。 是根據本發明實施例所繪示之具有μ介面220 ㈣片w面祕2GG的方塊圖。參關2,碟片介面系統 11 I2838^i75pif.doc 200可包括碟片介面220和諸如硬碟驅 動器的備用裝置230。碟片介面系統200更可以包:! 電腦210。 尺j μ匕彷σ 此=片可對測試命令輪入資訊C0MM1編碼, mfl α)ΜΜ1可生成_程式信 =資=可:nr10輪出的-信餐^ Πΐ = g可選擇測試程式信號· 和/或物里層貞s麟者之—作爲數位接收資訊rxd
理數位接收資訊RXD,以輸出介面輸出資訊atapd。碑 片=22二可轉換已生成的用以回應數位接收資訊_ 和/或“輸入資訊RAWD的數位傳輸資訊txd,以輸出 輸入到電腦2㈣Tx信號,並/或對數位傳輸資訊τχΐ)解 碼,輸出偵錯資訊DEBD。
備用袭置230可回應介面輸出資訊ATApD執行測試 命令,並/或輸齡面輸人:纽,該㈣rawd可以通過 執行測試命令而得到。備用裝置23()可執行使用者和/或電 腦210的“令’進行存儲和/或讀取資訊。存儲資訊的命令 可包括WRITE MULTIPLE和WRITE DMA (直接記憶體
存取)’讀取資訊的命令可包括READ MULTIpLE和READ =MA。備用裝置230可傳輸設備m,並可初始化參數, e又備Π3可回應用以識別該裝置的device命 令,初始化參數可包括特徵設置和/或回應設置特徵的命令 SET FEATURE 〇 電腦210可生成與存取備用裝置230的命令對應的電 12 I28384175pif.doc 腦輸出信號Rx ;可處理與介面輸入資訊RAWD對應的電 腦輸入信號Tx。電腦輸出信號RX和/或電腦輸入信號Tx 可以是一般數位信號、差分信號等等。差分信號可用於速 度車父面的有可用於連接板的信號線的系統;可減少信號線 的數量;可減少由電磁介面產生錯誤信號的可能性。
在碟片介面系統200中,碟片介面220可包括檢測單 元221,它可以檢測到數位單元227是否在正常運行。檢 測單元221可以與一般檢測裝置對應的較低的運行速度接 收^測命令輸入資訊c〇MM1,一般檢測裝置可自動生成 =時測試程式信號TBD。檢測單元221也可監控輸入/輸出 資料以彳貞錯即時測試程式信號。檢測命令輸入資訊 COMM1 了至少對應下列命令中的一個:identify DEVICE ^ SET FEATURE ^ READ MULTIPLE ^ WRITE
:域並行輸入到檢測單元221。當用其他命令檢測數位單 元227日守,碟片介面220的數位單元227的運行可按以上 用簡化的檢測命令進行檢測。檢測命令輸入資訊 1 1可由〒令和/或參數的8位元資訊dd及包括一 =斗地址和/或-晶片卿地址cs在_ 5位元地址資訊 組成,如圖3所示。 明。 碟片介面220將在下面做更詳細的說 根據本發明的實施例, 221、物理層單元223 '多」 層單元223和數位單元227 7,碟片介面220可包括檢測單元 多工器225和數位單元227。物理 227可以採用常用元件,這些元件 1283 8逐Lspitdoc 可通過硬碟介面標準(例如,串列高級技術標準)介面電
腦210和備用裝置23〇。檢測單元221可以實際運行速度 檢測數位單元227。 、X 一檢測單元221可對檢測命令輸入資訊c〇MMl編碼, 該貧訊可回應檢測啓動信號TESTEN的第二個邏輯狀態 (例如’邏輯“高電平”狀態);可生成測試程式信號TBD 作爲數位接收資訊RXD。檢測單元221可對作爲檢測結果 輸入到此處的數位傳輸資訊TXD解碼,以輸出偵錯資訊 D,BD。檢測單力221 $會在檢測啓動信號的第一邏輯狀 您(例如,邏輯“低電平,,狀態)輸出測試程式信號丁肋 =/或傭資訊DEBD。檢測單Α221可接收檢測命令輸入 貧訊C0MM1,•可輸出伯錯資訊DEBD,該資訊可以大於 60MHz的___錢;可根據時健號以大於 150MHz的頻率輸出測試程式信號丁BD。 檢測單元221可包括測試程式信號發生器2211和/或 偵錯貧訊輸ih單元2217。職程式信號發生^ 221丨可對 =命令輸入資訊C_編碼,該資訊可回應檢測啓動 二的第t個邏輯狀態’可生成測試程式信號 、’’曰資輸出單元2217可對數位傳輸資訊TXD解 碼,並輸出傭資訊㈣D。關於檢測單元221,隨後參 照圖3再作說明。 乂 出物腦輸出信號Rx’該信號可輸 傳”^ D作减位接收資訊RXD ;可轉換數位 寻輸貝§fL TXD ’可生成電腦輸入信號Tx。物理層單元223 1283 86i75pif.doc 多工器225可選擇測試程式信號TBD和/或物理層資 訊PHD兩者之-,用以回應檢測啓動信㉟testen二邏 ,狀態丄可將所選的資訊作爲數位接收資訊RXD輸出。 备數位單兀227被檢測時,檢測啓動信號TESTEN可處於 ,輯高電平狀態’多工器225可輸出測試程式信號TBD: 片介面220的數位單元227可正常運行時,檢測啓動 k唬TESTEN可處於邏輯低電平狀態,多工器225可輸出 物理層資訊PHD。 ’ ^妾收並朗電腦輸出信號Rx,可生成並輪㈣腦輸入信 號Tx,Rx與Tx信號可以是差分信號。這時碟片介面22〇 可能沒有被檢測’但是運行正常。電腦輸出信號Rx可以 是差分信號,它可由電腦21〇輸出’該信號可按電腦21〇 和/或使用者發出的有關存儲和/或讀取資訊的指令傳遞資 訊。電腦輸人錢TX可以是差分信號,該信號可傳遞數 位單元227和/或備用褒置230生成的資訊,該資訊可回應 電腦輸出信號Rx,並可從物理層單元223輸出。
_數位單元227可處理數位接收資訊RXD,以輸出介面 輸出貧訊ATAPD ;可生成數位傳輸資訊TXD,回應數位 =收貧訊RXD和/或介面輸入資訊RAWD。由於資訊可符 合標準電子集成驅動器介面(例如,高級技術附加裝置標 準)在數位單元227和/或備用裝置23〇之間傳輸,因此介 出資訊ATAPD和/或介面輸入資訊RAWD可以是符 合標準電子集成驅動器介面 (例如,高級技術附加裝置標 準)的分組資料。 下 15 12838¾ pif.doc 圖3疋圖2所示實施例的檢測單元221的方塊圖。 參照圖3,測試程式信號發生器2211可包括狀態機單 :編碼和/或擾碼單元瓜4及第二多工器2215 1 怨機皁70 2212可包括暫存器2213。狀態機單元2212可生 成並域,出對應於檢測命令輸人資訊CQMM1的存儲資 =,該資訊可回應檢測啓動信號TESTEN的第二個邏輯狀 2212可触鑛資訊DEBD,該資訊是檢 1、°P 7貝讯的一部分。暫存器2213可存儲檢測命令輸入資 訊C0MM1,該資訊可回應存儲資訊。編碼和擾碼單元而 可對檢測命令輸人資訊c〇MM1編碼和/ ^器加輸出,可生成測試減錢邮。編碼貝^ 擾1操作可對某個命令和/或參數上的8位元資訊編碼,使 之k成1G位元資料,並/或可執行代碼轉換,這樣可減少 電磁干擾。編碼和/或擾碼操作可不受位數限制。 偵錯資訊輸出單元2217可包括先進先出記憶體UN 和解碼與解擾碼單元2219。先進先出記憶體2218可按順 序存儲並/或輸出數位傳輸資訊TXD。先進先 、 勘可通舰_單元迎的㈣錢clr^清零= 信號可檢查出可能發生的非正常狀態。解碼和解擾^單= 2219可對來自先進先出記憶體而的數位傳輸資訊TXD 解碼和/絲擾碼,並可輸出倾f訊DEBD。解碼和/ 擾碼操1 乍可對10位元數位傳輸資訊TXD解碼,使之變 8位元資訊’並/或對該資訊解擾碼。解碼和解擾碼操二 不受位數限制。 ' 16 12838¾ pif.doc 次先進先出記憶體2218可輸出關於記憶體已佔用空間 的資Λ CNT ’該資訊可回應數位傳輸資訊TXD的 ^態機單元加可檢查CNT #訊。當記憶體的已占空間 超出閾值時,狀態機單元2212可判斷出發生溢出,並/或 通過用以輸ώ職財錢TBD的雜線 讀,原始資訊概醜。保持原始fWH= 2第—夕工态2215輸出’此時多工器控制信號MUXC 巧於邏輯低電平狀態。當多工器控制信號Muxc可處於 電平狀態時’從編碼和擾碼單元2214輸出的測試程 ί〇=Μ:通f第二多工器2215輪出。保持原始資訊 TXD 禁止數位單元227輸出數位傳輸資訊 TXD。虽 >又有輸出保持原始資訊H〇LDpRi時,數位單元 227才可再次輸出數位傳輸資訊丁XD。 、軍流程圖’顯示了圖2所示碟片介面系統細的 檢ΐΐ是碟片介面系統200中所述的實施例的 =·撒位早70 227的操作過程。狀態機單元2212可接收命 二檢測命令輸入ffRC〇MM1,該資訊可回細Η) 啓動信號TES而的第二個邏輯狀態,並可生成盘 5)=^料訊。暫存1 2213可射摄騎令輸入魏 c〇: ’ _訊可回應S42㈣存蹄訊。編碼和 標準(例如:串列高級技術附加裝 _ 2213的檢測命令輸人資訊⑺顧 .、、、s炎碼’並可生成S43〇的測試程式信號τ肋。 測試程式信號TBD可通過第二多工器2215輸出,被 17 if.doc Ι2838^75Ρι 傳遞到數位單元227,數位單元227可 接收資訊RXD進行處理, 唬作爲數位 測試程式錢勘。 面(例如’高級技術附加她範)。:== 如,硬碟驅動器和/或CD-R0M驅動哭)(例 資訊ATAPD ;可執行相應的命令輸出 出資訊ATAPD ;可輸出介t 7可回應介面輸 心,面輸入資訊RAWD作a ΐ = 術附加裝置標準)。數位單元227 ^x〇 位傳於hTYn ί 序存儲和/或輸出數 傳輸貝5fl TXD。解碼和解擾碼單元2219可 出記憶體2218輸出的數位傳輸資訊伽解碼和/或解擾 亚可輸出S480的谓錯資訊DEBD。先進先出記 8可輸出有關記髓已Μ _資訊CNT,喊數位傳 輸貧訊TXD存儲。狀態機單元2212可檢查CNT資訊,當 記憶體已占空間超出閾值時,可判斷出發生了溢出,並^ 通過輸出測試程式信號TBD的連接線(TBD輸出線)將 保持原始資訊HOLDPRI輸出。 使用者可將偵錯資訊DEBD確定爲檢測結果,檢測結 果預期爲S490的檢測命令輸入資訊c〇MM1。使用者可將 來自解碼和解擾碼單元2219的偵錯資訊DEBD與預期的 檢測結果做比較,以確定兩者是否相互對應。如果結果是 不對應’那麼使用者可判斷數位單元可能發生錯誤。如果 18 I2838^75pKdoc D1BD 結果對應’則使用者可輸 入二他檢測〒令輸入資訊C0MM1到檢測單元221。
Hfl DEBD可對應預期的檢測結果即檢測命令輸入資訊 C0MM1 (該資訊可對應上文所述的這些命令:咖卿^
DEVICE ^ SET FEATURE ^ READ MULTIPLE,WRITE MULTIPLE ’ READ DMA 及 WRITE DMA)時,使用者則 可判断出數位單元沒有發生任何錯誤。 、 根據本發明的實施例,碟片介面系統2〇〇可通過碟片 介面220接收簡化的檢測命令資訊c〇MM1,該碟片介面 220可具有檢測單元22卜可自動生成和/或監控輸入/輸出 貧料,以偵錯即時測試程式信號。 根據本發明的實施例,在碟片介面系統中,碟片介面 可以:般檢測裝置對應的較低的運行速度接收簡化的檢測 命令資訊,以及可自動生成即時測試程式信號。碟片介面 的數位單元可在實際的運行速度下運行,而檢測命令資訊 和/或偵錯資料可以較低的速度輸入和輸出。這樣,高速運 行的數位電路就可以用一台成本較低的檢測裝置來檢測 了0 根據本發明的實施例,儘管檢測命令輸入資訊 COMM1可由一命令和參數的8位元資訊dd及包括一資 料地址DA和/或一晶片選擇地址CS在内的5位元地址資 訊組成,但是正如技術一般的人所希望的那樣,檢測命令 輸入資§fl和地址資訊可由任意位元陣列成,人們將會明白 這一點。 19 12838¾ 75pif.doc 1() / ittr 料解物或職碼操作可將 =兀數,傳輸_ TXD解碼成8位元資訊,但是 ^人所敎_樣,難傳輸#訊彻 =位元_成並可被解碼成任意位數,人們將會明白這一 儘管本剌的實_找照_ at ^行說明的,但是正如技術-般的人所希望的那樣: 二發明範圍内,任何介面都可被採用,人們將二^ “低實ΐ列採用了“高電平邏輯狀態,,和 的人所希望的那樣,在本發明範_, 以被採用,人們將會明白這—點。仃邏輯狀態都可 in笞本务明的實施例採 =:=::rr是任意的存儲裝置, 而且,人們也將會明白,正如枯淋 和ΐ備那樣’本發明實施例中所述的碟片介面 ^ 可作爲硬體和/或軟體來執行。 技術針對電腦來說明的,但是正如 明,人們將會明白這-點何處理設備都可採用該發 s奢解到,正如以下要求所述的那樣,本發明 20 1283 8^i75pif.doc 可能會產生種種形式和細節上的改變,但不會偏離其精 和範圍。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限f本發明,任何熟習此技藝者,在不脫離本發明之精神 =範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 · 【圖式簡單說明】 、 圖1緣示一具有碟片介面的傳統碟片介面系统的方塊 · 圖2繪示一個包括本發明實施例中提供的碟片介面的 碟片介面系統的方塊圖。 、 圖3是圖2所示檢測單元的實例方塊圖。 —圖4疋—個流程®1 ’顯示圖2所示碟片介面系統的運 【主要元件符號說明】 1〇〇碟片介面系統 120碟片介面 11〇電腦 13〇備用裝置 121物理層單元 123數位單元 200介面系統 21 12838j575pif-doc 210電腦 220碟片介面 230備用裝置 221檢測單元 223物理層單元 225多工器 227數位單元 2211測試程式信號發生器 2212狀態機單元 2213暫存器 2214編碼和/或擾碼單元 2217偵錯資訊輸出單元 2218先進先出記憶體 2219解碼與解擾碼單元 S410-S490本發明之方法的各步驟 22
Claims (1)
12838¾ 75pif.doc 十、申請專利範圍: 1·一種碟片介面,包括: A則早70 ’回應一檢測啓動信號的-第二個邏輯狀 ί作命令輸,訊進行編碼,以生成—測試程式信 二二、巧接收育訊’並對作爲檢測結果輸人的—數位 仃碼’以輸出—偵錯資訊,其中該檢測單元 動信號的一第一邏輯狀態,不輸出該測試程式 6唬和該偵錯資訊; 次⑽?理f早70,轉換—電腦輸出資訊,輸出一物理層 处艰多广$ ’回應該檢測啓動信號的該第二個邏輯狀 悲〜擇該測試程式信號和該物理層資一 出該數位接收資訊;以及 可心 以輸 -,位處理單元’回應魏位接㈣訊或該介面輸入 貝成’處理_位接收f訊,以輸出一介 成該數位傳輸資訊。 ㈤貝几生 2.如中請專利範圍第i項所述的碟片介面, 測早元更包括: “ T Μ檢 -測試程雜號射H,回應驗轉 二個邏輯狀態,對該檢測命令輸入資訊;虎= 該測試程式信號;以及 馬以生成 -债錯資訊輸料元,對魏位_f 以輸出該偵錯資訊。 L進仃解碼, 23 1283 86Js75pif-«loc 測試^介面,其中該 狀態,該檢測啓動信號的該第二個邏輯 -暫ίϊΐ命令輸入資訊的-存儲資訊; 訊;以及°σ ρ 4存儲資訊,存賴檢測命令輸入資 二對==出的該檢測命令 4如申杜直^碼以生成_試程式信號。 债錯資訊輸第2項中所述的碟片介面,其中該 ===先出記憶體存儲並輸 數位傳單元對從該先進先出記憶體輸出的該 5 /申仃解碼和紐碼,以輸出該彳貞錯資訊。 進先出第4項所述㈣片介面,其中該先 記4°已匕門=該數位傳輸資訊的存儲,輸出有關- 出:二已占空間超出一間值時,判斷其謹 訊輪出^ 程式信號的輸出連接線,將保持原始資 機單6·Γ=ί利範圍第3項所述的碟片介面,其中該態 八早70接收5亥谓錯資訊,將其作爲該檢測命令資訊的一部 才0 Φ «/.如Γ請專利範圍第1項中所述的碟片介面,其中該 電腦輸出信號和該電腦輸人錢是不同的信號。 24 I2838^i75pif.doc 8.—種碟片介面系統,包括: -測: I:,命令輸入資訊進行編碼以生成 訊’處理該測試程式錢 數位接收㈣,以輸出—介面輸出資$ 之-作爲- =成的—數位傳= 谓錯資訊二及虎或對該數位傳輸資訊解碼以輸出-
括- ,申?^jf圍第8項所述的碟片介面系統,更包 腦矜出神 成對應於存取該備職置之命令的電 〇>. 以及處理對應該介面輸入資訊的電腦輸入信 裝t回應介面輪出資訊,輪出該介面輸入資 〇作為執仃该檢測命令得到的結果。 、 10·、士口申凊專利範圍第8項所述的碟片介面系統,其 ”亥檢成ί Π卩令輸入資訊包括對應於至少下列命令之一的資
A · IDENTIFY DEVICE,SET FEATURE ,READ MULTIPLE ’ WRITE MULTIPLE,READ DMA 和 WRITE DMA 〇 11·如申請專利範圍第8項所述的碟片介面系統,其 中該碟片介面包括·· 一檢測單元,回應一;^測啓動信號的一第二個邏輯狀 態,對一檢測命令輸入資訊進行編碼,以生成一測試程式 信號作爲一數位接收資訊,並對作爲檢測結果輸入的一數 25 128386i 75pif.doc 位傳輸資訊解碼,以輸出一價錯資訊, 該檢測啓動信號的一第一邏輯狀熊,二中忒檢測單元在 號和該偵錯資訊; 〜、 兩出該測試程式信 -物理層單元,轉換—電職& 層資訊作爲該數位接收資訊,以 ^金以輸出-物理 以生成一電腦輸入信號; 、忒數位傳輸資訊, 一多工器,回應該檢測啓動信 該測試程式信號和該物理層資 μ邏輯狀態’選擇 接收資訊;以及 貝Λ兩者之―,以輸出該數位 訊,處理該數位資訊介面輸入資 成該數位傳輸資訊。 軋出垓”面輸出資訊,並生 12.—種碟片介面方法,包括: 回應一檢測啓動信號的—笛— 二;:試程式信號二= 轉換:電腦輪=測:=;偵錯資訊,· 入資訊,· 轉換數位傳輸資訊,以生成-電腦輸 信號邏輯狀態,選擇該測試程式 以及 貞柏者之―,叫出職位接收資訊,· 26 128386i 75pif.doc 應該數位接收資訊或該介面輸入資訊,處理該數位 資笊育汛以輸出該介面輸出資訊,以及生成該數位傳輪 中兮、申請專利範圍第12項所述的碟片介面方法’其 和:信號是通過對該檢測命令輸入資訊進行編碼 Ζ.成的貧訊,該偵錯資訊是通過對該數位傳輪資 戒進仃解碼和解擾碼而生成的資訊。 寻别貝 中該^料碟編方法,其 該檢:個邏輯狀態’生成對應 對::二存儲貝成,存儲該檢測命令輸人資訊;以及 ^ 碼,以生成制邮式信號。 存储並輸出該數位傳輸資訊;以及 資訊對該數位傳輸資訊進行解碼和解擾碼,以輸出該偵錯 如申請專利範圍第15 中存储該數位傳輸資訊之步驟包括:,碟片,|面方法’其 空間的資訊數1=輸貝Λ的存儲’輸出有關-記憶體已占 通 逆拱線,將保持原始資訊輸出。 27 128386J575pif.doc Π.如申請專利範圍第u項所述的碟 立 中該谓錯資訊可使用爲該檢測命令資訊的_部分。〆” 18.如申請專利範圍第12項所述的碟片介: 立 中該電腦輸人信號是不同的信號^ ^ 19·種碟片介面方法,包括: 信號對—檢測命令輸人資訊進行編碼,以生成—測試程式 轉換一電腦輸出信號,以生成一物理層資訊; 處理該_程式域和該物理層 一數位接收資訊,以輸出一介面輸出資訊; 作 該數:數位Ϊ收資訊或該介面輸入資訊所生成的 緣位傳輸^ ’以輸電腦輸入信號; 及亥數位傳輸貧訊進行解碼,以輸出一谓錯資訊;以 入資輸出資訊’通過一備用裝置輸出該介面輸 該檢測命其中該結果f訊是該_裝置執行 包括·如申'月專利範圍第19項所述的碟片介面方法,更 電腦輸出信號,該電腦輸出信號係對應於電腦 存取_岐備之命令,錢 ^理對應該介面輸人資訊的—電腦輸入信號。 中該檢測19 ___找’其 7輸入貝矾包括至少一條對應於下列命令的資 28 128386is75pif.doc 訊:IDENTIFY DEVICE,SET FEATURE,READ MULTIPLE,WRITE MULTIPLE,READ DMA 和 WRITE DMA 〇 22.如申請專利範圍第19項所述的碟片介面方法,其 中該檢測命令輸入資訊和該電腦輸出信號的處理包括: 回應一檢測啓動信號的一第二個邏輯狀態,對該檢測 命令輸入資訊進行編碼,以生成該測試程式作號作良 位接收資訊,並且對作爲結果輸入的該數位傳輸資;;解 碼,以輸出戎偵錯資訊,其中在該檢測啓動信號的一第一 邏輯狀態下,不輸出該測試程式信號和該偵錯資訊; 轉^該電腦輸出信號爲—數位信號,以輸出該物理層 接收資訊,以及轉換該數位傳輸資訊, 以生成该電腦輸入信號; 回應言亥檢測啓動信號的該邏輯狀態,選擇 和該物理層資訊兩者之一 μ式耘式 以及 以輸出5亥數位接收資訊; 回應該數位接收資訊或介面輪 二⑽’以輪出該介面輸出資訊’並且生成 29
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0063407A KR100518596B1 (ko) | 2003-09-09 | 2003-09-09 | 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200518076A TW200518076A (en) | 2005-06-01 |
TWI283861B true TWI283861B (en) | 2007-07-11 |
Family
ID=34309406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093126131A TWI283861B (en) | 2003-09-09 | 2004-08-31 | Disc interface, disc interface system having the same, and disc interfacing method |
Country Status (4)
Country | Link |
---|---|
US (1) | US7103496B2 (zh) |
JP (1) | JP2005085282A (zh) |
KR (1) | KR100518596B1 (zh) |
TW (1) | TWI283861B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7346135B1 (en) | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
US7319705B1 (en) | 2002-10-22 | 2008-01-15 | Marvell International Ltd. | Programmable pre-emphasis circuit for serial ATA |
US7246192B1 (en) | 2003-01-10 | 2007-07-17 | Marvell International Ltd. | Serial/parallel ATA controller and converter |
US8930583B1 (en) | 2003-09-18 | 2015-01-06 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for controlling data transfer in a serial-ATA system |
KR101910933B1 (ko) * | 2011-12-21 | 2018-10-24 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 테스트 제어방법 |
US10739786B2 (en) | 2016-07-01 | 2020-08-11 | Uatc, Llc | System and method for managing submaps for controlling autonomous vehicles |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593647A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | デ−タ処理システム |
JPS6375844A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | 障害修復の確認方法 |
JPH08297927A (ja) * | 1995-04-27 | 1996-11-12 | Sony Corp | 記録再生装置および磁気記録再生装置 |
JPH09292447A (ja) * | 1996-04-26 | 1997-11-11 | Sony Corp | 故障検出回路 |
US6263373B1 (en) * | 1998-12-04 | 2001-07-17 | International Business Machines Corporation | Data processing system and method for remotely controlling execution of a processor utilizing a test access port |
JP2001005768A (ja) * | 1999-06-25 | 2001-01-12 | Nec Ibaraki Ltd | 磁気テープ装置 |
JP2001201542A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Microelectronics Corp | スキャンフリップフロップ及び半導体集積回路 |
JP2001296331A (ja) * | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | スキャンテスト回路 |
JP2002071758A (ja) * | 2000-08-29 | 2002-03-12 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置 |
US8019901B2 (en) * | 2000-09-29 | 2011-09-13 | Alacritech, Inc. | Intelligent network storage interface system |
JP4863547B2 (ja) * | 2000-12-27 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | Bist回路内蔵半導体集積回路装置 |
JP2003084997A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | エミュレーションシステム及びその検証方法 |
US6747469B2 (en) * | 2001-11-08 | 2004-06-08 | Koninklijke Philips Electronics N.V. | Preconditioning integrated circuit for integrated circuit testing |
JP4075360B2 (ja) * | 2001-11-27 | 2008-04-16 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
KR20030095828A (ko) * | 2002-06-14 | 2003-12-24 | 삼성전자주식회사 | 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법 |
-
2003
- 2003-09-09 KR KR10-2003-0063407A patent/KR100518596B1/ko not_active IP Right Cessation
-
2004
- 2004-08-05 US US10/911,725 patent/US7103496B2/en active Active
- 2004-08-31 TW TW093126131A patent/TWI283861B/zh active
- 2004-09-09 JP JP2004262793A patent/JP2005085282A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7103496B2 (en) | 2006-09-05 |
TW200518076A (en) | 2005-06-01 |
KR20050026672A (ko) | 2005-03-15 |
US20050065748A1 (en) | 2005-03-24 |
JP2005085282A (ja) | 2005-03-31 |
KR100518596B1 (ko) | 2005-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5039061B2 (ja) | メモリトランザクション再生メカニズム | |
US6725379B1 (en) | Stolen computer detection and protection | |
TWI283352B (en) | Integrated circuit having multiple modes of operation | |
CN107918571B (zh) | 测试储存单元的方法以及使用该方法的装置 | |
CN101201776A (zh) | 多操作系统平台整合测试方法 | |
TWI283861B (en) | Disc interface, disc interface system having the same, and disc interfacing method | |
CN108132910A (zh) | 系统互连以及具有系统互连的片上系统 | |
JP2004126707A (ja) | インタフェース変換装置及びインタフェース変換方法 | |
CN111656447B (zh) | 用于时钟信号抖动产生的技术 | |
EP3353699A1 (en) | Techniques for coordinating device boot security | |
JP2014174997A (ja) | オンダイのプログラム可能なヒューズ | |
WO2008011326A1 (en) | Detecting and differentiating sata loopback modes | |
US20140047290A1 (en) | Error generating apparatus for solid state drive tester | |
KR20230036730A (ko) | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
US7590781B2 (en) | Signal processing system for electronic systems having different types of input/output controllers | |
EP2775403B1 (en) | Randomization of access to entire memory contents of a fuse array | |
CN107203452A (zh) | 硬盘监控方法及硬盘监控系统 | |
JP4455393B2 (ja) | プログラマブルロジックコントローラ | |
JP7499449B2 (ja) | 在席検知システムおよび在席検知方法 | |
KR101852986B1 (ko) | 중복 퓨즈 코딩을 위한 컴퓨터 실행 방법, 정보 저장 장치 및 비일시적 컴퓨터 판독 가능 매체 | |
JP2005085282A5 (zh) | ||
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
KR100335374B1 (ko) | 멀티미디어카드에 기반한 비디오 코덱 제어 장치 | |
TWI345151B (en) | Apparatus and method for testing sata function of motherboard | |
US11481600B2 (en) | Semiconductor devices |