KR100518596B1 - 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법 - Google Patents

실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법 Download PDF

Info

Publication number
KR100518596B1
KR100518596B1 KR10-2003-0063407A KR20030063407A KR100518596B1 KR 100518596 B1 KR100518596 B1 KR 100518596B1 KR 20030063407 A KR20030063407 A KR 20030063407A KR 100518596 B1 KR100518596 B1 KR 100518596B1
Authority
KR
South Korea
Prior art keywords
information
test
output
digital
response
Prior art date
Application number
KR10-2003-0063407A
Other languages
English (en)
Other versions
KR20050026672A (ko
Inventor
홍시훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0063407A priority Critical patent/KR100518596B1/ko
Priority to US10/911,725 priority patent/US7103496B2/en
Priority to TW093126131A priority patent/TWI283861B/zh
Priority to JP2004262793A priority patent/JP2005085282A/ja
Publication of KR20050026672A publication Critical patent/KR20050026672A/ko
Application granted granted Critical
Publication of KR100518596B1 publication Critical patent/KR100518596B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

실제 동작 속도의 테스트 벤치를 생성하는 디스크 인터페이스 장치, 및 이를 구비한 디스크 인터페이스 시스템, 및 그 방법이 개시된다. 상기 디스크 인터페이스 시스템에서, 디스크 인터페이스 장치는 테스트를 위한 최소한의 테스트 명령어 정보를 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로 입력받아 실제 동작 속도의 테스트 벤치를 자동으로 발생시킨다. 따라서, 충분히 느린 속도로 테스트 명령어 정보와 디버깅 데이터가 입출력되지만, 디스크 인터페이스 장치의 디지털 블록은 실제 동작 속도로 동작시킬 수 있으므로, 일반적인 저가의 테스트 장비로 고속 동작 디지털 회로를 테스트 할 수 있는 효과가 있다.

Description

실제 동작 속도의 테스트 벤치를 생성하는 디스크 인터페이스 장치, 및 이를 구비한 디스크 인터페이스 시스템, 및 그 방법{Disc interface apparatus generating real-speed testbench, disc interface system having it, and method thereof}
본 발명은 디스크 인터페이스 시스템에 관한 것으로, 특히 퍼스널 컴퓨터와 시디롬(compact-disc ROM) 드라이브 또는 하드-디스크(hard-disc) 드라이브와 같은 백업 장치를 인터페이스 해주는 디스크 인터페이스 장치에 관한 것이다.
도 1은 종래의 디스크 인터페이스 장치(120)를 구비하는 디스크 인터페이스 시스템(100)을 나타내는 블록도이다. 도 1을 참조하면, 종래의 디스크 인터페이스 시스템(100)은 컴퓨터(110), 물리층부(physical layer unit)(121)와 디지털 블록(123)으로 이루어진 디스크 인터페이스 장치(120), 및 하드-디스크나 시디롬을 운영하는 백업 장치(130)를 구비한다. 시리얼(serial)-ATA(advanced technology attachment)(SATA) 1세대의 경우, 컴퓨터(110) 측과 디스크 인터페이스 장치(120)는 시리얼 라인을 통해 차동 신호(differential signal) 형태의 데이터를 1.5Gbps 속도로 주고받는다. 또한, 디스크 인터페이스 장치(120)에서 물리층부(121)와 디지털 블록(123) 간에는 150Mbps 이상의 빠른 속도로 데이터를 주고받으며, 디지털 블록(123)과 백업 장치(130) 간에도 133Mbps 정도의 빠른 속도로 데이터를 주고받는다. 물리층부(physical layer unit)(121)는 아날로그 회로부분이고, 디지털 블록(123)은 링크(link) 및 ATA 규격에 따른 데이터 변환과 전송을 수행한다.
그런데, 위와 같이 빠른 속도로 동작하는 디스크 인터페이스 장치(120)에 해당하는 집적회로 칩(chip)의 디지털 블록(123)을 실제 동작 속도로 테스트 하고자 하는 경우에, 150Mbps 이상의 빠른 속도로 테스트 할 수 있는 디지털 회로 테스트 장비는 없으며, 있다고 하더라도 실장 상태로만 테스트 할 수 있거나 고가의 장비이기 때문에 활용하기가 어렵다. 그러나, 디스크 인터페이스 장치(120)에 해당하는 집적회로 칩(chip)의 디지털 블록(123)을 실제 동작 속도로 테스트하지 않고 낮은 동작 속도로 테스트하는 경우에, 실제 동작 속도에서 발생할 수 있는 회로의 오동작이 발견되지 않으므로, 제품 출하 후 불량 발생으로 인한 클레임을 받을 소지가 많다.
SATA를 지원하는 디스크 인터페이스 장치(120)의 디지털 블록(123)을 테스트하는 장비가 갖추어야 할 요건은, 첫째, 컴퓨터(110)에 입출력되는 차동 신호(differential signal) 형태의 데이터(Tx, Rx)를 1.5Gbps 속도로 전송해야 하고, 둘째, 150MHz 이상의 속도로 전송되는 물리층부(121)와 디지털 블록(123) 간의 신호를 최소 10 핀(pin) 이상 프로빙(probing) 할 수 있어야 한다. 이와 같은 조건을 한꺼번에 충족시켜 주는 장비는 찾기 힘들다. 따라서, 종래에는 물리층부(121)와 디지털 블록(123)을 따로따로 테스트하는 방법을 사용하였는데, 이때에는 물리층부(121)와 디지털 블록(123) 간에 인터페이스되는 신호들을 모두 칩 밖으로 빼내는 핀들을 별도로 만들어주어야 하는 단점이 있다. 또한, 칩에서 나온 핀들과 프로브 팁(probe tip) 등의 딜레이 특성을 고려할 때, 150 MHz 이상의 신호를 프로빙하기는 어려운 점이 있으므로, 디지털 블록(123)만 따로 실제 동작 속도로 테스트하는 것도 근본적으로 거의 불가능하다는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 용이하게 작성될 수 있는, 테스트를 위한 최소한의 테스트 명령어 정보를 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로 입력받아 실제 동작 속도의 테스트 벤치를 자동으로 발생시키고, 입출력 데이터를 모니터하여 디버깅 할 수 있는 디스크 인터페이스 장치, 및 이를 구비한 디스크 인터페이스 시스템을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 용이하게 작성될 수 있는, 테스트를 위한 최소한의 테스트 명령어 정보를 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로 입력받아 실제 동작 속도의 테스트 벤치를 자동으로 발생시키고, 입출력 데이터를 모니터하여 디버깅 할 수 있는 디스크 인터페이스 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 디스크 인터페이스 장치는, 테스트 블록, 물리층부, 먹스, 및 디지털 블록을 구비하는 것을 특징으로 한다. 상기 테스트 블록은 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 테스트 명령어 입력 정보를 인코딩하여 디지털 수신 정보로서 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는다. 상기 물리층부는 컴퓨터 출력 신호를 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 발생시킨다. 상기 먹스는 상기 테스트 인에이블 신호의 논리 상태에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력한다. 상기 디지털 블록은 상기 디지털 수신 정보를 처리하여 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력한다.
상기 테스트 블록은, 테스트 벤치 생성부, 및 디버깅 정보 출력부를 구비하는 것을 특징으로 한다. 상기 테스트 벤치 생성부는 상기 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보를 인코딩하여 상기 테스트 벤치를 생성하여 출력한다. 상기 디버깅 정보 출력부는 상기 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력한다.
상기 테스트 벤치 생성부는, 스테이트 머신부, 레지스터, 및 인코딩 및 스크램블링부를 구비하는 것을 특징으로 한다. 상기 스테이트 머신부는 상기 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보에 대응하는 저장 정보를 발생시켜 출력한다. 상기 레지스터는 상기 저장 정보에 응답하여 상기 테스트 명령어 입력 정보를 저장한다. 상기 인코딩 및 스크램블링부는 상기 레지스터에 저장되어 출력된 테스트 명령어 입력 정보를 인코딩하고 스크램블링하여 상기 테스트 벤치를 생성하여 출력한다.
상기 디버깅 정보 출력부는, FIFO 메모리부, 및 디코딩 및 디스크램블링부를 구비하는 것을 특징으로 한다. 상기 FIFO 메모리부는 상기 디지털 송신 정보를 차례로 저장하고 출력한다. 상기 디코딩 및 디스크램블링부는 상기 FIFO 메모리부에서 출력되는 디지털 송신 정보를 디코딩하고 디스크램블링하여 디버깅 정보를 출력한다.
상기 FIFO 메모리부는, 상기 디지털 송신 정보의 저장에 응답하여 메모리 사용량을 알리는 메모리 사용량 정보를 출력하며, 상기 스테이트 머신부는 상기 메모리 사용량 정보를 체크하여 소정 임계치를 넘었을 때, 오버플로우가 발생한 것으로 판단하고, 이때 상기 테스트 벤치가 출력되는 연결선을 통하여 홀드 프리미티브 정보를 출력하는 것을 특징으로 한다. 또한, 상기 스테이트 머신부는, 상기 디버깅 정보를 수신하여, 상기 테스트 명령어 정보의 일부로 할 수 있는 것을 특징으로 한다. 상기 컴퓨터 출력 신호, 및 상기 컴퓨터 입력 신호는, 차동 신호인 것을 특징으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 디스크 인터페이스 시스템은, 디스크 인터페이스 장치, 및 백업 장치를 구비하는 것을 특징으로 한다. 상기 디스크 인터페이스 장치는 테스트 명령어 입력 정보를 인코딩하여 테스트 벤치를 생성하고, 컴퓨터 출력 신호를 변환하여 물리층 정보를 생성하며, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 디지털 수신 정보로 하여, 상기 디지털 수신 정보를 처리한 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 발생시킨 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 출력하거나 디코딩하여 디버깅 정보를 출력한다. 상기 백업 장치는 상기 인터페이스 출력 정보에 응답하여 명령어에 대응한 결과 정보로서 상기 인터페이스 입력 정보를 출력한다.
상기 디스크 인터페이스 시스템은, 상기 백업 장치에 접근하는 명령어에 대응하는 상기 컴퓨터 출력 신호를 발생시키고, 상기 인터페이스 입력 정보에 대응하는 상기 컴퓨터 입력 신호를 처리하는 컴퓨터를 더 구비할 수 있다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 디스크 인터페이스 방법은, 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 테스트 명령어 입력 정보를 인코딩하여 디지털 수신 정보로서 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는 단계; 컴퓨터 출력 신호를 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 발생시키는 단계; 상기 테스트 인에이블 신호에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력하는 단계; 및 상기 디지털 수신 정보를 처리하여 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력하는 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 디스크 인터페이스 방법은, 테스트 명령어 입력 정보를 인코딩하여 테스트 벤치를 생성하는 단계; 컴퓨터 출력 신호를 변환하여 물리층 정보를 생성하는 단계; 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 디지털 수신 정보로 하여, 상기 디지털 수신 정보를 처리한 인터페이스 출력 정보를 출력하는 단계; 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 발생시킨 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 출력하는 단계; 상기 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하는 단계; 및 소정 백업 장치에 의하여 상기 인터페이스 출력 정보에 응답하여 명령어에 대응한 결과 정보로서 상기 인터페이스 입력 정보를 출력하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 디스크 인터페이스 장치(220)를 구비하는 디스크 인터페이스 시스템(200)을 나타내는 블록도이다. 도 2를 참조하면, 본 발명의 일실시예에 따른 디스크 인터페이스 시스템(200)은, 디스크 인터페이스 장치(220), 및 하드-디스크 드라이브나 시디롬 드라이브와 같은 백업 장치(230)를 구비한다. 상기 디스크 인터페이스 시스템(200)은, 컴퓨터(210)를 더 구비할 수 있다.
상기 디스크 인터페이스 장치(220)는 테스트 명령어 입력 정보(COMMI)를 인코딩하여 테스트 벤치(TBD)를 생성하고, 컴퓨터 출력 신호(Rx)를 변환하여 물리층 정보(PHD)를 생성하며, 상기 테스트 벤치(TBD) 또는 상기 물리층 정보(PHD) 중 어느 하나를 디지털 수신 정보(RXD)로 하여, 상기 디지털 수신 정보(RXD)를 처리한 인터페이스 출력 정보(ATAPD)를 출력하고, 상기 디지털 수신 정보(RXD) 또는 인터페이스 입력 정보(RAWD)에 응답하여 발생시킨 디지털 송신 정보(TXD)를 변환하여 컴퓨터 입력 신호(Tx)를 출력하거나 디코딩하여 디버깅 정보(DEBD)를 출력한다.
상기 백업 장치(230)는 상기 인터페이스 출력 정보(ATAPD)에 응답하여 명령어에 대응한 결과 정보로서 상기 인터페이스 입력 정보(RAWD)를 출력한다. 상기 백업 장치(230)는 하드-디스크 드라이브나 시디롬 드라이브와 같이, 유저나 컴퓨터(210)의 지시에 따라 정보를 저장하거나, 읽어오도록 하는 해당 명령어를 수행한다. 정보 저장 명령어에는 다중 쓰기(WRITE MULTIPLE), 및 DMA(direct memory access) 방식 쓰기(WRITE DMA) 등이 있고, 정보 읽기 명령어에는 다중 읽기(READ MULTIPLE), 및 DMA 방식 읽기(READ DMA) 등이 있다. 이외에도, 상기 백업 장치(230)는 장치 인식을 위한 명령어(IDENTTIFY DEVICE)에 대하여 장치 고유 ID(identification)를 전송하며, 초기 설정 명령어(SET FEATURE)에 대하여 초기 설정이 필요한 파라미터들에 대하여 초기화를 수행한다.
상기 디스크 인터페이스 시스템(200)은, 상기 백업 장치(230)에 접근하는 명령어에 대응하는 상기 컴퓨터 출력 신호(Rx)를 발생시키고, 상기 인터페이스 입력 정보(RAWD)에 대응하는 상기 컴퓨터 입력 신호(Tx)를 처리하는 컴퓨터(210)를 더 구비할 수 있다. 상기 컴퓨터 출력 신호(Rx), 및 상기 컴퓨터 입력 신호(Tx)는, 일반적인 디지털 신호라도 무관하지만 차동 신호인 것이 바람직하다. 차동 신호는 고속 시스템에서 보드(board) 간의 신호선수가 많아질 때, 보드간을 연결하는 신호선 수를 감소시키고, 이에 따라 전자파 간섭(electro-magnetic interference)(EMI) 영향에 신호들 간의 왜곡을 방지하기 위하여 사용된다.
위와 같은, 디스크 인터페이스 시스템(200)에서, 상기 디스크 인터페이스 장치(220)는 디지털 블록(227)에 대한 정상 동작여부를 테스트하기 위하여, 테스트 블록(221)을 구비하고 있다. 이에 따라, 테스트 블록(221)은 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로, 테스트 명령어 입력 정보(COMMI)를 받아 실제 동작 속도의 테스트 벤치(TBD)를 자동으로 발생시키고, 입출력 데이터를 모니터하여 디버깅할 수 있게 해준다. 테스트 명령어 입력 정보(COMMI)는, 위에서 기술된 바와 같은, 장치 인식(IDENTTIFY DEVICE), 초기 설정(SET FEATURE), 다중 읽기(READ MULTIPLE), 다중 쓰기(WRITE MULTIPLE), DMA 방식 읽기(READ DMA), 및 DMA 방식 쓰기(WRITE DMA) 중 하나 이상의 명령어에 대응하는 정보이고, 이들 명령어는 하나씩 입력되어 테스트된다. 이외에도, 다른 명령어들에 대하여 디지털 블록(227)을 더 테스트하는 것도 가능하지만, 이 정도의 최소한의 테스트 명령어들에 의하여 디스크 인터페이스 장치(220)의 테스트 블록(221)에 대한 정상동작 여부는 충분히 테스트될 수 있다. 이와 같은 최소한의 테스트 명령어 입력 정보(COMMI)는 도 3에 도시된 바와 같이, 명령어와 파라미터에 대한 8비트 정보(DD), 및 이에 대응하는 데이터 어드레스(DA)와 칩 선택 어드레스(CS)의 조합에 의한 5 비트 어드레스 정보로 용이하게 작성되어 입력될 수 있다. 이와 같은 디스크 인터페이스 장치(220)에 대하여 아래에서 자세히 기술된다.
도 2에서, 본 발명에 따른 디스크 인터페이스 장치(220)는, 테스트 블록(221), 물리층부(223), 먹스(multiplexor)(225), 및 디지털 블록(227)을 구비한다. 상기 물리층부(223)와 디지털 블록(227)은 컴퓨터(210)와 백업 장치(230)를 SATA 방식으로 인터페이스 하는 종래의 장치이고, 여기서는 디지털 블록(227)을 실제 동작 속도로 테스트하기 위하여 테스트 블록(221)을 더 구비한다.
상기 테스트 블록(221)은 테스트 인에이블 신호(TESTEN)의 제2 논리 상태(예를 들어, 논리 하이 상태)에 응답하여, 테스트 명령어 입력 정보(COMMI)를 인코딩하여 디지털 수신 정보(RXD)로서 테스트 벤치(TBD)를 생성하여 출력하고 테스트 결과로서 입력되는 디지털 송신 정보(TXD)를 디코딩하여 디버깅 정보(DEBD)를 출력하며, 상기 테스트 인에이블 신호(TESTEN)의 제1 논리 상태(예를 들어, 논리 로우 상태)에서 상기 테스트 벤치(TBD) 및 상기 디버깅 정보(DEBD)를 출력하지 않는다. 상기 테스트 블록(221)에서, 테스트 명령어 입력 정보(COMMI)의 수신 및 디버깅 정보(DEBD)의 출력은 60MHz 이하의 클럭 신호에 의하여 이루어지도록 설계되고, 테스트 벤치(TBD)의 출력은 150MHz 이상의 클럭 신호에 의하여 이루어지도록 설계된다.
상기 테스트 블록(221)은, 테스트 벤치 생성부(2211), 및 디버깅 정보 출력부(2217)를 구비한다. 상기 테스트 벤치 생성부(2211)는 상기 테스트 인에이블 신호(TESTEN)의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보(COMMI)를 인코딩하여 상기 테스트 벤치(TBD)를 생성하여 출력한다. 상기 디버깅 정보 출력부(2217)는 상기 디지털 송신 정보(TXD)를 디코딩하여 디버깅 정보(DEBD)를 출력한다. 상기 테스트 블록(221)은 도 3의 설명에서 더 자세히 다루어진다.
상기 물리층부(223)는 컴퓨터 출력 신호(Rx)를 변환하여 상기 디지털 수신 정보(RXD)로서 물리층 정보(PHD)를 출력하고, 상기 디지털 송신 정보(TXD)를 변환하여 컴퓨터 입력 신호(Tx)를 발생시킨다. 상기 물리층부(223)는 상기 디스크 인터페이스 장치(220)가 테스트되지 않고 정상적인 인터페이스 동작을 할 때, 차동 신호인 컴퓨터 출력 신호(Rx)를 수신하여 처리하고 차동 신호인 컴퓨터 입력 신호(Tx)를 생성하여 출력한다. 컴퓨터 출력 신호(Rx)는, 위에서 기술된 바와 같이, 유저나 컴퓨터(210)의 지시에 따라 정보를 저장하거나, 읽어오도록 하는 해당 명령어와 관련된 정보를, 컴퓨터(210)가 차동 신호 형태로 전송하는 신호이다. 컴퓨터 입력 신호(Tx)는 컴퓨터 출력 신호(Rx)에 응답하여 디지털 블록(227)이나 백업 장치(230)에서 생성한 정보를 상기 물리층부(223)가 차동 신호 형태로 전송하는 신호이다.
상기 먹스(225)는 상기 테스트 인에이블 신호(TESTEN)의 논리 상태에 응답하여, 상기 테스트 벤치(TBD) 또는 상기 물리층 정보(PHD) 중 어느 하나를 선택하여 상기 디지털 수신 정보(RXD)를 출력한다. 예를 들어, 디지털 블록(227)에 대한 테스트가 진행될 때, 상기 테스트 인에이블 신호(TESTEN)는 논리 하이 상태이고, 이때 상기 먹스(225)는 상기 테스트 벤치(TBD)를 출력한다. 반대로, 상기 디스크 인터페이스 장치(220)의 디지털 블록(227)이 테스트되지 않고 정상적인 인터페이스 동작을 할 때, 상기 테스트 인에이블 신호(TESTEN)는 논리 로우 상태이고, 이때 상기 먹스(225)는 상기 물리층 정보(PHD)를 출력한다.
상기 디지털 블록(227)은 상기 디지털 수신 정보(RXD)를 처리하여 인터페이스 출력 정보(ATAPD)를 출력하고, 상기 디지털 수신 정보(RXD) 또는 인터페이스 입력 정보(RAWD)에 응답하여 상기 디지털 송신 정보(TXD)를 발생시켜 출력한다. 상기 디지털 블록(227)과 백업 장치(230)간에는 ATA 규약에 따른 정보의 전송이 이루어지는 영역이므로, 인터페이스 출력 정보(ATAPD) 및 인터페이스 입력 정보(RAWD)는 ATA 규약에 따른 패킷 데이터에 해당한다.
도 3은 도 2의 테스트 블록(221)의 구체적인 블록도이다. 도 3을 참조하면, 테스트 벤치 생성부(2211)는, 스테이트 머신부(state machine unit)(2212), 레지스터(2213), 및 인코딩 및 스크램블링부(encoding and scrambling unit)(2214)를 구비한다. 상기 스테이트 머신부(2212)는 상기 테스트 인에이블 신호(TESTEN)의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보(COMMI)에 대응하는 저장 정보를 발생시켜 출력한다. 또한, 상기 스테이트 머신부(2212)는, 상기 디버깅 정보(DEBD)를 수신하여, 상기 테스트 명령어 정보의 일부로 할 수 있다. 상기 레지스터(2213)는 상기 저장 정보에 응답하여 상기 테스트 명령어 입력 정보(COMMI)를 저장한다. 상기 인코딩 및 스크램블링부(encoding and de-scrambling unit)(2214)는 상기 레지스터(2213)에 저장되어 출력된 테스트 명령어 입력 정보(COMMI)를 인코딩하고 스크램블링하여 상기 테스트 벤치(TBG)를 생성하여 출력한다. 인코딩 및 스크램블링은 명령어와 파라미터에 대한 8 비트 정보(DD)를 10 비트로 코드화하고 전자파 간섭(EMI)의 영향을 줄이기 위한 코드 변환을 수행하는 것이지만, 비트수에 한정되지 않는다.
디버깅 정보 출력부(2217)는, FIFO(first-in first-out) 메모리부(2218), 및 디코딩 및 디스크램블링부(2219)를 구비한다. 상기 FIFO 메모리부(2218)는 상기 디지털 송신 정보(TXD)를 차례로 저장하고 출력한다. 상기 FIFO 메모리부(2218)는 이상 상태 발생을 체크하는 상기 스테이트 머신부(2212)의 제어 신호(CLR)를 받아 리셋된다. 상기 디코딩 및 디스크램블링부(2219)는 상기 FIFO 메모리부(2218)에서 출력되는 디지털 송신 정보(TXD)를 디코딩하고 디스크램블링하여 디버깅 정보(DEBD)를 출력한다. 디코딩 및 디스크램블링은 10 비트 디지털 송신 정보(TXD)를 8 비트로 코드화하고 스크램블링의 역과정을 수행하는 것이고, 비트수에 한정되지 않는다.
상기 FIFO 메모리부(2218)는, 상기 디지털 송신 정보(TXD)의 저장에 응답하여 메모리 사용량을 알리는 메모리 사용량 정보(CNT)를 출력하며, 상기 스테이트 머신부(2212)는 상기 메모리 사용량 정보(CNT)를 체크하여 소정 임계치를 넘었을 때, 오버플로우(overflow)가 발생한 것으로 판단하고, 이때 상기 테스트 벤치(TBD)가 출력되는 연결선(TBD 출력선)을 통하여 홀드 프리미티브(hold primitive) 정보(HOLDPRI)를 출력한다. 홀드 프리미티브 정보(HOLDPRI)는, 먹스 제어 신호(MUXC)가 논리 로우 상태일 때, 제2 먹스(2215)를 통하여 출력된다. 물론, 먹스 제어 신호(MUXC)가 논리 하이 상태일 때에는, 상기 인코딩 및 스크램블링부(2214)에서 출력되는 테스트 벤치(TBG)가 제2 먹스(2215)를 통하여 출력된다. 홀드 프리미티브 정보(HOLDPRI)는 디지털 블록(227)이 디지털 송신 정보(TXD)를 출력하는 것을 잠시 중단시키고, 홀드 프리미티브 정보(HOLDPRI)가 해제되어 출력되지 않으면, 디지털 블록(227)은 다시 디지털 송신 정보(TXD)를 출력한다.
도 4는 도 2의 디스크 인터페이스 시스템(200)의 동작 설명을 위한 흐름도이다. 도 4를 참조하면, 도 2의 디스크 인터페이스 시스템(200)에서, 디지털 블록(227)을 테스트 할 때의 동작에 대한 흐름도가 도시되어 있다. 디지털 블록(227)을 테스트하기 위하여, 먼저, 스테이트 머신부(2212)는 테스트 인에이블 신호(TESTEN)의 제2 논리 상태에 응답하여, 명령어 정보, 즉, 테스트 명령어 입력 정보(COMMI)를 수신하고(S410), 그에 대응하는 저장 정보를 발생시켜 출력한다. 이에 따라, 레지스터(2213)는 상기 저장 정보에 응답하여 상기 테스트 명령어 입력 정보(COMMI)를 저장한다(S420). 인코딩 및 스크램블링부(2214)는 상기 레지스터(2213)에 저장되어 출력된 테스트 명령어 입력 정보(COMMI)를 SATA 규격으로 인코딩하고 스크램블링하여 상기 테스트 벤치(TBG)를 생성하여 출력한다(S430).
제2 먹스(2215)를 통하여 출력된 테스트 벤치(TBD)는 디지털 블록(227)으로 전달되고, 디지털 블록(227)은 디지털 수신 정보(RXD)로서 입력되는 상기 테스트 벤치(TBD)를 처리하여 ATA 규약에 따른 인터페이스 출력 정보(ATAPD)를 출력한다(S440). 하드-디스크 드라이브 또는 시디롬 드라이브와 같은, 백업 장치(230)는 상기 인터페이스 출력 정보(ATAPD)를 수신하고, 그에 응답하여 명령어를 수행하고 그에 대응한 결과 정보로서 ATA 규약의 인터페이스 입력 정보(RAWD)를 출력한다(S450~S460). 이에 따라, 디지털 블록(227)은 인터페이스 입력 정보(RAWD)에 응답하여 인터페이스 입력 정보(RAWD)를 처리한 디지털 송신 정보(TXD)를 출력한다(S470). 결국, FIFO 메모리부(2218)에서 상기 디지털 송신 정보(TXD)를 차례로 저장하고 출력하며, 디코딩 및 디스크램블링부(2219)가 상기 FIFO 메모리부(2218)에서 출력되는 디지털 송신 정보(TXD)를 디코딩하고 디스크램블링하여 디버깅 정보(DEBD)를 출력한다(S480). 이때, FIFO 메모리부(2218)는, 상기 디지털 송신 정보(TXD)의 저장에 응답하여 메모리 사용량을 알리는 메모리 사용량 정보(CNT)를 출력하며, 이에 따라 스테이트 머신부(2212)는 상기 메모리 사용량 정보(CNT)를 체크하여 소정 임계치를 넘었을 때, 오버플로우가 발생한 것으로 판단하고, 상기 테스트 벤치(TBD)가 출력되는 연결선(TBD 출력선)을 통하여 홀드 프리미티브(hold primitive) 정보(HOLDPRI)를 출력할 수 있다.
유저는 테스트 명령어 입력 정보(COMMI)에 대하여 예상되는 테스트 결과 정보로서, 디버깅 정보(DEBD)를 확인한다(S490). 즉, 유저는 디코딩 및 디스크램블링부(2219)에서 출력되는 디버깅 정보(DEBD)와 예상되는 테스트 결과를 비교하고 일치하는 지 여부를 확인하여, 일치하지 않으면 불량으로 판단하고, 일치하면 다른 테스트 명령어 입력 정보(COMMI)를 테스트 블록(221)으로 입력한다. 위에서 기술한 바와 같이, 장치 인식(IDENTTIFY DEVICE), 초기 설정(SET FEATURE), 다중 읽기(READ MULTIPLE), 다중 쓰기(WRITE MULTIPLE), DMA 방식 읽기(READ DMA), 및 DMA 방식 쓰기(WRITE DMA)와 같은 명령어들에 대응하는 테스트 명령어 입력 정보(COMMI)들에 대하여, 디버깅 정보(DEBD)와 예상되는 테스트 결과가 일치하면, 양품으로 판정한다.
위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 디스크 인터페이스 시스템(200)은, 테스트 블록(221)을 구비하는 디스크 인터페이스 장치(220)에 의하여, 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로, 최소한의 테스트 명령어 입력 정보(COMMI)를 받아 실제 동작 속도의 테스트 벤치(TBD)를 자동으로 발생시키고, 입출력 데이터를 모니터하여 디버깅할 수 있게 해준다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디스크 인터페이스 시스템에서, 디스크 인터페이스 장치는 테스트를 위한 최소한의 테스트 명령어 정보를 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로 입력받아 실제 동작 속도의 테스트 벤치를 자동으로 발생시킨다. 따라서, 충분히 느린 속도로 테스트 명령어 정보와 디버깅 데이터가 입출력되지만, 디스크 인터페이스 장치의 디지털 블록은 실제 동작 속도로 동작시킬 수 있으므로, 일반적인 저가의 테스트 장비로 고속 동작 디지털 회로를 테스트 할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 디스크 인터페이스 장치를 구비하는 디스크 인터페이스 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 디스크 인터페이스 장치를 구비하는 디스크 인터페이스 시스템을 나타내는 블록도이다.
도 3은 도 2의 테스트 블록의 구체적인 블록도이다.
도 4는 도 2의 디스크 인터페이스 시스템의 동작 설명을 위한 흐름도이다.

Claims (22)

  1. 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 테스트 명령어 입력 정보를 인코딩하여 디지털 수신 정보로서 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는 테스트 블록;
    컴퓨터 출력 신호를 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 발생시키는 물리층부;
    상기 테스트 인에이블 신호의 논리 상태에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력하는 먹스; 및
    상기 디지털 수신 정보를 처리하여 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력하는 디지털 블록을 구비하는 것을 특징으로 하는 디스크 인터페이스 장치.
  2. 제 1항에 있어서, 상기 테스트 블록은,
    상기 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보를 인코딩하여 상기 테스트 벤치를 생성하여 출력하는 테스트 벤치 생성부; 및
    상기 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하는 디버깅 정보 출력부를 구비하는 것을 특징으로 하는 디스크 인터페이스 장치.
  3. 제 2항에 있어서, 상기 테스트 벤치 생성부는,
    상기 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보에 대응하는 저장 정보를 발생시켜 출력하는 스테이트 머신부;
    상기 저장 정보에 응답하여 상기 테스트 명령어 입력 정보를 저장하는 레지스터; 및
    상기 레지스터에 저장되어 출력된 테스트 명령어 입력 정보를 인코딩하고 스크램블링하여 상기 테스트 벤치를 생성하여 출력하는 인코딩 및 스크램블링부를 구비하는 것을 특징으로 하는 디스크 인터페이스 장치.
  4. 제 3항에 있어서, 상기 디버깅 정보 출력부는,
    상기 디지털 송신 정보를 차례로 저장하고 출력하는 FIFO 메모리부; 및
    상기 FIFO 메모리부에서 출력되는 디지털 송신 정보를 디코딩하고 디스크램블링하여 디버깅 정보를 출력하는 디코딩 및 디스크램블링부를 구비하는 것을 특징으로 하는 디스크 인터페이스 장치.
  5. 제 4항에 있어서, 상기 FIFO 메모리부는,
    상기 디지털 송신 정보의 저장에 응답하여 메모리 사용량을 알리는 메모리 사용량 정보를 출력하며,
    상기 스테이트 머신부는 상기 메모리 사용량 정보를 체크하여 소정 임계치를 넘었을 때, 오버플로우가 발생한 것으로 판단하고, 이때 상기 테스트 벤치가 출력되는 연결선을 통하여 홀드 프리미티브 정보를 출력하는 것을 특징으로 하는 디스크 인터페이스 장치.
  6. 제 4항에 있어서, 상기 스테이트 머신부는,
    상기 디버깅 정보를 수신하여, 상기 테스트 명령어 정보의 일부로 할 수 있는 것을 특징으로 하는 디스크 인터페이스 장치.
  7. 제 1항에 있어서, 상기 컴퓨터 출력 신호, 및 상기 컴퓨터 입력 신호는,
    차동 신호인 것을 특징으로 하는 디스크 인터페이스 장치.
  8. 테스트 명령어 입력 정보를 인코딩하여 테스트 벤치를 생성하고, 컴퓨터 출력 신호를 변환하여 물리층 정보를 생성하며, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 디지털 수신 정보로 하여, 상기 디지털 수신 정보를 처리한 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 발생시킨 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 출력하거나 디코딩하여 디버깅 정보를 출력하는 디스크 인터페이스 장치; 및
    상기 인터페이스 출력 정보에 응답하여 명령어에 대응한 결과 정보로서 상기 인터페이스 입력 정보를 출력하는 백업 장치를 구비하는 것을 특징으로 하는 디스크 인터페이스 시스템.
  9. 제 8항에 있어서, 상기 디스크 인터페이스 시스템은,
    상기 백업 장치에 접근하는 명령어에 대응하는 상기 컴퓨터 출력 신호를 발생시키고, 상기 인터페이스 입력 정보에 대응하는 상기 컴퓨터 입력 신호를 처리하는 컴퓨터를 더 구비하는 것을 특징으로 하는 디스크 인터페이스 시스템.
  10. 제 8항에 있어서, 상기 테스트 명령어 입력 정보는,
    장치 인식, 초기 설정, 다중 읽기, 다중 쓰기, DMA 방식 읽기, 및 DMA 방식 쓰기 중 하나 이상의 명령어에 대응하는 정보를 포함하는 것을 특징으로 하는 디스크 인터페이스 시스템.
  11. 제 8항에 있어서, 상기 디스크 인터페이스 장치는,
    테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보를 인코딩하여 상기 디지털 수신 정보로서 상기 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 상기 디지털 송신 정보를 디코딩하여 상기 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는 테스트 블록;
    상기 컴퓨터 출력 신호를 디지털 신호로 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 상기 컴퓨터 입력 신호를 발생시키는 물리층부;
    상기 테스트 인에이블 신호의 논리 상태에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력하는 먹스; 및
    상기 디지털 수신 정보를 처리하여 상기 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 상기 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력하는 디지털 블록을 구비하는 것을 특징으로 하는 디스크 인터페이스 시스템.
  12. 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 테스트 명령어 입력 정보를 인코딩하여 디지털 수신 정보로서 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는 단계;
    컴퓨터 출력 신호를 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 발생시키는 단계;
    상기 테스트 인에이블 신호의 논리 상태에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력하는 단계; 및
    상기 디지털 수신 정보를 처리하여 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력하는 단계를 구비하는 것을 특징으로 하는 디스크 인터페이스 방법.
  13. 제 12항에 있어서, 상기 테스트 벤치는,
    상기 테스트 명령어 입력 정보를 인코딩하고 스크램블링하여 생성한 정보이고,
    상기 디버깅 정보는 상기 디지털 송신 정보를 디코딩하고 디스크램블링하여 생성한 정보인 것을 특징으로 하는 디스크 인터페이스 방법.
  14. 제 13항에 있어서, 상기 테스트 벤치의 생성은,
    상기 테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보에 대응하는 저장 정보를 발생시켜 출력하는 단계;
    상기 저장 정보에 응답하여 상기 테스트 명령어 입력 정보를 저장하는 단계; 및
    저장되고 출력된 상기 테스트 명령어 입력 정보를 인코딩하고 스크램블링하여 상기 테스트 벤치를 생성하여 출력하는 단계를 구비하는 것을 특징으로 하는 디스크 인터페이스 방법.
  15. 제 14항에 있어서, 상기 디버깅 데이터의 생성은,
    상기 디지털 송신 정보를 차례로 저장하고 출력하는 단계; 및
    저장되고 출력되는 상기 디지털 송신 정보를 디코딩하고 디스크램블링하여 디버깅 정보를 출력하는 단계를 구비하는 것을 특징으로 하는 디스크 인터페이스 방법.
  16. 제 15항에 있어서, 상기 디지털 송신 정보의 저장은,
    상기 디지털 송신 정보의 저장에 응답하여 메모리 사용량을 알리는 메모리 사용량 정보 출력 단계를 포함하며,
    상기 메모리 사용량 정보가 소정 임계치를 넘었을 때, 오버플로우가 발생한 것으로 판단하여, 이때 상기 테스트 벤치가 출력되는 연결선을 통하여 홀드 프리미티브 정보가 출력되는 것을 특징으로 하는 디스크 인터페이스 방법.
  17. 제 15항에 있어서, 상기 디버깅 정보는,
    상기 테스트 명령어 정보의 일부로 사용될 수 있는 것을 특징으로 하는 디스크 인터페이스 방법.
  18. 제 12항에 있어서, 상기 컴퓨터 출력 신호, 및 상기 컴퓨터 입력 신호는,
    차동 신호인 것을 특징으로 하는 디스크 인터페이스 방법.
  19. 테스트 명령어 입력 정보를 인코딩하여 테스트 벤치를 생성하는 단계;
    컴퓨터 출력 신호를 변환하여 물리층 정보를 생성하는 단계;
    상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 디지털 수신 정보로 하여, 상기 디지털 수신 정보를 처리한 인터페이스 출력 정보를 출력하는 단계;
    상기 디지털 수신 정보 또는 인터페이스 입력 정보에 응답하여 발생시킨 디지털 송신 정보를 변환하여 컴퓨터 입력 신호를 출력하는 단계;
    상기 디지털 송신 정보를 디코딩하여 디버깅 정보를 출력하는 단계; 및
    소정 백업 장치에 의하여 상기 인터페이스 출력 정보에 응답하여 명령어에 대응한 결과 정보로서 상기 인터페이스 입력 정보를 출력하는 단계를 구비하는 것을 특징으로 하는 디스크 인터페이스 방법.
  20. 제 19항에 있어서, 상기 디스크 인터페이스 방법은,
    소정 컴퓨터에 의하여 상기 백업 장치에 접근하는 명령어에 대응하는 상기 컴퓨터 출력 신호를 발생시키고, 상기 인터페이스 입력 정보에 대응하는 상기 컴퓨터 입력 신호를 처리하는 단계를 더 구비하는 것을 특징으로 하는 디스크 인터페이스 방법.
  21. 제 19항에 있어서, 상기 테스트 명령어 입력 정보는,
    장치 인식, 초기 설정, 다중 읽기, 다중 쓰기, DMA 방식 읽기, 및 DMA 방식 쓰기 중 하나 이상의 명령어에 대응하는 정보를 포함하는 것을 특징으로 하는 디스크 인터페이스 방법.
  22. 제 19항에 있어서, 상기 테스트 명령어 입력 정보, 및 상기 컴퓨터 출력 신호는,
    테스트 인에이블 신호의 제2 논리 상태에 응답하여, 상기 테스트 명령어 입력 정보를 인코딩하여 상기 디지털 수신 정보로서 상기 테스트 벤치를 생성하여 출력하고 테스트 결과로서 입력되는 상기 디지털 송신 정보를 디코딩하여 상기 디버깅 정보를 출력하며, 상기 테스트 인에이블 신호의 제1 논리 상태에서 상기 테스트 벤치 및 상기 디버깅 정보를 출력하지 않는 단계;
    상기 컴퓨터 출력 신호를 디지털 신호로 변환하여 상기 디지털 수신 정보로서 물리층 정보를 출력하고, 상기 디지털 송신 정보를 변환하여 상기 컴퓨터 입력 신호를 발생시키는 단계;
    상기 테스트 인에이블 신호에 응답하여, 상기 테스트 벤치 또는 상기 물리층 정보 중 어느 하나를 선택하여 상기 디지털 수신 정보를 출력하는 단계; 및
    상기 디지털 수신 정보를 처리하여 상기 인터페이스 출력 정보를 출력하고, 상기 디지털 수신 정보 또는 상기 인터페이스 입력 정보에 응답하여 상기 디지털 송신 정보를 발생시켜 출력하는 단계를 구비하여 처리되는 것을 특징으로 하는 디스크 인터페이스 방법.
KR10-2003-0063407A 2003-09-09 2003-09-09 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법 KR100518596B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0063407A KR100518596B1 (ko) 2003-09-09 2003-09-09 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법
US10/911,725 US7103496B2 (en) 2003-09-09 2004-08-05 Disc interface, disc interface system having the same, and disc interfacing method
TW093126131A TWI283861B (en) 2003-09-09 2004-08-31 Disc interface, disc interface system having the same, and disc interfacing method
JP2004262793A JP2005085282A (ja) 2003-09-09 2004-09-09 ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0063407A KR100518596B1 (ko) 2003-09-09 2003-09-09 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050026672A KR20050026672A (ko) 2005-03-15
KR100518596B1 true KR100518596B1 (ko) 2005-10-04

Family

ID=34309406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0063407A KR100518596B1 (ko) 2003-09-09 2003-09-09 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법

Country Status (4)

Country Link
US (1) US7103496B2 (ko)
JP (1) JP2005085282A (ko)
KR (1) KR100518596B1 (ko)
TW (1) TWI283861B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7319705B1 (en) * 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
KR101910933B1 (ko) * 2011-12-21 2018-10-24 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 테스트 제어방법
US20180003511A1 (en) 2016-07-01 2018-01-04 Uber Technologies, Inc. Autonomous vehicle localization using submaps

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593647A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd デ−タ処理システム
JPS6375844A (ja) * 1986-09-18 1988-04-06 Fujitsu Ltd 障害修復の確認方法
JPH08297927A (ja) * 1995-04-27 1996-11-12 Sony Corp 記録再生装置および磁気記録再生装置
JPH09292447A (ja) * 1996-04-26 1997-11-11 Sony Corp 故障検出回路
US6263373B1 (en) * 1998-12-04 2001-07-17 International Business Machines Corporation Data processing system and method for remotely controlling execution of a processor utilizing a test access port
JP2001005768A (ja) * 1999-06-25 2001-01-12 Nec Ibaraki Ltd 磁気テープ装置
JP2001201542A (ja) * 2000-01-18 2001-07-27 Toshiba Microelectronics Corp スキャンフリップフロップ及び半導体集積回路
JP2001296331A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp スキャンテスト回路
JP2002071758A (ja) * 2000-08-29 2002-03-12 Mitsubishi Electric Corp 半導体集積回路のテスト装置
US8019901B2 (en) * 2000-09-29 2011-09-13 Alacritech, Inc. Intelligent network storage interface system
JP4863547B2 (ja) * 2000-12-27 2012-01-25 ルネサスエレクトロニクス株式会社 Ｂｉｓｔ回路内蔵半導体集積回路装置
JP2003084997A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd エミュレーションシステム及びその検証方法
US6747469B2 (en) * 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
JP4075360B2 (ja) * 2001-11-27 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
KR20030095828A (ko) * 2002-06-14 2003-12-24 삼성전자주식회사 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법

Also Published As

Publication number Publication date
KR20050026672A (ko) 2005-03-15
TW200518076A (en) 2005-06-01
US7103496B2 (en) 2006-09-05
JP2005085282A (ja) 2005-03-31
TWI283861B (en) 2007-07-11
US20050065748A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US6977960B2 (en) Self test circuit for evaluating a high-speed serial interface
US8918546B2 (en) Apparatus and method for enabling digital and analog data communication over a data bus
US7457325B2 (en) Multiplexing a communication port
US20100153799A1 (en) Method and apparatus for loopback self testing
US6339831B1 (en) Automatic detecting unit for diagnosing a connection and identifying an external device, information processing apparatus, and external device
US20070067541A1 (en) Method and apparatus for automatically adjusting bus widths
JP2011133473A (ja) 試験装置、試験方法およびプログラム
US8438432B2 (en) DRAM memory controller with built-in self test and methods for use therewith
CN112394281B (zh) 测试信号并行加载转换电路和系统级芯片
WO2009031737A1 (en) Universal high-speed real-time monitoring device for embedded systems
KR100518596B1 (ko) 실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법
US7938327B2 (en) Data capturing assembly and method and information storage apparatus
US6944695B1 (en) Method and apparatus for connecting devices to a bus
JP5054106B2 (ja) 試験装置および回路装置
WO2008011326A1 (en) Detecting and differentiating sata loopback modes
US20100125685A1 (en) Storage apparatus and output signal generation circuit
US10275387B2 (en) Method and associated interface circuit for mitigating interference due to signaling of a bus
US20090327538A1 (en) Data transfer apparatus, information processing apparatus, and data transfer method
US20080115022A1 (en) System and related method for chip i/o test
US7853843B2 (en) Method and system for testing chips
JP2006301784A (ja) プログラマブルロジックコントローラ
JPS5936288B2 (ja) 接続装置
JP5521847B2 (ja) シリアル通信回路
JP5287112B2 (ja) データ転送制御装置及び電子機器
JP2009037479A (ja) データ転送制御装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee