JP2005064879A - 発振回路および発振安定化方法 - Google Patents

Abstract

【課題】 製品としての量産性の向上を実現することができ、かつ安定した発振動作を実現することができ、発振出力が供給されるシステムの動作の安定性を向上することができる発振回路および発振安定化方法を提供する。
【解決手段】 能力可変発振回路１００からの出力をしきい値の異なる２つのインバータ２０１、２０２で受け、この両インバータ２０１、２０２に発振が安定した時に超える電圧値の目安をインバータ２０１、２０２のしきい値である非安定化指標（１）、非安定化指標（２）として設定し、インバータ２０１、２０２からの出力を、発振安定期間短縮回路３００により、システムで使用するクロックのタイミングで計数して、発振が安定するまで能力可変発振回路１００の能力を最大にすることにより、発振安定期間をさらに短縮する。
【選択図】 図１

Description

本発明は、発振子にインバータとともに並列接続されたトライステートインバータの駆動数により発振能力を制御する発振回路および発振安定化方法に関するものである。

従来から、コンピュータシステム等の動作基準となるクロックを生成するための発振回路として、発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、発振子による発振能力を、複数のトライステートインバータの駆動数を切り換えて制御するように構成された発振回路（例えば、特許文献１を参照）が広く使用されている。

このような従来の発振回路において、その発振能力をトライステートインバータの駆動数により制御する場合には、発振に用いるインバータの電源電圧レベルを指標にして制御している。
特開平８−６５０４８号公報（第１図）

しかしながら上記のような従来の発振回路では、その発振能力をトライステートインバータの駆動数により制御する場合に、発振に用いるインバータの電源電圧レベルを指標にして制御しているが、インバータ用電源の電圧レベルはその生産時に必ずバラツキが発生し、生産されたものの発振能力の制御にもバラツキが発生してしまい、そのバラツキをなくすためには、インバータ用電源の電圧レベルを個々に調整する必要があり、製品としての量産性が失われるという問題点を有していた。

また、発振能力の制御も、バラツキの多い電圧レベルに対し一意に決定されており、発振能力を制御するトライステートインバータが常にＯＮ／ＯＦＦするため、発振能力も頻繁に変動し、発振動作が不安定になってしまうという問題点も有していた。

また、一旦発振を開始した後に、発振能力が制御不可能な程に発振が不安定になっても、それを解決する手段が無く、その発振出力がコンピュータシステム等の各種システムに供給されている場合、それらのシステムにおいても、その動作が不安定になってしまうという問題点をも有していた。

本発明は、上記従来の問題点を解決するもので、製品としての量産性の向上を実現することができ、かつ安定した発振動作を実現することができ、発振出力が供給されるシステムの動作の安定性を向上することができる発振回路および発振安定化方法を提供する。

上記の課題を解決するために、第１の発明は、発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力される４つのインバータを備え、前記４つのインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記４つのインバータのうち２つのインバータのしきい値は前記発振子による安定発振を得るために上回れない電圧レベルとし、残りの２つのインバータのしきい値は前記発振子による安定発振を得るために下回れない電圧レベルとし、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記複数のトライステートインバータの駆動数を切り換えることにより、前記発振子による発振が最適な発振能力になるように制御することができる。

また、第２の発明は、発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力される２つのインバータを備え、前記２つのインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記２つのインバータのうち１つのインバータのしきい値は前記発振子による安定発振を得るための上限を示す充分な高さの電圧レベルとし、残りのインバータのしきい値は前記発振子による安定発振を得るための下限を示す充分な低さの電圧レベルとし、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記発振子による発振が充分に安定したことを認識するとともに、前記充分な安定を認識するまでの期間、前記複数のトライステートインバータを駆動状態に切り換えることにより、前記発振子による発振の安定期間が短縮するように制御することができる。

上記の各発明において、発振子による発振の安定を認識する指標として、各インバータのしきい値は、１個で簡易的に実現させることや、ｎ個で実現させることによっても、前記発振子による発振が最適な発振能力になるように制御するとともに、前記発振子による発振の安定期間が短縮するように制御することができる。

また、第３の発明は、第１の発明により発振の不安定を認識した場合に、前記発振子による発振出力の供給先であるシステムに対して、伝播する前記発振出力として、前記発振子による発振出力を分周したものに切り換えることにより、安定した発振出力を前記システムに伝播することができる。

また、第４の発明は、第１の発明により発振の不安定を認識した場合に、前記発振子による発振出力の供給先であるシステムに対して、前記発振の不安定状態を伝播することにより、前記システム内でデータバックアップを取る等の適切な処理を行うことができる。

以上のように本発明によれば、発振出力の電圧レベルを、ロジック回路のしきい値により検出してロジック制御することにより、その制御を生産時のバラツキに関係無く安定なものにすることができ、製品としての量産性の向上を実現することができる。

また、発振が安定するまで発振能力を変化させず最大の発振能力にすることで発振安定期間を短縮し、発振の最大電圧と最小電圧を決まった電圧レベルの区間内に抑えることにより、常にトライステートバッファがＯＮ／ＯＦＦすることをなくすことができ、安定した発振動作を実現することができる。

また、発振が不安定になった場合に、システムをバックアップすることを可能にするために、システムへ発振状態を示す信号を印加することができ、発振出力が供給されるシステムの動作の安定性を向上することができる。

以下、本発明の実施の形態を示す発振回路および発振安定化方法について、図面を参照しながら具体的に説明する。
本発明は、大きく分けて発振安定期間短縮機能、発振安定化機能、発振制御機能からなる。以下、それぞれの機能ごとに実施の形態を説明する。また、発振安定期間短縮機能と発振安定化機能で使用するしきい値の異なるインバータの入力を抑えることで、消費電力の削減を行う入力制御機能と、発振安定化をソフトウェアにより実現する方法の実施の形態を前記説明の後に示す。
（発振安定期間短縮機能）
本発明の実施の形態の発振回路における発振安定期間短縮機能を説明する。

図１は本実施の形態の発振回路の全体構成を示すブロック図である。図３は本実施の形態の発振回路における発振安定期間短縮回路の構成を示すブロック図である。本実施の形態の発振回路において、発振安定期間短縮機能に関する部分は、図１に示すように、能力可変発振回路１００、しきい値の異なるインバータ２００、２０１、２０２、発振安定期間短縮回路３００からなる。

発振安定期間短縮回路３００は、図３のような回路構成により実現できる。図３の全フリップフロップ３１１〜３１６は電源投入と同時にリセットがかかり、発振開始電圧になると同時に解除される。図１のインバータ２００のしきい値は、電源電圧の半分（Ｖ／２）に設定し、インバータ２０１のしきい値は、発振が安定しているときに上回る電圧レベルを示す非安定指標（１）に設定し、インバータ２０２のしきい値は、発振が安定しているときに下回る電圧レベルを示す非安定指標（２）に設定する。

セット・リセット端子付きフリップフロップ３０１（又は、セット・リセット端子付きラッチ）のセット端子側にインバータ２０１の出力Ｓ２０１を、リセット端子側にインバータ２０２の出力Ｓ２０２を入力し、発振が安定し始めて発振出力Ｓ１００がインバータ２０１のしきい値を上回ると、図４のｔ０のように、セット・リセット付きフリップフロップ３０１はセットされ、その出力Ｓ３０１として「１」がフリップフロップ３１１に伝播し、図４のｔ１のように、フリップフロップ３１１は、インバータ２００の出力Ｓ２００の立下りでこの出力Ｓ３０１を受け取り「１」を出力する。

次に、発振が安定し始めて発振出力Ｓ１００がインバータ２０２のしきい値を下回ると、セット・リセット付きフリップフロップ３０１はリセットされ、その出力Ｓ３０１の否定出力／Ｓ３０１として「１」がフリップフロップ３１２に伝播し、フリップフロップ３１２は、インバータ２００の出力Ｓ２００の立上がりでこの否定出力／Ｓ３０１を受け取り「１」を出力する。

以上の手順で、フリップフロップ３１１、３１２が連続してｎ回（図３では４回）「１」を計数すると、図４のｔ３のように発振安定と認識し、フリップフロップ３２１より発振開始信号として「１」を出力する。

連続して「１」にならなかった場合には、図４のｔ２のように「０」が伝播され、連続して「１」が伝播されるまでフリップフロップ３２１は「１」を出力しない。この発振開始信号を図１の選択回路５００の選択端子に接続することで、インバータ２００の出力Ｓ２００をシステムに伝播し、発振安定期間を短縮する。フリップフロップ３２１の出力が「０」の期間は発振安定待ち期間、「１」の期間は発振安定期間であり、図２のｔ１〜ｔ２の区間が発振安定待ちの区間となる。

さらに、図３のＡＮＤ回路３２２、ＯＲ回路３２３の回路の論理により、インバータ２０１、２０２からの入力Ｓ２０１、Ｓ２０２を切断し、図３のＯＲ回路３２４の論理により、インバータ２００からの入力Ｓ２００を切断し、発振安定化後の本機能ブロックの電力消費を抑えることができる。また、発振安定期間中に、図１の発振安定化回路４００からの発振能力制御信号を全てＯＮにし、能力可変発振回路１００の能力を最大にしておくことで、さらに発信安定期間を短縮することができる。

インバータ２０１、２０２を発振安定化回路４００とは別にし、本来必要なしきい値よりも、インバータ２０１は高い値を、インバータ２０２は低い値を設定することで、計数する回数を減らし、図３にフリップフロップ３１１〜３１６として示されるフリップフロップの数を減らすことができる。
（発振安定化機能）
本発明の実施の形態の発振回路における発振安定化機能を説明する。

図５は本実施の形態の発振回路における発振安定化回路の構成を示すブロック図である。本実施の形態の発振回路において、発振安定化機能に関する部分は、図１に示すように、能力可変発振回路１００、しきい値の異なるインバータ２００、２０１、２０２、２０３、２０４、発振安定化回路４００からなる。

発振安定化回路４００は、図５のような回路構成により実現できる。図５の全フリップフロップ４０１、４０２、４０４、４０５は、電源投入と同時にリセットがかかり、発振開始電圧になると同時に解除される。また、図５のバイナリカウンタ４１０は、リセット時に能力可変発振回路１００の能力が最大になるようセットされ、ｃｌｏｃｋの立ち上がり時に、ＵＰ端子が「１」の時はカウントアップし、ＤＯＷＮ端子が「１」の時はカウントダウンする。

図１のインバータ２００のしきい値は、電源電圧の半分（Ｖ／２）に設定し、インバータ２０１のしきい値は、発振が安定しているときに上回る電圧レベルを示す非安定指標（１）に設定し、インバータ２０２のしきい値は、発振が安定しているときに下回る電圧レベルを示す非安定指標（２）に設定し、インバータ２０３のしきい値は、必要以上に発振能力が高い場合に超える発振電圧レベルを示す能力過剰指標（１）に設定し、インバータ２０４のしきい値は、必要以上に発振能力が高い場合に下回る発振電圧レベルを示す能力過剰指標（２）に設定する。

インバータ２０３の出力Ｓ２０３を図５のフリップフロップ４０１のセット端子に接続し、インバータ２０４の出力Ｓ２０４を反転して図５のフリップフロップ４０２のセット端子に接続し、これらのフリップフロップ４０１、４０２の出力に対してＯＲ回路４０３によりＯＲを取り出力Ｓ４０３を生成する。出力Ｓ４０３は、図１の能力可変発振回路１００からの発振能力が高すぎて、インバータ２０３のしきい値を上回るかインバータ２０４のしきい値を下回る場合に、図６のｔ１のように、「１」が出力される。

インバータ２０１の出力Ｓ２０１を図５のフリップフロップ４０４のセット端子に接続し、インバータ２０２の出力Ｓ２０２を反転して図５のフリップフロップ４０５のセット端子に接続し、これらのフリップフロップ４０４、４０５の出力に対してＮＡＮＤ回路４０６によりＮＡＮＤを取り出力Ｓ４０６を生成する。出力Ｓ４０６は、図１の能力可変発振回路１００からの発振能力が低すぎて、インバータ２０１のしきい値を上回ることができないかインバータ２０２のしきい値を下回ることができない場合に、図６のｔ２のように、「１」が出力される。

図５のバイナリカウンタ４１０のＤＯＷＮ端子にＯＲ回路４０３からの出力Ｓ４０３を接続し、ＵＰ端子にＮＡＮＤ回路４０６からの出力Ｓ４０６を接続し、インバータ２００の出力Ｓ２００をｃｌｏｃｋ端子に接続することで、発振能力が高すぎる場合にはカウントダウンし発振能力が低すぎる場合にはカウントアップし、このカウンタの上下に応じて図１の能力可変発振回路１００の発振能力を上げ下げすることにより、発振能力が過剰に供給されず、かつ発振能力が低くならないよう制御して、発振能力を最適な状態に保つ。

また、図２のｔ３からｔ４の区間のように、図１のＳ２００が「１」のときの能力可変発振回路１００からの出力電圧レベルが、インバータ２０１、２０３に設定したしきい値の電圧レベルの間に入り、かつインバータ２００の出力が「ＬＯＷ」のときの能力可変発振回路１００からの出力電圧レベルが、インバータ２０２、２０４に設定したしきい値の電圧レベルの間に入る状態を、発振の最適な状態とし、能力可変発振回路１００の出力電圧のレベルが、インバータ２０１と２０２に設定したしきい値の電圧レベルの間にあるとき、発振が不安定になった状態とする。

また、この回路では、インバータ２０１、２０２、２０３、２０４の４つのインバータに設定したしきい値を指標にしているが、この数を減らして簡易的に本機能を実現できることは言うまでもない。

また、図５のＳ４０６を状態通知信号として図１の発振制御回路５００へ伝播することで、発振能力が低く発振が不安定になった場合に、システムへの発振を分周し安定した発振をシステムに提供する。さらに図５の信号Ｓ４０６を状態通知信号として図１のシステムに伝播することで、バックアップなどの適切な処理を行うこともできる。
（発振制御機能）
本発明の実施の形態の発振回路における発振制御機能を説明する。

図７は本実施の形態の発振回路における発振制御回路の構成を示すブロック図である。本実施の形態の発振回路において、発振制御機能に関する部分は、図１に示すように、能力可変発振回路１００、インバータ２００、発振安定期間短縮回路３００からの発振開始信号、発振安定化回路４００からの状態通知信号および発振能力制御信号、選択回路５００、発振制御回路６００からなる。

発振制御回路６００は図７のような回路構成により実現できる。この発振制御回路６００は、能力可変発振回路１００からの発振出力が安定し、図２のｔ２のように、図１の発振安定期間短縮回路３００からの発振開始信号が出力され、選択回路５００から発振信号が出力されると、その発振出力をシステムに伝播する。能力可変発振回路１００からの発振出力が不安定になり、図２のｔ４のように、図１の発振安定化回路４００からの状態通知信号が「１」になると、図８のｔ０のように、図１のインバータ２００からの発振出力を分周した分周回路からの発振出力を、図１のシステムに伝播し、常に安定した発振信号をシステムに伝播する。

また、発振制御回路６００は、発振安定化回路４００による発振能力制御が最大で、かつ状態通知信号が発振出力の不安定状態を伝播している場合、インバータ２００からの発振出力の分周も不可能と判断し、図８のｔ１のように、システムへの発振出力を一時停止する。その後、発振制御回路６００は、図８のｔ２のように発振出力が安定し次第、その発振出力をシステムへ供給する。
（入力制御機能）
本発明の実施の形態の発振回路における入力制御機能を説明する。

図９は本実施の形態の発振回路における入力制御回路の構成を示すブロック図である。上記の各実施の形態の発振回路においては、しきい値の異なるインバータを複数用いているが、上記の各機能を使用しない場合にも、常に、これらのインバータに対して、能力可変発振回路１００からの発振出力が入力され、少なからず電力を消費する。これに対し、図１の入力制御回路７００の入力制御機能により、能力可変発振回路１００からの発振出力をソフトウェアで抑えることにより、インバータでの電力消費を避けることができる。この入力制御回路は図９のように構成することで実現できる。

図９のように、システムからの制御信号により能力可変発振回路１００からの発振出力Ｓ１００をマスクすることで各インバータ２０１〜２０４への発振出力を抑え、同様に、発振安定期間短縮機能、発振安定化機能、発振制御機能へのインバータ２００からの出力Ｓ２００もマスクすることにより、各機能用回路の動作を止めて消費電力の削減を行うことができる。
（発振安定化をソフトウェアにより実現）
前記発振安定化機能は、ソフトウェアにより実現することも可能である。ソフトウェアによる発振安定化機能は図１０の回路構成と、図１１のフローを行うソフトウェアにより実現できる。

まず、Ｓ２０１、Ｓ２０２、Ｓ２０３、Ｓ２０４をシステム内のレジスタに格納する（ステップ１１０）。次に、能力可変発振回路１００の出力Ｓ１００の発振電圧レベルがインバータ２０３に設定したしきい値を超えるかインバータ２０４に設定したしきい値を下回る場合（ステップ１１１）、能力可変発振回路１００のトライステートインバータを制御しているシステム内にあるレジスタの制御を変更し、トライステートインバータをＯＦＦにする数を増やす（ステップ１１３）ことにより、能力可変発振回路１００の発振能力を下げる方向に制御する。

次に、能力可変発振回路１００の出力Ｓ１００の発振電圧レベルがインバータ２０１に設定したしきい値を超えないかインバータ２０２に設定したしき値を下回れない場合（ステップ１１２）、状態通知信号を生成し発振制御回路６００にシステムの不安定を伝播し（ステップ１１４）、システムへの発振を分周しシステムで使用する発振を安定させ、システムの状態をメモリーにバックアップし（ステップ１１５）、能力可変発振回路１００のトライステートインバータを制御しているシステム内にあるレジスタの制御を変更して、トライステートインバータをＯＮにする数を増やす（ステップ１１６）ことにより、能力可変発振回路１００の発振能力を上げる方向に制御する。

本発明における発振回路および発振安定化方法により、製品としての量産性の向上を実現することができ、かつ安定した発振動作を実現することができ、発振子にインバータとともに並列接続されたトライステートインバータの駆動数により発振能力を制御する場合に適用できる。

本発明の実施の形態の発振回路の全体構成を示すブロック図 同実施の形態の発振回路における能力可変発振回路の動作を示す波形図 同実施の形態の発振回路における発振安定期間短縮回路の構成を示すブロック図 同実施の形態の発振回路における発振安定期間短縮回路の動作を示す波形図 同実施の形態の発振回路における発振安定化回路の構成を示すブロック図 同実施の形態の発振回路における発振安定化回路の動作を示す波形図 同実施の形態の発振回路における発振制御回路の構成を示すブロック図 同実施の形態の発振回路における発振制御回路の動作を示す波形図 同実施の形態の発振回路における入力制御回路の構成を示すブロック図 同実施の形態の発振回路においてソフトウェアにより発振安定化を行う場合の構成を示すブロック図 同実施の形態の発振回路においてソフトウェアにより発振安定化を行う場合のアルゴリズムを示すフロー図

符号の説明

１００ 能力可変発振回路
２００〜２０４ インバータ
３００ 発振安定期間短縮回路
３０１ セット・リセット付きフリップフロップ
３１１〜３１６ 発振安定検知用フリップフロップ
３２０ 発振安定検知用ＡＮＤ回路
３２１ 発振開始信号出力用フリップフロップ
３２２、３２３、３２４ 発振入力停止用論理回路
４００ 発振安定化回路
４０１、４０２、４０４、４０５ 発振能力検知用フリップフロップ
Ｓ４０３、Ｓ４０６ 発振能力検知信号
４１０ バイナリカウンタ
４１１ デコーダ
５００ 発振制御選択回路
６００ 発振制御回路
７００ 入力制御回路

Claims (20)

1. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力される４つのインバータを備え、前記４つのインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記４つのインバータのうち２つのインバータのしきい値は前記発振子による安定発振を得るために上回れない電圧レベルとし、残りの２つのインバータのしきい値は前記発振子による安定発振を得るために下回れない電圧レベルとし、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記複数のトライステートインバータの駆動数を切り換えるよう構成したことを特徴とする発振回路。
2. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力される２つのインバータを備え、前記２つのインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記２つのインバータのうち１つのインバータのしきい値は前記発振子による安定発振を得るための上限を示す充分な高さの電圧レベルとし、残りのインバータのしきい値は前記発振子による安定発振を得るための下限を示す充分な低さの電圧レベルとし、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記発振子による発振が充分に安定したことを認識するとともに、前記充分な安定を認識するまでの期間、前記複数のトライステートインバータを駆動状態に切り換えるよう構成したことを特徴とする発振回路。
3. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力される２つのインバータと、入力信号のセットおよびリセット機能を有し、そのセットおよびリセットのタイミングで前記入力信号を保持するフリップフロップまたはラッチからなる保持回路と、前記保持回路の出力信号を計数する回路とを備え、前記２つのインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記発振子による発振出力が入力された時に、そのレベルが前記各しきい値から超えたことをそれぞれ判別するよう構成し、前記保持回路は、前記セットおよびリセットのタイミングで前記２つのインバータの出力を保持するよう構成し、前記保持回路からの出力信号を計数し、その計数値に基づいて前記発振子による発振の安定状態を認識し、前記発振の安定状態に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、発振の安定するまでの期間を短縮する発振安定期間短縮機能を有することを特徴とする発振回路。
4. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力されるｎ個のインバータと、入力信号のセットおよびリセット機能を有し、そのセットおよびリセットのタイミングで前記入力信号を保持するフリップフロップまたはラッチからなる保持回路と、前記保持回路の出力信号を計数し、その計数値に基づいて前記発振子による発振の安定状態を認識する回路と、前記ｎ個のインバータからの出力および前記発振安定認識回路からの出力を基に前記発振子による発振能力を認識して、その発振能力を制御する発振能力制御信号を出力する回路とを備え、前記ｎ個のインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記発振子による発振出力が入力された時に、そのレベルが前記各しきい値から超えたことをそれぞれ判別するよう構成し、前記保持回路は、前記セットおよびリセットのタイミングで前記ｎ個のインバータ回路の出力を保持するよう構成し、前記発振能力認識回路からの発振能力制御信号を前記複数のトライステートインバータの制御端子に入力し、前記発振子による発振能力に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、前記発振子による発振を安定させる発振安定化機能を有することを特徴とする発振回路。
5. 請求項４記載の発振回路であって、前記発振能力認識回路は、前記発振子による発振の不安定状態を示す状態通知信号を出力することを特徴とする発振回路。
6. 請求項１〜請求項４のいずれかに記載の発振回路であって、前記発振子による発振出力の前記ｎ個のインバータへの入力を開閉する回路と、前記開閉を制御するレジスタとを設け、前記発振子による発振出力の前記ｎ個のインバータへの入力を遮断する入力制御機能を有することを特徴とする発振回路。
7. 請求項２または請求項３記載の発振回路であって、前記２つのインバータのしきい値を高く設定したことを特徴とする発振回路。
8. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路において、前記発振子による発振出力が入力されるｎ個のインバータと、前記ｎ個のインバータの出力値を保持するレジスタとを備え、前記ｎ個のインバータは、前記発振子による発振出力に対して、それぞれ互いに異なるしきい値を有し、前記ｎ個のインバータのうちｍ（ｍ＜ｎ）個のインバータのしきい値は発振能力が高すぎる場合を上回る電圧レベルに設定し、前記ｎ個のインバータのうちｌ個のインバータのしきい値は発振能力が低すぎる場合を下回る電圧レベルに設定し、前記ｎ個のインバータの出力値を基に前記レジスタの値が前記発振能力の低すぎにより前記発振子による発振の不安定状態を示すように変化した場合に、前記複数のトライステートインバータを順次駆動状態にして前記発振子による発振能力を上げるとともに、前記ｎ個のインバータの出力値を基に前記レジスタの値が前記発振能力の高すぎを示すように変化した場合に、前記複数のトライステートインバータを順次駆動停止状態にして前記発振子による発振能力を下げ、前記発振子による発振能力に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、前記発振子による発振を安定させる発振安定化機能を有することを特徴とする発振回路。
9. 請求項３または請求項４または請求項８記載の発振回路であって、前記発振子による発振出力およびその発振出力を分周した信号が入力され、それらの一方を選択する選択回路を設け、前記選択回路は、前記発振子による発振の不安定状態の通知信号に基づいて、前記発振子による発振出力を分周した信号を選択し、発振周波数を制御する発振制御機能を有することを特徴とする発振回路。
10. 請求項９記載の発振回路であって、前記発振制御機能として、前記発振子による発振の不安定状態の通知信号に基づいて、前記選択回路からの選択信号の出力を停止する機能を有することを特徴とする発振回路。
11. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路の発振を安定化する発振安定化方法であって、前記発振子による発振出力が入力される４つのインバータに、前記発振子による発振出力に対してそれぞれ互いに異なるしきい値として、２つのインバータは前記発振子による安定発振を得るために上回れない電圧レベルのしきい値を設定し、残りの２つのインバータは前記発振子による安定発振を得るために下回れない電圧レベルのしきい値を設定し、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記複数のトライステートインバータの駆動数を切り換えることを特徴とする発振安定化方法。
12. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路の発振を安定化する発振安定化方法であって、前記発振子による発振出力が入力される２つのインバータに、前記発振子による発振出力に対してそれぞれ互いに異なるしきい値として、１つのインバータは前記発振子による安定発振を得るための上限を示す充分な高さの電圧レベルによるしきい値を設定し、残りのインバータは前記発振子による安定発振を得るための下限を示す充分な低さの電圧レベルによるしきい値を設定し、前記発振子による発振出力が入力された時の各インバータの出力値に基づいて、前記発振子による発振が充分に安定したことを認識するとともに、前記充分な安定を認識するまでの期間、前記複数のトライステートインバータを駆動状態に切り換えることを特徴とする発振安定化方法。
13. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路の発振を安定化する発振安定化方法であって、前記発振子による発振出力が入力される２つのインバータに、前記発振子による発振出力に対してそれぞれ互いに異なるしきい値を設定し、前記２つのインバータにより、前記発振子による発振出力が入力された時に、そのレベルが前記各しきい値から超えたことをそれぞれ判別し、フリップフロップまたはラッチからなる保持回路により、その回路へのセットおよびリセットのタイミングで、前記２つのインバータの判別出力を保持し、発振安定期間短縮機能として、前記判別出力の保持による前記保持回路からの出力信号を計数し、その計数値に基づいて前記発振子による発振の安定状態を認識し、前記発振の安定状態に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、発振の安定するまでの期間を短縮することを特徴とする発振安定化方法。
14. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路の発振を安定化する発振安定化方法であって、前記発振子による発振出力が入力されるｎ個のインバータに、前記発振子による発振出力に対してそれぞれ互いに異なるしきい値を設定し、前記ｎ個のインバータにより、前記発振子による発振出力が入力された時に、そのレベルが前記各しきい値から超えたことをそれぞれ判別し、フリップフロップまたはラッチからなる保持回路により、その回路へのセットおよびリセットのタイミングで、前記ｎ個のインバータの判別出力を保持し、前記判別出力の保持による前記保持回路からの出力信号を計数し、その計数値に基づいて前記発振子による発振の安定状態を認識し、発振安定化機能として、前記ｎ個のインバータからの判別出力および前記発振安定認識出力を基に前記発振子による発振能力を認識して、その発振能力を制御する発振能力制御信号を出力し、前記発振能力制御信号を前記複数のトライステートインバータの制御端子に入力し、前記発振子による発振能力に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、前記発振子による発振を安定させることを特徴とする発振安定化方法。
15. 請求項１４記載の発振安定化方法であって、発振安定化機能として、前記発振能力の認識を基に、前記発振子による発振の不安定状態を示す状態通知信号を出力することを特徴とする発振安定化方法。
16. 請求項１１〜請求項１４のいずれかに記載の発振安定化方法であって、入力制御機能として、前記発振子による発振出力の前記ｎ個のインバータへの入力を、その開閉を制御するレジスタからの出力により、遮断することを特徴とする発振安定化方法。
17. 請求項１２または請求項１３記載の発振安定化方法であって、前記２つのインバータのしきい値を高く設定したことを特徴とする発振安定化方法。
18. 発振子の両端に、帰還用の抵抗とインバータと複数のトライステートインバータが並列接続され、前記発振子による発振能力を、前記複数のトライステートインバータの駆動数を切り換えて制御する発振回路の発振を安定化する発振安定化方法であって、前記発振子による発振出力が入力されるｎ個のインバータに、前記発振子による発振出力に対してそれぞれ互いに異なるしきい値として、ｍ（ｍ＜ｎ）個のインバータは前記発振子による発振能力が高すぎる場合を上回る電圧レベルのしきい値を設定し、残りのうちｌ個のインバータは前記発振子による発振能力が低すぎる場合を下回る電圧レベルのしきい値を設定し、前記発振子による発振出力が入力された時の前記ｎ個のインバータの出力値をレジスタに保持し、発振安定化機能として、前記レジスタの値が前記発振能力の低すぎにより前記発振子による発振の不安定状態を示すように変化した場合に、前記複数のトライステートインバータを順次駆動状態にして前記発振子による発振能力を上げるとともに、前記レジスタの値が前記発振能力の高すぎを示すように変化した場合に、前記複数のトライステートインバータを順次駆動停止状態にして前記発振子による発振能力を下げ、前記発振子による発振能力に応じて前記複数のトライステートインバータの駆動数を切り換え前記発振子による発振能力を制御して、前記発振子による発振を安定させることを特徴とする発振安定化方法。
19. 請求項１３または請求項１４または請求項１８記載の発振安定化方法であって、発振制御機能として、前記発振子による発振の不安定状態の通知信号に基づいて、前記発振子による発振出力およびその発振出力を分周した信号の一方を選択して、前記発振子による発振出力に対して、その発振周波数を制御することを特徴とする発振安定化方法。
20. 請求項１９記載の発振安定化方法であって、発振制御機能として、前記発振子による発振の不安定状態の通知信号に基づいて、前記選択信号の出力を停止することを特徴とする発振安定化方法。

Images