JP5141246B2 - クロック伝搬回路 - Google Patents
クロック伝搬回路 Download PDFInfo
- Publication number
- JP5141246B2 JP5141246B2 JP2007339720A JP2007339720A JP5141246B2 JP 5141246 B2 JP5141246 B2 JP 5141246B2 JP 2007339720 A JP2007339720 A JP 2007339720A JP 2007339720 A JP2007339720 A JP 2007339720A JP 5141246 B2 JP5141246 B2 JP 5141246B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- propagation
- circuit
- driver
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006866 deterioration Effects 0.000 claims description 54
- 238000001514 detection method Methods 0.000 claims description 46
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000006731 degradation reaction Methods 0.000 claims description 5
- 230000002123 temporal effect Effects 0.000 description 14
- 230000032683 aging Effects 0.000 description 8
- 230000000644 propagated effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101100072644 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INO2 gene Proteins 0.000 description 4
- 101100454372 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCB2 gene Proteins 0.000 description 4
- 101100489624 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RTS1 gene Proteins 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101150080315 SCS2 gene Proteins 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
ゲーテッドクロック制御によるクロック供給の停止が行われる度毎に、論理レベルがローレベル固定状態とハイレベル固定状態とに交互に切り替わる信号をクロック伝搬ドライバに与え、以てゲーテッドクロック制御の対象となるクロック伝搬ドライバへの経時劣化の影響と、ゲーテッドクロック制御の対象とならずクロックが常時供給されるクロック伝搬ドライバへの経時劣化の影響とを等しくするクロック供給回路(例えば、特許文献1参照。)。
現用クロックが周期的に供給されているか否かを判定し、周期的でない場合は前記現用クロックに代えて予備クロックを出力するクロック冗長回路(例えば、特許文献2及び3参照。)。
現用クロックのパルス幅が所定幅より狭くなったことを検出した時、予備クロックを出力するクロックパルス検出回路(例えば、特許文献4参照。)。
リングオシレータの発振周波数の低下を本体回路の経時劣化として検出するホットキャリア劣化検出回路(例えば、特許文献5参照。)。
図1に示す半導体集積回路1には、一例として2つの論理回路ユニット2_1及び2_2が搭載され、これらの論理回路ユニット2_1及び2_2のクロック入力端子IT1_1及びIT1_2にはクロック発生回路(図示せず)により発生されたクロックCLKがクロック伝搬ドライバ3を介してそれぞれ供給される。
今、図3に示す時刻t0において、クロック伝搬回路10_1及び10_2が、それぞれ、クロック伝搬ドライバ11_1及び11_2を動作状態にする一方、クロック伝搬ドライバ12_1及び12_2をHi-Z状態(非動作状態)にしているとする。
経時劣化検出動作は、大略、図4に示す経時劣化が生じていない場合の動作(1)と、図5又は図6に示す経時劣化が生じている場合の動作(2)又は(3)とから成る。
図4に示すように、図2に示した経時劣化検出回路20を構成するDフリップフロップ21の入力D1が、入力されたクロックCLKの立上りタイミングT1においてハイレベルであるとすると、ローレベルの出力Q1を遅延可変インバータ22に与える。図示の如く、出力Q1は、タイミングT1からDフリップフロップ21の動作遅延時間だけ遅延している。
上記の動作例(1)の後にDフリップフロップ21及び23、並びに遅延可変インバータ22に経時劣化が生じて動作遅延時間DLYが増大し、図5に示す如くクロックCLKの立上りタイミングTj1においてクロックCLKのクロック周期に等しくなると、Dフリップフロップ23の入力D2(遅延可変インバータ22の出力)の変化タイミングとクロックCLKの次の立上りタイミングTj2とが競合し、フリップフロップ23の出力(すなわち、検出結果信号RSの周波数)が確定せず不定となる。
また、図6に示す如くクロックCLKの立上りタイミングTk1において動作遅延時間DLYがクロックCLKのクロック周期を超えると、次の立上りタイミングTk2においてはDフリップフロップ23の入力D2がハイレベルであるため、Dフリップフロップ23の出力Q2がハイレベルを保持する。この後、立上りタイミングTk3においてDフリップフロップ23の入力D2がローレベルに変化する迄、出力Q2がハイレベルを保持する。
2_1, 2_2 論理回路ユニット
3, 11, 11_1, 11_2, 12, 12_1, 12_2 クロック伝搬ドライバ
10, 10_1, 10_2 クロック伝搬回路
20, 20_1, 20_2 経時劣化検出回路
21, 23 Dフリップフロップ
22 遅延可変インバータ
30, 30_1, 30_2 動作状態切替部
CLK クロック
SCS1, SCS2 クロック停止制御信号
RS, RS1, RS2 検出結果信号
SS, SS1, SS2 動作状態切替信号
DLY 動作遅延時間
図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 外部からの制御信号に応じてクロック信号の伝搬を停止する第1及び第2のドライバと、
前記制御信号に応じた前記第1のドライバによる前記クロック信号の伝搬停止に同期して動作が停止されるトランジスタ回路を含み、前記トランジスタ回路の遅延劣化を検出する検出部と、
前記第1及び第2のドライバを選択的に動作させることにより、前記クロック信号の伝搬元を前記第1及び第2のドライバの間で切り替える切替部と、を備え、
前記トランジスタ回路は、
前記クロック信号の立上りタイミングにおける入力信号のレベルを出力する第1のフリップフロップと、
前記第1のフリップフロップの出力を反転するインバータと、
前記クロック信号の立上りタイミングにおいて、前記インバータの出力信号のレベルを前記入力信号として前記第1のフリップフロップへ出力する第2のフリップフロップと、を含み、
前記検出部は、前記第2のフリップフロップの出力を用いて、前記遅延劣化を検出し、
前記切替部は、前記検出部による前記遅延劣化の検出に応じて、前記第1のドライバに代えて前記第2のドライバを動作状態とする、
ことを特徴とするクロック伝搬回路。
- 請求項1において、
前記検出部は、前記トランジスタ回路の動作遅延時間が前記クロック信号のクロック周期以上となったことを、前記遅延劣化として検出することを特徴としたクロック伝搬回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339720A JP5141246B2 (ja) | 2007-12-28 | 2007-12-28 | クロック伝搬回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339720A JP5141246B2 (ja) | 2007-12-28 | 2007-12-28 | クロック伝搬回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164730A JP2009164730A (ja) | 2009-07-23 |
JP5141246B2 true JP5141246B2 (ja) | 2013-02-13 |
Family
ID=40966866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339720A Expired - Fee Related JP5141246B2 (ja) | 2007-12-28 | 2007-12-28 | クロック伝搬回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141246B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101835965B (zh) * | 2007-10-22 | 2013-03-27 | 丰田自动车株式会社 | 直接喷射式内燃机 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455715B2 (en) | 2011-06-30 | 2016-09-27 | Alterm Corporation | Apparatus for improving reliability of electronic circuitry and associated methods |
US11841467B2 (en) | 2020-02-19 | 2023-12-12 | Canon Kabushiki Kaisha | Semiconductor device, photoelectric conversion device, photoelectric conversion system, transport apparatus, and control method of semiconductor device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04369736A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 故障回避方式 |
JPH07321629A (ja) * | 1994-05-26 | 1995-12-08 | Matsushita Electric Works Ltd | 半導体装置 |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
JPH1127128A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2002305435A (ja) * | 2001-04-05 | 2002-10-18 | Nec Corp | 半導体装置 |
JP4769509B2 (ja) * | 2004-08-02 | 2011-09-07 | パナソニック株式会社 | 半導体装置 |
JP4575795B2 (ja) * | 2005-01-31 | 2010-11-04 | パナソニック株式会社 | クロック供給回路、半導体システムおよびその設計方法 |
CN101313470B (zh) * | 2005-11-25 | 2010-09-22 | 松下电器产业株式会社 | 逻辑块控制系统及逻辑块控制方法 |
JP4962301B2 (ja) * | 2007-12-25 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体集積回路およびシステム |
-
2007
- 2007-12-28 JP JP2007339720A patent/JP5141246B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101835965B (zh) * | 2007-10-22 | 2013-03-27 | 丰田自动车株式会社 | 直接喷射式内燃机 |
Also Published As
Publication number | Publication date |
---|---|
JP2009164730A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868677B2 (en) | Low power flip-flop circuit | |
US20060220717A1 (en) | Flip-flop circuit having low power data retention | |
JP5025172B2 (ja) | スルー−レートが制御されたオープン−ループ出力ドライバー | |
US7336116B2 (en) | Clock supply circuit | |
US7649393B2 (en) | Semiconductor integrated circuit having active and sleep modes and non-retention flip-flop that is initialized when switching from sleep mode to active mode | |
US8558626B2 (en) | Method and apparatus for generating a clock signal | |
JP2010034710A (ja) | 半導体集積回路及びその誤動作防止方法 | |
JP4684821B2 (ja) | 半導体装置 | |
JP2009278528A (ja) | Dll回路、および半導体装置 | |
JP4711915B2 (ja) | 電子回路 | |
JP5141246B2 (ja) | クロック伝搬回路 | |
US8199589B2 (en) | Shift register providing glitch free operation in power saving mode | |
CN111697965B (zh) | 高速相位频率检测器 | |
JP2020519060A (ja) | タイミングイベント検出を有したシーケンシャル回路およびタイミングイベントを検出する方法 | |
US9755622B2 (en) | Semiconductor integrated circuit, latch circuit, and flip-flop circuit | |
JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
JP2000232339A (ja) | クロック信号制御機能付フリップフロップ回路、及び、クロック制御回路 | |
JP5100801B2 (ja) | クロック制御回路 | |
JP6291831B2 (ja) | 半導体装置 | |
US7400178B2 (en) | Data output clock selection circuit for quad-data rate interface | |
JP4766937B2 (ja) | イベント駆動型論理回路 | |
JP2015119311A (ja) | 半導体装置 | |
JP4276513B2 (ja) | フリップフロップ回路 | |
JP2004198302A (ja) | 断線検知回路 | |
JP2008510411A (ja) | 混成信号集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5141246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |