CN111106831B - 振荡频率控制系统及方法 - Google Patents

振荡频率控制系统及方法 Download PDF

Info

Publication number
CN111106831B
CN111106831B CN201910898647.3A CN201910898647A CN111106831B CN 111106831 B CN111106831 B CN 111106831B CN 201910898647 A CN201910898647 A CN 201910898647A CN 111106831 B CN111106831 B CN 111106831B
Authority
CN
China
Prior art keywords
oscillator
duration
frequency
counter
oscillation controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910898647.3A
Other languages
English (en)
Other versions
CN111106831A (zh
Inventor
尤佛·科斯纳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111106831A publication Critical patent/CN111106831A/zh
Application granted granted Critical
Publication of CN111106831B publication Critical patent/CN111106831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Microcomputers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种振荡频率控制系统及方法，包括时脉电路、振荡控制器和振荡器，被配置为输出为时脉控制的电路提供时脉并输入到振荡控制器的输出时脉信号。振荡控制器被配置为回应于输出时脉信号的输出频率来控制振荡器。该系统还包括电源管理电路，被配置为藉由禁用振荡器使得受时脉控制电路睡眠，以及唤醒电路，被配置为间歇地启动振荡器使得振荡控制器间歇地启用，当受时脉控制电路睡眠时，使得输出频率能藉由控制振荡器收敛到目标频率。

Description

振荡频率控制系统及方法
技术领域
本发明一般涉及电子电路领域，尤其涉及数字电路。
背景技术
美国专利5,438,300描述了一种倍频器，其包括具有多个布置在多个环中的逻辑闸的环形振荡器。控制输入使得能够选择各个逻辑闸，以便将它们连接到环中，或者相反地，将它们从环中移除。随着附加逻辑闸被移除，由环中剩余的逻辑闸施加的组合延迟减小并且振荡器的频率增加。可变延迟元件，例如并联连接的一组三态反相器，连接在两个逻辑闸之间。藉由控制可变延迟元件插入的延迟来微调振荡器。倍频器还包括频率比较器。参考频率通过除以K分频单元，并且环形振荡器的输出通过除以N分频单元，N大于K。藉由从环形振荡器逐渐移除附加的逻辑闸，然后藉由增加由可变延迟元件施加的延迟来微调频率倍增器。在粗调和微调结束时，倍频器被锁定在一个非常接近参考频率乘以N/K的频率。当倍频器不再挂在频率上时，它进入空闲状态，在该状态下它不消耗功率。
发明内容
根据本发明的一些实施例，提供了一种振荡频率控制系统，包括受时脉控制电路、振荡控制器和振荡器，被配置为输出为时脉控制的电路提供时脉并输入到振荡控制器的输出时脉信号。振荡控制器被配置为回应于输出时脉信号的输出频率来控制振荡器。该系统还包括电源管理电路，被配置为藉由禁用振荡器使得受时脉控制电路睡眠，以及唤醒电路，被配置为间歇地启动振荡器使得振荡控制器间歇地启用，当受时脉控制电路睡眠时，使得输出频率能藉由控制振荡器收敛到目标频率，其中，该电源管理电路被配置为藉由使该振荡控制器睡眠来禁用该振荡器，并且其中该唤醒电路被配置为藉由唤醒该振荡控制器来启用该振荡器；该唤醒电路包括一计数器，该计数器被配置为在该振荡控制器已经睡眠一预定睡眠持续时间之后周期性地唤醒该振荡控制器一预定唤醒持续时间。
在一些实施例中，目标频率是参考时脉信号的参考频率的预定倍数。
在一些实施例中，受时脉控制电路包括中央处理单元。
在一些实施例中，功率管理电路被配置为藉由使振荡控制器睡眠来禁用振荡器，并且唤醒电路被配置为藉由唤醒振荡控制器来启用振荡器。
在一些实施例中，唤醒电路包括计数器，该计数器被配置为在振荡控制器已经睡眠预定睡眠持续时间之后周期性地唤醒振荡控制器达预定唤醒持续时间。
在一些实施例中，
计数器还被配置为藉由向振荡控制器输出睡眠信号，周期性地使振荡控制器在预定唤醒持续时间之后睡眠，以及
振荡控制器还用于：
回应于偏离目标频率超过第一预定门槛值的输出频率，禁止计数器输出睡眠信号，使得振荡控制器保持唤醒持续大于预定唤醒持续时间的延长唤醒持续时间，以及
在延长唤醒持续时间之后，回应于偏离目标频率小于第二预定门槛值的输出频率，使计数器输出睡眠信号。
在一些实施例中，电源管理电路还被配置为：
在使振荡控制器进入睡眠状态时启用计数器，以及
唤醒振荡控制器，并在唤醒振荡控制器时禁用计数器。
在一些实施例中，系统还包括一个或多个组态暂存器(configurationregister)，其被配置为储存决定预定睡眠持续时间和预定唤醒持续时间的一个或多个组态参数，并且计数器被配置为从组态暂存器读取组态参数(configuration parameter)。
在一些实施例中，
组态暂存器还被配置为储存至少一个其他参数，该至少一个其他参数决定从包括以下各项的持续时间组中选择的至少一个其他持续时间：另一个睡眠持续时间和另一个唤醒持续时间，以及
振荡控制器还被配置为回应于输出时脉信号的输出频率，使计数器读取至少一个其他参数而不是至少一个组态参数。
在一些实施例中，该系统还包括配置成感测环境温度变化的感测器，
组态暂存器还被配置为储存至少一个其他参数，该至少一个其他参数决定从包括以下各项的持续时间组中选择的至少一个其他持续时间：另一个睡眠持续时间和另一个唤醒持续时间，以及
感测器被配置为回应于感测到的环境温度变化，使计数器读取至少一个其他参数而不是至少一个组态参数。
在一些实施例中，唤醒电路包括感测器，其被配置为：
感知环境温度的变化，以及
回应于感测到的环境温度变化，启用振荡器。
在一些实施例中，振荡器是第一振荡器，并且感测器包括：
第二振荡器，用于输出具有温度敏感频率的振荡信号；以及
频率比较器，被配置为藉由将温度敏感频率的当前值与温度敏感频率的先前值进行比较来感测环境温度的变化。
根据本发明的一些实施例，还提供了一种振荡频率控制方法，包括使用振荡器输出定时受时脉控制电路的输出时脉信号并将其馈送到振荡控制器，并且使用振荡控制器控制回应于输出时脉信号的输出频率的振荡器。该方法还包括，使用电源管理电路，藉由禁用振荡器使时脉控制的电路睡眠，并间歇地启动振荡器，使振荡控制器间歇性地工作，在时脉控制的电路睡眠时，藉由控制振荡器使输出频率收敛到目标频率，其中，禁用该振荡器的步骤包括藉由使该振荡控制器睡眠来禁用该振荡器，并且其中启用该振荡器的步骤包括藉由唤醒该振荡控制器来启用该振荡器；
唤醒该振荡控制器的步骤包括：在该振荡控制器已经睡眠一预定睡眠持续时间之后，使用计数器周期性地唤醒该振荡控制器达一预定唤醒持续时间。
从以下对其实施例的详细描述，结合附图，将更全面地理解本发明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是根据本发明的一些实施例的集成电路的示意图；
图2是根据本发明的一些实施例的图1的集成电路的状态图；以及
图3示出了根据本发明一些实施例的图1的集成电路的示例性状态转换序列。
20：数位积体电路；
22：中央处理单元；
24：输出时脉(OC)信号；
24a：OC_A信号；
26：电流控制振荡器(CCO)；
28：振荡控制器；
30：启用信号；
32：控制字；
34：参考时脉；
36：参考时脉信号；
38：电源管理电路；
40、46：唤醒脉冲；
41、47：睡眠脉冲；
42：CPU睡眠请求信号；
44：计数器；
48：组态暂存器；
50：组态参数；
52：计数器控制信号；
54：唤醒/睡眠状态信号；
56：及闸；
58：唤醒状态；
60：睡眠状态；
62：FMUL唤醒状态；
64：第一改变设置信号；
65：睡眠请求脉冲；
66：感测器；
68：第二振荡器；
70：振荡信号；
72：感测控制器；
74：第二改变设置信号；
76：唤醒信号；
77：睡眠通知脉冲；
具体实施方式
在包括申请专利范围的本申请的上下文中，电路被称为每当电路执行其指定功能时“启用(enable)”，并且每当电路未执行其指定功能时“禁用(disable)”，例如，由于没有被计时，或者因为在逻辑上被禁用。对于某些类型的电路，特别是如果电路在执行其指定功能时消耗相对大量的功率，本发明可以将该电路称为在启用时“唤醒”，并且在禁用时“空闲”或“睡眠”。
本发明的实施例提供了一种用于为中央处理单元(CPU)和/或其他数字电路提供时脉的倍频器(FMUL)。FMUL包括电流控制振荡器(CCO)和振荡控制器。藉由持续向CCO输出控制字，振荡控制器驱动CCO输出为CPU提供时脉的输出时脉信号。
更具体地，FMUL实现反馈控制环路，由此来自CCO的输出时脉信号被反馈到振荡控制器。基于该反馈，振荡控制器根据需要连续地调整控制字，使得输出时脉信号的输出频率f2不会显着偏离特定目标频率。例如，振荡控制器可以接收具有特定参考频率f1的参考时脉信号，并控制CCO使得f2等于或近似等于目标频率(N/K)×f1，其中N/K是预定义的乘法因子。
只要FMUL唤醒，就可以不间断地执行上述反馈控制环路，从而可以藉由修改控制字立即校正输出频率的任何偏差。但是，即使在CPU空闲时，连续运行FMUL也可能消耗相对大量的功率。另一方面，每当CPU空闲时空转FMUL，因此中断控制回路，其可能导致输出频率在FMUL唤醒时显着偏离目标频率，例如，由于FMCO睡眠时CCO的温度发生变化。因此，振荡控制器可能需要相对大量的时间来调谐CCO，即，使输出频率收敛到目标频率。
为了解决这个挑战，本发明的实施例允许FMUL在CPU睡眠的大部分时间内睡眠，但是间歇性地在短时间间隔内唤醒FMUL。在这些短唤醒间隔期间，来自CCO的输出时脉信号不被馈送到CPU，但是仍然被反馈到振荡控制器，使得振荡控制器可以调谐CCO。因此，FMUL的功耗受到限制，但FMUL的输出频率不允许显着偏离目标频率。
通常，CPU空闲时FMUL的状态由计数器控制，计数器向振荡控制器输出周期性唤醒和睡眠信号。通常，计数器从一个或多个组态暂存器读取决定FMUL的每个周期性唤醒间隔和睡眠间隔的持续时间的参数。可选地或另外地，每当感测器感测到环境温度的显着变化时，FMUL可以被温度变化感测器唤醒。
在一些实施例中，前述组态暂存器储存多个不同的参数集。在这样的实施例中，回应于感测到的温度变化，计数器使用的参数可以藉由温度变化感测器改变。因此，例如，回应于相对大的温度变化，温度变化感测器可以使FMUL具有更长的周期性唤醒间隔和/或更短的周期性睡眠间隔。可替代地或另外地，回应于检测到的输出频率与目标频率的偏差，振荡控制器本身可以改变计数器使用的参数。因此，例如，回应于相对大的偏差，振荡控制器可以使FMUL具有更长的周期性唤醒间隔和/或更短的周期性睡眠间隔。
首先参考图1，图1是根据本发明的一些实施例的数字集成电路(IC)20的示意图，例如专用集成电路(ASIC)或现场可程式化逻辑电路(FPGA)。
数字集成电路20包括中央处理单元(CPU)22和诸如CCO 26的振荡器，其输出为中央处理单元22提供时脉的输出时脉(OC)信号24。在一些实施例中，数字集成电路20安装在诸如膝上型电脑或台式电脑的主板上，并且中央处理单元22管理主板的各种功能。例如，CPU中央处理单元22可以处理来自一个或多个外部接口的输入，包括例如键盘(在这样的实施例中，数字集成电路20可以被称为电脑微控制器，或者可以说是体现为电脑微控制器。)。或者，数字集成电路20可以安装在任何其他合适的位置(例如，在消费电子设备中)，和/或中央处理单元22可以执行任何其他合适的功能。数字集成电路20可以藉由互补金属氧化物半导体(CMOS)工艺或藉由本领域已知的任何其他合适的制造工艺来构造。
数字集成电路20还包括振荡控制器28。振荡控制器28控制OC信号24的频率f2，其随CCO26内产生的电流量而变化。例如，振荡控制器28可以藉由向CCO输出被称为“控制字(control word)”32的多位元信号来控制频率f2，该控制字32控制在CCO26内产生的电流量。振荡控制器可以根据需要连续地修改控制字32，以便使频率f2尽可能接近特定目标频率。为了促进该功能，OC信号24被反馈到振荡控制器。
通常，CCO的目标频率是参考时脉(RC)信号36的频率f1的预定倍数N/K，振荡控制器从参考时脉(REF CLOCK)34连续接收该频率。(在这样的实施例中，振荡控制器和CCO可以被称为FMUL的相应组件。)通常，振荡控制器包括两个分频器和频率比较器，振荡控制器使用该比较器将频率f2与目标频率(N/K)×f1进行比较。例如，振荡控制器可以使用一个分频器将f2除以N，使用另一个分频器将f1除以K，并使用频率比较器将两个结果量相互比较。如果两个量彼此不相等，则振荡控制器可以改变控制字，以便增加或减少f2。或者，振荡控制器可以使用任何其他合适的逻辑并且这样做，使用任何合适的电路来控制CCO的输出频率。
通常，除了控制字32之外，振荡控制器28还向CCO 26输出单比特启用信号30。当启用信号30为高电平时，启用CCO；否则，CCO被禁用，因此CPU没有时脉。通常，每当振荡控制器唤醒时，启用信号为高，而每当振荡控制器空闲时，启用信号为低。因此，如下面的描述中所假设的，可以藉由使振荡控制器空闲来禁用CCO，并且藉由唤醒振荡控制器来启用CCO。
数字集成电路20还包括电源管理(POWER MGMT)电路38，其控制中央处理单元22的状态。通常，电源管理电路38藉由禁用CCO使中央处理单元22睡眠，使得CCO 26停止输出OC信号24。通常，电源管理电路藉由向振荡控制器输出睡眠脉冲41来禁用CCO，睡眠脉冲41使振荡控制器睡眠，使得启用信号30变低。相反，为了唤醒CPU，电源管理电路38将唤醒脉冲40输出到振荡控制器，从而唤醒振荡控制器。通常，如图1所示，睡眠脉冲41和唤醒脉冲40藉由不同的相应线路发送。
通常，电源管理电路使CPU回应于从CPU接收的CPU睡眠请求(CPU SR)信号42而睡眠。CPU可以回应于任何合适的因素产生CPU SR信号42；例如，对于数字集成电路20包含电脑微控制器的实施例，CPU可以回应于没有从任何外部接口接收输入达预定的持续时间而产生SR信号42。在使CPU睡眠之后，电源管理电路可以在预定的持续时间之后唤醒CPU，或者回应于任何其他合适的因素。例如，电源管理电路可以连接到外部接口(例如键盘)，并且每当从接口接收到输入时可以唤醒CPU。
如上面概述中所述，当CPU睡眠时，振荡控制器和CCO被不间断地禁用，频率f2可能与目标频率显着偏离。因此，数字集成电路20还包括唤醒电路，被配置为在CPU睡眠时间歇地启用振荡控制器和CCO。当振荡控制器和CCO被启用时，振荡控制器藉由如上所述控制CCO使频率f2收敛到目标频率。
通常，唤醒电路包括计数器44，其被配置为在振荡控制器已经睡眠预定睡眠持续时间之后周期性地唤醒振荡控制器(并且因此也启用CCO)达预定唤醒持续时间。计数器44包括以特定周期振荡的时脉以及其他电路，其被配置为实现本文所述的功能。
在一些实施例中，为了周期性地唤醒振荡控制器，计数器44将周期性唤醒脉冲46输出到振荡控制器。相反地，为了在每个周期性唤醒持续时间之后使振荡控制器空闲，计数器将周期性睡眠脉冲47输出到振荡控制器。(通常，如图1所示，唤醒脉冲46和睡眠脉冲47藉由不同的相应线路发送。)通常，振荡控制器的周期性唤醒持续时间比振荡控制器的周期性睡眠持续时间短得多(例如，短于1％)。例如，虽然睡眠持续时间可以是200-1000ms，但是唤醒持续时间可以仅为0.1-0.5ms。
通常，为了确保计数器44在CPU唤醒时不使振荡控制器睡眠，计数器的状态由电源管理电路控制。特别是，每当电源管理电路唤醒CPU时，电源管理电路也会禁用计数器；相反，只要电源管理电路使CPU睡眠，电源管理电路就会启动计数器。例如，可以使用一位元(one-bit)计数器控制(COUNTER CTRL)信号52来实现该功能，每当睡眠脉冲41被传送到振荡控制器时，该计数器控制信号52被切换到高电平，并且每当唤醒脉冲40被传送到振荡控制器时，该信号被切换到低电平。
通常，电源管理电路38还防止计数器唤醒CPU。电源管理电路可以藉由输出一位唤醒/睡眠状态信号54来实现该功能，该唤醒/睡眠状态信号54控制OC信号24是否输入到中央处理单元22。
例如，唤醒/睡眠状态信号54可以与OC信号24一起输入到及闸56，及闸56输出OC_A信号24a。当唤醒/睡眠状态信号54为高时，OC信号24藉由及闸56，使得OC_A信号24a等于OC信号24，因此，中央处理单元22被计时。否则，尽管OC信号24被反馈到振荡控制器28，但是OC信号没有被馈送到CPU，即OC_A信号24a是低的，因此CPU没有被计时。因此，每当唤醒脉冲40被传送到振荡控制器时，唤醒/睡眠状态信号54可以切换到高，并且每当睡眠脉冲41被传送到振荡控制器时，唤醒/睡眠状态信号54就被切换到低。(唤醒/睡眠状态信号54因此可以是计数器控制信号52的否定。)
通常，一个或多个组态暂存器(CONFIG REGISTERS)48储存决定振荡控制器的周期性睡眠持续时间和唤醒持续时间的一个或多个组态参数(PARAMS)50。计数器从组态暂存器48读取组态参数50，并且回应于这些参数，根据指定的持续时间唤醒振荡控制器。
例如，组态暂存器48可以储存第一数量的计数器周期N1，其决定唤醒持续时间，以及第二数量的计数器周期N2，其决定睡眠持续时间。回应于读取这些参数，在每个周期性唤醒脉冲之后，计数器可以在向振荡控制器发送周期性睡眠脉冲之前等待N1个计数器周期，然后在将下一个周期性唤醒脉冲发送到振荡控制器之前等待N2个计数器周期。
现在参考图2是根据本发明的一些实施例的数位积体电路20的状态图。另外参考图3，其示出了根据本发明的一些实施例的数位积体电路20的状态转换的示例序列。(为方便起见，图2、图3将CCO和振荡控制器统称为FMUL。)
如图2所示，数字集成电路20通常具有三种不同的状态，包含唤醒状态58、睡眠状态60、FMUL唤醒状态62。在唤醒状态58期间，FMUL和CPU都在唤醒时计数器被禁用。在睡眠状态60期间，FMUL和CPU都在空闲时启用计数器。在FMUL唤醒状态62期间，计数器启用、FMUL唤醒以及CPU空闲。如上面参考图1所述，唤醒脉冲40将数位积体电路20转换到唤醒状态58，而睡眠脉冲41将数位积体电路20从唤醒状态转换到睡眠状态60。如上面进一步描述的，睡眠状态60和FMUL唤醒状态62之间的转换由周期性唤醒脉冲46和周期性睡眠脉冲47实现。
以下是图3中所示的状态转换的示例序列的描述。在图3的时间线中，时间(在下面用字母“t”表示)以计数器44的周期为单位标记，使得例如在计数器的六个周期之后发生的事件被描述为在t＝6处发生。
(为了便于说明和描述，图3假设六个计数器周期的周期性睡眠持续时间，以及三个计数器周期的周期性唤醒持续时间。然而，要强调的是，在实践中，计数器的周期长度通常相对较小(例如，小于5μs)，使得每个睡眠或唤醒持续时间中的计数器周期的数量远大于图3中假设的。此外，如上所述，唤醒持续时间与睡眠持续时间的比率通常远小于图3中假设的比率。)
首先，在t＝0时，电源管理电路向FMUL发送睡眠脉冲并将计数器控制信号52切换为高电平，从而使IC从唤醒状态转换到睡眠状态。特别地，睡眠脉冲禁用振荡控制器，使得启用信号30下降到低电平，因此，OC信号24和OC_A信号24a都变为低电平(使得CPU睡眠)，而计数器控制信号启用计数器。电源管理电路进一步将唤醒/睡眠状态信号54切换为低电平。
接下来，在六个计数器周期之后，计数器将周期性唤醒脉冲发送到FMUL，使IC转换到FMUL唤醒状态。在此状态期间，启用信号为高，因此，OC信号24以频率f2振荡。(必要时可以调整频率f2，使其收敛到目标频率。)然而，由于唤醒/睡眠状态信号54为低电平，OC_A信号保持为低电平，因此CPU继续睡眠。
在三个计数器周期之后，计数器向FMUL发送周期性睡眠脉冲，使IC转换回睡眠状态。藉由来自电源管理电路的唤醒脉冲在t＝13时中断该睡眠时段，这使得IC转换到唤醒状态。t＝18时的另一个睡眠脉冲将IC转换回睡眠状态。在六个计数器周期之后，另一个周期性唤醒信号将IC转换到FMUL唤醒状态。最后，在t＝26时，另一个唤醒脉冲将IC转换回唤醒状态。
再次参考图1。
在一些实施例中，组态暂存器48为一个或多个组态参数储存多个不同的值。换句话说，组态暂存器可以储存决定振荡控制器的不同相应睡眠持续时间的多个参数，和/或决定振荡控制器的不同相应唤醒持续时间的多个参数。在这样的实施例中，回应于OC信号24的频率f2，振荡控制器28可以向计数器44输出第一改变设置(CHG_SETTING)信号64，这导致计数器改变从暂存器读取的至少一个参数。
例如，组态暂存器可以储存两组参数，包括一组默认参数{N1_a，N2_a}以及一组校正参数{N1_b，N2_b}。默认参数{N1_a，N2_a}对应于N1_a计数器周期的周期性唤醒持续时间和N2_a计数器周期的周期性睡眠持续时间。校正参数{N1_b，N2_b}对应N1_b计数器周期的周期性唤醒持续时间和N2_b计数器周期的周期性睡眠持续时间，其中N1_b>N1_a和/或N2_b<N2_a。默认情况下，计数器可以使用默认的参数集。然而，如果在一个唤醒周期期间的任何时刻，振荡控制器决定频率f2偏离目标频率超过预定门槛值，则振荡控制器可以使计数器使用校正参数组。随后，振荡控制器可以决定偏差已经小于预定门槛值至少门槛值时间段(例如，0.5-2秒)，并且回应于此，使计数器恢复到默认设置参数。
在一些实施例中，振荡控制器将偏差计算为频率f2和目标频率之间的绝对差值除以目标频率，并且门槛值被定义为目标频率的合适百分比，例如在目标频率的0.5％和1％之间。
可选地或另外地，回应于偏离目标频率超过第一预定门槛值(例如，目标频率的0.75％-1.25％)的输出频率，振荡控制器可以禁止计数器输出睡眠脉冲47，使得振荡控制器保持唤醒状态，延长唤醒持续时间大于从组态暂存器读取的预定唤醒持续时间。随后，回应于偏离目标频率小于一秒的较低预定门槛值(例如，目标频率的0.05％-0.15％)的输出频率，振荡控制器可以使计数器输出睡眠脉冲47。(在这样的实施例中，由于振荡控制器的唤醒持续时间的变化，睡眠脉冲47和唤醒脉冲46不一定是周期性的。)
例如，在任何特定唤醒时段期间，振荡控制器可以计算输出频率与目标频率的偏差，如上所述。如果偏差大于第一门槛值，则振荡控制器可以藉由输出适当的改变第一改变设置(change-setting)信号64，将计数器切换到超校正设置，其中，尽管振荡控制器的睡眠持续时间如前所述，如果没有首先从振荡控制器接收到这样做的请求，则计数器不输出睡眠脉冲。随后，在决定偏差小于第二门槛值时，振荡控制器可以输出睡眠请求脉冲65。回应于睡眠请求脉冲65，计数器可以输出睡眠脉冲47，从而使振荡控制器睡眠。唤醒时段的持续时间以及任何数量的后续唤醒时段的持续时间因此可以延长到输出频率收敛到目标频率所需的时间。
在决定偏差已经小于第一门槛值至少门槛值时间段(例如，0.5-2秒)时，振荡控制器可以藉由输出适当的改变设置信号，使计数器离开超校正设置(hyper-correctivesetting)。
作为将计数器切换到超校正设置的替代，振荡控制器可以在ad-hoc基础上抑制周期性睡眠脉冲。换句话说，在偏差超过第一门槛值的每个唤醒时段期间，振荡控制器可以例如藉由向计数器输出适当的睡眠脉冲禁止信号(未示出)来禁止睡眠脉冲47，使得唤醒只要频率f2收敛所需的时间就延长。
通常，可以定义任何合适数量的计数器设置，每个设置对应于f2和目标频率之间的偏差的不同的相应值范围。在一些实施例中，如图1和上面的描述中所假设的，振荡控制器在计算偏差之后，在查找表中查找相应的设置(例如，储存在单独的暂存器中)，然后传送设置。使用第一改变设置信号64到计数器。第一改变设置信号64可以包括任何合适数量的比特，使得信号能够指定每个设置。在其他实施例中，振荡控制器将偏差传递给计数器，然后计数器查找相应的设置。
例如，可以为计数器定义三个设置：上述默认设置，校正设置(corrective)和超校正设置，每个设置由改变第一改变设置信号64的不同的相应两位值指定。如果f2和目标频率之间的绝对差值超过第一门槛值，则可以使用超校正设置。否则，如果绝对差值超过第二门槛值，则可以使用校正设置。否则，可以使用默认设置。作为纯粹说明性的示例，第一门槛值可以在目标频率的0.75％和1.25％之间，而第二门槛值可以在目标频率的0.5％和1％之间。
在一些实施例中，计数器在任何设置中都不使用预定唤醒持续时间；相反，计数器仅回应于睡眠请求脉冲65输出睡眠脉冲47。
通常，频率f2偏离目标频率的主要原因是环境温度的变化，其影响CCO 26的温度。因此，在一些实施例中，数字集成电路20包括感测器66，其感测器66被配置为感测电路的环境温度的变化，并且回应于此改变计数器44的设置。因此，感测器66可以使计数器在超校正设置中操作，和/或改变计数器44从组态暂存器读取的参数。例如，如果感测器感测到超过预定门槛值的温度升高或降低，则感测器可以使计数器读取更高的唤醒持续时间和/或更低的睡眠持续时间。随后，在环境温度稳定后，感测器可以使计数器恢复到先前的参数。
在一些实施例中，感测器66包括第二振荡器68，其包括例如电流控制振荡器或电阻器-电容器(RC)振荡器，以及感测控制器72，其包括频率比较器和一个或多个暂存器。第二振荡器68连续输出具有温度敏感频率f3的振荡(OSC)信号70，并且感测控制器72使用频率比较器藉由跟踪频率f3识别环境温度的变化。
例如，感测控制器72可周期性地(例如，每秒15次)对频率f3的当前值进行采样，并将该值与储存在频率f3的感测控制器的暂存器中的频率f3的先前值(例如最近采样的值)进行比较。(在一些实施例中，感测控制器计算频率f3的移动平均值，并将移动平均值与先前的移动平均值进行比较。)如果两个值之间的绝对值或百分比差超过特定的预定门槛值，则感测控制器可以将第二改变设置信号74输出到计数器44，从而将计数器的设置改变为更正确的设置。随后，在识别出频率f3已经稳定(即，绝对值或百分比差小于门槛值)之后，感测控制器可以向计数器输出另一个改变设置信号，从而将计数器的设置改变为更少的校正设置。
作为纯粹说明性的示例，假设上面定义的三个计数器设置，并且假设在相应的一秒周期内计算频率f3的变化，如果f3的变化较小，例如小于1％，则感测控制器72可以使计数器在默认设置下操作。如果f3的变化在1％和2％之间，则使计数器在校正设置下操作。如果f3的变化大于2％，则使计数器在超校正设置下操作。
在第二改变设置信号74指定的设置与第一改变设置信号64指定的设置发生冲突的情况下，计数器通常使用更正确的设置。例如，如果第二改变设置信号指定校正设置但是第一改变设置信号指定超校正设置，则计数器通常将选择超校正设置。
应注意，与CCO 26相反，第二振荡器68消耗相对较少的功率，使得连续操作第二振荡器相对低功耗。例如，第二振荡器68可以不如CCO 26精确，和/或频率f3可以低于频率f2，使得第二振荡器68消耗相对较少的功率。尽管如此，频率f3通常受到与频率f2类似的温度的影响，使得检测到的频率f3的变化可以用作频率f2的预期变化的代理。
在一些实施例中，感测器66被配置为回应于相对大的感测到的温度变化而唤醒振荡控制器。例如，感测控制器72可以连续地向振荡控制器输出唤醒信号76，该唤醒信号76通常是低电平的，但是回应于相对大的感测到的温度变化而被切换到高电平。当唤醒信号76为低电平时，振荡控制器28根据从计数器44接收的周期性(和/或非周期性)唤醒和睡眠脉冲而起作用，如上所述。另一方面，当唤醒信号76为高电平时，即使从计数器44接收到睡眠脉冲，振荡控制器28仍保持唤醒。
在这样的实施例中，振荡控制器28通常在进入睡眠之前立即向感测控制器72输出睡眠通知(SN)脉冲77(例如，回应于从电源管理电路或计数器接收的睡眠脉冲)。回应于接收睡眠通知脉冲77，感测控制器72在其暂存器中储存频率f3的最近采样值，其被指定为基线频率值。随后，感测控制器将频率f3的每个采样值与基线频率值进行比较。如果两个值之间的绝对值或百分比差超过特定的预定门槛值，则感测控制器72将唤醒信号76切换为高。然后振荡控制器保持唤醒，直到从电源管理电路接收到下一个睡眠脉冲。在接收到该睡眠脉冲时，振荡控制器向感测控制器发送另一个睡眠通知脉冲。回应于此，感测控制器将唤醒信号76切换为低，并储存新的基线频率值。
在一些实施例中，唤醒信号76与第二改变设置信号74可平行使用。例如，感测控制器72可以将每个频率样本与最近样本(例如最近样本)进行比较，同时也将每个频率样本与基线频率值进行比较。如果后一比较(与基线频率值进行比较)可识别频率f3的足够高的变化，则唤醒信号76切换到高电平，如上所述。否则，唤醒信号76保持低电平；但是，如果必要的话，根据前面的比较(与最近样本进行比较)，改变计数器设置。
在其他实施例中，感测器66不输出第二改变设置信号74，而是仅输出唤醒信号76。在这样的实施例中，数位积体电路20不一定包括计数器44，即，FMUL唤醒状态可以仅由感测器66触发。
作为第二振荡器68和感测控制器72的替代或补充，感测器66可包括直接测量环境温度的任何其他合适的部件，例如热二极管或热敏电阻。类似于上面，可以定义对应于不同的相应计数器设置的几个温度变化范围。因此，作为纯粹说明性的示例，在一秒的时间段内，温度的变化小于1℃可以对应于默认设置，1℃和2℃之间的变化可以对应于校正设置，而大于2℃的变化可能对应于超矫正设置。可替代地或另外地，感测器66可以回应于睡眠通知脉冲77储存参考温度，然后回应于将当前温度与参考温度进行比较，切换唤醒信号76，从而唤醒振荡控制器。
应注意，本发明的范围包括对图1中所示的电路的组成和配置的任何其他合适的修改。例如，代替CCO 26、数字集成电路20可以包括任何其他合适类型的振荡器，例如环形振荡器，其中控制(或“调谐”)决定振荡器的输出频率的振荡器的环长度由振荡控制器28控制。作为另一个例子，作为中央处理单元22的替代或补充，数字集成电路20可以包括由OC信号24计时的任何其他数字电路，例如，数字-模拟(D/A)转换器可以将数字音频转换为模拟音频。
本发明的范围还包括对数字集成电路20的各种组件相互发信号的方式的任何合适的修改。例如，振荡控制器28的状态可以由功率管理电路和/或计数器输出的连续信号控制，或者由上述唤醒和睡眠脉冲中的一个或多个输出控制。作为另一示例，当信号为低时，可替代地实现上面描述为在特定信号为高时实现的功能，反之亦然。
通常，本文描述的电路的每个元件可以包括互连组件的任何合适布置，被配置为执行本文描述的功能。这些组件可以包括例如电阻器、电晶体、电容器、电感器和/或二极管，它们可以使用任何合适的导线和/或迹线互连。
本领域技术人员将理解，本发明不限于上文特别示出和描述的内容。相反地，本发明的实施例的范围包括上文描述的各种特征的组合和子组合，以及现有技术中不存在的变化和修改，本领域技术人员在阅读前述内容时将想到这些变化和修改。在本专利申请中藉由引用并入的文件应被视为本申请的组成部分，除非在这些并入的文件中以与本说明书中明确或隐含的定义相冲突的方式定义任何术语，应考虑本说明书中的定义。

Claims (20)

1.一种振荡频率控制系统，其特征在于，包括：
一受时脉控制电路；
一振荡控制器；
一振荡器，被配置为输出一输出时脉信号用以控制该受时脉控制电路，该输出时脉信号馈送到该振荡控制器，该振荡控制器被配置为回应于该输出时脉信号的输出频率以控制该振荡器；
一电源管理电路，配置为藉由禁用该振荡器以使该受时脉控制电路睡眠；以及
一唤醒电路，被配置为间歇地启用该振荡器，使得当该受时脉控制电路睡眠时，该振荡控制器藉由控制该振荡器以间歇地使该输出频率收敛到目标频率；
其中，该电源管理电路被配置为藉由使该振荡控制器睡眠来禁用该振荡器，并且其中该唤醒电路被配置为藉由唤醒该振荡控制器来启用该振荡器；
该唤醒电路包括一计数器，该计数器被配置为在该振荡控制器已经睡眠一预定睡眠持续时间之后周期性地唤醒该振荡控制器一预定唤醒持续时间。
2.如权利要求1所述的系统，其特征在于，该目标频率是参考时脉信号的参考频率的预定倍数。
3.如权利要求1所述的系统，其特征在于，该时脉控制电路包括中央处理单元。
4.如权利要求1所述的系统，其特征在于，该计数器还被配置为藉由向该振荡控制器输出睡眠信号，以周期性地使该振荡控制器在该预定唤醒持续时间之后进入睡眠，以及
其中，该振荡控制器还进一步用于：
回应于偏离该目标频率超过第一预定门槛值的该输出频率，禁止该计数器输出该睡眠信号，使得该振荡控制器保持唤醒持续大于该预定唤醒持续时间的延长唤醒持续时间，以及
在该延长唤醒持续时间之后，回应于偏离该目标频率小于第二预定门槛值的该输出频率，使该计数器输出该睡眠信号。
5.如权利要求1所述的系统，其特征在于，该电源管理电路还可进一步用于：
在使该振荡控制器进入睡眠状态时启用该计数器，以及
唤醒该振荡控制器，并在唤醒该振荡控制器时禁用该计数器。
6.如权利要求1所述的系统，其特征在于，还进一步包括：一个或多个组态暂存器，被配置为储存决定该预定睡眠持续时间和该预定唤醒持续时间的一个或多个组态参数，其中，该计数器被配置为从该组态暂存器读取该组态参数。
7.如权利要求6所述的系统，其特征在于，该组态暂存器还可进一步被配置为储存至少一个其他参数，该至少一个其他参数决定从由以下组成的持续时间组中选择的至少一个其他持续时间，该持续时间组包括另一个睡眠持续时间和另一个唤醒持续时间，以及
其中，该振荡控制器还进一步被配置为回应于该输出时脉信号的该输出频率，使该计数器读取该至少一个其他参数而不是至少一个该组态参数。
8.如权利要求6所述的系统，其特征在于，还进一步包括感测器，该感测器被配置为感测环境温度的变化，
其中，该组态暂存器还进一步被配置为储存至少一个其他参数，该至少一个其他参数决定从由以下组成的持续时间组中选择的至少一个其他持续时间：另一个睡眠持续时间和另一个唤醒持续时间，以及
其中，该感测器被配置为回应于感测到的该环境温度变化，使该计数器读取该至少一个其他参数而不是至少一个该组态参数。
9.如权利要求1所述的系统，其特征在于，该唤醒电路包括一感测器配置为：
感知环境温度的变化，以及
回应于感测到的该环境温度变化，启用该振荡器。
10.如权利要求9所述的系统，其特征在于，该振荡器是第一振荡器，并且其中该感测器包括：
一第二振荡器，用于输出具有温度敏感频率的振荡信号；以及
一频率比较器，被配置为藉由将该温度敏感频率的当前值与该温度敏感频率的先前值进行比较来感测该环境温度的变化。
11.一种振荡频率控制方法，其特征在于，包括：
使用一振荡器，输出一输出时脉信号以控制一受时脉控制电路，且该输出时脉信号馈送到一振荡控制器；
使用该振荡控制器，回应该输出时脉信号的输出频率以控制振荡器；
使用电源管理电路，藉由禁用振荡器使受时脉控制电路睡眠；以及
间歇地启动振荡器使得振荡控制器在该受时脉控制电路睡眠的同时藉由控制振荡器间歇地使输出频率收敛到目标频率；
其中，禁用该振荡器的步骤包括藉由使该振荡控制器睡眠来禁用该振荡器，并且其中启用该振荡器的步骤包括藉由唤醒该振荡控制器来启用该振荡器；
唤醒该振荡控制器的步骤包括：在该振荡控制器已经睡眠一预定睡眠持续时间之后，使用计数器周期性地唤醒该振荡控制器达一预定唤醒持续时间。
12.如权利要求11所述的方法，其特征在于，该目标频率是参考时脉信号的参考频率的预定倍数。
13.如权利要求11所述的方法，其特征在于，该受时脉控制电路包括中央处理单元。
14.如权利要求11所述的方法，其特征在于，还进一步包括：
使用该计数器，藉由向该振荡控制器输出睡眠信号，定期地在该预定唤醒持续时间之后使该振荡控制器进入睡眠状态；
使用该振荡控制器，回应于偏离该目标频率超过第一预定阈值的该输出频率，禁止该计数器输出该睡眠信号，使得该振荡控制器保持唤醒状态的延长唤醒持续时间大于该预定唤醒持续时间；以及
在该延长唤醒持续时间之后，使用该振荡控制器，回应于偏离该目标频率小于第二预定阈值的该输出频率，使该计数器输出该睡眠信号。
15.如权利要求11所述的方法，其特征在于，还进一步包括：
使用该电源管理电路，在该振荡控制器睡眠时启用该计数器；以及
使用该电源管理电路，唤醒该振荡控制器，并在唤醒该振荡控制器时禁用该计数器。
16.如权利要求11所述的方法，其特征在于，还进一步包括：
在一个或多个组态暂存器中储存决定该预定睡眠持续时间和该预定唤醒持续时间的一个或多个组态参数；以及
使用该计数器，从该组态暂存器中读取该组态参数。
17.如权利要求16所述的方法，其特征在于，还进一步包括：
在该组态暂存器中储存至少一个其他参数，该参数决定从由另一个睡眠持续时间和另一个唤醒持续时间组成的持续时间组中选择的至少一个其他持续时间；以及
使用振荡控制器，回应于输出时脉信号的输出频率，使计数器读取至少一个其他参数而不是至少一个组态参数。
18.如权利要求16所述的方法，其特征在于，还进一步包括：
在该组态暂存器中储存至少一个其他参数，该参数决定从由另一个睡眠持续时间和另一个唤醒持续时间组成的持续时间组中选择的至少一个其他持续时间；以及
使用感测器，感测环境温度的变化，以及回应于感测到的该环境温度的变化，使该计数器读取该至少一个其他参数而不是至少一个该组态参数。
19.如权利要求11所述的方法，其特征在于，启用该振荡器包括：
感应环境温度的变化；以及
回应于感测到的该环境温度变化，启用该振荡器。
20.如权利要求19所述的方法，其特征在于，该振荡器是第一振荡器，并且，其中感测该环境温度的变化包括：
使用第二振荡器，输出具有温度敏感频率的振荡信号；以及
藉由将该温度敏感频率的当前值与该温度敏感频率的先前值进行比较来感测该环境温度的变化。
CN201910898647.3A 2018-10-28 2019-09-23 振荡频率控制系统及方法 Active CN111106831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/172,797 US10778235B2 (en) 2018-10-28 2018-10-28 Intermittent tuning of an oscillator
US16/172,797 2018-10-28

Publications (2)

Publication Number Publication Date
CN111106831A CN111106831A (zh) 2020-05-05
CN111106831B true CN111106831B (zh) 2023-11-17

Family

ID=70325554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910898647.3A Active CN111106831B (zh) 2018-10-28 2019-09-23 振荡频率控制系统及方法

Country Status (4)

Country Link
US (1) US10778235B2 (zh)
JP (1) JP7005573B2 (zh)
CN (1) CN111106831B (zh)
TW (1) TWI736994B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112230575B (zh) * 2020-09-17 2022-04-08 惠州拓邦电气技术有限公司 低功耗开关检测控制方法、装置及电子设备
FR3116167B1 (fr) 2020-11-12 2024-04-19 St Microelectronics Rousset Ajustement d’un instant d’activation d’un circuit
KR20220064637A (ko) * 2020-11-12 2022-05-19 주식회사 엘엑스세미콘 주파수 생성 장치 및 그의 주파수 보정 방법
US11456747B1 (en) * 2021-04-14 2022-09-27 Nxp Usa, Inc. Multiphase frequency to voltage converter
US20240069675A1 (en) * 2022-08-29 2024-02-29 Novatek Microelectronics Corp. Oscillating signal adjusting circuit and method thereof
TWI831611B (zh) * 2023-02-14 2024-02-01 新唐科技股份有限公司 微控制器及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879290A (zh) * 2003-10-07 2006-12-13 模拟装置公司 具有改进的相位噪声的压控振荡器
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN107026645A (zh) * 2015-12-09 2017-08-08 株式会社巨晶片 频率校正电路及频率校正方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114030A (ja) * 1983-11-25 1985-06-20 Nippon Telegr & Teleph Corp <Ntt> 間欠発振形周波数シンセサイザ回路
US5233314A (en) * 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit
JPH0795065A (ja) * 1993-09-20 1995-04-07 Toshiba Corp 間欠動作周波数シンセサイザ装置
US5438300A (en) 1994-04-01 1995-08-01 National Semiconductor Corporation Digital frequency multiplier utilizing digital controlled oscillator
JP3073670B2 (ja) * 1995-06-30 2000-08-07 松下電器産業株式会社 間欠受信動作受信機
US7027796B1 (en) * 2001-06-22 2006-04-11 Rfmd Wpan, Inc. Method and apparatus for automatic fast locking power conserving synthesizer
JP2007142791A (ja) * 2005-11-18 2007-06-07 Neuro Solution Corp 周波数シンセサイザ
US7847726B2 (en) * 2006-12-22 2010-12-07 Sirf Technology Holdings, Inc. Navigational signal tracking in low power mode
US9075585B2 (en) * 2010-08-06 2015-07-07 International Business Machines Corporation Initializing components of an integrated circuit
US8468373B2 (en) * 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US8497741B2 (en) * 2011-10-12 2013-07-30 Atmel Corporation High accuracy RC oscillator
TW201426667A (zh) * 2012-12-21 2014-07-01 Taiwan Secom Co Ltd 具省電功能之感知裝置之保全系統
JP6182923B2 (ja) * 2013-03-21 2017-08-23 株式会社デンソー 無線通信装置、車両用ユニット、及び表示装置
JP2017130888A (ja) 2016-01-22 2017-07-27 株式会社東芝 受信機、集積回路、無線通信装置および無線通信方法
US10171089B2 (en) * 2016-11-17 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration function using a doubler circuit for TDC resolution in ADPLL applications
CN108039883B (zh) * 2017-11-21 2021-01-29 南京凌鸥创芯电子有限公司 一种锁相环输出时钟信号稳定度的检测方法及设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879290A (zh) * 2003-10-07 2006-12-13 模拟装置公司 具有改进的相位噪声的压控振荡器
CN102638224A (zh) * 2003-10-07 2012-08-15 联发科技股份有限公司 执行压控振荡器比例常数频率补偿的设备及方法
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN107026645A (zh) * 2015-12-09 2017-08-08 株式会社巨晶片 频率校正电路及频率校正方法

Also Published As

Publication number Publication date
JP2020068531A (ja) 2020-04-30
JP7005573B2 (ja) 2022-01-21
TW202022555A (zh) 2020-06-16
CN111106831A (zh) 2020-05-05
TWI736994B (zh) 2021-08-21
US20200136629A1 (en) 2020-04-30
US10778235B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
CN111106831B (zh) 振荡频率控制系统及方法
US7543163B2 (en) Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
US9823687B2 (en) Low frequency precision oscillator
JP6185741B2 (ja) 周波数同期ループ回路及び半導体集積回路
US9778676B2 (en) Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling
US6687321B1 (en) Digital PLL circuit
TWI628917B (zh) 主時脈高精度振盪器
US10153773B2 (en) Low-power oscillator
US8552804B1 (en) Frequency synthesizers with dynamic calibration intervals
US6888391B2 (en) Clock generating circuit and clock generating method
CN107769774B (zh) 具有提高的精度的振荡器装置及相关方法
JP3609658B2 (ja) Ｐｌｌ回路
US9501113B2 (en) Voltage detection system and controlling method of the same
JP4390036B2 (ja) 電源回路
JP2002223156A (ja) 半導体集積回路
US9395747B1 (en) Method for calibrating a clock signal generator in a reduced power state
US20020145474A1 (en) Digitally controlled oscillator with recovery from sleep mode
US20210191451A1 (en) Clock circuit portions
JP5642615B2 (ja) 発振器
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
CN117762230A (zh) 唤醒电路以及唤醒方法
JP2017216727A (ja) 周波数同期ループ回路及び半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant