KR20220064637A - 주파수 생성 장치 및 그의 주파수 보정 방법 - Google Patents

주파수 생성 장치 및 그의 주파수 보정 방법 Download PDF

Info

Publication number
KR20220064637A
KR20220064637A KR1020200150936A KR20200150936A KR20220064637A KR 20220064637 A KR20220064637 A KR 20220064637A KR 1020200150936 A KR1020200150936 A KR 1020200150936A KR 20200150936 A KR20200150936 A KR 20200150936A KR 20220064637 A KR20220064637 A KR 20220064637A
Authority
KR
South Korea
Prior art keywords
frequency
signal
output
count
value
Prior art date
Application number
KR1020200150936A
Other languages
English (en)
Inventor
김규호
정동길
최호열
황원준
김태우
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200150936A priority Critical patent/KR20220064637A/ko
Priority to US17/454,136 priority patent/US11528019B2/en
Priority to CN202111319621.2A priority patent/CN114499509A/zh
Publication of KR20220064637A publication Critical patent/KR20220064637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 자동 보정 기능을 구비하여 주파수 테스트 및 보정 시간을 단축할 수 있는 주파수 생성 장치 및 그의 주파수 보정 방법에 관한 것으로, 일 측면에 따른 주파수 생성 장치는 주파수 제어 신호에 따라 출력 주파수 신호를 생성하는 발진부; 및 기준 주파수 신호를 이용하여 발진부의 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성하는 주파수 보정부를 포함한다.

Description

주파수 생성 장치 및 그의 주파수 보정 방법{Frequency Generator and Method of Calibrating Frequency Thereof}
본 발명은 주파수 자동 보정 기능을 구비하여 주파수 테스트 및 보정 시간을 단축할 수 있는 주파수 생성 장치 및 그의 주파수 보정 방법에 관한 것이다.
모든 전자 장치는 주파수 신호를 생성하는 회로인 발진기(Oscillator)를 구비한다. 예를 들면, 전자 장치에 내장된 발진부는 설정 주파수의 클럭 신호를 생성하고, 전자 장치는 발진부의 클럭 신호를 바탕으로 동작한다. 발진부는 해당 전자 장치의 신뢰성을 위해 정확하고 안정적인 주파수 신호를 생성해야 한다.
그러나, 주파수 생성 IC 또는 주파수 생성 회로를 내장한 IC는 반도체 공정의 편차에 의해 IC마다 출력 주파수의 편차가 있으므로, 제품 출하시 IC의 출력 주파수를 목표 주파수에 맞게 보정하는 주파수 테스트 및 보정 시간이 필요하다.
이를 위하여, 종래에는 별도의 주파수 측정 장비를 이용하여 주파수 생성 IC의 출력 주파수를 측정하고, PC 또는 측정 장비에서 해당 IC로부터 측정한 출력 주파수가 목표 주파수가 되도록 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성하여 해당 IC의 내부 메모리에 저장하는 방법을 사용하였다.
그러나, 종래의 방법은 별도의 주파수 측정 장비 및 PC가 필요할 뿐만 아니라 주파수 생성 IC와 주파수 측정 장비 및 PC와의 통신 시간, 정확한 측정 주파수를 얻기 위해 소요되는 측정 시간, 주파수 제어시 주파수 안정화를 위한 시간 등으로 인해 주파수를 측정하여 보정하는 시간이 오래 소요되는 문제점이 있다.
본 발명은 주파수 자동 보정 기능을 구비하여 주파수 테스트 및 보정 시간을 단축할 수 있는 주파수 생성 장치 및 그의 주파수 보정 방법을 제공한다.
본 발명의 일 측면에 따른 주파수 생성 장치는 주파수 제어 신호에 따라 출력 주파수 신호를 생성하는 발진부; 및 기준 주파수 신호를 이용하여 발진부의 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성하는 주파수 보정부를 포함한다.
본 발명의 일 측면에 따른 주파수 보정부는 발진부의 출력 주파수 신호와 기준 주파수 신호 중 어느 하나인 제1 주파수 신호를 카운트한 제1 카운트 값에 따라 결정된 카운트 온 기간 동안, 출력 주파수 신호와 기준 주파수 신호 중 다른 하나인 제2 주파수 신호를 카운트하여 제2 카운트 값을 생성하고, 그 제2 카운트 값에 따라 발진부의 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성할 수 있다.
본 발명의 일 측면에 따른 주파수 보정부는 제2 카운트 값이 제1 및 제2 기준값 사이에 위치하도록, 발진부의 출력 주파수를 조절하는 서치 모드와, 제2 카운트 값이 제3 및 제4 기준값 사이에 위치하도록, 조절된 발진부의 출력 주파수를 기준 주파수와 같게 미세 조절하는 트랙킹 모드를 순차적으로 수행할 수 있다.
본 발명의 일 측면에 따른 주파수 보정부는 서치 모드에서, 발진부의 출력 주파수 신호와 기준 주파수 신호를 이용하여 제1 카운트 온 기간 동안 생성한 제2 카운트 값을, 제1 기준값 및 제2 기준값과 비교한 결과에 따라, 발진부의 출력 주파수를 증가, 감소, 또는 유지시키기 위한 조절하기 위한 제1 주파수 제어 신호를 생성할 수 있다.
본 발명의 일 측면에 따른 주파수 보정부는 트랙킹 모드에서, 제1 주파수 제어 신호에 따라 생성된 발진부의 출력 주파수 신호와 기준 주파수 신호를 이용하여 제2 카운트 온 기간 동안 생성한 제2 카운트 값을, 제3 기준값 및 제4 기준값과 비교한 결과에 따라, 발진부의 출력 주파수를 기준 주파수와 같게 미세 조절하기 위한 제2 주파수 제어 신호를 생성할 수 있다.
본 발명의 일 측면에 따른 주파수 생성 장치의 주파수 보정 방법은 주파수 보정부에서 발진부의 출력 주파수 신호와 기준 주파수 신호 중 어느 하나인 제1 주파수 신호를 카운트하면서 어느 하나의 카운트 값을 이용하여 카운트 온 기간을 결정하는 제1 단계; 카운트 온 기간 동안 출력 주파수 신호와 기준 주파수 신호 중 다른 하나인 제2 주파수 신호를 카운트하여 제2 카운트 값을 출력하는 제2 단계; 제2 카운트 값에 따라 발진부의 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성하는 제3 단계를 포함하고, 제1 내지 제3 단계를 반복하여 발진부의 출력 주파수가 기준 주파수와 같아지면 생성된 주파수 제어 신호를 메모리에 저장하는 제4 단계를 포함한다.
일 측면에 따른 주파수 생성 장치의 주파수 보정 방법은 상술한 제1 내지 제3 단계를 반복하여, 제2 카운트 값이 제1 및 제2 기준값 사이에 위치하도록, 발진부의 출력 주파수를 조절하는 서치 모드와, 서치 모드 다음, 상술한 제1 내지 제3 단계를 반복하면서 제2 카운트 값이 제3 및 제4 기준값 사이에 위치하도록, 상기 조절된 발진부의 출력 주파수를 미세 조절하는 트랙킹 모드를 순차적으로 수행할 수 있다.
본 발명의 일 측면에 따른 주파수 생성 장치 및 그의 주파수 보정 방법은 별도의 주파수 측정 장비 및 그 측정장비와의 통신없이, 내장한 주파수 보정부에 대한 온/오프 동작을 통해 주파수 보정 기능을 수행함으로써 발진부의 출력 주파수를 기준 주파수와 같게 보정하는 주파수 테스트 및 보정 시간을 단축할 수 있다.
본 발명의 일 측면에 따른 주파수 생성 장치 및 그의 주파수 보정 방법은 기준 주파수 대비 발진부의 출력 주파수를 허용 범위 이내로 조절하는 서치 모드와, 허용 범위 내에서 출력 주파수를 미세 조절하는 트랙킹 모드를 순차 수행함으로써, 출력 주파수를 빠르고 정밀하게 보정할 수 있다.
도 1은 일 실시예에 따른 주파수 생성 장치를 나타내는 블록도이다.
도 2는 일 실시예에 따른 주파수 생성 장치를 나타내는 블록도이다.
도 3은 일 실시예에 따른 주파수 보정부의 내부 구성을 나타내는 회로도이다.
도 4는 일 실시예에 따른 동기 회로의 내부 구성을 나타내는 회로도이다.
도 5는 일 실시예에 따른 발진부의 내부 구성을 나타내는 회로도이다.
도 6은 일 실시예에 따른 주파수 생성 장치의 주파수 보정 동작을 나타내는 타이밍도이다.
도 7은 일 실시예에 따른 주파수 생성 장치의 주파수 보정 방법을 나타내는 순서도이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 "포함한다" "갖는다" "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
시간 관계에 대한 설명일 경우, 예를 들어 "~후에" "~에 이어서" "~다음에" "~다음으로" "~전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서에서 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.
도 1 및 도 2 각각은 일 실시예에 따른 주파수 생성 장치를 나타내는 블록도이다.
도 1 및 도 2를 참조하면 주파수 생성 장치(10)는 주파수 보정부(100), 발진부(200), 메모리(300)를 포함한다.
주파수 생성 장치(10)는 주파수 보정부(100)에 대한 온/오프 동작을 통해 주파수 보정 기능을 수행할 수 있다.
주파수 생성 장치(10)는 주파수 보정부(100)를 온 구동하여 발진부(200)의 출력 주파수를 조절하는 주파수 보정 모드로 동작할 수 있다. 주파수 보정부(100)는 외부/내부에서 인가되는 기준 주파수를 이용하여 발진부(200)의 출력 주파수를 조절하는 주파수 제어 신호를 생성하고, 생성한 주파수 제어 신호를 메모리(300)에 저장한다. 발진부(200)는 주파수 보정부(100)로부터 출력되는 주파수 제어 신호에 따라 출력 주파수를 조절할 수 있다.
주파수 생성 장치(10)는 주파수 보정부(100)를 오프하고, 발진부(200)가 메모리(300)에 저장된 주파수 제어 신호에 따라 발진하는 주파수를 갖는 출력 주파수 신호를 생성하여 출력할 수 있다. 예를 들면, 발진부(200)는 주파수 제어 신호에 따른 주파수를 갖는 클럭 신호를 생성하여 출력할 수 있다.
주파수 생성 장치(10)는 주파수 보정부(100)에 대한 온/오프 동작을 통해 주파수 보정 기능을 수행하여 출력 주파수를 기준 주파수와 같게 보정하는 주파수 테스트 및 보정 시간을 단축할 수 있다.
발진부(200)는 주파수 제어 신호를 이용하여 기준 전압을 생성하고, 기준 전압을 이용하여 출력 주파수 신호를 생성한다. 발진부(200)는 주파수 제어 신호에 따라 기준 전압이 증가하면 출력 주파수를 증가시키고, 기준 전압이 감소하면 출력 주파수를 감소시킬 수 있다.
주파수 보정 모드에서 주파수 보정부(100)는 발진부(200)의 출력 주파수와 외부/내부로부터 인가되는 기준 주파수를 이용하여 출력 주파수 신호가 기준 주파수 신호 대비 느린지, 빠른지, 같은지를 판단하고, 판단 결과에 따라 발진부(200)의 출력 주파수를 기준 주파수와 같아지도록 조절하는 주파수 제어 신호를 생성한다.
주파수 보정부(100)는 발진부(200)의 출력 주파수 신호와 기준 주파수 신호 중 어느 하나의 제1 주파수 신호를 설정값만큼 카운트하는 각 측정 기간 중 적어도 일부 시간(카운트 온 시간) 동안, 발진부(200)의 출력 주파수 신호와 기준 주파수 신호 중 다른 하나의 제2 주파수 신호를 카운트한 값을 이용하여, 출력 주파수 신호가 기준 주파수 신호 대비 느린지, 빠른지, 같은지를 판단할 수 있다. 주파수 보정부(100)는 판단 결과에 따라 발진부(200)의 출력 주파수 조절(증가, 감소, 유지)을 위한 주파수 제어 신호를 생성할 수 있다.
주파수 보정부(100)는 발진부(200)의 출력 주파수를 기준 주파수에 대한 허용 범위 이내로 조절하는 서치 모드(Search Mode)와, 그 허용 범위 내에서 발진부(200)의 출력 주파수를 미세 조절하는 트랙킹 모드(Tracking Mode)를 순차적으로 수행하여, 발진부(200)의 출력 주파수를 기준 주파수와 같도록 빠르고 정밀하게 보정할 수 있다.
주파수 보정부(100)는 발진부(200)의 출력 주파수가 기준 주파수와 같게 되면 주파수 보정 동작을 종료하고, 생성된 주파수 제어 신호를 메모리(300)에 저장한다.
도 1 및 도 2를 참조하면, 주파수 보정부(100)는 제1 주파수 카운터(120, 122), 제2 주파수 카운터(140, 142), 비교부(160), 제어부(180)를 포함할 수 있다.
제1 주파수 카운터(120, 122)는 발진부(200)의 출력 주파수 신호와 외부로부터의 기준 주파수 신호 중 어느 하나인 제1 주파수 신호를 카운트하고, 제2 주파수 카운터(140, 142)는 발진부(200)의 출력 주파수 신호와 기준 주파수 신호 중 다른 하나인 제2 주파수 신호를 카운트할 수 있다.
예를 들면, 도 1에 도시된 제1 주파수 카운터(120)는 제1 주파수 신호인 발진부(200)의 출력 주파수 신호를 카운트하고, 제2 주파수 카운터(140)는 제2 주파수 신호인 기준 주파수 신호를 카운트할 수 있다.
이와 달리, 도 2에 도시된 제1 주파수 카운터(122)는 제1 주파수 신호인 기준 주파수 신호를 카운트하고, 제2 주파수 카운터(140)는 제2 주파수 신호인 발진부(200)의 출력 주파수를 카운트할 수 있다.
이하에서는 발진부(200)의 출력 주파수 신호와 외부로부터의 기준 주파수 신호 중, 어느 하나를 제1 주파수 신호로 정의하고, 다른 하나를 제2 주파수 신호로 정의하여 설명한다.
제1 주파수 카운터(120, 122)는 제1 주파수 신호를 사용하여 제1 주파수 신호를 설정값만큼 카운트하면서, 제1 주파수 신호의 각 측정 기간 중 적어도 일부 시간을 제2 주파수 카운터(140, 142)의 카운트 온 시간으로 결정할 수 있다. 여기서, 제1 주파수 신호의 각 측정 기간은 제1 주파수 카운터(120, 122)가 제1 주파수 신호를 설정값만큼 카운트하는 기간을 의미한다.
제1 주파수 카운터(120, 122)는 제1 주파수 신호의 각 측정 기간 중, 주파수 제어 신호에 따라 변경된 출력 주파수가 안정화되어 가는 제1 시간을 제외하기 위하여, 각 측정 기간 중 상기 제1 기간을 제외한 나머지 제2 시간을 제2 주파수 카운터(140, 142)의 카운트 온 시간으로 결정할 수 있다.
제1 주파수 카운터(120, 122)는 제1 주파수 신호의 특정 카운트 값을 이용하여 카운트 온 시간을 지시하는 카운트 온 신호를 생성하고, 카운트 온 신호를 제2 주파수 카운터(140, 142)로 출력할 수 있다.
제1 주파수 카운터(120, 122)는 제1 주파수 신호의 카운트 결과를 이용하여 각 측정 기간마다 카운트 완료 신호를 생성하고, 카운트 완료 신호를 비교부(160)에 측정 온 신호로 출력할 수 있다.
제2 주파수 카운터(140, 142)는 제1 주파수 카운터(120, 122)로부터의 카운트 온 신호가 지시하는 카운트 온 시간 동안 제2 주파수 신호를 카운트하고 카운트 값을 비교부(160)로 출력한다.
발진부(200)의 출력 주파수 신호가 제1 주파수 신호인 경우, 발진부(200)의 출력 주파수에 따라 제1 주파수 신호(출력 주파수 신호)의 각 측정 기간이 변동하여 그에 따른 카운트 온 시간이 변동함으로써 제2 주파수 신호(기준 주파수 신호)의 카운트 값이 변동할 수 있다.
한편, 기준 주파수 신호가 제1 주파수 신호인 경우, 제1 주파수 신호(기준 주파수 신호)의 각 측정 기간이 일정하고 그에 따른 카운트 온 시간이 일정하더라도, 발진부(200)의 출력 주파수에 따라 상기 카운트 온 시간 동안 카운트된 제2 주파수 신호(출력 주파수 신호)의 카운트값이 변동할 수 있다.
비교부(160)는 제1 주파수 카운터(120, 122)로부터 측정 온 신호가 공급되면, 제2 주파수 카운터(140, 142)로부터 제2 주파수 신호의 카운트 값을 공급받아 상한치 및 하한치와 비교하여, 기준 주파수 대비 출력 주파수가 느린지, 빠른지, 같은지를 나타내는 비교 결과(CO1, CO2, CO3)를 출력한다.
제어부(180)는 비교부(160)로부터 공급되는 비교 결과(CO1, CO2, CO3)에 따라 출력 주파수 조절(증가, 감소, 유지)을 위한 주파수 제어 신호를 생성한다.
서치 모드에서 비교부(160)는 제2 주파수 신호의 카운트 값을 제1 기준값 및 제2 기준값으로 정해진 기준 주파수 허용 범위와 비교하여 비교 결과를 출력하고, 제어부(180)는 비교부(160)로부터의 비교 결과에 따라 출력 주파수 조절을 위한 제1 제어 신호를 생성하고 제1 제어 신호를 주파수 제어 신호로 출력할 수 있다. 발진부(200)는 제어부(180)로부터의 주파수 제어 신호에 따라 출력 주파수를 조절할 수 있다. 제2 기준값은 제1 기준값보다 작은 값일 수 있다.
트랙킹 모드에서 비교부(160)는 제2 주파수 신호의 카운트 값을 제3 기준값 및 제4 기준값과 비교하여 비교 결과를 출력하고, 제어부(180)는 비교부(160)로부터의 비교 결과에 따라 출력 주파수의 미세 조정을 위한 제2 제어 신호를 생성하고, 제2 제어 신호를 서치 모드에서 생성된 제1 제어 신호와 합산하여 주파수 제어 신호로 출력할 수 있다. 발진부(200)는 제어부(180)로부터의 주파수 제어 신호에 따라 출력 주파수를 조절할 수 있다. 제3 기준값 및 제4 기준값은 제1 기준값과 제2 기준값 사이에 있는 값이고, 제4 기준값은 제3 기준값 보다 작은 값일 수 있다.
예를 들면, 서치 모드에서 비교부(160)는 제2 주파수 신호의 카운트 값이 제1 기준값보다 크면 출력 주파수가 기준 주파수보다 느리거나 빠르다는 비교 결과(CO1)를 출력하고, 제어부(180)는 출력 주파수 증가 또는 감소를 위한 제1 제어 신호를 생성할 수 있다. 비교부(160)는 제2 주파수의 카운트 값이 제2 기준값보다 작으면 출력 주파수가 기준 주파수보다 빠르거나 느리다는 비교 결과(CO2)를 출력하고, 제어부(180)는 출력 주파수 감소 또는 증가를 위한 제1 제어 신호를 생성할 수 있다. 비교부(160)는 기준 주파수의 카운트 값이 제1 기준값과 제2 기준값 사이이면 출력 주파수가 기준 주파수의 허용 범위 안에 있다는 비교 결과(CO3)를 출력하고, 제어부(180)는 출력 주파수를 유지하는 제1 제어 신호를 생성할 수 있다. 제어부(180)는 제1 제어 신호를 주파수 제어 신호로 출력하여 발진부(200)의 출력 주파수를 조절할 수 있다.
서치 모드에서 비교부(160)가 비교 결과(CO3)를 출력하면, 제어부(180)는 서치 완료 신호를 비교부(160)로 출력하여 비교부(160)가 트랙킹 모드로 동작하게 제어할 수 있다.
트랙킹 모드에서, 비교부(160)는 서치 모드를 통해 조절된 발진부(200)의 출력 주파수 신호와 기준 주파수 신호를 이용하여, 카운트 온 시간 동안 제2 주파수 신호를 카운트한 값이 제3 기준값보다 크면 출력 주파수가 기준 주파수보다 느리거나 빠르다는 비교 결과를 출력하고, 제어부(180)는 출력 주파수 증가 또는 감소를 위한 제2 제어 신호를 생성할 수 있다. 비교부(160)는 제2 주파수 신호의 카운트 값이 제4 기준값보다 작으면 출력 주파수가 기준 주파수보다 빠르거나 느리다는 비교 결과를 출력하고, 제어부(180)는 출력 주파수 감소 또는 증가를 위한 제2 제어 신호를 생성할 수 있다. 비교부(160)는 제2 주파수 신호의 카운트 값이 제3 기준값과 제4 기준값 사이이면 출력 주파수가 기준 주파수와 같다는 비교 결과를 출력하고, 제어부(180)는 현재 출력 주파수 유지를 위한 제2 제어 신호를 생성할 수 있다.
한편, 제어부(180)는 트랙킹 횟수가 설정값이 되면 현재 출력 주파수 유지를 위한 제2 제어 신호를 생성할 수 있다. 트랙킹 모드 동안, 제어부(180)는 생성된 제2 제어 신호를 제1 제어 신호와 합산하여 주파수 제어 신호로 출력함으로써, 발진부(200)의 출력 주파수를 미세 조정할 수 있다.
제어부(180)는 발진부(200)의 출력 주파수가 기준 주파수와 같아지면 주파수 보정 모드를 종료하고, 생성된 주파수 제어 신호를 메모리(300)에 저장할 수 있다.
도 3은 일 실시예에 따른 주파수 보정부의 내부 구성을 나타내는 회로도이고, 도 4는 일 실시예에 따른 동기 회로의 내부 구성을 나타내는 회로도이고, 도 5는 일 실시예에 따른 발진부의 내부 구성을 나타내는 회로도이다.
도 3을 참조하면, 주파수 보정부(100)는 제1 주파수 카운터(120, 122)에 해당하는 다운 카운터(120A), 제2 주파수 카운터(140, 142)에 해당하는 업 카운터(140A), 다운 카운터(120A) 및 업 카운터(140A) 사이에 접속된 동기 회로(130)를 포함한다. 주파수 보정부(100)는 시작 신호에 응답하여 온 동작할 수 있다.
다운 카운터(120A)는 제1 주파수 신호를 이용하여 그 제1 주파수 신호를 설정값으로부터 다운 카운트하고, 다운 카운트 값을 이용해 제1 카운트 신호(CNT1) 및 카운트 완료 신호(CD)를 생성하여 동기 회로(130)로 출력한다. 제1 카운트 신호(CNT1) 및 카운트 완료 신호(CD)는 다운 카운터(120A)가 제1 주파수 신호를 설정값으로부터 "0"까지 다운 카운트하는 각 측정 기간마다 생성된다.
다운 카운터(120A)는 각 측정 기간 중, 제1 주파수 신호를 설정값으로부터 다운 카운트한 값이 설정값보다 작은 특정값, 예를 들면 설정값의 1/2이 되었을 때 액티브되는 제1 카운트 신호(CNT1)를 출력할 수 있다. 다운 카운터(120A)는 각 측정 기간에서 제1 주파수 신호를 설정값으로부터 다운 카운트한 값이 "0"이 되면 액티브되는 카운트 완료 신호(CD)를 출력할 수 있다.
동기 회로(130)는 다운 카운터(120A)로부터 공급받은 제1 카운트 신호(CNT1)를 제2 주파수 신호와 동기시켜서 업 카운트 온 신호(ON1)를 생성하여 업 카운터(140A)로 출력한다. 업 카운트 온 신호(ON1)는 각 측정 기간에서, 발진부(200)의 출력 주파수가 변경되어 안정화되어 가는 시간을 고려하여, 각 측정 기간 중 전반부인 제1 기간은 비액티브 상태이고, 각 측정 기간 중 후반부인 제2 기간은 액티브 상태가 되어 카운트 온 시간으로 정의할 수 있다.
동기 회로(130)는 다운 카운터(120A)로부터 공급받은 카운트 완료 신호(CD)를 제2 주파수 신호와 동기시켜서 측정 온 신호(ON2)를 생성하여 비교부(160)로 출력한다. 측정 온 신호(ON2)는 각 측정 기간마다 다운 카운터(120A)의 다운 카운트가 완료되면 액티브 상태가 된다.
도 4를 참조하면, 동기 회로(130)는 제1 D 플립플롭(FF1, 132) 및 제2 D 플립플롭(FF2, 134)을 포함할 수 있다.
제1 D 플립플롭(132)은 다운 카운터(120A)로부터의 제1 카운트 신호(CNT1)를 제2 주파수 신호에 맞추어 출력함으로써 제2 주파수 신호와 동기하는 업 카운트 온 신호(ON1)를 생성하여 업 카운터(140A)로 출력할 수 있다.
제2 D 플립플롭(134)은 다운 카운터(120A)로부터의 카운트 완료 신호(CD)를 제2 주파수 신호에 맞추어 출력함으로써 제2 주파수 신호와 동기하는 측정 온 신호(ON2)를 생성하여 비교부(160)로 출력할 수 있다.
도 3을 참조하면, 업 카운터(140A)는 동기 회로(130)로부터 공급받은 카운트 온 신호(ON1)가 액티브되는 카운트 온 시간 동안, 제2 주파수 신호를 이용하여 그 제2 주파수 신호를 업 카운트하고, 카운트 결과인 제2 주파수 카운트 값(CNT2)을 비교부(160)로 출력한다. 업 카운터(140A)는 각 측정 기간 중, 카운트 온 신호(ON1)가 하이 상태인 카운트 온 시간 동안, 제2 주파수 신호를 카운트한 제2 주파수 카운트 값(CNT2)을 생성하여 비교부(160)로 출력할 수 있다.
발진부(200)의 출력 주파수 신호가 제1 주파수 신호인 경우, 발진부(200)의 출력 주파수에 따라, 다운 카운터(120A)가 제1 주파수 신호(출력 주파수 신호)를 설정값만큼 카운트하는 각 측정 기간과, 그에 따른 카운트 온 신호(ON1)의 카운트 온 시간이 변동하므로, 업 카운터(140A)가 제2 주파수 신호(기준 주파수 신호)를 카운트한 제2 주파수 카운트 값(CNT2)이 변동할 수 있다. (도 6 참조)
한편, 기준 주파수 신호가 제1 주파수 신호인 경우, 다운 카운터(120A)가 제1 주파수 신호(기준 주파수 신호)를 설정값만큼 카운트하는 각 측정 기간과, 그에 따른 카운트 온 시간이 일정하더라도, 발진부(200)의 출력 주파수에 따라 상기 카운트 온 시간 동안 업 카운터(140A)가 카운트한 제2 주파수 신호(출력 주파수 신호)의 제2 주파수 카운트 값(CNT2)이 변동할 수 있다.
결과적으로, 발진부(200)의 출력 주파수에 따라, 제2 주파수 카운터(140, 142)에 해당하는 업 카운터(140A)의 제2 주파수 카운트 값(CNT2)이 변동함을 알 수 있다.
비교부(160)는 각 측정 기간(Tn)에서 동기 회로(130)로부터 공급받은 측정 온 신호(ON2)가 액티브 상태가 되면, 업 카운터(140A)로부터 제2 주파수 카운트 값(CNT2)을 공급받아 상한치 및 하한치와 비교하여 기준 주파수보다 출력 주파수가 느린지, 빠른지, 같은지를 나타내는 비교 결과(CO1, CO2, CO3)를 출력할 수 있다.
제어부(180)는 각 측정 기간(Tn)에서 비교부(160)의 비교 결과(CO1, CO2, CO3)에 따라 발진부(200)의 주파수 조절을 위한 주파수 제어 신호를 생성하여 출력하고, 발진부(200)는 제어부(180)로부터의 주파수 제어 신호에 따라 출력 주파수를 조절할 수 있다.
비교부(160)는 제1 비교기(162) 및 제2 비교기(164)를 포함할 수 있다. 제어부(180)는 바이너리 서치(Binary Search) 회로(182) 및 출력부를 포함할 수 있다. 출력부는 제1 가산기(188), 제2 가산기(184), 래치 회로인 플립플롭(FF, 186)을 포함할 수 있다.
제1 비교기(162) 및 바이너리 서치 회로(182)가 서치 모드로 먼저 동작한 다음, 바이너리 서치 회로(182)가 서치 완료 신호(ON3)를 액티브하면 트랙킹 모드로 제2 비교기(164)가 추가 동작할 수 있다.
서치 모드에서 제1 비교기(162)는 동기 회로(130)로부터의 측정 온 신호(ON2)가 액티브 되면, 업 카운터(140A)로부터의 제2 주파수 카운트 값(CNT2)을 제1 기준값(R1) 및 제2 기준값(R2)와 비교하여 비교 결과(CO1, CO2, CO3)를 출력할 수 있다. 제어부(180)의 바이너리 서치 회로(182)는 제1 비교기(162)의 비교 결과(CO1, CO2, CO3)에 따라 바이너리 서치 동작을 수행하여 바이너리를 쉬프트시킴으로써 제1 제어 신호(CONT1)를 생성할 수 있다. 제1 비교기(162)가 제1 비교 결과(CO1)를 출력하면 바이너리 서치 회로(182)는 출력 주파수를 증가시키는 제1 제어 신호(CONT1)를 출력하고, 제1 비교기(162)가 제2 비교 결과(CO2)를 출력하면 바이너리 서치 회로(182)는 출력 주파수를 감소시키는 제1 제어 신호(CONT1)를 출력하고, 제1 비교기(162)가 제3 비교 결과(CO3)를 출력하면 바이너리 서치 회로(182)는 출력 주파수를 유지시키는 제1 제어 신호(CONT1)를 출력할 수 있다. 제어부(180)는 제1 제어 신호(CONT1)를 제1 가산기(188)를 통해 주파수 제어 신호로 출력하고, 발진부(200)는 제어부(180)로부터의 주파수 제어 신호에 따라 출력 주파수를 조절한다.
제1 비교기(162)가 제3 비교 결과(CO3)를 출력하면, 바이너리 서치 회로(182)는 액티브 상태의 서치 완료 신호(ON3)를 제2 비교기(164)로 출력하고, 제2 비교기(164)는 트랙킹 모드로 동작할 수 있다.
트랙킹 모드에서 제2 비교기(164)는 업 주파수 카운터(140A)로부터의 제2 주파수 카운트 값(CNT2)을 제3 기준값(R3) 및 제4 기준값(R4)와 비교하여 비교 결과(CO4; +1, 0, -1)를 출력할 수 있다. 제2 비교기(164)의 출력(CO4)은 제2 가산기(184) 및 플립플롭(186)을 통해 제2 제어 신호(CONT2)로 출력될 수 있다. 제2 비교기(164)가 트랙킹 모드를 2회 이상 수행할 때, 제2 가산기(184)는 제2 비교기(164)의 현재 출력(CO4(n))과 플립플립(186)으로부터 피드백된 이전 출력(CO4(n-1))을 합산하여 제2 제어 신호(CONT2)를 생성할 수 있다. 제1 가산기(188)는 바이너리 서치 회로(182)로부터 출력되는 제1 제어 신호(CONT1)와 플립플립(186)으로부터 출력되는 제2 제어 신호(CONT2)를 합산하여 주파수 제어 신호를 생성하고, 발진부(200)는 제어부(180)로부터의 주파수 제어 신호에 따라 출력 주파수를 조절할 수 있다.
제2 비교기(164)가 출력 주파수가 기준 주파수와 같다는 비교 결과(CO4=0)를 출력하거나, 트랙킹 모드의 횟수가 설정값(TH2)이 되면, 예를 들면 3회가 되면, 제어부(160)는 주파수 보정 동작을 종료하고 생성된 주파수 제어 신호를 메모리(300)에 저장할 수 있다.
도 5는 일 실시예에 따른 발진부의 내부 구성을 나타낸 회로도이다.
도 5를 참조하면, 발진부(200)는 기준 전압 생성부(210), 정전류원 회로(220), 충방전부(240), 발진 회로(250)를 포함할 수 있다.
기준 전압 생성부(210)는 주파수 보정부(100) 또는 메모리(300)로부터 공급받은 주파수 제어 신호에 대응하는 제1 기준 전압(Vref1)을 생성하여 정전류원 회로(220)로 출력한다. 또한, 기준 전압 생성부(210)는 제2 기준 전압(Vref2)을 생성하여 발진 회로(250)로 출력할 수 있다.
기준 전압 생성부(210)는 주파수 제어 신호인 디지털 코드값을 아날로그 신호인 제1 기준 전압(Vref1)으로 변환하는 디지털-아날로그 변환기(DAC)을 포함할 수 있다. 기준 전압 생성부(210)는 전원 전압과 접지 전압 사이에 직렬 접속된 복수의 저항을 포함하는 저항 스트링 구조를 이용하여, 주파수 제어 신호를 상응하는 제1 기준 전압(Vref1)을 생성할 수 있고, 미리 정해진 제2 기준 전압(Vref2)을 생성할 수 있다.
정전류원 회로(220)는 기준 전압 생성부(210)로부터 공급되는 제1 기준 전압(Vref1)에 비례하는 출력 전류를 생성하여 충방전부(240)로 출력한다.
충방전부(240)는 정전류원 회로(220)에 의해 생성되는 출력 전류를 이용하여 세트 신호(S) 생성을 위한 제1 전압과, 리셋 신호(R) 생성을 위한 제2 전압을 교번적으로 생성하여 발진 회로(250)로 출력한다.
발진 회로(250)는 충방전부(240)로부터 공급되는 제1 및 제2 전압과 제2 기준 전압(Vref2)과의 비교 결과에 따라 세트 신호(S) 및 리셋 신호(R)를 생성하고, 세트 신호(S) 및 리셋 신호(R)에 따라 발진하는 출력 신호(Q)와 반전 출력 신호(QB)를 생성한다. 발진 회로(250)의 출력 신호(Q)가 발진부(200)의 출력 주파수 신호인 클럭 신호로 출력된다.
구체적으로, 정전류원 회로(220)는 연산 증폭기(230), 전류 미러를 구성하는 제1 내지 제3 트랜지스터(TR1, TR2, TR3), 저항(R)을 포함할 수 있다.
연산 증폭기(230)는 반전 단자(-)로 공급되는 제1 기준 전압(Vref1)과, 제1 트랜지스터(TR1)의 드레인과 저항(R) 사이의 제1 노드(N1)에서 생성되어 비반전 단자(+)로 공급되는 피드백 전압과의 차전압을 증폭하여 출력한다. 연산 증폭기(230)의 출력은 제1 내지 제3 트랜지스터(TR1, TR2, TR3)의 게이트를 제어한다. 전류 미러를 구성하는 제1 내지 제3 트랜지스터(TR1, TR2, TR3)는 PMOS 트랜지스터일 수 있다.
연산 증폭기(230)의 출력에 의해 제어되는 제1 트랜지스터(TR1)는 제1 노드(N1)의 전압이 제1 기준 전압(Vref1)과 같은 전압이 되게 하는 전류를 생성하여 제1 노드(N1)로 출력한다. 제2 트랜지스터(TR2)와 제3 트랜지스터(TR3) 각각은 제1 트랜지스터(TR1)의 전류에 비례하는 전류를 생성하여 제2 트랜지스터(TR2)의 드레인과 접속된 제2 노드(N2)와, 제3 트랜지스터(TR2)의 드레인과 접속된 제3 노드(N3)로 각각 출력한다.
충방전부(240)는 정전류원 회로(220)의 제2 노드(N2)와 접지 단자 사이에 병렬 접속된 제1 커패시터(C1) 및 제1 스위치(SW1)와, 정전류원 회로(220)의 제3 노드(N2)와 접지 단자 사이에 병렬 접속된 제2 커패시터(C2) 및 제2 스위치(SW2)를 포함할 수 있다.
제1 커패시터(C1)는 정전류원 회로(220)로부터 제2 노드(N2)를 통해 흐르는 출력 전류에 의해 충전하여 제2 노드(N2)에 출력 전류에 비례하는 제1 전압을 발생시킨다. 제1 스위치(SW)는 발진 회로(250)의 출력 신호(Q)에 의해 제어되어 제1 커패시터(C1)를 충방전시킨다.
제2 커패시터(C2)는 정전류원 회로(220)로부터 제3 노드(N3)를 통해 흐르는 출력 전류에 의해 충전하여 제3 노드(N3)에 출력 전류에 비례하는 제2 전압을 발생시킨다. 제2 스위치(SW2)는 발진 회로(250)의 반전 출력 신호(QB)에 의해 제어되어 제2 커패시터(C2)를 충방전시킨다.
제1 및 제2 스위치(SW1, SW2)는 교번적으로 스위칭되어 제1 및 제2 커패시터(C1, C2)가 교번적으로 충방전한다.
발진 회로(250)는 제1 및 제2 비교기(252, 254)와 RS 플립플롭(256)을 포함할 수 있다.
제1 비교기(252)는 정전류원 회로(220)와 충방전부(240) 사이의 제2 노드(N2)에서 생성되어 비반전 단자(+)로 공급되는 제1 전압과, 반전 단자(-)로 공급되는 제2 기준 전압(Vref2)을 비교하고, 그 비교 결과에 따라 논리 레벨이 변경되는 세트 신호(S)를 생성하여 RS 플립플롭(256)으로 출력한다.
제2 비교기(253)는 정전류원 회로(220)와 충방전부(240) 사이의 제3 노드(N3)에서 생성되어 비반전 단자(+)로 공급되는 제2 전압과, 반전 단자(-)로 공급되는 제2 기준 전압(Vref2)을 비교하고, 비교 결과에 따라 논리 레벨이 변경되는 리셋 신호(R)를 생성하여 RS 플립플롭(256)로 출력한다.
RS 플립플롭(256)은 세트 신호(S) 및 리셋 신호(R)에 따라 발진하는 출력 신호(Q)와, 반전 출력 신호(QB)를 생성한다. RS 플립플롭(256)은 세트 신호(S) 및 리셋 신호(R)에 따라 하이 레벨 및 로우 레벨을 교번하며 발진하는 출력 신호(Q)와, 출력 신호(Q)와 위상 반전된 반전 출력 신호(QB)를 생성한다. RS 플립플롭(256)의 출력 신호(Q)는 발진부(200)의 출력 주파수 신호로 출력된다. RS 플립플롭(256)의 출력 신호(Q)는 제1 스위치(SW1)의 제어 신호로 공급되고, 반전 출력 신호(QB)는 제2 스위치(SW2)의 제어 신호로 공급된다.
발진부(200)에서 생성하는 출력 주파수 신호의 주파수는, 주파수 제어 신호에 상응하는 제1 기준 전압(Vref1)의 레벨에 따라 결정된다. 제1 기준 전압(Vref1)이 증가하면 충반전부(240)의 충방전 속도가 증가하여 세트 신호(S) 및 리셋 신호(R)의 주파수가 증가함으로써 발진 회로(250)는 출력 주파수를 증가시킬 수 있다. 반면에, 제1 기준 전압(Vref1)이 감소하면 충반전부(240)의 충방전 속도가 감소하여 세트 신호(S) 및 리셋 신호(R)의 주파수가 감소함으로써 발진 회로(250)는 출력 주파수를 감소시킬 수 있다.
도 6은 일 실시예에 따른 주파수 생성 장치의 주파수 보정 동작을 나타내는 타이밍도이다. 도 6은 도 3에 도시된 주파수 보정부(100)에서 제1 주파수 신호로 발진부(200)의 출력 주파수를 이용하고, 제2 주파수 신호로 기준 주파수 신호를 이용한 경우를 예시한 타이밍도이다. .
도 3 및 도 6을 참조하면, 업 카운터(120A)가 발진부(200)의 출력 주파수 신호인 제1 주파수 신호를 설정값만큼 카운트하는 각 측정 기간(Tn, n= 1, 2, 3, 4, 5)에서, 다운 카운터(140B)는 카운트 온 신호(ON1)의 카운트 온 시간 동안 기준 주파수 신호인 제2 주파수 신호를 카운트하며, 업 카운터(120A)의 카운트가 완료되면 동기 회로(130)는 측정 온 신호(ON2)를 액티브 상태로 출력한다.
제1 측정 기간(T1)에서 제어부(180)는 바이너리 서치 회로(182)에서 출력하는 제1 제어 신호(CONT1)의 초기값(V1)과 동일한 주파수 제어 신호(V1)를 출력하고, 발진부(200)는 주파수 제어 신호(V1)에 대응하는 발진 주파수를 갖는 출력 주파수 신호를 생성하여 출력한다. 제1 제어 신호(V1)는 바이너리 서치 회로(182)의 센터값일 수 있다.
제1 측정 기간(T1)에서 측정 온 신호(ON2)가 액티브되면, 제1 비교기(162)는 업 카운터(140B)로부터 공급받은 제1 측정 기간(T1)의 제2 주파수 카운트 값(CNT2)을 제1 기준값(R1) 및 제2 기준값(R2)과 비교하고 비교 결과(CO1, CO2, CO3)를 제2 측정 기간(T2)에서 출력한다. 제1 측정 기간(T1)의 제2 주파수의 카운트 값(CNT2)이 제1 기준값(R1)보다 크면, 제2 측정 기간(T2)에서 제1 비교기(162)는 출력 주파수가 기준 주파수보다 느리다는 비교 결과(CO1)를 출력하고, 바이너리 서치 회로(182)는 비교 결과(CO1)에 따른 바이너리 서치 동작을 수행하여 출력 주파수를 증가시키기 위한 제1 제어 신호(CONT1=V2)를 생성한다. 이 결과, 제어부(180)는 제2 측정 기간(T2)에서 증가된 제1 제어 신호(CONT1=V2)를 주파수 제어 신호(V2)로 출력하고, 발진부(200)는 주파수 제어 신호(V1)에 따라 출력 주파수를 증가시킬 수 있다.
제2 측정 기간(T2)에서 측정 온 신호(ON2)가 액티브되면, 제1 비교기(162)는 업 카운터(140B)로부터 공급받은 제2 측정 기간(T2)의 제2 주파수 카운트 값(CNT2)을 제1 기준값(R1) 및 제2 기준값(R2)과 비교한 결과(CO2)를 제3 측정 기간(T3)에서 출력한다. 제2 측정 기간(T2)의 제2 주파수의 카운트 값(CNT2)이 제2 기준값(R2)보다 작으면, 제3 측정 기간(T3)에서 제1 비교기(162)는 출력 주파수가 기준 주파수보다 빠르다는 비교 결과(CO2)를 출력하고, 바이너리 서치 회로(182)는 그 비교 결과(CO2)에 따른 바이너리 서치 동작을 수행하여 출력 주파수를 감소시키기 위한 제1 제어 신호(CONT1=V3)를 생성한다. 이 결과, 제어부(180)는 제3 측정 기간(T3)에서 감소된 제1 제어 신호(CONT1=V3)를 주파수 제어 신호(V3)로 출력하고, 발진부(200)는 주파수 제어 신호(V3)에 따라 출력 주파수를 증가시킬 수 있다.
제3 측정 기간(T3)에서 측정 온 신호(ON2)가 액티브되면, 제1 비교기(162)는 업 카운터(140B)로부터 공급받은 제3 측정 기간(T3)의 제2 주파수 카운트 값(CNT2)을 제1 기준값(R1) 및 제2 기준값(R2)과 비교한 결과(채3)를 제4 측정 기간(T4)에서 출력한다. 제3 측정 기간(T3)의 제2 주파수의 카운트 값(CNT2)이 제1 기준값(R1)와 제2 기준값(R2) 사이이면, 제4 측정 기간(T4)에서 제1 비교기(162)는 출력 주파수가 기준 주파수의 제1 허용 범위 내에 있다는 비교 결과(CO3)를 출력한다. 바이너리 서치 회로(182)는 제1 비교기(162)의 비교 결과(CO3)에 응답하여 서치 완료 신호(ON3)를 제2 비교기(164)로 출력하고, 출력 주파수 유지를 위해 이전 주기(T3)와 동일한 제1 제어 신호(V3)를 출력한다.
제4 측정 기간(T4)에서 측정 온 신호(MEAS_ON)가 액티브되면, 바이너리 서치 완료 신호(BS_DONE)에 의해 동작하는 제2 비교기(164)는 업 카운터(140B)로부터 공급받은 제4 측정 기간(T4)의 제2 주파수 카운트 값(CNT2)을 제3 기준값(R3) 및 제4 기준값(R4)과 비교한 결과(CO4=S0, S1, S2)를 제5 측정 기간(T5)에서 출력한다. 제4 측정 기간(T4)의 제2 주파수의 카운트 값(CNT2)이 제3 기준값(R3)보다 크면, 제4 측정 기간(T5)에서 제2 비교기(164)는 출력 주파수가 기준 주파수보다 느리다는 비교 결과(CO4=S1)를 가산기(184) 및 플립플롭(186)을 통해 제2 제어 신호(CONT2)로 출력한다. 제어부(180)는 바이너리 서치 회로(182)로부터의 제1 제어 신호(CONT1)와, 플립플롭(186)으로부터의 제2 제어 신호(CONT2=S1, 예를 들면 S1=+1)을 합산하여 미세하게 증가된 주파수 제어 신호(V4)로 제5 측정 기간(T5)에서 출력하고, 발진부(200)는 주파수 제어 신호(V4)에 따라 출력 주파수를 미세하게 증가시킬 수 있다.
제5 측정 기간(T5)에서 측정 온 신호(ON2)가 액티브되면, 서치 완료 신호(ON3)에 응답하여 동작하는 제2 비교기(164)는 업 카운터(140B)로부터 공급받은 제4 측정 기간(T4)의 제2 주파수 카운트 값(CNT2)을 제3 기준값(R3) 및 제4 기준값(R4)와 비교한 결과(CO3=S0, S1, S2)를 다음 측정 기간에서 출력한다. 제5 측정 기간(T5)의 기준 주파수의 카운트 값(CNT2)이 제3 기준값(R3)와 제4 기준값(R4) 사이이면, 제2 비교기(164)는 출력 주파수가 기준 주파수와 같은 비교 결과(CO3=S0)를 가산기(184)로 출력함으로써, 플립플롭(186)의 출력은 이전 주기(T5)의 제2 제어 신호(CONT2=S1)를 유지한다. 따라서, 제어부(180)는 바이너리 서치 회로(182)로부터의 제1 제어 신호(CONT1)와, 플립플롭(186)으로부터의 제2 제어 신호(CONT2=S1)을 합산한 결과로써, 이전 주기(T5)와 동일한 주파수 제어 신호(V4)를 출력하여 메모리(300)에 저장하고 주파수 보정 동작을 종료할 수 있다.
도 7은 일 실시예에 따른 주파수 보정 방법을 나타낸 순서도이다. 도 7은 도 3에 도시된 주파수 보정부(100)에서 제1 주파수 신호로 발진부(200)의 출력 주파수를 이용하고, 제2 주파수 신호로 기준 주파수 신호를 이용한 경우를 예를 들어 나타낸 순서도이다.
도 3 및 도 7을 참조하면, 시작 신호에 응답하여 주파수 보정부(100)가 온 구동되어 초기값들을 세팅(S402)한다. 예를 들면, 주파수 보정부(100)에서 다운 카운터(120A)의 설정값 CNT1(0)=D1, 업 카운터(140A)의 설정값 CNT2(0)=U0, 바이너리 서치 회로(182)의 바이너리 쉬프트 값 RSHIFT(0)=V1, 트랙킹 회수의 카운트 값 TCNT(0)=0, 제1 비교기(162)의 출력=초기 상태, 제2 비교기(164)의 출력=초기 상태T, 주파수 제어 신호(0)=V1, 바이너리 서치 회로(182)의 서치 완료 신호 ON3=0으로 세팅할 수 있다. RSHIFT(0)=V1은 바이너리 서치 회로(182)의 센터값일 수 있다.
다운 카운터(120A)는 제1 주파수 신호를 이용하여 설정값 CNT1(0)=D1으로부터 특정값인 CNT1(n)=TH1이 될 때까지 다운 카운팅(CNT1(n)=CNT1(n-1)-1)를 수행한다. (S404, S406)
제1 주파수 신호를 이용한 다운 카운트값이 CNT1(n)=TH1이 되면(S404, YES), 다운 카운터(120A)는 다운 카운트값이 CNT1(n)=0이 될 때까지 다운 카운팅(CNT1(n)=CNT1(n-1)-1)를 수행하면서(S408, S410), 동기 회로(130)를 통해 액티브 상태의 업 카운트 온 신호(ON1)를 업 카운터(140A)로 출력한다. 이에 따라, 업 카운터(140A)가 업 카운트 온 신호(ON1)의 카운트 온 시간 동안 제2 주파수 신호를 이용하여 업 카운팅 (CNT2(n+1)=CNT2(n)+1)를 수행한다. (S410)
제어부(180)에서 바이너리 서치 회로(82)가 서치 완료 신호(ON3)를 액티브하지 않고(S412, NO), 라이트 쉬프트 카운터값(RSHIFT)이 최소값 또는 최대값까지 쉬프트되지 않은 경우(S414, NO), 제1 비교기(162)는 업 카운터(140B)로부터의 제2 주파수 카운트값(CNT2)을 제1 기준값(R1) 및 제2 기준값(R2)과 비교하여 비교 결과(CO1, CO2, CO3)를 바이너리 서치 회로(182)로 출력한다. (S416, S420)
제2 주파수 카운트값(CNT2)이 제1 기준값(R1)보다 크면(S416, YES), 제1 비교기(162)는 출력 주파수가 느리다는 비교 결과(CO1)를 출력하고, 바이너리 서치 회로(182)는 비교 결과(CO1)에 따른 바이너리 서치 동작을 수행하여 출력 주파수를 증가시키기 위한 제1 제어 신호(CONT1)를 생성하고, 제어부(180)는 제1 제어 신호(CONT1)를 현재 주기의 주파수 제어 신호(n)로 출력한다. 예를 들면, 바이너리 서치 회로(182)는 이전 주기의 주파수 제어 신호(n-1)에, 이전 주기의 바이너리 쉬프트 값 RSHIFT(n-1)로부터 오른쪽으로 1비트 쉬프트된 현재 주기의 바이너리 쉬프트 값 RSHIFT(n)을 합산하여, 출력 주파수 증가를 위한 현재 주기의 주파수 제어 신호(n)를 생성할 수 있다. (S418)
제2 주파수 카운트값(CNT2)이 제2 기준값(R1)보다 작으면(S420, YES), 제1 비교기(162)는 출력 주파수가 빠르다는 비교 결과(CO2)를 출력하고, 바이너리 서치 회로(182)는 비교 결과(CO2)에 따른 바이너리 서치 동작을 수행하여 출력 주파수를 증가시키기 위한 제1 제어 신호(CONT1)를 생성하고, 제어부(180)는 제1 제어 신호(CONT1)를 현재 주기의 주파수 제어 신호(n)로 출력한다. 예를 들면, 바이너리 서치 회로(182)는 이전 주기의 주파수 제어 신호(n-1)와 이전 주기의 바이너리 쉬프트 카운터값 RSHIFT(n-1)에 대한 XOR 연산을 수행하고, 이전 주기의 바이너리 쉬프트 카운터값 RSHIFT(n-1)로부터 오른쪽으로 1비트 쉬프트된 현재 주기의 바이너리 쉬프트 값 RSHIFT(n)을 합산함으로써, 출력 주파수 감소를 위한 현재 주기의 주파수 제어 신호(n)를 생성할 수 있다. (S422)
제2 주파수 카운트값(CNT2)이 제1 기준값(R1)과 제2 기준값(R2) 사이이면(S416; NO, S420; NO), 제1 비교기(162)는 출력 주파수가 기준 주파수의 제1 허용 범위 안에 있다는 비교 결과(CO3)를 출력하고, 제어부(180)는 이전 주기의 주파수 제어 신호(n-1)와 같은 현재 주기의 주파수 제어 신호(n)를 출력하며, 바이너리 서치 회로(182)는 액티브 상태의 서치 완료 신호(ON3)를 제2 제어기(164)로 출력한다. (S424)
한편, 바이너리 쉬프트 값(RSHIFT)이 최소값이 되거나 최대값이 되면(S414; YES), 제어부(180)는 이전 주기의 주파수 제어 신호(n-1)와 같은 현재 주기의 주파수 제어 신호(n)를 출력하며, 바이너리 서치 회로(182)는 액티브 상태의 서치 완료 신호(ON3)를 제2 제어기(164)로 출력할 수 있다. (S424)
주파수 제어 신호(n)을 생성한 S418, S422, S424에서 다운 카운터(120A)의 설정값을 초기값 CNT1=D1으로 세팅한 다음, S404 단계로 리턴하여 다음 주기에서 S404 내지 S424 단계를 반복하여, 발진부(200)의 출력 주파수를 기준 주파수의 허용 범위 내로 조절한다.
바이너리 서치 회로(182)가 액티브 상태의 서치 완료 신호(ON3)를 출력하면(S412; YES), 제2 비교기(164)는 업 카운터(140B)로부터의 제2 주파수 카운트값(CNT2)을 제3 기준값(R3) 및 제4 기준값(R4)과 비교하여 비교 결과(CO4)를 출력한다. (S432, S436)
제2 주파수 카운트값(CNT2)이 제3 기준값(R3)보다 크면(S432, YES), 제2 비교기(164)는 출력 주파수가 느리다는 비교 결과(CO4=S1)를 출력할 수 있다. 예를 들면, 제2 비교기(164)는 출력 주파수가 느리다는 비교 결과(CO4)로 증가 옵셋값(S1=+1)을 출력할 수 있다. 제어부(180)는 제1 비교기(164)의 출력(S1=+1)을 가산기(182) 및 플립플롭(186)을 통해 제2 제어 신호(CONT2)로 출력한다. 제어부(180)는 제1 제어 신호에 해당하는 이전 주파수 제어 신호(n-1)와 제2 제어 신호(CONT2)을 합산하여 출력 주파수 증가를 위한 현재 주기의 주파수 제어 신호(n)를 생성할 수 있다. (S418)
제2 주파수 카운트값(UCNT)이 제4 기준값(R4)보다 작으면(S436, YES), 제2 비교기(164)는 출력 주파수가 빠르다는 비교 결과(CO4=S2)를 출력할 수 있다. 예를 들면, 제2 비교기(164)는 출력 주파수가 빠르다는 비교 결과(CO4)로 감소 옵셋값(S2=-1)을 출력할 수 있다. 제어부(180)는 제1 비교기(164)의 출력(S2=-1)을 가산기(182) 및 플립플롭(186)을 통해 제2 제어 신호(CONT2)로 출력한다. 제어부(180)는 제1 제어 신호(CONT1)에 해당하는 이전 주파수 제어 신호(n-1)와 제2 제어 신호(CONT2)을 합산하여 출력 주파수 감소를 위한 현재 주기의 주파수 제어 신호(n)를 생성할 수 있다.
주파수 제어 신호(n)를 생성한 S434, S438에서 트랙킹 횟수의 카운트 값을 업 카운팅(TCNT(n)=TCNT(n-1)+1)하고, 다운 카운터(120A)의 설정값을 CNT1=D1로 세팅한 다음, S404 단계로 리턴하여 다음 주기에서 S404 내지 S438 단계를 반복하여, 발진부(200)의 출력 주파수를 기준 주파수와 같게 미세 조절할 수 있다.
제2 주파수 카운트값(UCNT)이 제3 기준값(R3)과 제4 기준값(R4) 사이이거나(S432; NO, S4436), 트랙킹 횟수의 카운트 값이 특정값인 TCNT(n)=TH2이 되면(S430; YES), 제어부(180)는 이전 주기의 주파수 제어 신호(n-1)과 동일한 현재 주기의 주파수 제어 신호(n)을 출력하여 메모리(300)에 저장하고, 주파수 보정 동작을 종료한다.
한편, 도 3에 도시된 주파수 보정부(100)에서 제1 주파수 신호가 기준 주파수 신호이고, 제2 주파수 신호가 발진부(200)의 출력 주파수 신호인 경우, 업 카운터(140A)가 카운트한 제2 주파수 신호(출력 주파수 신호)의 제2 주파수 카운트 값(CNT2)이 제1 기준값(R1) 또는 제3 기준값(R3) 보다 크면, 비교부(160)는 출력 주파수가 기준 주파수보다 빠르다는 비교 결과(CO2, CO4)를 출력하여, 제어부(180)가 발진부(200)의 출력 주파수를 감소시키는 주파수 제어 신호를 생성하여 출력할 수 있다. 제2 주파수 카운트 값(CNT2)이 제2 기준값(R2) 또는 제4 기준값(R4) 보다 작으면, 비교부(160)는 출력 주파수가 기준 주파수보다 느리다는 비교 결과(CO1, CO4)를 출력하여, 제어부(180)가 발진부(200)의 출력 주파수를 증가시키는 주파수 제어 신호를 생성하여 출력할 수 있다.
이와 같이, 일 실시예에 따른 주파수 생성 장치 및 그의 주파수 보정 방법은 주파수 보정부에 대한 온/오프 동작을 통해 주파수 보정 기능을 수행하여 출력 주파수를 기준 주파수와 같게 보정하는 주파수 테스트 및 보정 시간을 단축할 수 있다.
또한, 일 실시예에 따른 주파수 생성 장치 및 그의 주파수 보정 방법은 기준 주파수 대비 발진부의 출력 주파수를 허용 범위 이내로 조절하는 서치 모드와, 허용 범위 내에서 출력 주파수를 미세 조절하는 트랙킹 모드를 순차적으로 수행함으로써, 주파수 테스트 및 보정 시간을 단축할 수 있을 뿐만 아니라 출력 주파수를 정확하게 보정할 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
또한, 본 명세서에 설명되어 있는 방법들은 적어도 부분적으로, 하나 이상의 컴퓨터 프로그램 또는 구성요소를 사용하여 구현될 수 있다.　이 구성요소는 휘발성 및 비휘발성 메모리를 포함하는 컴퓨터로 판독 가능한 매체 또는 기계 판독 가능한 매체를 통해 일련의 컴퓨터 지시어들로서 제공될 수 있다. 상기 지시어들은 소프트웨어 또는 펌웨어로서 제공될 수 있으며, 전체적 또는 부분적으로, ASICs, FPGAs, DSPs, 또는 그 밖의 다른 유사 소자와 같은 하드웨어 구성에 구현될 수도 있다. 상기 지시어들은 하나 이상의 프로세서 또는 다른 하드웨어 구성에 의해 실행되도록 구성될 수 있는데, 상기 프로세서 또는 다른 하드웨어 구성은 상기 일련의 컴퓨터 지시어들을 실행할 때 본 명세서에 개시된 방법들 및 절차들의 모두 또는 일부를 수행하거나 수행할 수 있도록 한다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 주파수 생성 장치 100: 주파수 보정부
200: 발진부 300: 메모리
120, 122: 제1 주파수 카운터 140, 142: 제2 주파수 카운터
160: 비교부 180: 제어부
120A: 다운 카운터 140A: 업 카운터
130: 동기 회로 132, 134: D 플립플롭
162: 제1 비교기 164: 제2 비교기
182: 바이너리 서치 회로 184, 188: 가산기
186: 플립플롭 210: 기준 전압 생성부
220: 정전류원 회로 230: 연산 증폭기
240: 충방전부 250: 발진 회로
252, 254: 제1, 제2 비교기 256: RS 플립플롭

Claims (20)

  1. 주파수 제어 신호에 따라 출력 주파수 신호를 생성하는 발진부; 및
    기준 주파수 신호를 이용하여 상기 발진부의 출력 주파수를 조절하기 위한 상기 주파수 제어 신호를 생성하는 주파수 보정부를 포함하고,
    상기 주파수 보정부는
    상기 발진부의 출력 주파수 신호와 상기 기준 주파수 신호 중 어느 하나인 제1 주파수 신호를 카운트한 제1 카운트 값에 따라 결정된 카운트 온 기간 동안, 상기 출력 주파수 신호와 상기 기준 주파수 신호 중 다른 하나인 제2 주파수 신호를 카운트하여 제2 카운트 값을 생성하고,
    상기 제2 카운트 값에 따라 상기 발진부의 출력 주파수를 조절하기 위한 상기 주파수 제어 신호를 생성하는 주파수 생성 장치.
  2. 청구항 1에 있어서,
    상기 주파수 보정부를 온 구동하면, 상기 주파수 보정부 및 상기 발진부가 주파수 보정 모드로 동작하고, 상기 주파수 보정부는 상기 주파수 보정 모드를 통해 생성된 주파수 제어 신호를 메모리에 저장하고,
    상기 주파수 보정부를 오프하면, 상기 발진부가 상기 메모리에 저장된 주파수 제어 신호에 따라 상기 출력 주파수 신호를 생성하는 통상 모드로 동작하는 주파수 생성 장치.
  3. 청구항 1에 있어서,
    상기 주파수 보정부는
    상기 제2 카운트 값이 제1 및 제2 기준값 사이에 위치하도록, 상기 발진부의 출력 주파수를 조절하는 서치 모드와,
    상기 제2 카운트 값이 제3 및 제4 기준값 사이에 위치하도록, 상기 조절된 상기 발진부의 출력 주파수를 미세 조절하는 트랙킹 모드를 순차적으로 수행하는 주파수 생성 장치.
  4. 청구항 3에 있어서,
    상기 주파수 보정부는
    상기 서치 모드에서, 상기 발진부의 출력 주파수 신호와 상기 기준 주파수 신호를 이용하여 제1 카운트 온 기간 동안 생성한 상기 제2 카운트 값을, 상기 제1 기준값 및 제2 기준값과 비교한 결과에 따라, 상기 발진부의 출력 주파수를 증가, 감소, 또는 유지시키기 위한 제1 주파수 제어 신호를 생성하는 주파수 생성 장치.
  5. 청구항 4에 있어서,
    상기 주파수 보정부는
    상기 트랙킹 모드에서, 상기 제1 주파수 제어 신호에 따라 생성된 상기 발진부의 출력 주파수 신호와 상기 기준 주파수 신호를 이용하여 제2 카운트 온 기간 동안 생성한 상기 제2 카운트 값을, 상기 제3 기준값 및 제4 기준값과 비교한 결과에 따라, 상기 발진부의 출력 주파수를 상기 기준 주파수와 같게 미세 조절하기 위한 제2 주파수 제어 신호를 생성하는 주파수 생성 장치.
  6. 청구항 1에 있어서,
    상기 발진부의 출력 주파수를 조절함에 따라,
    상기 제1 주파수 신호를 설정값만큼 카운트하는 각 측정 기간과, 상기 카운트 온 기간과, 상기 제2 카운트 값이 변동하거나,
    상기 제2 카운트 값이 변동하는 주파수 생성 장치.
  7. 청구항 3에 있어서,
    상기 주파수 보정부는
    상기 제1 주파수 신호를 설정값만큼 카운트하면서 어느 하나의 카운트 값을 이용하여 상기 카운트 온 기간을 결정하는 제1 주파수 카운터;
    상기 카운트 온 기간 동안, 상기 제2 주파수 신호를 카운트하여 상기 제2 카운트 값을 출력하는 제2 주파수 카운터;
    상기 제2 카운트 값을 상기 제1 내지 제4 기준값과 비교하고 비교 결과를 출력하는 비교부; 및
    상기 비교부의 비교 결과에 따라 상기 발진부의 출력 주파수를 조절하기 위한 상기 주파수 제어 신호를 생성하는 제어부를 포함하는 주파수 생성 장치.
  8. 청구항 7에 있어서,
    상기 제1 주파수 카운터는 상기 제1 주파수 신호를 이용하여 상기 설정값으로부터 다운 카운트하는 다운 카운터이고,
    상기 제2 주파수 카운터는 상기 카운트 온 시간 동안 상기 제2 주파수 신호를 이용하여 업 카운트하는 업 카운터인 주파수 생성 장치.
  9. 청구항 8에 있어서,
    상기 다운 카운터의 출력을 상기 제2 주파수 신호에 동기시켜 출력하는 동기 회로를 추가로 포함하고,
    상기 다운 카운터는 다운 카운트 값들 중 어느 하나의 중간 카운트 값을 이용하여 중간 카운트 신호를 출력하고,
    상기 동기 회로는 상기 중간 카운트 신호를 상기 제2 주파수 신호에 동기시켜서 상기 카운트 온 기간을 지시하는 카운트 온 신호를 생성하여 상기 제2 주파수 카운터로 출력하는 주파수 생성 장치.
  10. 청구항 9에 있어서,
    상기 다운 카운터는 상기 다운 카운트를 종료하면 카운트 종료 신호를 출력하고,
    상기 동기 회로는 상기 카운트 종료 신호를 상기 제2 주파수 신호에 동기시켜서 측정 온 신호를 생성하여 상기 비교부로 출력하고,
    상기 비교부는 상기 측정 온 신호에 응답하여 상기 제2 주파수 카운터로부터 공급받은 제2 카운트 값을 상기 제1 내지 제4 기준값과 비교하는 주파수 생성 장치.
  11. 청구항 7에 있어서,
    상기 비교부는
    상기 제2 주파수 카운터로부터 공급받은 제2 카운트 값을 상기 제1 기준값 및 제2 기준값과 비교한 결과를 출력하는 제1 비교기; 및
    상기 제2 주파수 카운터로부터 공급받은 제2 카운트 값을 상기 제3 기준값 및 제4 기준값과 비교한 결과를 출력하는 제2 비교기를 포함하는 주파수 생성 장치.
  12. 청구항 11에 있어서,
    상기 제어부는
    상기 제1 비교기의 출력에 따라 바이너리 서치 동작을 수행하여 제1 제어 신호를 생성하는 바이너리 서치 회로; 및
    상기 바이너리 서치 회로로부터의 제1 제어 신호와, 상기 제2 비교기의 출력에 따른 제2 제어 신호를 합산하여, 상기 주파수 제어 신호를 생성하는 출력부를 포함하는 주파수 생성 장치.
  13. 청구항 12에 있어서,
    상기 서치 모드에서,
    상기 제1 비교기의 출력이, 상기 제2 카운트 값이 상기 제1 기준값 보다 크거나 상기 제2 기준값보다 작은 제1 및 제2 비교 결과 중 어느 하나를 출력하면, 상기 바이너리 서치 회로는 상기 출력 주파수를 증가시키거나 감소시키는 제1 제어 신호를 생성하고,
    상기 제1 비교기의 출력이, 상기 제2 카운트 값이 상기 제1 기준값과 상기 제2 기준값 사이인 제3 비교 결과를 출력하면, 상기 바이너리 서치 회로는 상기 출력 주파수를 유지시키는 제1 제어 신호를 생성하고,
    상기 출력부는 상기 제1 제어 신호를 상기 주파수 제어 신호로 출력하며,
    상기 제1 비교기가 상기 제3 비교 결과를 출력하거나, 상기 바이너리 서치 회로에서 바이너리 서치 동작을 위한 바이너리 쉬프트 값이 최소값 또는 최대값이 되면, 상기 바이너리 서치 회로는 서치 완료 신호를 상기 제2 비교기로 출력하여, 상기 제2 비교기가 상기 트랙킹 모드로 동작하게 하는 주파수 생성 장치.
  14. 청구항 13에 있어서,
    상기 트랙킹 모드에서,
    상기 제2 비교기의 출력이, 상기 제2 카운트 값이 상기 제3 기준값보다 크거나 상기 제4 기준값보다 작은 비교 결과를 출력하면, 상기 출력부는 상기 출력 주파수를 증가시키거나 감소시키기 위한 제2 제어 신호를 생성하고,
    상기 제2 비교기의 출력이, 상기 제2 카운트 값이 상기 제3 기준값과 상기 제4 기준값 사이인 비교 결과를 출력하거나, 상기 제2 비교기의 상기 트랙킹 횟수가 설정값이 되면, 상기 출력부는 상기 제2 비교기의 상기 출력 주파수를 유지시키기 위한 제2 제어 신호를 생성하고,
    상기 출력부는 상기 바이너리 서치 회로부터 공급되는 제1 제어 신호와, 상기 제2 제어 신호를 합산하여 상기 주파수 제어 신호를 생성하는 주파수 생성 장치.
  15. 주파수 보정부에서 발진부의 출력 주파수 신호와 기준 주파수 신호 중 어느 하나인 제1 주파수 신호를 카운트하면서 어느 하나의 카운트 값을 이용하여 카운트 온 기간을 결정하는 제1 단계;
    상기 카운트 온 기간 동안 상기 출력 주파수 신호와 상기 기준 주파수 신호 중 다른 하나인 제2 주파수 신호를 카운트하여 제2 카운트 값을 출력하는 제2 단계;
    상기 제2 카운트 값에 따라 상기 발진부의 출력 주파수를 조절하기 위한 주파수 제어 신호를 생성하는 제3 단계를 포함하고,
    상기 제1 내지 제3 단계를 반복하여 상기 발진부의 출력 주파수를 상기 기준 주파수와 같아지면 생성된 주파수 제어 신호를 메모리에 저장하는 제4 단계를 포함하는 주파수 생성 장치의 주파수 보정 방법.
  16. 청구항 15에 있어서,
    상기 제1 내지 제3 단계를 반복하여, 상기 제2 카운트 값이 제1 및 제2 기준값 사이에 위치하도록, 상기 발진부의 출력 주파수를 조절하는 서치 모드와,
    상기 서치 모드 다음, 상기 제1 내지 제3 단계를 반복하면서 상기 제2 카운트 값이 제3 및 제4 기준값 사이에 위치하도록, 상기 조절된 상기 발진부의 출력 주파수를 미세 조절하는 트랙킹 모드를 순차적으로 수행하는 주파수 생성 장치의 주파수 보정 방법.
  17. 청구항 16에 있어서,
    상기 서치 모드에서,
    상기 발진부의 출력 주파수 신호와 상기 기준 주파수 신호를 이용하여 제1 카운트 온 기간 동안 생성한 상기 제2 카운트 값을, 상기 제1 기준값 및 제2 기준값과 비교한 결과에 따라, 상기 발진부의 출력 주파수를 증가, 감소, 또는 유지시키기 위한 제1 주파수 제어 신호를 생성하고,
    상기 트랙킹 모드에서,
    상기 제1 주파수 제어 신호에 따라 생성된 상기 발진부의 출력 주파수 신호와 상기 기준 주파수 신호를 이용하여 제2 카운트 온 기간 동안 생성한 상기 제2 카운트 값을, 상기 제3 기준값 및 제4 기준값과 비교한 결과에 따라, 상기 발진부의 출력 주파수를 상기 기준 주파수와 같게 미세 조절하기 위한 제2 주파수 제어 신호를 생성하는 주파수 생성 장치의 주파수 보정 방법.
  18. 청구항 16에 있어서,
    상기 서치 모드의 상기 제3 단계에서, 상기 주파수 보정부는 상기 제1 제2 카운트 값을 상기 제1 기준값 및 제2 기준값과 비교한 결과에 바이너리 서치 동작을 수행하여 상기 출력 주파수 조절을 위한 상기 주파수 제어 신호를 생성하는 주파수 생성 장치의 주파수 보정 방법.
  19. 청구항 18에 있어서,
    상기 제2 카운트 값이 상기 제1 기준값 및 제2 기준값 사이이거나, 상기 바이너리 서치 동작을 위한 바이너리 쉬프트 값이 최소값 또는 최대값이 되면, 상기 주파수 보정부는 상기 서치 모드를 완료하고, 상기 트랙킹 모드를 수행하며,
    상기 제2 카운트 값이 상기 제3 기준값 및 제4 기준값 사이이거나, 상기 트랙킹 모드의 트랙킹 횟수가 설정값이 되면, 상기 주파수 보정부는 상기 트랙킹 모드를 완료하는 주파수 생성 장치의 주파수 보정 방법.
  20. 청구항 15에 있어서,
    상기 제1 단계에서, 상기 주파수 보정부는 상기 제1 주파수 신호를 설정값으로부터 다운 카운트하고, 다운 카운트 값들 중 어느 하나의 중간 카운트 값을 이용하여 상기 카운트 온 기간을 결정하고,
    상기 제2 단계에서, 상기 주파수 보정부는 상기 카운트 온 시간 동안 상기 제2 주파수 신호를 업 카운트하여 상기 제2 카운터 값을 출력하며,
    상기 제3 단계에서, 상기 보정부가 상기 제1 주파수 신호의 업 카운트를 완료하면, 상기 제2 카운트 값을 복수의 기준값과 비교하는 주파수 생성 장치의 주파수 보정 방법.
KR1020200150936A 2020-11-12 2020-11-12 주파수 생성 장치 및 그의 주파수 보정 방법 KR20220064637A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200150936A KR20220064637A (ko) 2020-11-12 2020-11-12 주파수 생성 장치 및 그의 주파수 보정 방법
US17/454,136 US11528019B2 (en) 2020-11-12 2021-11-09 Frequency generator and method of calibrating frequency thereof
CN202111319621.2A CN114499509A (zh) 2020-11-12 2021-11-09 频率发生器和校正其频率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150936A KR20220064637A (ko) 2020-11-12 2020-11-12 주파수 생성 장치 및 그의 주파수 보정 방법

Publications (1)

Publication Number Publication Date
KR20220064637A true KR20220064637A (ko) 2022-05-19

Family

ID=81453838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150936A KR20220064637A (ko) 2020-11-12 2020-11-12 주파수 생성 장치 및 그의 주파수 보정 방법

Country Status (3)

Country Link
US (1) US11528019B2 (ko)
KR (1) KR20220064637A (ko)
CN (1) CN114499509A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116185128B (zh) * 2023-03-06 2024-05-17 珠海极海半导体有限公司 Mcu芯片内部时钟校准方法及电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073092B2 (en) 2008-06-19 2011-12-06 Microchip Technology Incorporated Automatic synchronization of an internal oscillator to an external frequency reference
KR101517389B1 (ko) 2013-08-27 2015-05-04 주식회사 레이믹스 Ｒｃ 자동 교정 시스템 그 교정 방법
KR20160006501A (ko) 2014-07-09 2016-01-19 삼성전기주식회사 주파수보정 시스템 및 그 보정방법
KR20160104265A (ko) 2015-02-26 2016-09-05 삼성전기주식회사 오실레이터 주파수 보정 장치 및 방법
EP3435547B1 (en) * 2017-07-25 2020-02-19 Socionext Inc. Oscillating circuitry
US10505556B1 (en) * 2018-05-15 2019-12-10 Perceptia Ip Pty Ltd PLL with beat-frequency operation
JP7147260B2 (ja) * 2018-05-16 2022-10-05 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
FR3086131B1 (fr) * 2018-09-14 2021-06-04 Commissariat Energie Atomique Dispositif de reglage du verrouillage d'un multiplicateur de frequence a verrouillage par injection
US10778235B2 (en) * 2018-10-28 2020-09-15 Nuvoton Technology Corporation Intermittent tuning of an oscillator

Also Published As

Publication number Publication date
US20220149824A1 (en) 2022-05-12
CN114499509A (zh) 2022-05-13
US11528019B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
US8497741B2 (en) High accuracy RC oscillator
KR101632467B1 (ko) Pll을 이용한 교정된 이완 발진기
KR101593603B1 (ko) 반도체 장치의 온도 감지 회로
JP2005049970A (ja) 半導体集積回路
US6661267B2 (en) Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO
US11070168B2 (en) Oscillator circuit
JP2000341119A (ja) クロック発振回路
US8063710B2 (en) Self-calibrating oscillator
TW201717546A (zh) 調整時脈訊號中之工作周期的裝置與方法
JP5867652B2 (ja) モジュールおよび容量検出方法
KR20220064637A (ko) 주파수 생성 장치 및 그의 주파수 보정 방법
JP2005528033A (ja) 位相同期ループ
CN113922813B (zh) 一种数控振荡器的频率校准方法
US8035427B2 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
US7274185B2 (en) Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices
US10224941B2 (en) Oscillation apparatus and oscillation frequency adjustment method
TWI463789B (zh) 電子裝置以及用於電子裝置之補償方法
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
JP4641045B2 (ja) 半導体集積回路及びマイクロコンピュータ
US8258798B2 (en) On chip duty cycle measurement module
JP2018164188A (ja) 温度補償装置、温度補償型発振器、および温度補償方法
KR100830899B1 (ko) 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기
KR20210151449A (ko) 주파수 생성기
JP6880167B2 (ja) 計時回路、電子機器および計時回路の制御方法
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法