JPS60114030A - 間欠発振形周波数シンセサイザ回路 - Google Patents
間欠発振形周波数シンセサイザ回路Info
- Publication number
- JPS60114030A JPS60114030A JP58221558A JP22155883A JPS60114030A JP S60114030 A JPS60114030 A JP S60114030A JP 58221558 A JP58221558 A JP 58221558A JP 22155883 A JP22155883 A JP 22155883A JP S60114030 A JPS60114030 A JP S60114030A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- output
- low
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 23
- 238000007599 discharging Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、移動無線等において、消費電力を節約するた
めに、待受は時には主要回路の動作を停止させておき、
必要なデータが送信されてきたときにのみ動作させるよ
うにした間欠受信方式に使用される間欠発振形周波数シ
ンセサイザ回路に関する。
めに、待受は時には主要回路の動作を停止させておき、
必要なデータが送信されてきたときにのみ動作させるよ
うにした間欠受信方式に使用される間欠発振形周波数シ
ンセサイザ回路に関する。
従来技術
従来の間欠発振形周波数シンセサイザ回路は、第１図に
示すように構成されている。すなわち、電圧制御発振器
ｌの出力を分周器２によって分周し、基準発振器３の出
力を固定分周器４によって分周した信号と前記分周器２
の出力信号とを位相へ 比較器５によって位相比較し、位相比較器５は上記２つ
の信号の位相差に応じてチャージポンプ回路６の動作を
制御する信号を出力する。チャージポンプ回路６は、位
相比較器５の出力信号に応じて、ローパスフィルタ７の
充放電路を開閉し、スイッチング回路８を介してローノ
ドスフイルタフを充電し、または放電させる。そして、
ローパスフィルタ７の出力を前記電圧制御発振器ｌの制
御入力に入力させて位相ロックループを構成している。
示すように構成されている。すなわち、電圧制御発振器
ｌの出力を分周器２によって分周し、基準発振器３の出
力を固定分周器４によって分周した信号と前記分周器２
の出力信号とを位相へ 比較器５によって位相比較し、位相比較器５は上記２つ
の信号の位相差に応じてチャージポンプ回路６の動作を
制御する信号を出力する。チャージポンプ回路６は、位
相比較器５の出力信号に応じて、ローパスフィルタ７の
充放電路を開閉し、スイッチング回路８を介してローノ
ドスフイルタフを充電し、または放電させる。そして、
ローパスフィルタ７の出力を前記電圧制御発振器ｌの制
御入力に入力させて位相ロックループを構成している。
チャージポンプ回路６によるローパスフィルタ７の充放
電は前記位相差が少なくなる方向に制御され、電圧制御
発振器ｌからは安定した周波数の出力信号が出力される
。そして、上記回路を間欠的に動作させるために、動作
停止時には、制御回路９の制御によってスイッチング回
路８を開き、ローパスフィルタ７のチャージがチャージ
ポンプ回路６によって放電されないようにしてから、電
源供給回路ｌＯを制御して前記分周器２゜基準発振器３
．固定分周器４および位相比較器５への電力供給を停！
トさせるようにしている。このとき、電圧制御発振器ｌ
には電源１１から直接電力が供給されていて、電圧制御
発振器１はローパスフィルタ７にチャージされた電圧に
よって周波数制御されて、単独に発振を継続している。
電は前記位相差が少なくなる方向に制御され、電圧制御
発振器ｌからは安定した周波数の出力信号が出力される
。そして、上記回路を間欠的に動作させるために、動作
停止時には、制御回路９の制御によってスイッチング回
路８を開き、ローパスフィルタ７のチャージがチャージ
ポンプ回路６によって放電されないようにしてから、電
源供給回路ｌＯを制御して前記分周器２゜基準発振器３
．固定分周器４および位相比較器５への電力供給を停！
トさせるようにしている。このとき、電圧制御発振器ｌ
には電源１１から直接電力が供給されていて、電圧制御
発振器１はローパスフィルタ７にチャージされた電圧に
よって周波数制御されて、単独に発振を継続している。
そして、必要なときには、制御回路９の制御によって前
記電源供給回路ｌＯから分周器２．基準発振器３、固定
分周器４２位相比較器５等への電力供給を再開した後に
前記スイッチング回路８を閉じることにより、位相ロッ
クループの動作を再開させるようにしている。上述の従
来の間欠発振形周波数シンセサイザ回路は、位相ロック
ループの動作停止中にも電圧制御発振器１の動作は停止
トしていないから、動作停止中の消費電力が大きいとい
う欠点がある。
記電源供給回路ｌＯから分周器２．基準発振器３、固定
分周器４２位相比較器５等への電力供給を再開した後に
前記スイッチング回路８を閉じることにより、位相ロッ
クループの動作を再開させるようにしている。上述の従
来の間欠発振形周波数シンセサイザ回路は、位相ロック
ループの動作停止中にも電圧制御発振器１の動作は停止
トしていないから、動作停止中の消費電力が大きいとい
う欠点がある。
第２図に示すように、電圧制御発振器１の動作用の電力
も電源供給回路１０から供給するようにして、チャージ
ポンプ回路６の出力をローパスフィルタ７に直結した回
路もある。この場合は、動作停止１−中の消費電力は小
であるが、ローパスフィルタ７に充電されていた制御電
圧がチャージポンプ回路６の出力回路を通して放電され
てしまうため、次に動作を開始するときに、停止以前の
発振周波数に同期するまでに長時間を必要とし、立上り
速度が遅くなるという欠点がある。
も電源供給回路１０から供給するようにして、チャージ
ポンプ回路６の出力をローパスフィルタ７に直結した回
路もある。この場合は、動作停止１−中の消費電力は小
であるが、ローパスフィルタ７に充電されていた制御電
圧がチャージポンプ回路６の出力回路を通して放電され
てしまうため、次に動作を開始するときに、停止以前の
発振周波数に同期するまでに長時間を必要とし、立上り
速度が遅くなるという欠点がある。
塁ＦＩ１１７１日的
本発明の目的は、上述の従来の欠点を解決し、停止中の
消費電力が少なく、しかも動作再開時の立上り速度が速
い間欠発振形周波数シンセサイザ回路を提供することに
ある。
消費電力が少なく、しかも動作再開時の立上り速度が速
い間欠発振形周波数シンセサイザ回路を提供することに
ある。
発明の構成
本発明の間欠発振形周波数シンセサイザ回路は、制御入
力電圧によって発振周波数が制御される電圧制御発振器
と、該電圧制御発振器の出力を分周する分周器と、高安
定の基準発振器と、該基準発振器の出力を分周する固定
分周器と、前記分周器の出力と上記固定分周器の出力と
を比較し位相差に応じて後記チャージポンプ回路の動作
を制御する信号を出力する位相比較器と、該位相比較器
の出力信号に応じて後記ローパスフィルタの充放電路を
開閉するチャージポンプ回路と、該チャージポンプ回路
の出力によって充放電されるコンデンサを含むローパス
フィルタとを備えて、該ローパスフィルタの出力電圧に
よって前記電圧制御発振器の発振周波、数が制御される
位相ロックループル■々ｃ＃Ｑ ｉｔ＋ Ｎ−’を娃ス
ｔらじ１ト曲か塁迫形層波数シンセサイザ回路において
、前記電圧制御発振器１分周器、基準発振器、固定分周
器および位相比較器に動作用の電力を供給する電源供給
回路と、前記チャージポンプ回路の出力と前記ローパス
フィルタとを遮断して前記ローパスフィルタの充放電を
停止させる充放電停止手段と、該充放電停止手段および
前記電源供給回路の動作を制御する制御回路とを備えて
、動作停止時には、前記充放電停止Ｆ手段を動作させた
後に前記電源供給回路に電力供給を停止させ、動作再開
時には、前記電源供給回路に電力供給を再開させた後に
前記充放電停止手段を復旧させることを特徴とする。
力電圧によって発振周波数が制御される電圧制御発振器
と、該電圧制御発振器の出力を分周する分周器と、高安
定の基準発振器と、該基準発振器の出力を分周する固定
分周器と、前記分周器の出力と上記固定分周器の出力と
を比較し位相差に応じて後記チャージポンプ回路の動作
を制御する信号を出力する位相比較器と、該位相比較器
の出力信号に応じて後記ローパスフィルタの充放電路を
開閉するチャージポンプ回路と、該チャージポンプ回路
の出力によって充放電されるコンデンサを含むローパス
フィルタとを備えて、該ローパスフィルタの出力電圧に
よって前記電圧制御発振器の発振周波、数が制御される
位相ロックループル■々ｃ＃Ｑ ｉｔ＋ Ｎ−’を娃ス
ｔらじ１ト曲か塁迫形層波数シンセサイザ回路において
、前記電圧制御発振器１分周器、基準発振器、固定分周
器および位相比較器に動作用の電力を供給する電源供給
回路と、前記チャージポンプ回路の出力と前記ローパス
フィルタとを遮断して前記ローパスフィルタの充放電を
停止させる充放電停止手段と、該充放電停止手段および
前記電源供給回路の動作を制御する制御回路とを備えて
、動作停止時には、前記充放電停止Ｆ手段を動作させた
後に前記電源供給回路に電力供給を停止させ、動作再開
時には、前記電源供給回路に電力供給を再開させた後に
前記充放電停止手段を復旧させることを特徴とする。
発明の実施例
次に、本発明について、図面を参照して詳細に〜
説明する。
第３図は、本発明の一実施例を示すブロック図である。
すなわち、電圧制御発振器ｌの出力を分周器２によって
分周し、基準発振器３の出力を固定分周器４によって分
周した信号と前記分周器２の出力とを位相比較器５によ
って位相比較し、位相比較器５は位相差に応じてチャー
ジポンプ回路６の動作を制御する信号を出力する。チャ
ージポンプ回路６は、位相比較器５の出力信号に応じて
、スイッチング回路８を介してローパスフィルタ７の充
電路をオンして充電し、またはローパスフィルタ７の放
電路をオンしてチャージを放電させる。そしてローパス
フィルタ７の出力を前記電圧制御発振器ｌの制御入力に
入力させて位相ロックループを構成している。チャージ
ポンプ回路６によるローパスフィルタ７の充放電は前記
位相差が少なくなる方向に制御され、電圧制御発振器ｌ
からは安定した周波数の出力信号が出力される。
分周し、基準発振器３の出力を固定分周器４によって分
周した信号と前記分周器２の出力とを位相比較器５によ
って位相比較し、位相比較器５は位相差に応じてチャー
ジポンプ回路６の動作を制御する信号を出力する。チャ
ージポンプ回路６は、位相比較器５の出力信号に応じて
、スイッチング回路８を介してローパスフィルタ７の充
電路をオンして充電し、またはローパスフィルタ７の放
電路をオンしてチャージを放電させる。そしてローパス
フィルタ７の出力を前記電圧制御発振器ｌの制御入力に
入力させて位相ロックループを構成している。チャージ
ポンプ回路６によるローパスフィルタ７の充放電は前記
位相差が少なくなる方向に制御され、電圧制御発振器ｌ
からは安定した周波数の出力信号が出力される。
以上は、第１図の従来例と同様である。
しかし、本実施例においては、電圧制御発振器ｌ９分周
器２．基準発振器３．固定分周器４および位相比較器５
の動作用の電力は、すべて電源供給回路１０から供給さ
れている。そして、制御回路９′の制御によってスイッ
チング回路８を開いた後に、電源供給回路ｌＯを制御し
て前記電圧制御発振器ｌ９９分周器等への電力供給を停
止トさせるようにしている。スイッチング回路８は、例
えば第４図に示すようなＭＯＳ）ランジスタによって容
易に構成することができる。電圧制御発振器■の制御入
力は極めてハイインピーダンスであるから、スイッチン
グ回路８が開いた状態では、直前にローパスフィルタ７
に蓄積されていた電荷はそのまま保持される。すなわち
、本実施例においては、スイッチング回路８によって°
“チャージポンプ回路６の出力と前記ローパスフィルタ
７とを遮断して前記ローパスフィルタ７の充放電を停止
にさせる充放電停止手段”を構成している。従って、電
圧制御発振器ｌの制御入力には、動作停止直前の制御電
圧がそのまま入力されている。しかし、動作用の電力は
供給されないから、電圧制御発振器１の発振動作は停止
する。従って、動作停止中の消費電力を極めて少なくす
ることができるという効果がある。
器２．基準発振器３．固定分周器４および位相比較器５
の動作用の電力は、すべて電源供給回路１０から供給さ
れている。そして、制御回路９′の制御によってスイッ
チング回路８を開いた後に、電源供給回路ｌＯを制御し
て前記電圧制御発振器ｌ９９分周器等への電力供給を停
止トさせるようにしている。スイッチング回路８は、例
えば第４図に示すようなＭＯＳ）ランジスタによって容
易に構成することができる。電圧制御発振器■の制御入
力は極めてハイインピーダンスであるから、スイッチン
グ回路８が開いた状態では、直前にローパスフィルタ７
に蓄積されていた電荷はそのまま保持される。すなわち
、本実施例においては、スイッチング回路８によって°
“チャージポンプ回路６の出力と前記ローパスフィルタ
７とを遮断して前記ローパスフィルタ７の充放電を停止
にさせる充放電停止手段”を構成している。従って、電
圧制御発振器ｌの制御入力には、動作停止直前の制御電
圧がそのまま入力されている。しかし、動作用の電力は
供給されないから、電圧制御発振器１の発振動作は停止
する。従って、動作停止中の消費電力を極めて少なくす
ることができるという効果がある。
動作の再開は、先ず、制御回路９′の制御によって電源
供給回路ｌＯが電力供給を再開し、電圧制御発振器１は
停止直前と同じ周波数の発振を再開し、該電圧制御発振
器１の出力が分周器２によって分周されて、固定分周器
４の出力と比較され、位相比較器５は位相差に応じてチ
ャージポンプ回路６を介してローパスフィルタ７の充放
電を制御する。ローパスフィルタ７には、停止直前の制
御電圧が保持されているから、電圧制御発振器ｌの発振
周波数は短時間に安定させることができる。すなわち、
本実施例は、停止時の電力消費が少なく、しかも、動作
再開時の立にり速度が速いという効果がある。
供給回路ｌＯが電力供給を再開し、電圧制御発振器１は
停止直前と同じ周波数の発振を再開し、該電圧制御発振
器１の出力が分周器２によって分周されて、固定分周器
４の出力と比較され、位相比較器５は位相差に応じてチ
ャージポンプ回路６を介してローパスフィルタ７の充放
電を制御する。ローパスフィルタ７には、停止直前の制
御電圧が保持されているから、電圧制御発振器ｌの発振
周波数は短時間に安定させることができる。すなわち、
本実施例は、停止時の電力消費が少なく、しかも、動作
再開時の立にり速度が速いという効果がある。
第５図は、本発明の他の実施例を７にすブロック図であ
る。この場合は、第３図に示したスイッチング回路８に
代えて、レベル保持器１２を位相比較器５とチャージポ
ンプ回路６との間に接続している。レベル保持器１２は
、例えば第６図に示すようなアンド回路とオア回路と反
転回路の組合せによって構成されていて、入力制御信号
Ｃが／＼イレベルのときは、位相比較器５から入力され
る制御信号Ａ、Ｈに無関係に、その出力Ａ′をｌ＼イレ
ベルとし、出力Ｂ′をローレベルとする。Ａ′がハイレ
ベルのときは、チャージポンプ回路６はローパスフィル
タ７の充電路をオフ状態にし。
る。この場合は、第３図に示したスイッチング回路８に
代えて、レベル保持器１２を位相比較器５とチャージポ
ンプ回路６との間に接続している。レベル保持器１２は
、例えば第６図に示すようなアンド回路とオア回路と反
転回路の組合せによって構成されていて、入力制御信号
Ｃが／＼イレベルのときは、位相比較器５から入力され
る制御信号Ａ、Ｈに無関係に、その出力Ａ′をｌ＼イレ
ベルとし、出力Ｂ′をローレベルとする。Ａ′がハイレ
ベルのときは、チャージポンプ回路６はローパスフィル
タ７の充電路をオフ状態にし。
Ｂ′がローレベルのときは、チャージポンプ回路６はロ
ーパスフィルタフの放電路をオフ状態にする。従って、
レベル保持器１２にハイレベルの制御信号Ｃを入力させ
ると、チャージポンプ回路６の充電路も放電路もオフ状
態となる。すなわち、チャージポンプ回路６の出力とロ
ーパスフィルタ７とは実質的に遮断される。すなわち、
レベル保持器１２は、“チャージポンプ回路６の出力と
前記ローパスフィルタ７とを遮断して前記ローパスフィ
ルタ７の充放電を停止トさせる充放電停止手段゛′を構
成している。なお、入力制御信号Ｃがローレベルのとき
は１位相比較器５から入力される信号ＡおよびＢはその
ままチャージポンプ回路６に入力されて通常の動作を行
なうことは勿論である。すなわち、信号Ａがローレベル
のときは、ローパスフィルタ７の充電路がオン状態とな
ってローパスフィルタ７の電圧が上昇し、信号Ｂがハイ
レベルのときは、ローパスフィルタ７の放電路がオン状
態になってローパスフィルタ７の電圧が減少することに
よって電圧制御発振器１の発振周波数が制御される。こ
の制御は、勿論電圧制御発振器ｌの出力が所定の周波数
になる方向になされる。
ーパスフィルタフの放電路をオフ状態にする。従って、
レベル保持器１２にハイレベルの制御信号Ｃを入力させ
ると、チャージポンプ回路６の充電路も放電路もオフ状
態となる。すなわち、チャージポンプ回路６の出力とロ
ーパスフィルタ７とは実質的に遮断される。すなわち、
レベル保持器１２は、“チャージポンプ回路６の出力と
前記ローパスフィルタ７とを遮断して前記ローパスフィ
ルタ７の充放電を停止トさせる充放電停止手段゛′を構
成している。なお、入力制御信号Ｃがローレベルのとき
は１位相比較器５から入力される信号ＡおよびＢはその
ままチャージポンプ回路６に入力されて通常の動作を行
なうことは勿論である。すなわち、信号Ａがローレベル
のときは、ローパスフィルタ７の充電路がオン状態とな
ってローパスフィルタ７の電圧が上昇し、信号Ｂがハイ
レベルのときは、ローパスフィルタ７の放電路がオン状
態になってローパスフィルタ７の電圧が減少することに
よって電圧制御発振器１の発振周波数が制御される。こ
の制御は、勿論電圧制御発振器ｌの出力が所定の周波数
になる方向になされる。
動作を停止トさせるときは、制御回路９′から制御信号
Ｃをハイレベルとしてレベル保持器１２に入力させ、チ
ャージポンプ回路６の出力とローパスフィルタ７とを実
質的に遮断させた後、電源供給回路１０に電力供給を停
止させる。動作停止中、停止直前のローパスフィルタ７
の充電電圧はそのまま保持されているが、電圧制御発振
器１゜分周器２等は電力供給が停止されていて、電力を
消費しない。そして、動作再開時には、先ず電源供給回
路１０から電力供給を開始することによって電圧制御発
振器１９分周器２等の動作を再開させた後、制御信号Ｃ
をローレベルとして位相比較器５の出力ＡおよびＢがそ
のままチャージポンプ回路６に入力されるようにすれば
よい。ローパスフィルタ７には、動作停止直前の制御電
圧がそのまま保持されているから、前述の実施例と同様
に迅速に安定動作を行なうことが可能であり、しかも停
止り中の消費電力を少なくできるという効果を有する。
Ｃをハイレベルとしてレベル保持器１２に入力させ、チ
ャージポンプ回路６の出力とローパスフィルタ７とを実
質的に遮断させた後、電源供給回路１０に電力供給を停
止させる。動作停止中、停止直前のローパスフィルタ７
の充電電圧はそのまま保持されているが、電圧制御発振
器１゜分周器２等は電力供給が停止されていて、電力を
消費しない。そして、動作再開時には、先ず電源供給回
路１０から電力供給を開始することによって電圧制御発
振器１９分周器２等の動作を再開させた後、制御信号Ｃ
をローレベルとして位相比較器５の出力ＡおよびＢがそ
のままチャージポンプ回路６に入力されるようにすれば
よい。ローパスフィルタ７には、動作停止直前の制御電
圧がそのまま保持されているから、前述の実施例と同様
に迅速に安定動作を行なうことが可能であり、しかも停
止り中の消費電力を少なくできるという効果を有する。
発明の効果
以上のように、本発明においては、チャージポンプ回路
の出力とローパスフィルタとを遮断して前記ローパスフ
ィルタの充放電を停止させる充放電停止に手段を備えて
、動作停止時には、該充放電停止手段によって前記ロー
パスフィルタをチャージポンプ回路から遮断した後に電
圧制御発振器。
の出力とローパスフィルタとを遮断して前記ローパスフ
ィルタの充放電を停止させる充放電停止に手段を備えて
、動作停止時には、該充放電停止手段によって前記ロー
パスフィルタをチャージポンプ回路から遮断した後に電
圧制御発振器。
分周器、基準発振器等の動作用電力の供給を停止し、動
作再開時には、上記電圧制御発振器１分局器等に動作用
電力の供給を再開した後に、前記充ち 放電停止手段を復旧させて位相比較器の出力信号に応じ
て前記ローパスフィルタの充放電が制御されるように構
成したから、動作再開時の立上りが速度が速く、しかも
動作停止中の消費電力を少なくすることができるという
効果がある。
作再開時には、上記電圧制御発振器１分局器等に動作用
電力の供給を再開した後に、前記充ち 放電停止手段を復旧させて位相比較器の出力信号に応じ
て前記ローパスフィルタの充放電が制御されるように構
成したから、動作再開時の立上りが速度が速く、しかも
動作停止中の消費電力を少なくすることができるという
効果がある。
第１図は従来の間欠発振形周波数シンセサイザ回路の一
例を示すブロック図、第２図は従来の間欠発振形周波数
シンセサイザ回路の他の一例を示すブロック図、第３図
は本発明の一実施例を示すブロック図、第４図は上記実
施例のスイッチング回路の構成例を示す回路図、第５図
は本発明の他の実施例を示すブロック図、第６図は上記
実施例のレベル保持器の構成を示す論理回路図である。 図において、ｌ：電圧制御発振器、２二分周器、３：基
準発振器、−４：固定分周器、５：位相比較器、６：チ
ャージポンプ回路、７：ローパスフィルタ、８ニスイツ
チング回路、９．９’：制御回路、ｌＯ：電源供給回路
、ｌｌ：電源、１２ニレベル保持器。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 才２ｒ３ 才３１＜１ 才４図
例を示すブロック図、第２図は従来の間欠発振形周波数
シンセサイザ回路の他の一例を示すブロック図、第３図
は本発明の一実施例を示すブロック図、第４図は上記実
施例のスイッチング回路の構成例を示す回路図、第５図
は本発明の他の実施例を示すブロック図、第６図は上記
実施例のレベル保持器の構成を示す論理回路図である。 図において、ｌ：電圧制御発振器、２二分周器、３：基
準発振器、−４：固定分周器、５：位相比較器、６：チ
ャージポンプ回路、７：ローパスフィルタ、８ニスイツ
チング回路、９．９’：制御回路、ｌＯ：電源供給回路
、ｌｌ：電源、１２ニレベル保持器。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 才２ｒ３ 才３１＜１ 才４図
Claims (1)
- 【特許請求の範囲】 （１）制御入力電圧によって発振周波数が制御される電
圧制御発振器と、該電圧制御発振器の出力を分周する分
周器と、高安定の基準発振器と、該基準発振器の出力を
分周する固定分周器と、前記分周器の出力と上記固定分
周器の出力とを比較し位相差に応じて後記チャージポン
プ回路の動作を制御する信号を出力する位相比較器と、
該セ相比較器の出力信号に応じて後記ローパスフィルタ
の充放電路を開閉するチャージポンプ回路と、該チャー
ジポンプ回路の出力によって充放電されるコンデンサを
含むローパスフィルタとを備えて、該ローパス−フィル
タの出力電圧によって前記電圧制御発振器の発振周波数
が制御される位相ロックループを間欠的に動作させるよ
うにした間欠発振形層波数シンセサイザ回路において、
前記電圧制御発振器１分周器、基準発振器、固定分周器
および位相比較器に動作用の電力を供給する電源供給回
路と、前記チャージポンプ回路の出力と＋７ｉｉ記ロー
パスフイルタとを遮断して前記ローパスフィルタの充放
電を停止させる充放電停止手段と、該充放電停止手段お
よび前記電源供給回路の動作を制御する制御回路とを備
えて、動作停止１一時には、前記充放電停止手段を動作
させた後に前記電源供給回路に電力供給を停止させ、動
作再開時には、前記電源供給回路に電力供給を再開させ
た後に前記充放電停止手段を復旧させることを４．’ｌ
徴とする間欠発振形層波数シンセサイザ回路。 （２、特許請求の範囲第１項記載の間欠発振形層波数シ
ンセサイザ回路において、前記充放電停止ト手段は、前
記チャージポンプ回路とローパスフィルタ間に接続され
たスイッチング回路によって構成されたことを特徴とす
るもの。 （３） 特許請求の範囲第１項記載の間欠発振形層波数
シンセサイザ回路において、前記充放電停止手段は、前
記位相比較器とチャージポンプ回路間に挿入されたレベ
ル保持器によって構成されたことを特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221558A JPS60114030A (ja) | 1983-11-25 | 1983-11-25 | 間欠発振形周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221558A JPS60114030A (ja) | 1983-11-25 | 1983-11-25 | 間欠発振形周波数シンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114030A true JPS60114030A (ja) | 1985-06-20 |
| JPH0582089B2 JPH0582089B2 (ja) | 1993-11-17 |
Family
ID=16768603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221558A Granted JPS60114030A (ja) | 1983-11-25 | 1983-11-25 | 間欠発振形周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114030A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0202072A2 (en) * | 1985-05-13 | 1986-11-20 | Nec Corporation | Frequency synthesizer |
| EP0243063A2 (en) * | 1986-04-16 | 1987-10-28 | Nec Corporation | Angle modulator |
| EP0261491A2 (de) * | 1986-09-23 | 1988-03-30 | GRUNDIG E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig | Batteriebetriebenes elektronisches Gerät |
| JPH02153627A (ja) * | 1988-12-05 | 1990-06-13 | Mitsubishi Electric Corp | 位相同期ループ装置 |
| JPH03273712A (ja) * | 1990-03-22 | 1991-12-04 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| JP2020068531A (ja) * | 2018-10-28 | 2020-04-30 | 新唐科技股▲ふん▼有限公司 | 発振周波数制御システム及びその方法 |
-
1983
- 1983-11-25 JP JP58221558A patent/JPS60114030A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0202072A2 (en) * | 1985-05-13 | 1986-11-20 | Nec Corporation | Frequency synthesizer |
| EP0243063A2 (en) * | 1986-04-16 | 1987-10-28 | Nec Corporation | Angle modulator |
| EP0261491A2 (de) * | 1986-09-23 | 1988-03-30 | GRUNDIG E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig | Batteriebetriebenes elektronisches Gerät |
| JPH02153627A (ja) * | 1988-12-05 | 1990-06-13 | Mitsubishi Electric Corp | 位相同期ループ装置 |
| JPH03273712A (ja) * | 1990-03-22 | 1991-12-04 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| JP2020068531A (ja) * | 2018-10-28 | 2020-04-30 | 新唐科技股▲ふん▼有限公司 | 発振周波数制御システム及びその方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582089B2 (ja) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673892A (en) | Phase locked loop frequency synthesizer with battery saving circuit | |
| US4896122A (en) | Multiple bandwidth crystal controlled oscillator | |
| JPH0318122A (ja) | 位相差検出回路 | |
| JPH04154318A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3313998B2 (ja) | 位相同期回路 | |
| US6215362B1 (en) | Phase-locked loop (PLL) for radio-frequency (RF) signals | |
| KR100339108B1 (ko) | 저전압전원용반도체장치 | |
| JPS60114030A (ja) | 間欠発振形周波数シンセサイザ回路 | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| US4935707A (en) | Current reduction of a synthesizer | |
| JP4343246B2 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
| US5936473A (en) | Clock generator in which external oscillator is disabled after internal PLL becomes locked | |
| JPS61269421A (ja) | 初期位相整合形位相同期ル−プ回路 | |
| JPH08125527A (ja) | 位相同期ループ回路 | |
| JPS6411420A (en) | Phase-locked loop integrated circuit | |
| EP1186090A1 (en) | Method and circuit for reduced power consumption in a charge pump circuit | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH1041815A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2750580B2 (ja) | データ受信機の局部発振方式 | |
| JPH0795065A (ja) | 間欠動作周波数シンセサイザ装置 | |
| KR20020042032A (ko) | 저전력 전하 펌프 및 이를 구비하는 위상동기루프 | |
| JPH05291949A (ja) | 周波数シンセサイザ | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH02126722A (ja) | 周波数シンセサイザの切り換え方法 | |
| JPS613538A (ja) | 待受信時の消費電力低減方式 |