KR20020042032A - 저전력 전하 펌프 및 이를 구비하는 위상동기루프 - Google Patents

저전력 전하 펌프 및 이를 구비하는 위상동기루프 Download PDF

Info

Publication number
KR20020042032A
KR20020042032A KR1020000071720A KR20000071720A KR20020042032A KR 20020042032 A KR20020042032 A KR 20020042032A KR 1020000071720 A KR1020000071720 A KR 1020000071720A KR 20000071720 A KR20000071720 A KR 20000071720A KR 20020042032 A KR20020042032 A KR 20020042032A
Authority
KR
South Korea
Prior art keywords
current
response
signal
charge pump
clock
Prior art date
Application number
KR1020000071720A
Other languages
English (en)
Inventor
류인효
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000071720A priority Critical patent/KR20020042032A/ko
Publication of KR20020042032A publication Critical patent/KR20020042032A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

루프 필터로 충방전전류를 출력할 때만 전하 펌프를 동작시키므로 소모전력을 줄일 수 있는 전하펌프 및 이를 구비하는 위상동기 루프가 개시된다. 전하펌프는 제 1클락 및 제 2클락에 응답하여 제어신호를 발생하는 로직회로, 및 상기 제어신호 및 제 1입력신호가 인에이블되는 경우에 상기 전하펌프의 출력단으로 충전전류를 출력하고, 상기 제어신호 및 제 2신호가 인에이블되는 경우에 상기 출력단으로부터 전류를 방전하는 전류제어부를 구비한다. 바람직하게는 상기 로직회로는 상기 제 1클락 및 상기 제 2클락에 응답하는 부정논리곱, 리셋 신호를 소정 시간 지연시키는 지연회로, 및 상기 부정논리곱의 출력신호 및 상기 지연회로의 출력신호에 응답하는 래치를 구비하며, 상기 전류제어부는 기준전류를 공급하는 전류원, 상기 전류원에 응답하여 소스전류를 출력하는 제 1전류미러, 상기 소스전류에 응답하여 구동전류를 출력하는 제 2전류미러, 및 상기 제 1입력신호 또는 상기 제 2입력신호에 응답하여 상기 제 2전류미러에 흐르는 전류를 상기 출력단으로 공급하는 드라이버, 및 상기 전류원과 상기 제1전류미러사이 및 상기 제 1전류 미러와 상기 제 2전류미러 사이에 위치하는 스위치들을 구비하며 상기 스위치는 상기 제어신호가 인에이블되는 경우에 온(on)된다.

Description

저전력 전하 펌프 및 이를 구비하는 위상동기루프{Low power charge pump and phase-lock loop thereof}
본 발명은 위상동기 루프에 관한 것으로, 보다 상세하게는 저전력 전하 펌프 및 이를 구비하는 위상동기 루프에 관한 것이다.
PLL은 위상에 대한 부 궤환 루프를 사용하여 입력신호와 출력신호의 위상 차이를 줄이거나 0이 되게하는 비선형 아날로그 소자이다.
두 신호의 위상 차이가 줄어들므로 두 신호의 주파수도 같아지게 된다. PLL은 일반적으로 주파수 합성기, 클락 복원 회로, 클럭 발생기 등에 널리 사용된다. 또한, 이동 통신 단말기에서 국부 발진기(local oscillator)로서 사용되는 주파수 합성용 PLL은 전력소모가 작아야 한다.
도 1은 일반적인 PLL을 나타내는 블락도이다. 도 1을 참조하면, PLL(10)은 위상/주파수 검출기(1), 전하펌프(3), 루프필터(5), 전압제어 발진기(7) 및 주파수 분주기(9)를 구비한다. 루프 필터(5)는 저역 통과필터 또는 적분기회로로 구성될 수 있다.
도 2는 종래의 전하펌프를 나타내는 회로도이다. 도 2를 참조하면, 전하 펌프 (3A)는 위상/주파수 검출기(1)의 출력신호 UP에 응답하여 충전전류(Iup)를 노드 n1을 통하여 루프필터로 출력하거나 또는 위상/주파수 검출기(1)의 출력신호 DN에 응답하여 루프필터로부터 노드 n1을 통하여 방전전류(Idn)를 접지전압 쪽으로 방전한다..
PLL이 내부클락(fv)의 위상을 외부클락(fr)의 위상에 동기시키기 위하여 위상/주파수 검출기(1)의 출력신호(UP 또는 DN)에 응답하여 노드 n1을 통하여 루프필터(5)를 연속적으로 충방전 한다.
그러나 종래의 전하펌프 및 이를 구비하는 PLL에서는 UP/DN신호의 입력여부에 무관하게 기준전류(Iref) 및 소스전류 (Is)를 소비하는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 위상/주파수 검출기로부터 의 루프 필터의 충방전을 위한 제어신호(UP/DN)가 전하펌프로 입력되는 경우에만 전하펌프를 동작시키는 전하펌프 및 이를 구비하는 PLL을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 위상 동기 루프의 기본 블락도이다.
도 2는 종래의 전하 펌프를 구체적으로 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 전하펌프를 구체적으로 나타내는 회로도이다.
도 4는 도 3의 로직회로를 구체적으로 나타내는 회로도이다.
도 5는 위상/주파수 검출기, 전하펌프의 입출력신호와 전류에 대한 타이밍도이다.
상기 기술적 과제를 달성하기 위한 전하펌프는 제 1클락 및 제 2클락에 응답하여 제어신호를 발생하는 로직회로, 및 상기 제어신호 및 제 1입력신호가 인에이블되는 경우에 상기 전하펌프의 출력단으로 충전전류를 출력하고, 상기 제어신호 및 제 2신호가 인에이블되는 경우에 상기 출력단으로부터 전류를 방전하는 전류제어부를 구비한다.
바람직하게는 상기 로직회로는 상기 제 1클락 및 상기 제 2클락에 응답하는 부정논리곱, 리셋 신호를 소정 시간 지연시키는 지연회로, 및 상기 부정논리곱의 출력신호 및 상기 지연회로의 출력신호에 응답하는 래치를 구비하며, 상기 전류제어부는 전류원, 상기 전류원에 응답하여 소스전류를 출력하는 제 1전류미러, 상기 소스전류에 응답하여 구동전류를 출력하는 제 2전류미러, 및 상기 제 1입력신호 또는 상기 제 2입력신호에 응답하여 상기 제 2전류미러에 흐르는 전류를 상기 출력단으로 공급하는 드라이버, 및 상기 전류원과 상기 제1전류미러사이 및 상기 제 1전류 미러와 상기 제 2전류미러 사이에 위치하는 스위치들을 구비하며 상기 스위치는 상기 제어신호가 인에이블되는 경우에 온(on)된다.
상기 다른 기술적과제를 달성하기 위한 위상동기 루프는 위상/주파수 검출기, 전하 펌프, 루프필터, 전압제어발진기를 구비하며 상기 전하펌프는 상기 제 1클락 및 상기 제 2클락에 응답하여 제어신호를 발생하는 로직회로 및 상기 제어신호 및 상기 검출기의 출력신호가 인에이블되는 경우에 상기 전하펌프의 출력단을 펌핑하기 전류제어부를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 전하펌프를 나타내는 회로도이다. 도 3을 참조하면, 전하펌프(3B)는 위상/주파수 검출기(1)의 업 출력신호(UP)에 응답하여 노드 n11을 통하여 루프필터(5)를 충전하기 위한 충전전류(Iup)를 공급하거나 또는 위상/주파수 검출기(1)의 다운 출력신호(DN)에 응답하여 노드 n11을 통하여 루프필터(5)로부터 방전전류(Idn)를 접지전압(Vss)쪽으로 방전한다.
전하 펌프(3B)는 로직회로(30) 및 전류 제어부(20)를 구비하며, 전류 제어부(20)는 전류원(31), 다수개의 스위치들(S), 제 1전류미러(33), 제 2 전류 미러(35) 및 드라이버(37)를 구비한다.
전류원(31)은 기준전류(Iref)를 드라이버(37)로 공급하는 정전류원이다. 제 1전류미러(33)는 NMOS 트랜지스터 N11 및 N13으로 구성되며, N11 및 N13의 소오스와 게이트를 공유하고, 제 2전류미러(35)는 PMOS 트랜지스터 P11 및 P13으로 구성되며, P11 및 P13의 드레인과 게이트를 공유한다.
드라이버(37)는 제 2전류미러(35)의 출력신호(Is) 및 위상/주파수 검출기(1)의 UP출력신호 또는 DN출력신호에 응답하여 루프필터(5)를 충방전하기 위한 전류(Iup 또는 Idn)를 노드 n11로 드라이빙한다.
스위치(s)는 로직회로(30)의 출력신호(Ctrl)에 응답하여 전류원(31)과 제 1전류미러(33), 제 1전류 미러(33)와 제 2전류 미러(35) 및 제 2전류 미러(35)와 드라이버(37)를 전기적으로 연결시킨다.
도 3을 참조하여 전하펌프(3B)의 동작이 설명되어진다. 로직회로(30)의 출력신호(Ctrl)가 인에이블(예컨대 논리 '하이')되지 않은 경우, 위상/주파수 검출기(1)의 UP출력신호 또는 DN출력신호가 입력되는 경우라도 스위치들(S)이 개방되어 전하펌프(3B)는 동작을 하지 않는다.
그러나 로직회로(30)의 출력신호(Ctrl)가 인에이블(예컨대 논리 '하이')되면, 스위치들(S)이 단락이 되어 제 1전류 미러(33)를 구성하는 트랜지스터 N13의 드레인에는 기준전류(Iref)에 응답하고 트랜지스터 N11 및 N13의 외형비(W/L)에 비례하는 소스전류(Is)가 흐른다.
그리고 제 2전류 미러(35)를 구성하는 트랜지스터 P13의 드레인에는 소스전류(Is)에 비례하는 구동전류(Is)가 흐른다. 본 실시예의 경우에서는 트랜지스터 P11 및 P13의 외형비(W/L)가 동일하다고 가정하였으므로 트랜지스터 P13의 드레인에는 트랜지스터 N13의 드레인에 흐르는 전류(Is)와 같은 전류(Is)가 흐른다.
전하펌프에서 다수개의 전류미러를 스위치를 통하여 전기적으로 연결시키고,각각의 전류 미러를 구성하는 트랜지스터의 외형비(W/L)를 달리하면, 드라이버(37)에 공급되는 구동전류(Is)를 변경시킬 수 있다.
따라서, 위상/주파수 검출기(1)의 UP 신호에 의하여 충전전류(Iup)는 루프필터(5)로 공급되며, DN신호에 의하여 루프필터(5)에 충전되어 있던 전류는 방전된다.
도 4는 도 3의 로직회로를 구체적으로 나타내는 회로도이다. 도 4를 참조하면, 로직회로(30)는 NAND 게이트(41), 지연소자(45) 및 래치(43)를 구비한다. 본 발명에서 래치(43)는 RS 플립플롭으로 구성된다.
NAND 게이트(41)는 외부클락(fr)과 내부클락(fv)에 응답하여 그 결과를 래치(43)의 세트입력(S)으로 출력하고, 지연소자(45)는 위상/주파수 검출기(1)에서 출력되고 전하펌프(3B)를 리셋시키기 위한 리셋신호(Reset)를 소정시간(Td)만큼 지연시켜 래치(43)의 리셋(R)입력으로 출력한다.
래치(43)는 NAND 게이트(41)의 출력신호 및 지연소자(45)의 출력신호에 응답하여 출력신호(Ctrl)를 전류 제어부(20)로 출력한다. 따라서 래치(43)의 출력신호(Ctrl)는 전하 펌프(3B)의 스위치들(S)을 제어한다.
도 5는 위상/주파수 검출기, 전하펌프(3B)의 입출력신호와 전류에 대한 타이밍도이다. 도 5를 참조하면, 위상/주파수 검출기(1)의 출력신호(UP 또는 DN)가 전하 펌프(3B)에 입력되기 전에 전하 펌프(3B)는 동작(on)되어야 하므로 로직회로(30)는 내부클락(fv)과 외부 클락(fr)의 하강 에지에서 동작하고, 위상/주파수 검출기(1)는 상승 에지에서 동작하도록 구성한다. 그러나 상기의 기술과 다르게 구성될 수 있음은 자명하다.
도 3, 4 및 5를 참조하여 전하펌프(3B)의 동작을 설명하면, 외부클락(fr)이 내부클락(fv)보다 위상이 앞서는 경우 외부클락(fr)의 하강 에지에서 로직회로(30)는 논리 '하이'의 신호(Ctrl)를 출력하므로 전하 펌프(3B)의 스위치들(S)을 단락(on)되고, 전하 펌프(3B)는 위상/주파수 검출기(1)의 출력신호(UP 또는 DN)에 응답하여 충전전류(Iup) 또는 방전전류(Idn)를 루프 필터(5)쪽으로 출력한다.
또한, 전하 펌프(3B)를 리셋하기 위한 리셋신호(Reset)는 위상/주파수 검출기(1)의 UP 출력신호 및 DN 출력신호가 인에이블(논리 '하이') 된 후에 로직회로(30)의 지연소자(45)로 입력된다.
소정의 지연시간(Td)을 갖는 지연소자(45)로 인하여 전하펌프(3B)는 충방전전류(Iup 또는 Idn)를 루프 필터로/로부터 출력한 후 안정적으로 오프(off)된다. 내부 클락(fv)의 위상이 외부 클락(fr)의 위상보다 앞서는 경우 로직회로(30)는 내부클락(fv)의 하강에지에서 인에이블된 출력신호(Ctrl)를 출력하고, 전하펌프의 입출력신호와 전류에 대한 타이밍도는 외부클락(fr)이 내부클락(fv)보다 위상이 앞서는 경우와 같다.
본 발명의 다른 실시예에 따른 위상 동기루프는 위상/주파수 검출기, 전하펌프, 루프필터, 전압제어 발진기를 구비한다.
위상/주파수 검출기는 제 1클락 및 제 2클락의 위상 및 주파수 차이를 검출하고 그 차이에 해당하는 신호(UP 또는 DN)를 출력한다. 전하펌프는 상기 위상 검출기의 출력신호(UP 또는 DN)에 응답하여 펌핑 신호(Iup 또는 Idn)를 루프 필터롤출력하며, 루프 필터는 저역 통과필터 또는 적분기회로로 구성될 수 있으며 전하펌프의 출력신호를 필터링한다.
전압 제어 발진기는 루프필터의 출력신호에 응답하여 제 2클락의 주파수를 제어하는 신호를 위상/주파수 검출기로 출력한다.
상기 위상동기루프는 상기 전압제어 발진기의 출력신호에 응답하여 상기 출력신호를 N분주(N은 자연수)하여 상기 검출기로 출력하는 분주수단(frequency divider)을 더 구비한다.
본 발명의 일 실시예에 따른 위상 동기루프는 본 발명의 일 실시예에 따른 전하펌프를 구비한다. 따라서 위상 동기루프에 포함되는 전하펌프는 도 2, 3 및 4에서 설명한 것과 동일하므로 상세한 설명은 전하펌프에 대한 설명을 참조하면 된다.
따라서 본 발명의 일 실시예에 따른 전하펌프 및 이를 구비하는 위상 동기루프는 루프 필터로 충/방전전류를 출력할 때만 전하 펌프를 동작시키므로 전하 펌프 및 이를 구비하는 위상동기루프에서 소모전력을 줄일 수 있는 장점이 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전하펌프 및 이를 구비하는 위상 동기루프는 루프 필터로 충/방전전류를 출력할 때만 전하 펌프를 동작시키므로 소모전력을 줄일 수 있는 장점이 있다.

Claims (7)

  1. 전하펌프에 있어서,
    제 1클락 및 제 2클락에 응답하여 제어신호를 발생하는 로직회로; 및
    상기 제어신호 및 제 1입력신호가 인에이블되는 경우에 상기 전하펌프의 출력단으로 충전전류를 출력하고, 상기 제어신호 및 제 2입력신호가 인에이블되는 경우에 상기 출력단으로부터 전류를 방전하는 전류제어부를 구비하는 것을 특징으로 하는 전하펌프.
  2. 제 1항에 있어서, 상기 로직회로는,
    상기 제 1클락 및 상기 제 2클락에 응답하는 부정논리곱;
    리셋 신호에 응답하여 상기 리셋신호를 소정 시간 지연시키는 지연회로; 및
    상기 부정논리곱의 출력신호 및 상기 지연회로의 출력신호에 응답하는 래치를 구비하는 것을 특징으로 하는 전하펌프.
  3. 제 2항에 있어서, 상기 전류제어부는,
    기준 전류를 공급하는 전류원;
    상기 전류원에 응답하여 소스전류를 출력하는 제 1전류미러;
    상기 소스전류에 응답하여 구동전류를 출력하는 제 2전류미러; 및
    상기 제 1입력신호 또는 상기 제 2입력신호에 응답하여 상기 제 2전류미러에 흐르는 전류를 상기 출력단으로 공급하는 드라이버; 및
    상기 전류원과 상기 제1전류미러사이, 상기 제 1전류 미러와 상기 제 2전류미러 사이 및 상기 제 2전류 미러와 드라이버사이에 위치하는 스위치들을 구비하며,
    상기 스위치는 상기 제어신호가 인에이블되는 경우에 단락되는 것을 특징으로 하는 전하펌프.
  4. 제 1클락 및 제 2클락의 위상 및 주파수 차이를 검출하는 검출기;
    상기 위상 검출기의 출력신호에 응답하여 펌핑 신호를 출력하는 전하 펌프;
    상기 전하펌프의 출력신호를 저역통과 필터링하는 루프필터;
    상기 루프필터의 출력신호에 응답하여 상기 제 2클락의 주파수를 제어하는 전압제어발진기를 구비하는 위상동기루프에 있어서,
    상기 전하펌프는,
    상기 제 1클락 및 상기 제 2클락에 응답하여 제어신호를 발생하는 로직회로; 및
    상기 제어신호 및 상기 검출기의 출력신호가 인에이블되는 경우에 상기 전하펌프의 출력단을 펌핑하기 상기 펌핑신호를 출력하는 전류제어부를 구비하는 것을특징으로 하는 위상동기루프.
  5. 제 4항에 있어서, 상기 로직회로는,
    상기 제 1클락 및 상기 제 2클락에 응답하는 부정논리곱;
    리셋 신호에 응답하여 상기 리셋 신호를 소정 시간 지연시키기 위한 지연회로; 및
    상기 부정논리곱의 출력신호 및 상기 지연회로의 출력신호에 응답하는 래치를 구비하는 것을 특징으로 하는 위상 동기 루프.
  6. 제 4항에 있어서, 상기 전류제어부는,
    기준 전류를 공급하는 전류원;
    상기 전류원에 응답하여 소스전류를 출력하는 제 1전류미러;
    상기 소스전류에 응답하여 구동전류를 출력하는 제 2전류미러; 및
    상기 제 1입력신호 또는 상기 제 2입력신호에 응답하여 상기 제 2전류미러에 흐르는 전류를 상기 출력단으로 공급하는 드라이버; 및
    상기 전류원과 상기 제1전류미러사이, 상기 제 1전류 미러와 상기 제 2전류미러 사이 및 상기 제 2전류 미러와 상기 드라이버사이에 위치하는 스위치들을 구비하며,
    상기 스위치는 상기 제어신호가 인에이블되는 경우에 단락되는 것을 특징으로 하는 위상 동기 루프.
  7. 제 4항에 있어서, 상기 위상동기루프는,
    상기 전압제어 발진기의 출력신호에 응답하여 상기 출력신호를 N분주(N은 자연수)하여 상기 검출기로 출력하는 분주수단을 더 구비하는 것을 특징으로 하는 위상동기 루프.
KR1020000071720A 2000-11-29 2000-11-29 저전력 전하 펌프 및 이를 구비하는 위상동기루프 KR20020042032A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000071720A KR20020042032A (ko) 2000-11-29 2000-11-29 저전력 전하 펌프 및 이를 구비하는 위상동기루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000071720A KR20020042032A (ko) 2000-11-29 2000-11-29 저전력 전하 펌프 및 이를 구비하는 위상동기루프

Publications (1)

Publication Number Publication Date
KR20020042032A true KR20020042032A (ko) 2002-06-05

Family

ID=19702316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000071720A KR20020042032A (ko) 2000-11-29 2000-11-29 저전력 전하 펌프 및 이를 구비하는 위상동기루프

Country Status (1)

Country Link
KR (1) KR20020042032A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582852B1 (ko) * 2005-01-10 2006-05-23 삼성전자주식회사 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
US8022906B2 (en) 2004-05-04 2011-09-20 Magnachip Semiconductor, Ltd. Driver for use in a flat panel display adapted to drive segment lines using a current
KR20220055979A (ko) 2020-10-27 2022-05-04 강원대학교산학협력단 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022906B2 (en) 2004-05-04 2011-09-20 Magnachip Semiconductor, Ltd. Driver for use in a flat panel display adapted to drive segment lines using a current
KR100582852B1 (ko) * 2005-01-10 2006-05-23 삼성전자주식회사 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
KR20220055979A (ko) 2020-10-27 2022-05-04 강원대학교산학협력단 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프

Similar Documents

Publication Publication Date Title
KR100806117B1 (ko) 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
EP1037366B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US5825640A (en) Charge pump circuit and method
KR100429127B1 (ko) 클럭 동기 장치
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US20060097795A1 (en) Phase and delay locked loops and semiconductor memory device having the same
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
US7511580B2 (en) Charge pump circuit with dynamic current biasing for phase locked loop
KR19980069826A (ko) 위상 동기 루프회로
US7576578B2 (en) Frequency synthesizer and charge pump circuit used for the same
KR19990023417A (ko) 위상동기루프회로
KR20000018820A (ko) 락-인 시간을 줄이기 위한 위상 동기 루프 회로
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
KR100282124B1 (ko) 디지탈 위상 동기 루프 회로
KR20020042032A (ko) 저전력 전하 펌프 및 이를 구비하는 위상동기루프
US11411566B2 (en) Charge pump
KR920013933A (ko) Pll 합성회로
US20090206893A1 (en) Charge pump circuit and pll circuit
US7579888B2 (en) Frequency synthesizer and charge pump circuit used therein
KR100370955B1 (ko) 지터 특성을 개선한 위상 고정 루프
JP2001144608A (ja) 位相同期回路
JPH0677782A (ja) リングオシレータ
KR100254788B1 (ko) 위상동기루프장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination