JP2005064464A - 高度結晶化シード層と一体化される場合にｐｃｍｏ薄膜上に可逆性抵抗スイッチを得る方法 - Google Patents
高度結晶化シード層と一体化される場合にｐｃｍｏ薄膜上に可逆性抵抗スイッチを得る方法 Download PDFInfo
- Publication number
- JP2005064464A JP2005064464A JP2004170589A JP2004170589A JP2005064464A JP 2005064464 A JP2005064464 A JP 2005064464A JP 2004170589 A JP2004170589 A JP 2004170589A JP 2004170589 A JP2004170589 A JP 2004170589A JP 2005064464 A JP2005064464 A JP 2005064464A
- Authority
- JP
- Japan
- Prior art keywords
- pcmo
- thin film
- seed layer
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 230000002441 reversible effect Effects 0.000 title claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 17
- 238000004528 spin coating Methods 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
Landscapes
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 可逆性抵抗スイッチング特性を示すＰＣＭＯ薄膜を形成する方法を提供すること。
【解決手段】 本発明による高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程とを包含する。
【選択図】 なし
【解決手段】 本発明による高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程とを包含する。
【選択図】 なし
Description
本発明は、ＭＯＣＶＤによって堆積される高度結晶化ＰＣＭＯシード層上にスピンコーティングによりＰＣＭＯ薄膜を製作する方法に関する。ＰＣＭＯ薄膜は、負のナノ秒の短い電気パルスを用いて抵抗をハイ状態に書き込み、かつ、正のマイクロ秒の長い電気パルスを用いて抵抗をロー状態にリセットすることにより、安定した可逆性抵抗スイッチ特性を有する。
Ｐｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）金属酸化物薄膜は、電気パルスを印加することにより可逆性抵抗変化を示し、ＰＬＡ（ｐｕｌｓｅｄ ｌａｓｅｒ ａｂｌａｔｉｏｎ）技術によりエピタキシャルＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）および部分的エピタキシャルプラチナ基板の両方の上に成長されていた。ＰＬＡ技術は、非特許文献１および特許文献１に記載される。同時係属中の「Ｍｅｔｈｏｄ ｆｏｒ Ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ Ｃｈａｎｇｅ Ｉｎｄｕｃｅｄ ｂｙ Ｓｈｏｒｔ Ｅｌｅｃｔｒｉｃ Ｐｕｌｓｅｓ」と称する２００２年９月２６日に出願された米国特許出願第１０／２５６，３５８号明細書には、ユニポーラ電気パルスを用いて可逆性抵抗スイッチを製作するスピンコーティングＰＣＭＯ薄膜堆積技術の方法が記載される。同時係属中の「Ｐｒｅｃｕｒｓｏｒ Ｓｏｌｕｔｉｏｎ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｃｏｎｔｒｏｌｌｉｎｇ ｔｈｅ Ｃｏｍｐｏｓｉｔｉｏｎ ｏｆ ＭＯＣＶＤ Ｄｅｐｏｓｉｔｅｄ ＰＣＭＯ」と称する２００３年２月２７日に出願された米国特許出願第１０／３７７，２４４号明細書では、可逆性抵抗特性を有するＰＣＭＯ薄膜がＭＯＣＶＤによって形成される。
上記のＬｉｕらは、特にＰｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）薄膜に対して、バイポーラ電気パルスを室温で印加することにより、ＰＣＭＯ膜の抵抗が変化することを発見した。Ｌｉｕらは、ＰＬＤ（ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）によって、エピタキシャルＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）および部分的にエピタキシャルプラチナ基板上にＰＣＭＯ薄膜を堆積させた。
米国特許第６，２０４，１３９号明細書
Ｓｈａｎｇｑｉｎｇ Ｌｉｕら、「Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ」、Ｖｏｌ．７６、ｎｕｍｂｅｒ１９、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、Ｍａｙ ２０００、ｐｐ．２７４９
本発明のひとつの目的は、負のナノ秒長の電気パルスを印加して抵抗をハイ状態に書き込み、かつ、正のマイクロ秒長の電気パルスを印加して抵抗をロー状態にリセットすることによって、可逆性抵抗スイッチング特性を示すＰＣＭＯ薄膜を形成する方法を提供することである。
本発明の別の目的は、スピンコーティングおよびＭＯＣＶＤの組み合わせを利用して、ＰＣＭＯ膜を製作する方法を提供することである。
本発明のさらなる目的は、薄いシード層を形成し、かつ、シード層上により厚い層を形成することによって、ＰＣＭＯ膜を製作する方法を提供することである。
（発明の要旨）
高度結晶化シード層と一体化される場合にＰＣＭＯ薄膜上で可逆性抵抗スイッチを得る方法は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚さを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、シード層の上に、約５００Åから３０００Åの厚さを有する第２のＰＣＭＯ薄膜層を堆積させて組み合わされたＰＣＭＯ層を形成する工程と、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの結合されたＰＣＭＯ膜の抵抗を増加させる工程と、約＋２．５Ｖから＋４Ｖであり、２μ秒よりも長いパルス幅の正の電気パルスを印加することによって、半導体デバイスの結合されたＰＣＭＯ層の抵抗を減少させる工程とを包含する。
高度結晶化シード層と一体化される場合にＰＣＭＯ薄膜上で可逆性抵抗スイッチを得る方法は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚さを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、シード層の上に、約５００Åから３０００Åの厚さを有する第２のＰＣＭＯ薄膜層を堆積させて組み合わされたＰＣＭＯ層を形成する工程と、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの結合されたＰＣＭＯ膜の抵抗を増加させる工程と、約＋２．５Ｖから＋４Ｖであり、２μ秒よりも長いパルス幅の正の電気パルスを印加することによって、半導体デバイスの結合されたＰＣＭＯ層の抵抗を減少させる工程とを包含する。
本発明により、高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程とを包含する、方法が提供され、これにより、上記目的が達成される。
高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含んでもよい。
本発明により、高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程とを包含する、方法が提供され、これにより、上記目的が達成される。
負の電気パルスを印加することによって、半導体デバイスの前記結合されたＰＣＭＯ膜の抵抗を増加させる前記工程は、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの電気パルスを印加する工程を含んでもよい。
正の電気パルスを印加することによって、半導体デバイスの前記結合されたＰＣＭＯ膜の抵抗を減少させる前記工程は、２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの電気パルスを印加する工程を含んでもよい。
高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含んでもよい。
本発明により、高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、ＰＣＭＯ薄膜のシード層を堆積させる工程と、該シード層の上に第２のＰＣＭＯ薄膜層を堆積させる工程であって、結合されたＰＣＭＯ層の厚さは、約５００Åから３０００Åである、工程と、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜に書き込みを行う工程と、２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ層をリセットする工程とを包含する、方法が提供され、これにより、上記目的が達成される。
ＰＣＭＯのシード層を堆積させる前記工程は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚さを有するＰＣＭＯのシード層を堆積させる工程を含んでもよい。
前記シード層の上に第２のＰＣＭＯ薄膜を堆積させる前記工程は、スピンコーティングにより、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜を堆積させる工程を含んでもよい。
高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、ある雰囲気中で、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含んでもよい。
本発明では、負のナノ秒長の電気パルスを印加して抵抗をハイ状態に書き込み、かつ、正のマイクロ秒長の電気パルスを印加して抵抗をロー状態にリセットすることによって、可逆性抵抗スイッチング特性を示すＰＣＭＯ薄膜を形成することができる。
本発明の以上の要旨および目的は、本発明の本質を簡単に理解することができるように提供される。本発明は、図面を関連させて本発明の好ましい実施形態の以下の詳細な説明を参照することによってより完全に理解され得る。
本発明の方法を利用するＰｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）薄膜形成は、２つの堆積工程を必要とする。本発明の方法は、スピンコーティングおよびＭＯＣＶＤの組み合わせを用いてＰＣＭＯ薄膜を製作する。最初に、薄いシードＰＣＭＯ層が、ＭＯＣＶＤにより堆積されて高度結晶化構造を形成し、その後、そのシード層上に、厚いＰＣＭＯ薄膜がスピンコーティングプロセスによって成長される。
最初の工程、すなわち、ＭＯＣＶＤプロセスの間、本明細書中において参照として援用する上述の同時継続中の米国特許出願第１０／２５６，３５８号明細書に記載される堆積プロセスに従って、単一液体のＰＣＭＯ前駆体溶液が利用される。ＭＯＣＶＤプロセスを利用して堆積されたＰＣＭＯ薄膜は、約５０Åから３００Åの範囲の厚さを有する薄いシード層である。このシードまたは第１のＰＣＭＯの層は、高度結晶化ＰＣＭＯ構造である。約１０分から１２０分間、約５００℃から６５０℃の温度で酸素雰囲気中でアニーリングを行うなどの高温ポストアニーリング工程は、この高度結晶化シード層のスイッチングおよび安定特性を向上させるために適用され得る。
本発明の方法の第２の工程では、スピンコーティングプロセスを利用して、例えば、約５００Åから３０００Åの厚さを有する、より厚いＰＣＭＯ薄膜がシード層上に堆積される。スピンコーティングプロセスは、例えば、さらに本明細書中において参照として援用される同時継続中の「Ｍｅｔｈｏｄ ｆｏｒ Ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ Ｃｈａｎｇｅ Ｉｎｄｕｃｅｄ ｂｙ Ｓｈｏｒｔ Ｅｌｅｃｔｒｉｃ Ｐｕｌｓｅｓ」と称する米国特許出願に記載される。完成した、または結合されたＰＣＭＯ薄膜は、図１、２、および４に示されるように、可逆性抵抗スイッチング特性を示し、半導体デバイスの一部分として利用される。
抵抗をハイ状態に書き込むか、または増加させるために、図１および２に示されるように、負のパルスが印加される。約−５Ｖのパルス電圧では、約７５ｎ秒から１μ秒の範囲のパルス幅で、安定した可逆性抵抗スイッチが達成される。１μ秒よりも長い負のパルス幅が印加される場合、抵抗の増加はより小さくなる。正のナノ秒長のパルスは、不安定な可逆性抵抗変化を導き、抵抗が少しだけ増加することが発見された。
抵抗をロー状態にリセットするか、または減少させるために、図４に示されるように、正のマイクロ秒長の電気パルスがＰＣＭＯ薄膜に印加される。抵抗は、２．５μ秒より長いパルス幅を有する約４Ｖの正のパルスが印加される場合、ハイ状態から減少し得、この４Ｖの正のパルス幅が３．７５μ秒よりも長い場合、最も低い抵抗状態に達することが判明した。図３に示されるように、結果として最適な性能をもたらすような正および負のパルスの利用が確認される。ここでは、ＰＣＭＯ薄膜をリセットする試みに、負のパルスが利用された。その結果、負のパルス電圧が−４Ｖの場合に抵抗の変化がなく、−５Ｖの負のパルス電圧が印加される場合、抵抗の変化が少しだけ検出された。
このように、本発明の方法を利用して、ＭＯＣＶＤにより、約５０Åから３００Åの間の厚みを有する高度結晶化ＰＣＭＯ薄膜を形成し、その上に、スピンコーティングにより、約５００Åから３０００Åの厚みを有するより厚いＰＣＭＯ層を堆積させることにより、結果として生じるＰＣＭＯ層の抵抗は、７５ｎ秒から１μ秒の間のパルス幅を有する約−５Ｖの負のパルスの印加によって増加し得る。さらに、ＰＣＭＯ層は、２．５μ秒よりも長いパルス幅を有する＋４Ｖの正の電圧の印加によってリセットされ得る。
このように、高度結晶化シード層と一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法が開示された。本方法のさらなる変形および改変が、添付の請求項に記載される本発明の範囲内で実施し得ることが理解される。以上では、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
Claims (10)
- 高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、
ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、
スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、
約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、
２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程と
を包含する、方法。 - 高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含む、請求項１に記載の方法。
- 高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、
ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚みを有するＰＣＭＯ薄膜のシード層を堆積させる工程と、
スピンコーティングにより、該シード層の上に、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜層を堆積させて、結合されたＰＣＭＯ層を形成する工程と、
負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を増加させる工程と、
正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜の抵抗を減少させる工程と
を包含する、方法。 - 負の電気パルスを印加することによって、半導体デバイスの前記結合されたＰＣＭＯ膜の抵抗を増加させる前記工程は、約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの電気パルスを印加する工程を含む、請求項３に記載の方法。
- 正の電気パルスを印加することによって、半導体デバイスの前記結合されたＰＣＭＯ膜の抵抗を減少させる前記工程は、２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの電気パルスを印加する工程を含む、請求項３に記載の方法。
- 高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含む、請求項３に記載の方法。
- 高度結晶化シード層に一体化される場合にＰＣＭＯ薄膜上に可逆性抵抗スイッチを得る方法であって、
ＰＣＭＯ薄膜のシード層を堆積させる工程と、
該シード層の上に第２のＰＣＭＯ薄膜層を堆積させる工程であって、結合されたＰＣＭＯ層の厚さは、約５００Åから３０００Åである、工程と、
約７５ｎ秒から１μ秒のパルス幅を有する約−４Ｖから−５Ｖの負の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ膜に書き込みを行う工程と、
２．０μ秒より長いパルス幅を有する約＋２．５Ｖから＋４Ｖの正の電気パルスを印加することによって、半導体デバイスの該結合されたＰＣＭＯ層をリセットする工程と
を包含する、方法。 - ＰＣＭＯのシード層を堆積させる前記工程は、ＭＯＣＶＤにより、高度に結晶化された形式で、約５０Åから３００Åの厚さを有するＰＣＭＯのシード層を堆積させる工程を含む、請求項７に記載の方法。
- 前記シード層の上に第２のＰＣＭＯ薄膜を堆積させる前記工程は、スピンコーティングにより、約５００Åから３０００Åの厚みを有する第２のＰＣＭＯ薄膜を堆積させる工程を含む、請求項７に記載の方法。
- 高温で前記結合されたＰＣＭＯ膜をポストアニーリングし、前記高度結晶化層のスイッチングおよび安定特性を向上させる工程を含み、該工程は、ある雰囲気中で、約１０分から１２０分間、約５００℃から６５０℃の温度でアニーリングする工程を含む、請求項７に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/640,770 US6939724B2 (en) | 2003-08-13 | 2003-08-13 | Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005064464A true JP2005064464A (ja) | 2005-03-10 |
Family
ID=33565271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004170589A Withdrawn JP2005064464A (ja) | 2003-08-13 | 2004-06-08 | 高度結晶化シード層と一体化される場合にｐｃｍｏ薄膜上に可逆性抵抗スイッチを得る方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6939724B2 (ja) |
| EP (1) | EP1507297B1 (ja) |
| JP (1) | JP2005064464A (ja) |
| KR (1) | KR100587751B1 (ja) |
| CN (1) | CN1581372A (ja) |
| DE (1) | DE602004015687D1 (ja) |
| TW (1) | TWI260352B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
| US7538338B2 (en) * | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
| US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
| US20060171200A1 (en) | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
| US7402456B2 (en) * | 2004-04-23 | 2008-07-22 | Sharp Laboratories Of America, Inc. | PCMO thin film with memory resistance properties |
| JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
| US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
| US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
| US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
| US7029982B1 (en) * | 2004-10-21 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Method of affecting RRAM characteristics by doping PCMO thin films |
| US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
| US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
| US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
| US7098101B1 (en) | 2005-12-07 | 2006-08-29 | Sharp Laboratories Of America, Inc. | Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
| US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
| US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
| US7372753B1 (en) * | 2006-10-19 | 2008-05-13 | Unity Semiconductor Corporation | Two-cycle sensing in a two-terminal memory array having leakage current |
| US7379364B2 (en) * | 2006-10-19 | 2008-05-27 | Unity Semiconductor Corporation | Sensing a signal in a two-terminal memory array having leakage current |
| CN100495683C (zh) * | 2007-06-04 | 2009-06-03 | 中国科学院物理研究所 | 一种制作电阻随机存储单元阵列的方法 |
| US8227783B2 (en) | 2009-07-13 | 2012-07-24 | Seagate Technology Llc | Non-volatile resistive sense memory with praseodymium calcium manganese oxide |
| US8377718B2 (en) * | 2010-11-10 | 2013-02-19 | Micron Technology, Inc. | Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO |
| CN103849872B (zh) * | 2014-03-28 | 2016-03-02 | 四川材料与工艺研究所 | 一种利用纳秒脉冲激光熔覆制备涂层的方法及其装置 |
| CN108944064B (zh) * | 2018-06-07 | 2021-02-23 | 广州四为科技有限公司 | 调测装置、调测热敏头阻值的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
| US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
-
2003
- 2003-08-13 US US10/640,770 patent/US6939724B2/en not_active Expired - Lifetime
-
2004
- 2004-06-08 JP JP2004170589A patent/JP2005064464A/ja not_active Withdrawn
- 2004-06-10 TW TW093116713A patent/TWI260352B/zh not_active IP Right Cessation
- 2004-06-11 DE DE602004015687T patent/DE602004015687D1/de not_active Expired - Lifetime
- 2004-06-11 CN CNA2004100490276A patent/CN1581372A/zh active Pending
- 2004-06-11 KR KR1020040043062A patent/KR100587751B1/ko active IP Right Grant
- 2004-06-11 EP EP04013726A patent/EP1507297B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050037520A1 (en) | 2005-02-17 |
| KR100587751B1 (ko) | 2006-06-09 |
| EP1507297A2 (en) | 2005-02-16 |
| DE602004015687D1 (de) | 2008-09-25 |
| KR20050018583A (ko) | 2005-02-23 |
| EP1507297A3 (en) | 2006-04-26 |
| CN1581372A (zh) | 2005-02-16 |
| TWI260352B (en) | 2006-08-21 |
| US6939724B2 (en) | 2005-09-06 |
| EP1507297B1 (en) | 2008-08-13 |
| TW200506094A (en) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005064464A (ja) | 高度結晶化シード層と一体化される場合にｐｃｍｏ薄膜上に可逆性抵抗スイッチを得る方法 | |
| TW575927B (en) | Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device | |
| TWI322428B (ja) | ||
| JP2007067385A (ja) | Ｒｒａｍ薄膜堆積のためのバッファ層形成方法 | |
| Lin et al. | High-speed and localized resistive switching characteristics of double-layer SrZrO3 memory devices | |
| JP2005328044A (ja) | Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜 | |
| JP2005340786A (ja) | メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス | |
| JP2005064502A (ja) | ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング | |
| JP2007073704A (ja) | 半導体薄膜 | |
| Chen et al. | Tristate Operation in Resistive Switching of $\hbox {SiO} _ {2} $ Thin Films | |
| KR100657966B1 (ko) | 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 | |
| Liu et al. | Retention mechanism of Cu-doped SiO2-based resistive memory | |
| Liu et al. | Resistance switching properties of sol–gel derived SrZrO3 based memory thin films | |
| TWI549263B (zh) | 記憶體結構及其製備方法 | |
| CN107275480B (zh) | 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法 | |
| US10056394B1 (en) | Ferroelectric tunnel junction and method of fabrication thereof | |
| US7323733B2 (en) | Nonvolatile memory and fabrication method thereof | |
| CN110752289A (zh) | 一种基于MnZn共掺杂BiFeO3薄膜的阻变存储器及其制备方法 | |
| TWI500193B (zh) | 記憶體元件與其製程 | |
| JP5583738B2 (ja) | 抵抗変化型メモリ | |
| CA2971782A1 (en) | Ferroelectric tunnel junction and method of fabrication thereof | |
| JP2019145603A (ja) | 抵抗変化型半導体メモリ素子及びそれを用いた不揮発性スイッチング装置、並びに抵抗変化型半導体メモリ素子の製造方法 | |
| KR102432688B1 (ko) | 다중층 선택 소자 및 그 제조 방법 | |
| WO2010115924A1 (en) | METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF | |
| TWI492371B (zh) | 電阻式隨存記憶體之製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |