KR100587751B1 - 고순도 결정 시드 층과 결합된 때에 피씨엠오 박막 상에가역적 저항 스위치를 얻기 위한 방법 - Google Patents
고순도 결정 시드 층과 결합된 때에 피씨엠오 박막 상에가역적 저항 스위치를 얻기 위한 방법 Download PDFInfo
- Publication number
- KR100587751B1 KR100587751B1 KR1020040043062A KR20040043062A KR100587751B1 KR 100587751 B1 KR100587751 B1 KR 100587751B1 KR 1020040043062 A KR1020040043062 A KR 1020040043062A KR 20040043062 A KR20040043062 A KR 20040043062A KR 100587751 B1 KR100587751 B1 KR 100587751B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcmo
- layer
- thin film
- bonded
- seed layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000002441 reversible effect Effects 0.000 title claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004528 spin coating Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
Landscapes
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (10)
- 고순도 결정 시드 층과 결합된 때에, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법으로서,MOCVD 에 의해, PCMO 박막의 시드 층을 50Å 내지 300Å 의 두께를 가지는 고순도 결정 형태로 증착하는 단계;결합된 PCMO 층을 형성하기 위해, 스핀 코팅에 의해, 상기 시드 층 위에 500Å 내지 3000Å 의 두께를 가지는 제 2 PCMO 박막 층을 증착하는 단계;75ns 내지 1㎲ 의 펄스 폭을 가지는 -4V 내지 -5V 의 음의 전기 펄스를 상기 결합된 PCMO 층에 인가함으로써, 반도체 소자 내 상기 결합된 PCMO 층의 저항을 증가시키는 단계; 및2.0㎲ 보다 큰 펄스 폭을 가지는 +2.5V 내지 +4V 의 양의 전기 펄스를 상기 결합된 PCMO 층에 인가함으로써, 반도체 소자 내 상기 결합된 PCMO 층의 저항을 감소시키는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 1 항에 있어서,상기 고순도 결정 층의 스위칭 및 안정도 특성을 강화시키기 위해, 상기 결합된 PCMO 층을 고온에서 사후 어닐링하는 단계를 더 포함하며,상기 사후 어닐링하는 단계는 500℃ 내지 650℃ 의 온도에서 10 분 내지 120 분 동안 어닐링하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 고순도 결정 시드 층과 결합된 때에, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법으로서,MOCVD 에 의해, PCMO 박막의 시드 층을 50Å 내지 300Å의 두께를 가지는 고순도 결정 형태로 증착하는 단계;결합된 PCMO 층을 형성하기 위해, 스핀 코팅에 의해, 상기 시드 층 상에 500Å 내지 3000Å 의 두께를 가지는 제 2 PCMO 박막 층을 증착하는 단계;상기 결합된 PCMO 층에 음의 전기 펄스를 인가하여, 반도체 소자 내 상기 결합된 PCMO 층의 저항을 증가시키는 단계; 및상기 결합된 PCMO 층에 양의 전기 펄스를 인가하여, 반도체 소자 내 상기 결합된 PCMO 층의 저항을 감소시키는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 3 항에 있어서,상기 음의 전기 펄스를 인가하여 반도체 소자 내 상기 결합된 PCMO 층의 저항을 증가시키는 단계는, 75ns 내지 1㎲ 의 펄스 폭을 가지는 -4V 내지 -5V 의 전기 펄스를 상기 결합된 PCMO 층에 인가하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 3 항에 있어서,상기 양의 전기 펄스를 인가하여 반도체 소자 내 상기 결합된 PCMO 층의 저항을 감소시키는 단계는, 2.0㎲ 보다 큰 펄스 폭을 가지는 +2.5V 내지 +4V 의 전기 펄스를 상기 결합된 PCMO 층에 인가하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 3 항에 있어서,상기 고순도 결정 층의 스위칭 및 안정도 특성을 강화시키기 위해, 상기 결합된 PCMO 층을 고온에서 사후 어닐링하는 단계를 더 포함하며,상기 사후 어닐링하는 단계는 500℃ 내지 650℃ 의 온도에서 10 분 내지 120 분 동안 어닐링하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 고순도 결정 시드 층과 결합된 때에, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법으로서,PCMO 박막의 시드 층을 증착하는 단계;상기 시드 층 상에 제 2 PCMO 박막 층을 증착하는 단계로서, 결합된 PCMO 층의 두께가 500Å 내지 3000Å 인, 상기 시드 층 상에 제 2 PCMO 박막 층을 증착하는 단계;75ns 내지 1㎲ 의 펄스 폭을 가지는 -4V 내지 -5V 의 음의 전기 펄스를 상기 결합된 PCMO 층에 인가하여, 반도체 소자 내 상기 결합된 PCMO 층에 기록하는 단계; 및2.0㎲ 보다 큰 펄스 폭을 가지는 +2.5V 내지 +4V 의 양의 전기 펄스를 상기 결합된 PCMO 층에 인가하여, 반도체 소자 내 상기 결합된 PCMO 층을 리셋하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법
- 제 7 항에 있어서,상기 PCMO 박막의 시드 층을 증착하는 단계는, MOCVD 에 의해 PCMO 박막의 시드 층을 50Å 내지 300Å 의 두께를 가지는 고순도 결정 형태로 증착하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 7 항에 있어서,상기 시드 층 상에 제 2 PCMO 박막 층을 증착하는 단계는, 스핀 코팅에 의해 500Å 내지 3000Å 의 두께를 가지는 제 2 PCMO 박막을 증착하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
- 제 7 항에 있어서,상기 고순도 결정 층의 스위칭 및 안정도 특성을 강화시키기 위해, 상기 결합된 PCMO 층을 고온에서 사후 어닐링하는 단계를 더 포함하며,상기 사후 어닐링하는 단계는 500℃ 내지 650℃ 의 온도로 10 분 내지 120 분 동안 분위기에서 어닐링하는 단계를 포함하는, PCMO 박막 상에 가역적 저항 스위치를 얻는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/640,770 | 2003-08-13 | ||
US10/640,770 US6939724B2 (en) | 2003-08-13 | 2003-08-13 | Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050018583A KR20050018583A (ko) | 2005-02-23 |
KR100587751B1 true KR100587751B1 (ko) | 2006-06-09 |
Family
ID=33565271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040043062A KR100587751B1 (ko) | 2003-08-13 | 2004-06-11 | 고순도 결정 시드 층과 결합된 때에 피씨엠오 박막 상에가역적 저항 스위치를 얻기 위한 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6939724B2 (ko) |
EP (1) | EP1507297B1 (ko) |
JP (1) | JP2005064464A (ko) |
KR (1) | KR100587751B1 (ko) |
CN (1) | CN1581372A (ko) |
DE (1) | DE602004015687D1 (ko) |
TW (1) | TWI260352B (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
US20060171200A1 (en) * | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
US7538338B2 (en) * | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
US7402456B2 (en) * | 2004-04-23 | 2008-07-22 | Sharp Laboratories Of America, Inc. | PCMO thin film with memory resistance properties |
JP4365737B2 (ja) | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
US7029982B1 (en) * | 2004-10-21 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Method of affecting RRAM characteristics by doping PCMO thin films |
US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
US7098101B1 (en) | 2005-12-07 | 2006-08-29 | Sharp Laboratories Of America, Inc. | Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition |
US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
US7372753B1 (en) * | 2006-10-19 | 2008-05-13 | Unity Semiconductor Corporation | Two-cycle sensing in a two-terminal memory array having leakage current |
US7379364B2 (en) * | 2006-10-19 | 2008-05-27 | Unity Semiconductor Corporation | Sensing a signal in a two-terminal memory array having leakage current |
CN100495683C (zh) * | 2007-06-04 | 2009-06-03 | 中国科学院物理研究所 | 一种制作电阻随机存储单元阵列的方法 |
US8227783B2 (en) * | 2009-07-13 | 2012-07-24 | Seagate Technology Llc | Non-volatile resistive sense memory with praseodymium calcium manganese oxide |
US8377718B2 (en) * | 2010-11-10 | 2013-02-19 | Micron Technology, Inc. | Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO |
CN103849872B (zh) * | 2014-03-28 | 2016-03-02 | 四川材料与工艺研究所 | 一种利用纳秒脉冲激光熔覆制备涂层的方法及其装置 |
CN108944064B (zh) * | 2018-06-07 | 2021-02-23 | 广州四为科技有限公司 | 调测装置、调测热敏头阻值的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
-
2003
- 2003-08-13 US US10/640,770 patent/US6939724B2/en not_active Expired - Lifetime
-
2004
- 2004-06-08 JP JP2004170589A patent/JP2005064464A/ja not_active Withdrawn
- 2004-06-10 TW TW093116713A patent/TWI260352B/zh not_active IP Right Cessation
- 2004-06-11 DE DE602004015687T patent/DE602004015687D1/de not_active Expired - Lifetime
- 2004-06-11 KR KR1020040043062A patent/KR100587751B1/ko active IP Right Grant
- 2004-06-11 CN CNA2004100490276A patent/CN1581372A/zh active Pending
- 2004-06-11 EP EP04013726A patent/EP1507297B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200506094A (en) | 2005-02-16 |
EP1507297A3 (en) | 2006-04-26 |
KR20050018583A (ko) | 2005-02-23 |
US6939724B2 (en) | 2005-09-06 |
JP2005064464A (ja) | 2005-03-10 |
TWI260352B (en) | 2006-08-21 |
EP1507297A2 (en) | 2005-02-16 |
DE602004015687D1 (de) | 2008-09-25 |
EP1507297B1 (en) | 2008-08-13 |
US20050037520A1 (en) | 2005-02-17 |
CN1581372A (zh) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100587751B1 (ko) | 고순도 결정 시드 층과 결합된 때에 피씨엠오 박막 상에가역적 저항 스위치를 얻기 위한 방법 | |
TW575927B (en) | Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device | |
KR100329533B1 (ko) | 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터 | |
US20070048990A1 (en) | Method of buffer layer formation for RRAM thin film deposition | |
US20040159867A1 (en) | Multi-layer conductive memory device | |
JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 | |
JPH07504784A (ja) | メモリで利用可能な結晶学的に整列した強誘電性膜,およびその製造方法 | |
JP2005340786A (ja) | メモリ抵抗特性を有するpcmo薄膜の形成方法及びpcmoデバイス | |
CN108281544B (zh) | 基于铁电共存畴的多阻态铁电量子隧道结及制备方法 | |
US7473612B2 (en) | Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere | |
KR100523429B1 (ko) | 가역적 저항 변화 특성을 갖는 lcpmo 박막의 준비 | |
JP2004241396A (ja) | 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス | |
Liu et al. | Resistance switching properties of sol–gel derived SrZrO3 based memory thin films | |
CN113113538B (zh) | 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法 | |
US20060131628A1 (en) | Nonvolatile memory and fabrication method thereof | |
US8324068B2 (en) | Nonvolatile memory and fabrication method thereof | |
JPH06112504A (ja) | 結晶性薄膜製造方法 | |
WO2010115924A1 (en) | METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF | |
CN117729840A (zh) | 一种高通量铁电阻变器件及其制备方法 | |
EP2239795A1 (en) | Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof | |
Nakaiso et al. | Low-Temperature Preparation of Ferroelectric Sr2 (Ta1-x, Nbx) 2O7 Thin Films by Pulsed Laser Deposition and Their Application to Metal-Ferroelectric-Insulator-Semiconductor-FET | |
Cross et al. | Characterization of sol-gel PZT capacitors with SrRuO3 and Pt electrodes | |
JP3966928B2 (ja) | 強誘電体材料の製法および半導体記憶装置 | |
TW201212164A (en) | Resistive random access memory | |
Nakao et al. | Formation and characterization of ferroelectric Sr/sub 2/Nb/sub 2/O/sub 7/thin film for MFMIS-FET type non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 14 |