TWI260352B - Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer - Google Patents

Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer Download PDF

Info

Publication number
TWI260352B
TWI260352B TW093116713A TW93116713A TWI260352B TW I260352 B TWI260352 B TW I260352B TW 093116713 A TW093116713 A TW 093116713A TW 93116713 A TW93116713 A TW 93116713A TW I260352 B TWI260352 B TW I260352B
Authority
TW
Taiwan
Prior art keywords
layer
pcmo
seed layer
resistance
depositing
Prior art date
Application number
TW093116713A
Other languages
English (en)
Other versions
TW200506094A (en
Inventor
Wei-Wei Zhuang
Tingkai Li
David Russell Evans
Sheng Teng Hsu
Wei Pan
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200506094A publication Critical patent/TW200506094A/zh
Application granted granted Critical
Publication of TWI260352B publication Critical patent/TWI260352B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Description

1260352 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關經由旋塗法製造 PCMO薄膜於由 MOCVD沉積之高度結晶之PCMO種子層上。PCMO薄膜 具有穩定之可逆電阻開關性質’使用負毫微秒短電脈波寫 入電阻於高狀態’並使用正微秒長電脈波重置電阻於低狀 能〇 【先前技術】
Pr〇.3Ca〇.7Mn03 ( PCMO )金屬氧化物薄膜（此經由施 加電脈波呈現可逆電阻改變）經由脈波雷射消磨（P L A ) 技術生長於晶膜YBa2Cn3 07 ( YBCO )及部份晶膜鉑基體 二者上，如Shangqing Liu等在”磁電阻薄膜中之電脈波誘 導之可逆電阻改變效應’’中所述，應用物理通訊，卷76, 19號，2749頁，2000年5月號；及200 1年3月20日頒 發之美專利6,204，139B1號，題爲”開關薄膜電阻器中所 用之鈣鈦石材料之性質之方法”。在2002年9月26曰所 提出之同待核定之美利申請書序號1 0/256,3 5 8，題爲”由 短電脈波誘導之可逆電阻改變之方法”中，說明使用沉積 技術旋塗PCMO薄膜之方法，以使用單極電脈波製造可逆 電阻開關。在2003年2月27日所提出之同待核定之美專 利申請書序號10/371，244，題爲’’用以控制MOCVD沉積 之PCMO之成份之方法”中，由MOCVD製造具有可逆電 阻性質之一 PCMO薄膜。 (2) 1260352 以上 Liu等發現由在室溫中施加雙極電脈波改變 PCMO薄膜，明確言之，Pr〇,3Ca〇.7Mn03 (PCMO)薄膜中 之電阻。Liu等由脈波雷射沉積（PLD )法沉積PC MO薄 膜於晶膜YBa2Cn3 0 7 ( YBCO )上及部份晶膜基體上。 【發明內容】 一種當與高度結晶之種子層整合時，在PCMO薄膜上 獲得可逆電阻開關之方法，包括：由MOCVD沉積高度結 晶形態之PCMO薄膜之一種子層，具有厚度在約50A至 3 00A之間；由旋塗法沉積一第二PCMO薄膜層於種子層 上，具有厚度在約5 00A至3 000A之間，以形成一結合 P C Μ Ο層；由施加具有脈波寬度在約7 5 η秒至1 #秒間之 約-4V至-5V間之負電脈波，增加一半導體裝置中之結合 PCMO層之電阻；及由施加具有脈波寬度大於2.0 //秒之 約+2.5 V至+4V間之正電脈波，降低一半導體裝置中之結 合PCMO層之電阻。 本發明之一目的在提供一種用以製造PCMO薄膜之方 法，此呈現可逆電阻開關性質，由施加毫微秒長度之負電 脈波，以寫入電阻於高狀態，並施加微秒長度之正電脈波 ，以重置電阻至低狀態。 本發明之另一目的在提供一種用以製造PCMO薄膜之 方法，使用結合旋塗及M0CVD方法。 本發明之另一目的在提供一種由製造一薄種子層及製 造一較厚層於種子層上，以製造一 PCMO薄膜。 (3) 1260352 提供本發明之此槪要及目的，俾能迅 性質。由參考以下本發明之較宜實施例之 ，可獲得本發明之更徹底瞭解。 【實施方式】 使用本發明方法製造Pro.3Cao.7MnO. 需要二沉積步驟。本發明方法結合使用旋 造PCMO薄膜。起先，由MOCVD沉積一 ，以產生高度結晶之結構，及然後，由旋 PCMO薄膜於種子層上。 在第一步驟（MOCVD程序）之期間 體PCMO先質溶液，遵循上述同待核定之 號1 0/2 5 6,3 5 8所述之沉積程序，該申請書 26曰提出，題爲”由短電脈波誘導之可逆賃 ，此列作參考。使用MOCVD程序沉積之 薄種子層，具有厚度在50A至300人範圍 一 PCMO層爲高度結晶之PCMO結構。 退火步驟，以提升該高度結晶之種子層之 ，例如，在氧大氣中以約5 00 °C至6 5 0 °C 10至120分鐘之間。
在本發明方法之第二步驟中，使用諸 同待核定之美專利申請書，題爲’’由短電ί 電阻改變之方法”中所述之旋塗程序，沉3 具有厚度在約5 00Α及3 000Α間之PCMO 速明瞭本發明之 詳細說明及附圖 3 ( PCMO )薄膜 塗及MOCVD製 薄種子PCMO層 塗程序生長一厚 中，使用一單液 美專利申請書序 於2002年9月 I阻改變之方法π PCMO薄膜爲一 。此種子層或第 可施加一高溫後 開關及穩定性質 間之溫度退火約 如亦列作參考之 派波誘導之可逆 漬一較厚，例如 薄膜於種子層上 (4) 1260352 。完成或結合之PCMO薄膜呈現可逆電阻開關性質，如顯 示於圖1，2，及4，且用作半導體裝置之一部份。 爲寫入或增加電阻至高狀態，施加負脈波，如顯示於 ’ 圖1及2。在約-5V之脈波電壓，在約75η秒至1 #秒間 之範圍中之脈波寬度上達成一穩定之可逆電阻開關。當施 加脈波寬度長於1 //秒之負脈波時，電阻之增加較小。發 現一正毫微秒之脈波導致不穩定之可逆電阻變化，僅小幅 增加電阻係數。 φ 爲重置或降低電阻至低狀態，施加一正微秒長之電脈 波於PCM0薄膜。如顯示於圖4。當施加具有脈波寬度大 於2 · 5 //秒之約4 V之一正脈波時，電阻可自其高狀態降 低，並發現當4V正脈波寬度大於3.75 //秒時，到達其最 低電阻狀態。正及負脈波之使用產生最佳之性能，且証實 如圖3所示，其中，在一嘗試中使用一負脈波，以重置 PC ΜΟ薄膜，當負脈波電壓爲-4V時，此導致無電阻改變 ，及當施加-5 V負脈波時，電阻僅小幅增加。 參 如此，使用本發明，由M0CVD製造約50A至3 00A 間之高度結晶PCMO薄膜’並由旋塗法沉積具有厚度在約 5〇〇A至3 000A間之較厚之PCM0層於其上。可由施加具 有脈波寬度在約75η秒至1 //秒間之約dV之負脈波增加 製成之PCMO層之電阻’並由施加具有脈波寬度大於2.5 /z秒之約+4V之正電壓重置該PCMO層。 如此，發表一種方法’當與高度結晶之種子層整合時 ，獲得PCMO薄膜上之可逆電阻開關。應明瞭如後附申請 -8- (5) 1260352 專利所界定，在本發明之範圍內可作其他更改及0 5女。 【圖式簡單說明】 . 圖1及2顯示使用負脈波來寫入或增加pCM〇薄膜之 電阻。 圖3顯示意欲使用負脈波來重置PCMO薄膜。 圖4顯示使用正脈波來重置或降低PCM◦薄膜之電阻
-9-

Claims (1)

  1. (1) 1260352 拾、申請專利範圍 1·一種當與高度結晶之種子層整合時在PCMO薄膜上 獲得可逆電阻開關之方法，包含： 由MOCVD沉積高度結晶形態之PCMO薄膜之一種子 層，該種子層具有厚度在約50A至3 00A之間； 由旋塗法沉積一第二PCMO薄膜層於種子層上，該第 二PCMO薄膜層具有厚度在約5 00A至3 00 0A之間，以形 成一結合PCMO層； 由施加具有脈波寬度在約75η秒至1//秒間之約-4V 至-5V間之負電脈波，增加一半導體裝置中之結合PCMO 層之電阻；及 由施加具有脈波寬度大於2.0 //秒之約+2.5至+4V間 之正電脈波，降低一半導體裝置中之結合PCMO層之電阻 〇 2 .如申請專利範圍第1項所述之方法，另包含在高溫 上後退火該結合PCMO層，以提升高度結晶層之開關及穩 定性質，包括在5 00 °C至65 0 °C間之溫度上退火約1〇分鐘 至1 2 0分鐘之間。 3. —種當與局度結晶之種子層結合時在PCMO薄膜上 獲得可逆電阻開關之方法，包含： 由M0CVD沉積高度結晶形態之PCMO薄膜之一種子 層，該種子層具有厚度在約50A至3 00A之間； 由旋塗法沉積一第二PCM0薄膜層於種子層上’該第 二PCMO薄膜層具有厚度在約500A至3000A之間，以形 -10- (2) 1260352 成一結合PCMO層； 由施加一負電脈波，增加一半導體裝置中之結合 PCM0層之電阻；及 由施加一正電脈波，降低一半導體裝置中之結合 PCM0層之電阻。 4. 如申請專利範圍第3項所述之方法，其中，由施加 負電脈波來增加半導體裝置中之結合PCM0層之電阻包括 施加具有脈波寬度約75η秒至1 //秒間之約-4 V至-5 V間 之電脈波。 5. 如申請專利範圍第3項所述之方法，其中，由施加 正電脈波來降低半導體裝置中之結合PCM0層之電阻包括 施加具有脈波寬度大於2.0//秒之約+2.5V至+4V間之電 脈波。 6. 如申請專利範圍第3項所述之方法，另包含在高溫 上後退火該結合PCMO層，以提升高度結晶層之開關及穩 定性質，包括在5 00 t至65 0°C間之溫度上退火約1〇分鐘 至1 2 0分鐘之間。 7. —種當與高度結晶之種子層整合時在PCMO薄膜上 獲得可逆電阻開關之方法，包含： 沉積PCMO薄膜之一種子層； 沉積一第二PCMO薄膜層於種子層上，其中’結合 PCMO層之厚度在約500A至3000A之間； 由施加具有脈波寬度在約75ll秒至1μ秒間之約-4V 至-5V間之負電脈波，寫入於一半導體裝置中之結合 -11 - (3) 1260352 PCMO層；及 由施加具有脈波寬度大於2.0 v秒之約+2.5至+4V間 之正電脈波，重置一半導體裝置中之結合PC MO層。 8. 如申請專利範圍第7項所述之方法，其中，沉積 PCMO薄膜之一種子層包括由MOCVD沉積高度結晶形態 之PCMO薄膜之一種子層，該種子層具有厚度在約50A 至3 0 0 A之間。 9. 如申請專利範圍第7項所述之方法，其中，沉積一 第二PCMO薄膜層於種子層上包括由旋塗法沉積具有厚度 在約500A至3000A間之一第二PCMO薄膜層。 1 0 .如申請專利範圔第7項所述之方法，另包含在高 溫上後退火該結合PCMO層，以提升高度結晶層之開關及 穩定性質，包括在約5 00°C至65(TC間之溫度上退火約10 分鐘至120分鐘之間。
    -12- 1260352 柒、（一）、本案指定代表圖為：第1圖 (二）、本代表圖之元件代表符號簡單說明：無
    捌、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：
TW093116713A 2003-08-13 2004-06-10 Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer TWI260352B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/640,770 US6939724B2 (en) 2003-08-13 2003-08-13 Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer

Publications (2)

Publication Number Publication Date
TW200506094A TW200506094A (en) 2005-02-16
TWI260352B true TWI260352B (en) 2006-08-21

Family

ID=33565271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093116713A TWI260352B (en) 2003-08-13 2004-06-10 Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer

Country Status (7)

Country Link
US (1) US6939724B2 (zh)
EP (1) EP1507297B1 (zh)
JP (1) JP2005064464A (zh)
KR (1) KR100587751B1 (zh)
CN (1) CN1581372A (zh)
DE (1) DE602004015687D1 (zh)
TW (1) TWI260352B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
JP4365737B2 (ja) * 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US7029982B1 (en) * 2004-10-21 2006-04-18 Sharp Laboratories Of America, Inc. Method of affecting RRAM characteristics by doping PCMO thin films
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US7098101B1 (en) 2005-12-07 2006-08-29 Sharp Laboratories Of America, Inc. Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8377718B2 (en) * 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
CN103849872B (zh) * 2014-03-28 2016-03-02 四川材料与工艺研究所 一种利用纳秒脉冲激光熔覆制备涂层的方法及其装置
CN108944064B (zh) * 2018-06-07 2021-02-23 广州四为科技有限公司 调测装置、调测热敏头阻值的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Also Published As

Publication number Publication date
DE602004015687D1 (de) 2008-09-25
EP1507297A2 (en) 2005-02-16
JP2005064464A (ja) 2005-03-10
KR20050018583A (ko) 2005-02-23
US6939724B2 (en) 2005-09-06
EP1507297A3 (en) 2006-04-26
CN1581372A (zh) 2005-02-16
TW200506094A (en) 2005-02-16
US20050037520A1 (en) 2005-02-17
KR100587751B1 (ko) 2006-06-09
EP1507297B1 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
TWI260352B (en) Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
TWI223834B (en) Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
US7407858B2 (en) Resistance random access memory devices and method of fabrication
Chen et al. Effects of (100)-textured LaNiO3 electrode on crystallization and properties of sol-gel-derived Pb (Zr0. 53Ti0. 47) O3 thin films
US7247551B2 (en) Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device
TW200525737A (en) High temperature annealing of spin coated pr1-xCaxMnO3 thin film for RRAM application
JP2006121050A (ja) Ｐｃｍｏ薄膜へのドーピングによりｒｒａｍ特性を生じさせる方法
CN105206615A (zh) 一种高介电系数复合氧化物电荷存储介质薄膜及应用
TW200407457A (en) Preparation of LCPMO thin films which have reversible resistance change properties
CN109728162B (zh) 相变薄膜、相变存储单元及其制备方法及相变存储器
Shi et al. Development of ferroelectric Pb (ZrxTi1− x) O3 thin films by metallo-organic decomposition process and rapid thermal annealing
KR100422333B1 (ko) 단결정 거대 입자로 구성된 금속 박막 제조 방법 및 그 금속 박막
Liu et al. Electrical properties of resistance switching V-doped SrZrO3 films on textured LaNiO3 bottom electrodes
Chen et al. Orientation control growth of lanthanum nickelate thin films using chemical solution deposition
Chen et al. Orientation controlling of Pb (Zr 0.53 Ti 0.47) O 3 thin films prepared on silicon substrates with the thickness of La 0.5 Sr 0.5 CoO 3 electrodes
US11974512B2 (en) Preparation method of silicon-based molecular beam heteroepitaxy material, memristor, and use thereof
Ezhilvalavan et al. Fabrication of PbLa0. 05TiO3∕ Pb1. 20 (Zr0. 52Ti0. 48) O3∕ PbLa0. 05TiO3 ferroelectric structure on platinum electrodes by a sol-gel process
CN113078261B (zh) 一种Sn-Se系列超晶格相变存储材料及其制备方法
Yang et al. Effect of LaNiO3 sol concentration on the structure and dielectric properties of Pb (Zr0. 53Ti0. 47) O3 thin films grown on LaNiO3-coated Si substrates
WO2010115924A1 (en) METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF
Nakaiso et al. Low-Temperature Preparation of Ferroelectric Sr2 (Ta1-x, Nbx) 2O7 Thin Films by Pulsed Laser Deposition and Their Application to Metal-Ferroelectric-Insulator-Semiconductor-FET
WO2024016379A1 (zh) 一种多铁薄膜前驱体及其制备方法和制得的柔性多铁薄膜
EP2239795A1 (en) Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof
Jiankang et al. Dependence of the properties of compositionally graded Pb (Zr, Ti) O3 ferroelectric films of the bottom electrode

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees