JPH06112504A - 結晶性薄膜製造方法 - Google Patents
結晶性薄膜製造方法Info
- Publication number
- JPH06112504A JPH06112504A JP4257940A JP25794092A JPH06112504A JP H06112504 A JPH06112504 A JP H06112504A JP 4257940 A JP4257940 A JP 4257940A JP 25794092 A JP25794092 A JP 25794092A JP H06112504 A JPH06112504 A JP H06112504A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- titanium
- platinum
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 配向性に優れた結晶構造を有する薄膜を短時
間で形成する方法を提供する。 【構成】 基板５上面に配向性に優れたチタン結晶体７
を形成した後に成長速度の早い成膜条件でチタン結晶性
薄膜９を成長させているから、チタン結晶体７の優れた
配向性を受継いだチタン結晶性薄膜３を短時間で形成す
ることができる。チタン結晶性薄膜３上面に白金薄膜１
１及びＰＺＴ薄膜をこの順で形成する。この際、ＰＺＴ
薄膜は、チタン結晶性薄膜３により基板から剥離するこ
となく白金の優れた配向性を受継いだ優れた結晶構造を
有する。
間で形成する方法を提供する。 【構成】 基板５上面に配向性に優れたチタン結晶体７
を形成した後に成長速度の早い成膜条件でチタン結晶性
薄膜９を成長させているから、チタン結晶体７の優れた
配向性を受継いだチタン結晶性薄膜３を短時間で形成す
ることができる。チタン結晶性薄膜３上面に白金薄膜１
１及びＰＺＴ薄膜をこの順で形成する。この際、ＰＺＴ
薄膜は、チタン結晶性薄膜３により基板から剥離するこ
となく白金の優れた配向性を受継いだ優れた結晶構造を
有する。
Description
【０００１】
【産業上の利用分野】本発明は、結晶性薄膜の製造方法
に関し、特に成長速度の速い場合の配向性の向上に関す
る。
に関し、特に成長速度の速い場合の配向性の向上に関す
る。
【０００２】
【従来の技術】様々な結晶性薄膜が、半導体装置に利用
されている。これらの薄膜においては、一般に配向性に
優れた結晶構造が要求される。
されている。これらの薄膜においては、一般に配向性に
優れた結晶構造が要求される。
【０００３】例えば、結晶性薄膜の製造方法として、不
揮発性半導体記憶装置（特に強誘電体不揮発性記憶装
置）のメモリセルのゲート上に積層される多数の結晶性
薄膜の製造方法について説明する。強誘電体不揮発性記
憶装置は、強誘電体薄膜が有する残留分極性と分極反転
性を記憶手段に利用したものである。なお、残留分極性
とは、膜の性質の一つであり、その膜に対して電界を印
加した場合に膜が分極し、この分極が電界を取り除いて
も残留するという性質をいう。また、分極反転性も膜の
性質の一つであり、膜を分極させる為に印加した電界と
は反対方向の電界を印加することにより膜の分極状態が
逆方向に変るという性質をいう。
揮発性半導体記憶装置（特に強誘電体不揮発性記憶装
置）のメモリセルのゲート上に積層される多数の結晶性
薄膜の製造方法について説明する。強誘電体不揮発性記
憶装置は、強誘電体薄膜が有する残留分極性と分極反転
性を記憶手段に利用したものである。なお、残留分極性
とは、膜の性質の一つであり、その膜に対して電界を印
加した場合に膜が分極し、この分極が電界を取り除いて
も残留するという性質をいう。また、分極反転性も膜の
性質の一つであり、膜を分極させる為に印加した電界と
は反対方向の電界を印加することにより膜の分極状態が
逆方向に変るという性質をいう。
【０００４】強誘電体不揮発性記憶装置のメモリセルの
構造を図４に示す。ソース２５及びドレイン２７の設け
られた基板２９のゲート上にチタン薄膜３１、白金薄膜
３３、強誘電性（ＰＺＴ等）の薄膜３５及び制御電極３
７がこの順に積層されている。
構造を図４に示す。ソース２５及びドレイン２７の設け
られた基板２９のゲート上にチタン薄膜３１、白金薄膜
３３、強誘電性（ＰＺＴ等）の薄膜３５及び制御電極３
７がこの順に積層されている。
【０００５】上記各薄膜の製造方法について、メモリセ
ルの製造工程の流れに即して以下に説明する。図５にメ
モリセルの製造工程を断面構成図で示す。
ルの製造工程の流れに即して以下に説明する。図５にメ
モリセルの製造工程を断面構成図で示す。
【０００６】図５のＡに示すように、素子分離工程が施
されたＰ形シリコン基板２９上面に、電子ビーム蒸着法
によりチタンのＣ軸配向性＜００１＞の結晶性薄膜３１
を形成する。この場合、電子ビーム蒸着法は以下の条件
で行うとよい。温度は300〜500℃、電子銃パワーは180
〜300ワットとする。なお、この工程において前記の条
件でチタン結晶を成長させた場合には希望の膜厚（５０
ｎｍ程度）のチタン薄膜３１を形成するのに十数分を要
する。
されたＰ形シリコン基板２９上面に、電子ビーム蒸着法
によりチタンのＣ軸配向性＜００１＞の結晶性薄膜３１
を形成する。この場合、電子ビーム蒸着法は以下の条件
で行うとよい。温度は300〜500℃、電子銃パワーは180
〜300ワットとする。なお、この工程において前記の条
件でチタン結晶を成長させた場合には希望の膜厚（５０
ｎｍ程度）のチタン薄膜３１を形成するのに十数分を要
する。
【０００７】次に、図５Ｂに示すように、ＣＶＤ法によ
りチタン薄膜３１の上面に白金薄膜３３を形成する。次
に、ゾル-ゲル法により白金薄膜３３の上面に強誘電体
薄膜であるＰＺＴ薄膜３５を膜厚５０ｎｍ程度形成す
る。このゾル-ゲル法では、まず、ゾル溶液の調整を行
う。次に、スピンコート法により調整済のゾル溶液を塗
布し、乾燥する。次に、酸素雰囲気中７００℃、２０秒
の条件で焼結させる。上記の様な塗布・乾燥・焼結工程
を複数回繰り返すことにより希望膜厚を得るようにして
いる。
りチタン薄膜３１の上面に白金薄膜３３を形成する。次
に、ゾル-ゲル法により白金薄膜３３の上面に強誘電体
薄膜であるＰＺＴ薄膜３５を膜厚５０ｎｍ程度形成す
る。このゾル-ゲル法では、まず、ゾル溶液の調整を行
う。次に、スピンコート法により調整済のゾル溶液を塗
布し、乾燥する。次に、酸素雰囲気中７００℃、２０秒
の条件で焼結させる。上記の様な塗布・乾燥・焼結工程
を複数回繰り返すことにより希望膜厚を得るようにして
いる。
【０００８】なお、チタン薄膜３１は、基板２９と白金
薄膜３３との剥離を防止する為に設けられている。ま
た、白金結晶というのは優先配向性を有する。優先配向
性というのは、下地の結晶性にかかわらず配向性を有し
た結晶が成長する性質をいう。従って、白金膜は下地の
結晶性にかかわらず配向性に優れた結晶を有する。しか
し、白金薄膜３３は、上述のように配向性に優れたチタ
ン薄膜３１を基板２９上面に形成した後白金薄膜を形成
するようにしているから、さらに配向性に優れた白金薄
膜３３を形成することが出来る。従って、上述のように
この配向性に優れた白金薄膜３３を下地として利用する
ことにより、結晶性に優れた強誘電体薄膜３５を形成す
ることが出来た。
薄膜３３との剥離を防止する為に設けられている。ま
た、白金結晶というのは優先配向性を有する。優先配向
性というのは、下地の結晶性にかかわらず配向性を有し
た結晶が成長する性質をいう。従って、白金膜は下地の
結晶性にかかわらず配向性に優れた結晶を有する。しか
し、白金薄膜３３は、上述のように配向性に優れたチタ
ン薄膜３１を基板２９上面に形成した後白金薄膜を形成
するようにしているから、さらに配向性に優れた白金薄
膜３３を形成することが出来る。従って、上述のように
この配向性に優れた白金薄膜３３を下地として利用する
ことにより、結晶性に優れた強誘電体薄膜３５を形成す
ることが出来た。
【０００９】なお、次に、図６に示すように強誘電体薄
膜３５の上面に制御電極３７を形成した後、レジストを
マスクにしてエッチングすることにより結晶性チタン薄
膜３１、白金薄膜３３、ＰＺＴ薄膜３５、制御電極３７
を成形する。次に、制御電極３７をマスクとして、ヒ素
またはリンをイオン注入および熱拡散させて、ｎ+形ソ
ース層２５及びｎ+形ドレイン層２７を形成する。
膜３５の上面に制御電極３７を形成した後、レジストを
マスクにしてエッチングすることにより結晶性チタン薄
膜３１、白金薄膜３３、ＰＺＴ薄膜３５、制御電極３７
を成形する。次に、制御電極３７をマスクとして、ヒ素
またはリンをイオン注入および熱拡散させて、ｎ+形ソ
ース層２５及びｎ+形ドレイン層２７を形成する。
【００１０】以上のようにして形成されたメモリセル１
では、基板２９と制御電極３７間に電界ＶＰを印加する
ことにより、強誘電体薄膜は電界ＶＰ方向に分極し、電
界ＶＰを取り除いても分極は残留する。一方、電界ＶＰ
とは反対方向の電界ＶＱを基板２９・制御電極３７間に
印加することにより、強誘電体薄膜の分極は、電界ＶＱ
方向に反転し、電界ＶＱを取り除いても分極は残留す
る。
では、基板２９と制御電極３７間に電界ＶＰを印加する
ことにより、強誘電体薄膜は電界ＶＰ方向に分極し、電
界ＶＰを取り除いても分極は残留する。一方、電界ＶＰ
とは反対方向の電界ＶＱを基板２９・制御電極３７間に
印加することにより、強誘電体薄膜の分極は、電界ＶＱ
方向に反転し、電界ＶＱを取り除いても分極は残留す
る。
【００１１】従って、メモリセル１は、強誘電体薄膜の
上記のような残留分極及び分極反転の性質を利用するこ
とにより、情報を記憶することが出来る。
上記のような残留分極及び分極反転の性質を利用するこ
とにより、情報を記憶することが出来る。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
結晶性薄膜製造方法には次のような問題点があった。
結晶性薄膜製造方法には次のような問題点があった。
【００１３】上記の様に、配向性に優れたチタン薄膜３
１及び白金薄膜３３及びＰＺＴ薄膜３５等を製造するに
は、特定の成膜条件で結晶を成長させる必要があった。
一般に、配向性に優れた結晶を成長させることの出来る
特定の成膜条件では、成長速度が遅かった。
１及び白金薄膜３３及びＰＺＴ薄膜３５等を製造するに
は、特定の成膜条件で結晶を成長させる必要があった。
一般に、配向性に優れた結晶を成長させることの出来る
特定の成膜条件では、成長速度が遅かった。
【００１４】従って、配向性に優れた薄膜を得る為に
は、結晶の成長速度の遅いことから、かなりの時間を要
していた。特に、膜厚が厚い場合には問題となってい
た。
は、結晶の成長速度の遅いことから、かなりの時間を要
していた。特に、膜厚が厚い場合には問題となってい
た。
【００１５】よって、本発明は、上記の問題を解決し、
形成時間を短縮したにもかかわらず配向性に優れた結晶
構造を有する薄膜を形成する方法を提供することであ
る。
形成時間を短縮したにもかかわらず配向性に優れた結晶
構造を有する薄膜を形成する方法を提供することであ
る。
【００１６】
【課題を解決するための手段】請求項１に係る結晶性薄
膜の製造方法は、配向性に優れた結晶構造を有する第一
膜を成膜した後、成長速度の早い成膜条件で第二膜を形
成することを特徴としている。
膜の製造方法は、配向性に優れた結晶構造を有する第一
膜を成膜した後、成長速度の早い成膜条件で第二膜を形
成することを特徴としている。
【００１７】請求項２に係る結晶性薄膜製造方法は、第
一膜と第二膜とが同一組成の膜であることを特徴として
いる。
一膜と第二膜とが同一組成の膜であることを特徴として
いる。
【００１８】請求項３に係る結晶性薄膜製造方法は、第
一膜が白金膜であることを特徴としている。
一膜が白金膜であることを特徴としている。
【００１９】請求項４に係る結晶性薄膜の製造方法は、
配向性に優れた分離した状態の種結晶を成長させた後、
成長速度の早い成膜条件で希望とする成膜を形成するこ
とを特徴としている。
配向性に優れた分離した状態の種結晶を成長させた後、
成長速度の早い成膜条件で希望とする成膜を形成するこ
とを特徴としている。
【００２０】請求項５に係る結晶性薄膜製造方法は、前
記種結晶と希望の薄膜とが同一組成であることを特徴と
している。
記種結晶と希望の薄膜とが同一組成であることを特徴と
している。
【００２１】請求項６に係る結晶性薄膜製造方法は、前
記種結晶が白金膜であることを特徴としている。
記種結晶が白金膜であることを特徴としている。
【００２２】請求項７に係る結晶性薄膜製造方法は、準
備された基板上面に配向性に優れたチタン結晶体を形成
した後に、成長速度の早い成膜条件でチタン結晶を成長
させ、希望膜厚のチタン成膜を形成する工程と、前記チ
タン薄膜上面に白金薄膜を形成する工程と、前記白金薄
膜上面に強誘電体薄膜を成長させる工程とを備えたこと
を特徴としている。
備された基板上面に配向性に優れたチタン結晶体を形成
した後に、成長速度の早い成膜条件でチタン結晶を成長
させ、希望膜厚のチタン成膜を形成する工程と、前記チ
タン薄膜上面に白金薄膜を形成する工程と、前記白金薄
膜上面に強誘電体薄膜を成長させる工程とを備えたこと
を特徴としている。
【００２３】
【作用】請求項１及び請求項２及び請求項３に係る結晶
性薄膜製造方法では、配向性に優れた第一膜を形成した
後に、第一膜上面に成長速度の早い成膜条件で結晶を成
長させるようにしている。
性薄膜製造方法では、配向性に優れた第一膜を形成した
後に、第一膜上面に成長速度の早い成膜条件で結晶を成
長させるようにしている。
【００２４】従って、第一膜は配向性に優れた下地とし
て働き、成長速度の早い成膜条件でも配向性に優れた第
二膜を成長させることが出来る。
て働き、成長速度の早い成膜条件でも配向性に優れた第
二膜を成長させることが出来る。
【００２５】請求項４及び請求項５及び請求項６に係る
結晶性薄膜の製造方法では、配向性に優れた分離した状
態の種結晶を成長させた後に、前記種結晶の上に成長速
度の早い成膜条件で結晶を成長させるようにしている。
結晶性薄膜の製造方法では、配向性に優れた分離した状
態の種結晶を成長させた後に、前記種結晶の上に成長速
度の早い成膜条件で結晶を成長させるようにしている。
【００２６】従って、前記種結晶は配向性に優れた下地
として働き、成長速度の早い成膜条件でも配向性に優れ
た第二膜を成長させることが出来る。
として働き、成長速度の早い成膜条件でも配向性に優れ
た第二膜を成長させることが出来る。
【００２７】請求項７に係る結晶性薄膜の製造方法で
は、準備された基板上面に配向性に優れたチタン結晶体
を形成した後に、成長速度の早い成膜条件でチタン結晶
を成長させ、希望膜厚のチタン成膜を形成するようにし
ている。
は、準備された基板上面に配向性に優れたチタン結晶体
を形成した後に、成長速度の早い成膜条件でチタン結晶
を成長させ、希望膜厚のチタン成膜を形成するようにし
ている。
【００２８】従って、前記チタン結晶体は配向性に優れ
た下地として働き、成長速度の早い成膜条件でも配向性
に優れたチタン成膜を成長させることが出来る。
た下地として働き、成長速度の早い成膜条件でも配向性
に優れたチタン成膜を成長させることが出来る。
【００２９】また、前記チタン薄膜上面に白金薄膜を形
成するようにしている。
成するようにしている。
【００３０】従って、白金は元来優先配向性を有してい
るが、前記チタン薄膜が配向性に優れた下地として働く
ことによりさらに配向性に優れた白金薄膜を成長させる
ことが出来る。また、前記チタン薄膜は、前記基板およ
び前記白金薄膜のどちらにも密着性を有する。
るが、前記チタン薄膜が配向性に優れた下地として働く
ことによりさらに配向性に優れた白金薄膜を成長させる
ことが出来る。また、前記チタン薄膜は、前記基板およ
び前記白金薄膜のどちらにも密着性を有する。
【００３１】前記白金薄膜上面に強誘電体薄膜を成長さ
せるようにしている。
せるようにしている。
【００３２】従って、さらに配向性に優れた前記白金薄
膜が下地として働くことにより、配向性に優れた強誘電
体薄膜を成長させることが出来る。
膜が下地として働くことにより、配向性に優れた強誘電
体薄膜を成長させることが出来る。
【００３３】
【実施例】本発明に係る結晶性薄膜製造方法を用いた一
実施例として強誘電体不揮発性記憶装置のメモリセル１
のゲート上に積層される結晶性薄膜の製造方法につい
て、メモリセル１の製造工程に即して以下に説明する。
図１Ａ、Ｂ、Ｃ及び図２Ａ、Ｂ及び図３に製造工程を断
面構成図で示す。
実施例として強誘電体不揮発性記憶装置のメモリセル１
のゲート上に積層される結晶性薄膜の製造方法につい
て、メモリセル１の製造工程に即して以下に説明する。
図１Ａ、Ｂ、Ｃ及び図２Ａ、Ｂ及び図３に製造工程を断
面構成図で示す。
【００３４】図１Ａに示すようにメモリセル１を形成す
る為に、まずシリコンウエーハ５が準備される。
る為に、まずシリコンウエーハ５が準備される。
【００３５】次に、図１Ｂ及びＣに示すように、シリコ
ンウエーハ５の上面に電子ビーム蒸着法によりＣ軸配向
性＜００１＞のチタン結晶性薄膜３を形成する。この場
合、電子ビーム蒸着法は以下の様に異なった条件で２工
程に分けて行う。初めの第一工程では、温度を300℃か
ら400℃、例えば350℃とし、電子銃パワーを180〜300ワ
ットに設定し、第一膜として膜厚が数ｎｍ程度になるま
でチタン結晶体７を成長させる。次の第二工程では、温
度を500℃から600℃、例えば550℃とし、電子銃パワー
を180〜300ワットに設定し、第二膜としてチタン結晶性
薄膜９を成長させ、希望膜厚（５０ｎｍ程度）のチタン
結晶性薄膜３を得る。
ンウエーハ５の上面に電子ビーム蒸着法によりＣ軸配向
性＜００１＞のチタン結晶性薄膜３を形成する。この場
合、電子ビーム蒸着法は以下の様に異なった条件で２工
程に分けて行う。初めの第一工程では、温度を300℃か
ら400℃、例えば350℃とし、電子銃パワーを180〜300ワ
ットに設定し、第一膜として膜厚が数ｎｍ程度になるま
でチタン結晶体７を成長させる。次の第二工程では、温
度を500℃から600℃、例えば550℃とし、電子銃パワー
を180〜300ワットに設定し、第二膜としてチタン結晶性
薄膜９を成長させ、希望膜厚（５０ｎｍ程度）のチタン
結晶性薄膜３を得る。
【００３６】なお、第一工程の温度条件（350℃）によ
るチタン結晶の成長では、配向性に優れたＣ軸配向性＜
００１＞のチタン結晶を成長させることは出来るが、成
長速度が遅い。また、第二工程の温度条件（550℃）で
チタン結晶を成長させた場合、成長速度は早いが普通＜
０１１＞配向のチタン結晶が成長する。しかしながら、
この実施例においては第一工程に続いて第二工程を行う
ことにより、第二工程の温度条件でもＣ軸配向性＜００
１＞のチタン結晶を早い成長速度のままで成長させるこ
とが出来る。従って、シリコンウエーハ５の上面に数分
で配向性に優れたＣ軸配向＜００１＞のチタン結晶性薄
膜３（膜厚５０ｎｍ程度）を形成することが出来る。
るチタン結晶の成長では、配向性に優れたＣ軸配向性＜
００１＞のチタン結晶を成長させることは出来るが、成
長速度が遅い。また、第二工程の温度条件（550℃）で
チタン結晶を成長させた場合、成長速度は早いが普通＜
０１１＞配向のチタン結晶が成長する。しかしながら、
この実施例においては第一工程に続いて第二工程を行う
ことにより、第二工程の温度条件でもＣ軸配向性＜００
１＞のチタン結晶を早い成長速度のままで成長させるこ
とが出来る。従って、シリコンウエーハ５の上面に数分
で配向性に優れたＣ軸配向＜００１＞のチタン結晶性薄
膜３（膜厚５０ｎｍ程度）を形成することが出来る。
【００３７】なお、この実施例ではチタン結晶体７は第
一膜として膜厚数ｎｍ程度に成膜しているが、その代り
に配向性に優れた分離した状態の種結晶を形成するだけ
でもよい。この場合も、＜０１１＞配向の結晶が成長す
る成膜条件にもかかわらず、その上面には配向性に優れ
たＣ軸配向性＜００１＞のチタン結晶性薄膜を形成する
ことが出来る。
一膜として膜厚数ｎｍ程度に成膜しているが、その代り
に配向性に優れた分離した状態の種結晶を形成するだけ
でもよい。この場合も、＜０１１＞配向の結晶が成長す
る成膜条件にもかかわらず、その上面には配向性に優れ
たＣ軸配向性＜００１＞のチタン結晶性薄膜を形成する
ことが出来る。
【００３８】また、この実施例においては、第一膜また
は種結晶の上に組成が同じである第二膜を成長させてい
るが、第二膜として異なった組成の結晶を成長させるこ
とも出来る。
は種結晶の上に組成が同じである第二膜を成長させてい
るが、第二膜として異なった組成の結晶を成長させるこ
とも出来る。
【００３９】次に、図２Ａに示すように、チタン結晶性
薄膜３の上面にＣＶＤ法により＜１１１＞配向の白金薄
膜１１を形成する。なお、白金は元来下地にかかわらず
優先配向することにより配向性に優れた結晶が成長す
る。しかしこの実施例においては、＜１１１＞配向を有
する白金の格子間距離に近いＣ軸配向性＜００１＞のチ
タン結晶性薄膜３を下地として設けた後に白金を成長さ
せているから、成長した白金の結晶はさらに良好な配向
性を示す。
薄膜３の上面にＣＶＤ法により＜１１１＞配向の白金薄
膜１１を形成する。なお、白金は元来下地にかかわらず
優先配向することにより配向性に優れた結晶が成長す
る。しかしこの実施例においては、＜１１１＞配向を有
する白金の格子間距離に近いＣ軸配向性＜００１＞のチ
タン結晶性薄膜３を下地として設けた後に白金を成長さ
せているから、成長した白金の結晶はさらに良好な配向
性を示す。
【００４０】また、この時チタン薄膜３をシリコンウエ
ーハ５と白金薄膜１１との間に設けたことにより、シリ
コンウエーハ５からの白金薄層１１の剥離を防ぐことが
できる。
ーハ５と白金薄膜１１との間に設けたことにより、シリ
コンウエーハ５からの白金薄層１１の剥離を防ぐことが
できる。
【００４１】次に、図２Ａに示すように、ゾル・ゲル法
により強誘電体薄膜であるＰＺＴ薄膜１３が白金薄膜１
１上面に形成される。ここで、このゾル・ゲル法による
ＰＺＴ薄膜の形成方法は、以下の様に行われる。
により強誘電体薄膜であるＰＺＴ薄膜１３が白金薄膜１
１上面に形成される。ここで、このゾル・ゲル法による
ＰＺＴ薄膜の形成方法は、以下の様に行われる。
【００４２】まず、ゾル溶液の調整を行う。ゾル溶液
は、ＰＺＴをPb：Zr：Ti＝１：0.58：0.48のモル比に調
整される。
は、ＰＺＴをPb：Zr：Ti＝１：0.58：0.48のモル比に調
整される。
【００４３】次に、スピンコート法により3000rpmの条
件下で調整済のゾル溶液を塗布し、１００℃、１５分の
条件で乾燥した後、ＲＴＡ（Rapid Thermal Anneelin
g）の装置を使用し、酸素雰囲気中７５０℃、２０秒の
条件で焼結させ、膜厚５０ｎｍ程度のＰＺＴ薄膜１３を
形成する。
件下で調整済のゾル溶液を塗布し、１００℃、１５分の
条件で乾燥した後、ＲＴＡ（Rapid Thermal Anneelin
g）の装置を使用し、酸素雰囲気中７５０℃、２０秒の
条件で焼結させ、膜厚５０ｎｍ程度のＰＺＴ薄膜１３を
形成する。
【００４４】上述の様に、この実施例においては第一膜
として白金薄膜１１を設けた後に第二膜として結晶性薄
膜であるＰＺＴ薄膜１３を形成するようにしている。従
って、白金薄膜１１の良好な配向性を受継いだＰＺＴ薄
膜１３を形成することが出来る。
として白金薄膜１１を設けた後に第二膜として結晶性薄
膜であるＰＺＴ薄膜１３を形成するようにしている。従
って、白金薄膜１１の良好な配向性を受継いだＰＺＴ薄
膜１３を形成することが出来る。
【００４５】なお、白金薄膜の代りに配向性に優れた分
離した状態の白金種結晶を形成するだけでもよい。この
場合もこの白金種結晶の配向性を受継いだＰＺＴ薄膜を
形成することが出来る。また、この白金結晶のように素
子の機能に直接関係しない場合は、不必要な成分は出き
るだけ少なくするという意味で成膜せずに分離した状態
の種結晶を用いた方がよい。
離した状態の白金種結晶を形成するだけでもよい。この
場合もこの白金種結晶の配向性を受継いだＰＺＴ薄膜を
形成することが出来る。また、この白金結晶のように素
子の機能に直接関係しない場合は、不必要な成分は出き
るだけ少なくするという意味で成膜せずに分離した状態
の種結晶を用いた方がよい。
【００４６】さらに、マグネトロンスパッタリング法
（温度条件６１０℃）によりＰＺＴ薄膜１３上面にＰＺ
Ｔ薄膜１５を成長させ合せて膜厚２００ｎｍのＰＺＴ薄
膜１７を形成する。
（温度条件６１０℃）によりＰＺＴ薄膜１３上面にＰＺ
Ｔ薄膜１５を成長させ合せて膜厚２００ｎｍのＰＺＴ薄
膜１７を形成する。
【００４７】上述の様に、この実施例においてはＰＺＴ
薄膜１７を二回の工程に分けて（別の方法で）形成して
いる。初めのゾル・ゲル法により白金薄膜の配向性を受
継いだ配向性に優れたＰＺＴ薄膜を第一膜として形成し
た後に、スパッタリング法を用いて第二膜としてＰＺＴ
結晶を成長させ、ＰＺＴ薄膜１７の膜厚を２００ｎｍと
している。
薄膜１７を二回の工程に分けて（別の方法で）形成して
いる。初めのゾル・ゲル法により白金薄膜の配向性を受
継いだ配向性に優れたＰＺＴ薄膜を第一膜として形成し
た後に、スパッタリング法を用いて第二膜としてＰＺＴ
結晶を成長させ、ＰＺＴ薄膜１７の膜厚を２００ｎｍと
している。
【００４８】なお、次に、ＰＺＴ薄膜１７上面にスパッ
タリング法により白金薄膜１９を堆積させた後、レジス
トをマスクにしてエッチングすることにより結晶性チタ
ン薄膜８、白金薄膜１１、ＰＺＴ薄膜１７、白金薄膜１
９を成形する。次に、白金薄膜１９をマスクにして、ヒ
素またはリンをイオン注入および熱拡散させて、ｎ+形
ドレイン層２１およびｎ+形ソース層２３を形成する。
以上のようにしてメモリセルが形成される。
タリング法により白金薄膜１９を堆積させた後、レジス
トをマスクにしてエッチングすることにより結晶性チタ
ン薄膜８、白金薄膜１１、ＰＺＴ薄膜１７、白金薄膜１
９を成形する。次に、白金薄膜１９をマスクにして、ヒ
素またはリンをイオン注入および熱拡散させて、ｎ+形
ドレイン層２１およびｎ+形ソース層２３を形成する。
以上のようにしてメモリセルが形成される。
【００４９】
【発明の効果】請求項１及び請求項２及び請求項３に係
る結晶性薄膜製造方法では、配向性に優れた第一膜を形
成した後に、第一膜上面に成長速度の早い成膜条件で結
晶を成長させるようにしている。よって第一膜は配向性
に優れた下地として働き、成長速度の早い成膜条件でも
配向性に優れた第二膜を成長させることが出来る。
る結晶性薄膜製造方法では、配向性に優れた第一膜を形
成した後に、第一膜上面に成長速度の早い成膜条件で結
晶を成長させるようにしている。よって第一膜は配向性
に優れた下地として働き、成長速度の早い成膜条件でも
配向性に優れた第二膜を成長させることが出来る。
【００５０】従って、配向性に優れた結晶構造を有する
薄膜を短時間で形成することができる。
薄膜を短時間で形成することができる。
【００５１】請求項４及び請求項５及び請求項６に係る
結晶性薄膜の製造方法では、配向性に優れた分離した状
態の種結晶を成長させた後に、前記種結晶の上に成長速
度の早い成膜条件で結晶を成長させるようにしている。
よって前記種結晶は配向性に優れた下地として働き、成
長速度の早い成膜条件でも配向性に優れた第二膜を成長
させることが出来る。
結晶性薄膜の製造方法では、配向性に優れた分離した状
態の種結晶を成長させた後に、前記種結晶の上に成長速
度の早い成膜条件で結晶を成長させるようにしている。
よって前記種結晶は配向性に優れた下地として働き、成
長速度の早い成膜条件でも配向性に優れた第二膜を成長
させることが出来る。
【００５２】従って、配向性に優れた結晶構造を有する
薄膜を短時間で形成することができる。
薄膜を短時間で形成することができる。
【００５３】請求項７に係る結晶性薄膜の製造方法で
は、基板上面に配向性に優れたチタン結晶体を形成した
後に、成長速度の早い成膜条件でチタン結晶を成長さ
せ、希望膜厚のチタン成膜を形成するようにしている。
よって前記チタン結晶体は配向性に優れた下地として働
き、成長速度の早い成膜条件でも配向性に優れたチタン
成膜を成長させることが出来る。
は、基板上面に配向性に優れたチタン結晶体を形成した
後に、成長速度の早い成膜条件でチタン結晶を成長さ
せ、希望膜厚のチタン成膜を形成するようにしている。
よって前記チタン結晶体は配向性に優れた下地として働
き、成長速度の早い成膜条件でも配向性に優れたチタン
成膜を成長させることが出来る。
【００５４】従って、配向性に優れた希望膜厚のチタン
成膜を短時間で形成することが出来る。
成膜を短時間で形成することが出来る。
【００５５】また、前記チタン薄膜上面に白金薄膜を形
成するようにしている。
成するようにしている。
【００５６】従って、白金は元来優先配向性を有してい
るが、前記チタン薄膜が配向性に優れた下地として働く
ことによりさらに配向性に優れた白金薄膜を形成するこ
とが出来る。また、前記チタン薄膜は前記基板および前
記白金薄膜のどちらにも密着性があるから、前記基板と
前記白金薄膜の剥離を防ぐことが出来る。
るが、前記チタン薄膜が配向性に優れた下地として働く
ことによりさらに配向性に優れた白金薄膜を形成するこ
とが出来る。また、前記チタン薄膜は前記基板および前
記白金薄膜のどちらにも密着性があるから、前記基板と
前記白金薄膜の剥離を防ぐことが出来る。
【００５７】また、前記白金薄膜上面に強誘電体薄膜を
成長させるようにしている。
成長させるようにしている。
【００５８】従って、配向性に優れた前記白金薄膜が下
地として働くことにより、配向性に優れた強誘電体薄膜
を形成することが出来る。
地として働くことにより、配向性に優れた強誘電体薄膜
を形成することが出来る。
【図１】本発明の一実施例による結晶性薄膜の製造方法
を示す為の製造工程図である。
を示す為の製造工程図である。
【図２】本発明の一実施例による結晶性薄膜の製造方法
を示す為の製造工程図である。
を示す為の製造工程図である。
【図３】本発明の一実施例による結晶性薄膜を示す為の
製造工程図である。
製造工程図である。
【図４】従来の結晶性薄膜を示す為の製造工程図であ
る。
る。
【図５】従来の結晶性薄膜を示す為の製造工程図であ
る。
る。
【図６】従来の結晶性薄膜を示す為の製造工程図であ
る。
る。
７・・・チタン結晶体 ９・・・チタン結晶性薄膜 ３・・・チタン結晶性薄膜 １１・・・白金薄膜 １３・・・ＰＺＴ薄膜 １５・・・ＰＺＴ薄膜 １７・・・ＰＺＴ薄膜
Claims (7)
- 【請求項１】半導体装置の製造における結晶性薄膜の製
造方法であって、 配向性に優れた結晶構造を有する第一膜を成膜した後、
成長速度の早い成膜条件で第二膜を形成することを特徴
とする結晶性薄膜製造方法。 - 【請求項２】請求項１の結晶性薄膜製造方法において、 第一膜と第二膜とが同一組成の膜であることを特徴とす
る結晶性薄膜製造方法。 - 【請求項３】請求項１の結晶性薄膜製造方法において、 第一膜が白金膜であることを特徴とする結晶性薄膜製造
方法。 - 【請求項４】半導体装置の製造における結晶性薄膜の製
造方法であって、 配向性に優れた分離した状態の種結晶を成長させた後、
成長速度の早い成膜条件で希望とする成膜を形成するこ
とを特徴とする結晶性薄膜製造方法。 - 【請求項５】請求項４の結晶性薄膜製造方法において、 前記種結晶と希望の薄膜とが同一組成であることを特徴
とする結晶性薄膜製造方法。 - 【請求項６】請求項４の結晶性薄膜製造方法において、 前記種結晶が白金膜であることを特徴とする結晶性薄膜
製造方法。 - 【請求項７】半導体装置の製造における結晶性薄膜の製
造方法であって、 準備された基板上面に配向性に優れたチタン結晶体を形
成した後に、成長速度の早い成膜条件でチタン結晶を成
長させ、希望膜厚のチタン成膜を形成する工程と、 前記チタン薄膜上面に白金薄膜を形成する工程と、 前記白金薄膜上面に強誘電体薄膜を成長させる工程と、 を備えたことを特徴とする結晶性薄膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794092A JP3244311B2 (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794092A JP3244311B2 (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112504A true JPH06112504A (ja) | 1994-04-22 |
| JP3244311B2 JP3244311B2 (ja) | 2002-01-07 |
Family
ID=17313323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25794092A Expired - Fee Related JP3244311B2 (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244311B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293565A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| US6147438A (en) * | 1997-06-20 | 2000-11-14 | Seiko Epson Corporation | Piezoelectric film element and manufacturing method thereof, and ink jet recording head |
| JP2002524850A (ja) * | 1998-08-31 | 2002-08-06 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 |
| US6767086B2 (en) | 1998-10-14 | 2004-07-27 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| JP2006287255A (ja) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | 圧電体薄膜素子及びインクジェット式記録ヘッド |
-
1992
- 1992-09-28 JP JP25794092A patent/JP3244311B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293565A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| JP2006287255A (ja) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | 圧電体薄膜素子及びインクジェット式記録ヘッド |
| JP4572346B2 (ja) * | 1995-09-19 | 2010-11-04 | セイコーエプソン株式会社 | 圧電体薄膜素子及びインクジェット式記録ヘッド |
| US6147438A (en) * | 1997-06-20 | 2000-11-14 | Seiko Epson Corporation | Piezoelectric film element and manufacturing method thereof, and ink jet recording head |
| JP2002524850A (ja) * | 1998-08-31 | 2002-08-06 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 |
| US6767086B2 (en) | 1998-10-14 | 2004-07-27 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6767085B2 (en) | 1998-10-14 | 2004-07-27 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer |
| US6880920B2 (en) | 1998-10-14 | 2005-04-19 | Seiko Epson Corporation | Electromechanical transducer with an adhesive layer and an anti-diffusion layer |
| US6955927B2 (en) | 1998-10-14 | 2005-10-18 | Seiko Epson Corporation | Method for manufacturing ferroelectric thin film device, ink jet recording head and ink jet printer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3244311B2 (ja) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
| KR100827216B1 (ko) | 마이크로 전자공학 압전 구조체 | |
| JP2001223215A (ja) | シリコンとの結晶性アルカリ土類金属窒化／酸化シリコン・インタフェースを有する半導体構造 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| JP2002026288A (ja) | １トランジスタメモリ用のｍｏｃｖｄ金属酸化物 | |
| JP3095944B2 (ja) | 酸化物結晶薄膜の製造方法及び薄膜素子 | |
| JPH11186523A (ja) | 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 | |
| JPH10200059A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| JP3244311B2 (ja) | 半導体装置の製造方法 | |
| KR19990006318A (ko) | 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자 | |
| JPH10321809A (ja) | 半導体記憶素子の製造方法 | |
| US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
| US6482538B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP2658878B2 (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP3085285B2 (ja) | 強誘電体膜の形成方法 | |
| JP3212158B2 (ja) | 結晶性薄膜製造方法 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH065947A (ja) | 強誘電体薄膜の製造方法 | |
| JP2000031401A (ja) | 強誘電体素子の製造方法及び半導体記憶装置 | |
| JPH10194894A (ja) | Ｂｉ系層状構造ペロブスカイト型強誘電体膜の製造方法 | |
| JPH0461334A (ja) | 薄膜強誘電体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |