JP3966928B2 - 強誘電体材料の製法および半導体記憶装置 - Google Patents
強誘電体材料の製法および半導体記憶装置 Download PDFInfo
- Publication number
- JP3966928B2 JP3966928B2 JP25601596A JP25601596A JP3966928B2 JP 3966928 B2 JP3966928 B2 JP 3966928B2 JP 25601596 A JP25601596 A JP 25601596A JP 25601596 A JP25601596 A JP 25601596A JP 3966928 B2 JP3966928 B2 JP 3966928B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- substrate
- source
- ferroelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の属する技術分野】
本発明は不揮発性メモリ、薄膜型コンデンサ、電気光学デバイスなどを構成することができる強誘電体材料の薄膜の製法およびその材料を用いた半導体記憶装置に関する。さらに詳しくは、REMnO3(REはYを含むランタノイド系元素、以下同じ)を基本構造とする強誘電体材料の薄膜の製法およびその薄膜を用いた半導体記憶装置に関する。
【0002】
【従来の技術】
従来、強誘電体膜の自発分極による半導体層の抵抗変化を検出する方式のメモリ(半導体記憶装置)の代表的なものには、金属膜−強誘電体膜−半導体層構造(以下、MFS構造という)のFETがある。これは、ゲート絶縁膜に強誘電体材料を用いたもので、図4(a)〜(b)に強誘電体の残留分極と共に示されるように、強誘電体の残留分極によりチャネル部に反転層を形成して書込みを行う。このタイプのメモリは非破壊読出しが可能なため、書換回数を向上させるには有利となる。図4(a)〜(b)において、21はたとえばp型の半導体基板、22、23はそれぞれn+ 型の不純物が導入されて形成されたソース領域およびドレイン領域、26はソース領域22およびドレイン領域23により挟まれたチャネル領域で、そのチャネル領域26上に強誘電体膜27およびゲート電極28がそれぞれ形成されている。(a)はゲート電極28に正の電位が印加されてオンの状態を示し、(b)はゲート電極28に負の電位が印加されてオフの状態を示している。この強誘電体膜27として、従来はBaTiO3、PZT(Pb(Zr1-x Tix )O3)、PLZT(Pb1-yLay(Zr1-aTia)1-y/4O3)などの酸化物ペロブスカイト構造を有するものが用いられている。
【0003】
一方、MFS構造では、Siからなる半導体基板21上に強誘電体膜27を形成する際に、その界面にSiO2のような不要な膜が生成され、動作電圧が増大するだけでなく、トラップ準位の発生により強誘電体膜27中に電荷が注入され、残留分極により電荷を打ち消してしまうという問題がある。このような問題を避けるため、上からコントロール電極、強誘電体膜、フローティングゲート、ゲート酸化膜(SiO2)、Si基板と積層されたMFMIS構造のものも考えられている。この構造では、強誘電体膜を電極の金属材料上に成膜することができるため、金属材料を選ぶことにより、電極上に整合性よく強誘電体膜を形成することができる。
【0004】
【発明が解決しようとする課題】
強誘電体材料として、従来のように、REMnO3以外の酸化物ペロブスカイト構造の酸化物を使用すると、前述のように、Si上に直接強誘電体膜を成膜しようとしても、Si基板の表面が酸化してSiO2などの酸化膜を介在させることになる。この酸化膜は誘電率が小さく、誘電率の大きい強誘電体膜より多くの電圧を消耗するため、高い書込み電圧を必要とするなどの問題がある。しかも、従来用いられている酸化物ペロブスカイト構造の強誘電体は酸素欠損が生じて価数変動が起こる可能性があり、空間電荷が増加し得る。そのため、強誘電特性が低下するという問題がある。
【0005】
一方、本発明者らは、たとえば第56回応用物理学会学術講演会予稿集の440頁「ReMnO3 薄膜の不揮発性メモリー応用の提案」(1995年、8月26日発行)にも発表しているように、YMnO3などの、Yを含むランタノイド系元素REとMnの酸化物であるREMnO3は、強誘電特性を有すると共に、誘電率が小さいなどの利点を有する材料で、不揮発性メモリへの応用を提案している。しかし、REMnO3は成膜条件が難しくて、完全な結晶構造で成膜され難いため、リーク電流などの誘電特性が悪く実用化に至っていない。
【0006】
本発明は、このような状況に鑑みてなされたもので、REMnO3の基本構造で、さらに強誘電特性を向上させ、半導体基板などに成膜することができて、半導体メモリなどに用いた場合にその特性を向上し得る強誘電体材料の具体的な成膜法を提供することを目的とする。
【0007】
本発明の他の目的は、本発明による強誘電体材料を用いた半導体記憶装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明者らはSi基板などに強誘電特性の優れたREMnO3を基本構造とする強誘電体膜を得るため鋭意検討を重ねた結果、REMnO3はバンドギャップが小さく、若干のキャリアの存在によってもリーク電流が増加しやすい性質を有しており、しかもp型になりやすいということを見出し、Laを添加することによって組織が微細均一になると共に、リーク電流を減少させ得ることを見出した。Laはイオン半径の面から好ましい。
【0009】
ここにREとは、Y、Er、Ho、Tm、Yb、Luなどを含むLaを除くランタノイド系元素を意味する。
【0010】
本発明の真空蒸着による強誘電体材料の製法は、真空蒸着装置内に、RE(REはYを含むランタノイド系元素)、MnおよびLaのソース源を強誘電体膜が成膜される基板と対向させて配設し、REおよびMnにLaを一部加えて蒸発させることにより、基本構造がREMnO3でさらにREの一部がLaと置換された強誘電体材料を前記基板表面に成膜することにより、基本構造がREMnO3の強誘電体材料を前記基板表面に成膜するものである。
【0011】
前記基板の成膜面に酸化源を吹き付け、前記真空蒸着装置内の酸素の分圧が10-3Torr以下で前記ソース源の金属を蒸発させることが、ソース源(以下、蒸発源ともいう)の酸化を防止することができ、REやMnの個々の酸化物の生成を防止することができるため、結晶性に優れ強誘電特性の優れた強誘電体膜が得られるため好ましい。
【0012】
ここに酸化源とは、酸素、オゾン、N2O、ラディカルイオン源などの相手の元素を酸化させ得る気体、イオンなどを意味する。
【0013】
本発明のレーザアブレーションによる強誘電体材料の製法は、ターゲットと強誘電体膜が成膜される基板とを対向させてレーザアブレーションにより前記強誘電体膜を成膜する方法であって、前記ターゲットにRE(REはYを含むランタノイド系元素)とMnの他にLaを添加したものを使用し、該ターゲットにレーザを照射することにより、基本構造がREMnO3で、さらにREの一部がLaと置換された組成からなる強誘電体材料を前記基板表面に成膜するものである。成膜装置内は酸素の分圧を10-2Torr以下、さらに好ましくは10-4Torr以下とし、基板の成膜面に前記酸化源を吹き付けながら行うことが、成膜途中でREやMnの個々の酸化物の生成を防止することができるため、結晶性に優れ強誘電特性の優れた強誘電体膜を得るのに好ましい。前記ターゲットにLaを含有したREとMnとの非酸化物合金を用いることにより、ターゲットから飛散中にREやMnの個々の酸化物が生成し難く、より一層結晶性の良い強誘電体膜が得られる。
【0014】
本発明のスパッタリングによる強誘電体材料の製法は、ターゲットと強誘電体膜が成膜される基板とを対向させてスパッタリングにより前記強誘電体膜を成膜する方法であって、前記ターゲットにRE(REはYを含むランタノイド系元素)とMnの他にLaを添加したものを使用し、基本構造がREMnO3で、さらにREの一部がLaと置換された組成からなる強誘電体材料を前記基板表面に成膜するものである。
【0015】
この場合も、成膜装置内は酸素の分圧を10-2Torr以下、さらに好ましくは10-4Torr以下とし、基板の成膜面に前記酸化源を吹き付けながら行うことが、成膜途中でREやMnの個々の酸化物の生成を防止することができるため、結晶性に優れ強誘電特性の優れた強誘電体膜を得るのに好ましい。また、前記ターゲットにREとMnとの非酸化物合金を用いることにより、ターゲットから飛散中にREやMnの個々の酸化物が生成し難く、より一層結晶性の良い強誘電体膜が得られることも同様である。
【0016】
本発明の半導体記憶装置は、半導体基板表面側に強誘電体膜を有する半導体記憶装置であって、前記強誘電体膜がREMnO3(REはYを含むランタノイド系元素)を基本構造として、REの一部がLaと置換された組成の強誘電体材料からなっている。
【0017】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の強誘電体材料の製法およびその強誘電体材料を用いた半導体記憶装置について説明をする。
【0018】
前述のように、REMnO3はつぎのような特徴を有している。
(1)REもMnも非常に酸化しやすい金属であるため、酸素欠損による空間電荷が少ない。
(2)揮発性元素のPbやBiなどを含まないため、空間電荷が少ない。
(3)一軸性(六方晶系)の強誘電体であるため、ドメイン反転に伴う疲労が少ない。
(4)MFSデバイスとして用いる場合の強誘電体膜と接するSi基板部分の自然酸化膜を還元し、強誘電体膜に効果的に電圧を印加することができる。
(5)比誘電率が約20と小さいため、MFIS構造(強誘電体膜と半導体基板との間に絶縁膜が形成される構造)のデバイスとして用いる場合、強誘電体膜に効果的に電圧を印加することができる。
(6)フローティングゲート型(前述のMFMIS構造)で用いる場合、3価の元素を添加して抵抗を小さくしたZnOを電極として用いることができる。このZnOはどのような基板上でも容易にC軸配向すると共に、エッチングしやすいなどのメリットがある。
【0019】
しかし、前述のように、たとえば半導体記憶装置を製造するために、半導体基板上にREMnO3の薄膜を成膜しても、リーク電流が多く、強誘電特性が著しく低下し、半導体記憶装置や薄膜コンデンサなどへの実用化が行われていない。
【0020】
本発明者らは、REMnO3を基本構造とする強誘電体材料をメモリや薄膜コンデンサとして用いるために、この材料でリーク電流の低下などの特性の向上を図るために鋭意検討を重ねた結果、REMnO3の薄膜からなる強誘電体膜はn型になっており、REの一部をLaと置換することによりリーク電流を減少させることができることを見出した。すなわち、前述の方法により成膜された強誘電体膜の起電力を熱プローブ法およびホール効果を利用したものの両方で測定した結果、従来のままのREMnO3ではp型になっており、Laを添加することによりp型は観測されなくなることが判明した。REMnO3はバンドギャップが小さく、若干のキャリアの存在によってもリーク電流が増加しやすいが、このLaを添加することにより、組織が微細均一になり、リーク電流が減少する。
【0021】
RE元素の一例としてYを用いた場合、REの一部をLaと置換した基本構造がYMnO3の強誘電体膜を成膜するには、真空蒸着法による成膜においては、ソース源としてさらにLaを準備し、蒸発量を抑制して他のYやMnと共に蒸発させることにより、またはYとLaとの合金をソース源として用いることにより、RE元素の一部をLaと置換した強誘電体膜を成膜することができる。また、レーザアブレーション法またはスパッタリング法においては、ターゲットにLaを混入させておくことにより得られる。つぎに、種々の成膜装置によりYMnO3を成膜する方法について、図面を参照しながら詳細に説明をする。
【0022】
図1は、たとえばMBE(分子線エピタキシー)法と呼ばれる真空蒸着装置を用いてYMnO3を成膜する模式的説明図である。図1において、1は真空チャンバ、2、3、10はそれぞれY、MnおよびLaが充填され、図示しないヒータやシャッタなどが設けられたソース源、4は強誘電体膜を成膜するための、たとえばシリコンなどからなる基板、5はその表面に成膜されるYMnO3、6は酸素、オゾンなどの酸化源を供給する酸化源供給路である。
【0023】
この構成で、真空チャンバ1内に強誘電体膜を成膜する基板4をセッティングし、ソース源2、3、10のるつぼ内にY、MnおよびLaをそれぞれ充填して、真空チャンバ1内をたとえば10-9Torr以下の酸素分圧にする。そして、基板4の温度を700℃程度にすると共に、ソース源2、3、10の出口を図示しないシャッタで閉塞し、Y、MnおよびLaがそれぞれ溶融状態になるように加熱する。その後、基板表面に酸化源を吹き付け、チャンバ1内の酸素分圧を10-4〜10-6Torr程度にしながらソース源2、3、10のシャッタを開いてYおよびMnにLaを添加して基板4の方に飛散させる。このように、YおよびMnのみならず、Laをその量を制限して蒸発させることにより、Laが添加され、もしくはREの一部がLaと置換された基本構造がYMnO3の強誘電体膜が得られる。
【0024】
この成膜法では、酸化源を基板4の表面に直接吹き付けると共に、真空チャンバ1内の酸素の分圧が10-3Torr程度以下の酸素分圧、さらに好ましくは10-6Torr程度以下で、10-8Torr以上になるようにして行っている。通常の真空蒸着による酸化物の形成は酸素分圧が10-2Torr程度より高い状態で行っているが、酸素分圧が高い状態ではとくにソース源2、3における金属の状態で、またはソース源2、3から基板4の表面に到達するまでにYおよびMnが酸化し、Y2O3やMn3O4などが生成されて完全なYMnO3の結晶にならない。しかし、このような方法によることにより、酸化しやすいYやMnなどの元素でも基板4に到達するまでに酸化物にならないで、基板4にYおよびMnが付着しながら供給された酸素と酸化するため、YMnO3の結晶性の良い膜が生成されて基板4上に成膜される。真空チャンバ1内の酸素分圧は、前述のように、10-6Torr程度以下がとくに好ましいが、10-3Torr程度以下の低い分圧であればYやMnのそれぞれの酸化を防止できると共に、基板4の表面には酸素が供給されているため、YMnO3 の酸化物が生成される。なお、酸素分圧とは、酸化源が吹き付けられている状態での真空チャンバ1の酸素の分圧を意味する。
【0025】
図2はレーザアブレーション法によりYMnO3を成膜する模式的説明図である。図2において、4〜6は図1と同じ部分を指し、7は、たとえばLaが添加されたYMn合金のような非酸化物ターゲット、8はレーザ光源で、たとえばエネルギー密度が0.5〜2J/cm2で5〜20Hzのパルスのエキシマレーザからのレーザビームを使用できる。9はターゲット7にレーザパルスを照射した際に生じるプルームを示している。
【0026】
このレーザアブレーション法においては、ターゲットとして非酸化物ターゲットを用いながら酸化物薄膜を形成している。すなわち、酸化物ターゲットを用いると、ターゲット中の酸素の存在によって、成長条件の再現性が悪くなる。しかし、非酸化物ターゲットを用いることにより、ターゲットに組成変化などの現象を生じることなく、結晶性の優れた強誘電体膜を安定して成膜することができる。
【0027】
この構成で、成長室内の真空度を10-4〜10-5Torr程度にし、基板4の温度を700℃程度にして、前述のレーザビームを24000パルス成長させた結果、0.3〜1μm程度の厚さのYMnO3の結晶からなる強誘電体の薄膜が形成された。このレーザアブレーションによる成膜においても、前述の真空蒸着と同様に、ターゲット7やターゲット7から飛散するREやYが酸化するのを防止するため、基板4の表面に酸化源を吹き付け、10-2Torr以下、さらに好ましくは10-4Torr以下で、10-8Torr以上の酸素分圧で成長を行うことが望ましい。
【0028】
また、スパッタリングによる成膜法は、模式図的には図2に示される装置と同様であるが、レーザビームを照射する代りにArなどの不活性ガス雰囲気で不活性ガスをイオン化してターゲット7の元素を飛散させる点で異なっている。
【0029】
具体的には、たとえばRF出力が75WのRFマグネトロンスパッタ法により、基板温度を700℃程度にして、酸素分圧0Torrで、Y2O3粉とMn3O4粉とをモル比1:1で混合圧粉したものをターゲット7として用いて成膜した。この場合も、前述の真空蒸着と同様に、ターゲット7やターゲット7から飛散するREやYが酸化するのを防止するため、基板4の表面に酸化源を吹き付け、10-2Torr以下、さらに好ましくは10-4Torr以下で、10-8Torr以上の酸素分圧下で成長を行うことが望ましい。
【0030】
このスパッタリング法においては、前述のレーザアブレーション法の場合と同様に、ターゲットから分散した酸素ガスがない方がYやMn個々の酸化を防止する上で好ましく、ターゲット7としてLaを含有し、酸素を含有しないY-Mn合金を用いることが一層効果的であった。すなわち、酸化物ターゲットを用いると、ターゲットの表面の酸素の存在によって、Yが表面に析出し、膜の組成が大きくY過剰となる。しかし、非酸化物ターゲットを用いることにより、ターゲットに組成変化などの現象を生じることなく、結晶性の優れた強誘電体膜を安定して成膜することができる。
【0031】
以上の例ではランタノイド系元素REの例としてYを用いたが、Y以外のYb、Er、Hoなどのランタノイド系元素についても同様の結果が得られる。
【0032】
つぎに、本発明の強誘電体膜を用いる半導体記憶装置について説明をする。図3は強誘電体膜を使用する半導体記憶装置の構造例を示す図である。
【0033】
図3(a)に示される構造は、半導体基板21のソース領域22およびドレイン領域23で挟まれたチャネル領域26の表面に、強誘電体膜27が直接成膜され、その上にゲート電極28が設けられたMFS構造の半導体記憶装置の例である。この構造の半導体記憶装置に本発明の強誘電体膜を用いると、強誘電体膜と半導体基板との接触部分の自然酸化膜を還元し、強誘電体膜に効果的に電圧を印加することができるため、とくに好ましい。
【0034】
図3(b)に示される構造は、(a)と同様に半導体基板21のチャネル領域26上に通常のSiO2などからなるゲート絶縁膜25を介して強誘電体膜27およびゲート電極28が設けられたMFIS構造の半導体記憶装置の例である。この構造では、とくに本発明の強誘電体膜27がREMnO3を基本構造とするもので、比誘電率が20程度と小さいため、ゲート電極28に印加される電圧の大部分がゲート絶縁膜25で消耗されることがなく、強誘電体膜27にも充分に電圧が分配され、書込み時に電圧を必要以上に高くしなくても済み好ましい。
【0035】
図3(c)に示される構造は、半導体基板21のチャネル領域26上に通常のSiO2などからなるゲート絶縁膜25を介してフローティングゲート24が設けられ、その上に強誘電体膜27とゲート電極28とが設けられたMFMIS構造の例である。この構造では、フローティングゲート24に3価の元素をドーピングしたZnOを用いることができ、ZnOは様々な基板上に容易にc軸配向して形成されるため、その上に成膜されるREMnO3を基本構造とする強誘電体膜の結晶性が良く、優れた強誘電特性の強誘電体膜を得やすくて好ましい。
【0036】
前述の各半導体記憶装置を製造するには、通常の半導体プロセスを用いて製造することができ、強誘電体膜を成膜するときに、前述のいずれかの方法を採用することにより製造することができる。なお、強誘電体膜のパターニングは、成膜後にRIE法などにより行ってもよいし、リフトオフ法によりパターニングすることもできる。また、FETのソース、ドレイン領域は、強誘電体膜を成膜する前に不純物を導入しておいてもよいし、強誘電体膜およびゲート電極を形成した後にセルフアライメントで行ってもよい。
【0037】
【発明の効果】
本発明の強誘電体材料の製法によれば、基本構造がREMnO3で、さらにREの一部がLaと置換した材料が得られるため、REMnO3の欠点であるリーク電流を減少させることができ、本来のREMnO3の特徴を充分に生かした高特性の強誘電体膜を成膜することができる。その結果、半導体記憶装置や薄膜コンデンサなどの強誘電体膜を使用する電子部品を高特性で安価に得ることができる。
【0038】
さらに本発明の強誘電体材料の製法によれば、真空蒸着、レーザアブレーション、またはスパッタリングの方法により得られ、真空蒸着による場合は、ソース源にLaのソース源を加えることにより、レーザアブレーションまたはスパッタリングによる場合は、REとMnからなるターゲットにさらにLaを添加したターゲットを用いることにより、REの一部がLaと置換された基本構造がREMnO3の強誘電体材料を得ることができる。この場合、通常の酸化物の成膜条件より成長室内の酸素分圧を低くし、成膜する基板の表面にのみ酸素やオゾンなどの酸化源を吹き付けながら成膜することにより、REMnO3以外の酸化物の形成を抑制し、ソース源やターゲットの酸化もしくは組成ずれを防止し安定した成長を行うことができる。その結果、非晶質などが現れず、結晶構造の優れた良質の強誘電体膜を得ることができ、半導体記憶装置や薄膜コンデンサなどの強誘電体膜に強誘電体特性の優れた基本構造がREMnO3の強誘電体膜を用いることができる。
【0039】
また、本発明の半導体記憶装置によれば、基本構造がREMnO3で、さらにREの一部がLaと置換した材料からなる強誘電体膜を使用しているため、誘電特性が優れ、誘電率が小さく、途中に絶縁膜を介しても強誘電体膜に充分に電圧を印加することができる。さらに、パターニングの困難な強誘電体膜を絶縁膜上に形成することができる。その結果、高特性の半導体記憶装置が安価に得られる。
【図面の簡単な説明】
【図1】 本発明の強誘電体膜を成膜する方法で用いる真空蒸着装置の模式的説明図である。
【図2】 本発明のレーザアブレーションにより強誘電体膜を成膜する模式的説明図である。
【図3】 本発明により得られる強誘電体材料を応用する半導体記憶装置の構造例を示す図である。
【図4】 従来の強誘電体膜を用いた半導体記憶装置の動作説明図である。
【符号の説明】
1 真空チャンバ
2、3 ソース源
4 基板
6 酸化源供給路
7 ターゲット
8 レーザビーム
10 ソース源
Claims (5)
- 真空蒸着装置内に、RE(REはYを含むランタノイド系元素)、MnおよびLaのソース源を強誘電体膜が成膜される基板と対向させて配設し、REおよびMnにLaを一部加えて蒸発させることにより、基本構造がREMnO3でさらにREの一部がLaと置換された強誘電体材料を前記基板表面に成膜する強誘電体材料の製法。
- 前記基板の成膜面に酸化源を吹き付け、前記真空蒸着装置内の酸素の分圧が10-3Torr以下で前記ソース源の金属を蒸発させることにより、強誘電体材料を成膜する請求項1記載の製法。
- ターゲットと強誘電体膜が成膜される基板とを対向させてレーザアブレーションにより前記強誘電体膜を成膜する方法であって、前記ターゲットにRE(REはYを含むランタノイド系元素)とMnの他にLaを添加したものを使用し、該ターゲットにレーザを照射することにより、基本構造がREMnO3で、さらにREの一部がLaと置換された組成からなる強誘電体材料を前記基板表面に成膜する強誘電体材料の製法。
- ターゲットと強誘電体膜が成膜される基板とを対向させてスパッタリングにより前記強誘電体膜を成膜する方法であって、前記ターゲットにRE(REはYを含むランタノイド系元素)とMnの他にLaを添加したものを使用し、基本構造がREMnO3で、さらにREの一部がLaと置換された組成からなる強誘電体材料を前記基板表面に成膜する強誘電体材料の製法。
- 半導体基板表面側に強誘電体膜を有する半導体記憶装置であって、前記強誘電体膜がREMnO3(REはYを含むランタノイド系元素)を基本構造として、REの一部がLaと置換された組成の強誘電体材料からなる半導体記憶装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25601596A JP3966928B2 (ja) | 1996-09-27 | 1996-09-27 | 強誘電体材料の製法および半導体記憶装置 |
PCT/JP1997/003455 WO1998013300A1 (en) | 1996-09-27 | 1997-09-26 | Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same |
EP97941264A EP0864537B1 (en) | 1996-09-27 | 1997-09-26 | Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same |
US09/068,996 US6245451B1 (en) | 1996-09-27 | 1997-09-26 | Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same |
KR10-1998-0703890A KR100490518B1 (ko) | 1996-09-27 | 1997-09-26 | 강유전체재료와 그 제조방법 및 반도체기억장치와 그 제조방법 |
DE69737283T DE69737283T2 (de) | 1996-09-27 | 1997-09-26 | Ferroelektrisches material, verfahren zu seiner herstellung, halbleiterspeicheranordnung und verfahren zu seiner herstellung |
CA002238857A CA2238857C (en) | 1996-09-27 | 1997-09-26 | Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25601596A JP3966928B2 (ja) | 1996-09-27 | 1996-09-27 | 強誘電体材料の製法および半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10101429A JPH10101429A (ja) | 1998-04-21 |
JP3966928B2 true JP3966928B2 (ja) | 2007-08-29 |
Family
ID=17286731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25601596A Expired - Fee Related JP3966928B2 (ja) | 1996-09-27 | 1996-09-27 | 強誘電体材料の製法および半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3966928B2 (ja) |
-
1996
- 1996-09-27 JP JP25601596A patent/JP3966928B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10101429A (ja) | 1998-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5395663A (en) | Process for producing a perovskite film by irradiating a target of the perovskite with a laser beam and simultaneously irradiating the substrate upon which the perovskite is deposited with a laser beam | |
TW483002B (en) | Ferroelectric memory with disturb protection | |
TWI375273B (en) | Device for obtaining two stable resistance values and process for producing it, and metal oxide film and process for producing it | |
US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
US7339219B2 (en) | Capacitance device including a perovskite film having (001) orientation | |
KR100490518B1 (ko) | 강유전체재료와 그 제조방법 및 반도체기억장치와 그 제조방법 | |
KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
JP3966928B2 (ja) | 強誘電体材料の製法および半導体記憶装置 | |
JPH06290983A (ja) | 誘電体薄膜及びその製造方法 | |
Tang et al. | Structural and electrical properties of metal-ferroelectric-insulator–semiconductor transistors using a Pt/Bi3. 25Nd0. 75Ti3O12/Y2O3/Si structure | |
Yang et al. | Characterization of Pb (Zr, Ti) O3 thin film prepared by pulsed laser deposition | |
Kim et al. | Ferroelectric properties of YMnO3 films deposited by metalorganic chemical vapor deposition on Pt/Ti/SiO2/Si substrates | |
JPH10101428A (ja) | 強誘電体材料およびその製法ならびに半導体記憶装置 | |
JPH0855919A (ja) | 強誘電体記憶素子 | |
JPH10101430A (ja) | 強誘電体材料の製法および半導体記憶装置とその製法 | |
JPH10101431A (ja) | 強誘電体材料の製法および半導体記憶装置とその製法 | |
JP3888400B2 (ja) | 誘電体薄膜の製造方法 | |
KR20050106391A (ko) | (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치 | |
Sudhama et al. | Thickness-scaling of sputtered PZT films in the 200 nm range for memory applications | |
FRANCOMBE | Ferroelectric Films for Integrated Electronics | |
Fujimura et al. | Fabrication of YMnO3 Films: New Candidate for Non-Volatile Memory Devices | |
JP2003124444A (ja) | 強誘電体薄膜及びその成膜方法 | |
JP3813206B2 (ja) | 強誘電体記憶素子の製造方法 | |
Ando et al. | Preparation of Ba2NaNb5O15 thin films by pulsed laser ablation and their characterizations | |
Maffei | Excimer laser ablated bismuth titanate thin films for nondestructive readout nonvolatile memory applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |