JP2005055632A - 表示装置およびその駆動方法 - Google Patents

Abstract

【課題】同時サンプリング数が多くなると、ゴーストの発生の要因となるサンプリングパルスの抵抗・容量負荷によるなまりが悪化する。
【解決手段】水平スタートパルスＨＳＴに水平クロックパルスＨＣＫ，ＨＣＫＸの例えば２つのパルスを含むパルス幅を持たせるとともに、クロックパルスＤＣＫを４相とし、この４相のクロックパルスＤＣＫ１〜４とこれを抜き取る転送パルスとの間の位相関係のマージンα１，α２を大きくとることにより、クロックパルスＤＣＫ１〜４に遅延や波形のなまりが生じたとしても、その影響を受けることなく、当該クロックパルスＤＣＫ１〜４と同じ一定のパルス幅のサンプリングパルスＳＰ１〜ＳＰ６を生成できるようにする。
【選択図】図３

Description

本発明は、表示装置およびその駆動方法に関し、特に点順次駆動方式のアクティブマトリクス型表示装置およびその駆動方法に関する。

電気光学素子を含む画素が多数の行列状に配置され、これら画素の配列に対して行ごとに走査ラインが、列ごとに信号ラインが配線されてなる画素アレイ部と、この画素アレイ部の各画素を行単位で選択する垂直駆動回路と、この垂直駆動回路によって選択された行の各画素に映像信号を書き込む水平駆動回路とを有するアクティブマトリクス型表示装置において、点順次駆動方式は、例えばシリアル入力されるアナログ映像信号を１水平走査期間に亘って順次サンプリングし、このサンプリングした映像信号を画素アレイ部の対応する信号線に書き込む方式のものである。

この点順次駆動方式のアクティブマトリクス型表示装置では、高精細化に伴って特に水平方向の画素数が増えると、１系統で入力される映像信号を、限られた水平有効期間内で全画素について順番にサンプリングするためのサンプリング期間を十分に確保することが難しくなる。そこで、サンプリング期間を十分に確保するために、従来から、映像信号をｍ系統（ｍは２以上の整数）で並列に入力する一方、水平方向のｍ個の画素（ドット）を単位としてｍ個のサンプリングスイッチを設け、１つのサンプリングパルスでｍ個のサンプリングスイッチを同時に駆動することによってｍ画素単位で順次書き込みを行うｍドット同時サンプリング駆動方式が採られている（例えば、特許文献１参照）。

特開２００３−６６９１４号公報（特に、段落００１１、図１６）

ところで、画像表示装置の高画質化・高精細化が進むにつれ、例えば投射型液晶表示装置（液晶プロジェクタ装置）においても、３００万画素クラスのＱＸＧＡ（Ｈ（水平）：２０４８×Ｖ（垂直）：１５３６）のグラフィック表示規格の要求が高まってきている。投射型液晶表示装置は、液晶パネル（液晶ライトバルブ）を光スイッチング素子として利用し、液晶ライトバルブ上の画像を投射光学系によってスクリーン上に拡大投影する表示装置である。

この投射型液晶表示装置において、液晶ライトバルブとして用いられるアクティブマトリクス型液晶表示装置では、これまでのグラフィック表示規格であるＸＧＡ（Ｈ：１０２４×Ｖ：７６８）の場合、１２ドット同時サンプリング駆動方式（ｍ＝１２）を採用していたが、ＱＸＧＡ表示規格の場合は画素数がＸＧＡ表示規格の４倍になるため、同時サンプリング数ｍについてもさらに多くせざるを得なくなる。一般的には、同時サンプリング数ｍを例えば画素数と同じくＸＧＡの同時サンプリング数の４倍に設定し、４８ドット同時サンプリング駆動方式を採用することになる。

しかしながら、同時サンプリング数ｍが多くなると、映像信号をサンプリングして信号線に書き込む水平スイッチを駆動するサンプリングパルスのトランジェントの抵抗・容量負荷によるなまりが悪化するという課題がある。このサンプリングパルスの遅延やなまりはゴーストの発生の要因となる。ここで、ゴーストの発生原因について説明する。図１０に、映像信号に含まれる黒レベルのピークを、Ｎ段（Ｎ列）の画素列に書き込む場合におけるゴーストの発生原因を模式的に示す。

初期段階、即ち通電して動作を安定させるエージング前では、サンプリングパルスの遅延は生じていないため、正確にＮ段のサンプリングパルスで映像信号の黒レベルをサンプリングできる。したがって、前ゴーストは発生しない。これに対してエージング後では、サンプリングパルスに遅延が生じるため、場合によっては前段（Ｎ−１段）のドライブパルスで映像信号の黒レベルのピークを一部サンプリングしてしまうことがある。これにより前ゴーストが生じる。

具体的には、液晶パネルを長時間使用することにより、サンプリングパルスが通過する回路系中に介在するトランジスタのホットキャリアストレスのため閾値電圧Ｖｔｈが増加し、その結果、サンプリングパルスが時間軸上の後ろ方向にドリフトするため前ゴーストが発生する。特に、上記トランジスタとして、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)を用いた場合、ＴＦＴのホットキャリアストレスによるサンプリングパルスの遅延幅は３０ｎｓｅｃ程度である。

また、アクティブマトリクス型液晶表示装置では、各画素に書き込む映像信号の極性を１Ｈ（Ｈは水平走査期間）ごとに反転させる１Ｈ反転駆動の場合、信号線とコモン線間、信号線と走査線間の寄生容量のカップリングによって信号線上の映像信号がコモン線や走査線に飛び込む。この映像信号の飛び込みにより、コモン線・走査線の電位のゆれ量が増加するため、図１１に示すように、横クロストーク（Ａ）やウィンドウ帯（Ｂ）の発生が顕著になり、画質が大きく損なわれる。図１１には、信号線に黒レベルを書き込んだ際に、信号線の電位のゆれがコモン線もしくは走査線にカップリングを通して飛び込むことによって生じる現象を示している。

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、同時サンプリング数ｍが多くなっても、サンプリングパルスの遅延やなまりに起因する画質不良や、信号線−コモン線・走査線間のカップリングによる画質不良を抑制可能な表示装置およびその駆動方法を提供することにある。

上記目的を達成するために、本発明では、画素が行列状に配置され、これら画素配列の各垂直画素列ごとに信号線が配線されてなる画素アレイ部と、水平走査の開始を指令する水平スタートパルス、水平走査の基準となる第一のクロックパルスおよび当該第一のクロックパルスに同期したｎ相（ｎは３相以上の整数）の第二のクロックパルスを生成するクロック生成手段と、前記水平スタートパルスを前記第一のクロックパルスに同期して順に転送する転送段が縦続接続されてなり、各転送段から転送パルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記転送パルスに応答して前記第二のクロックパルスを抜き取ることによってサンプリングパルスを順次生成する第一のスイッチ群と、入力される映像信号を前記第一のスイッチ群で生成された前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号線に供給する第二のスイッチ群とを備えた表示装置において、前記スタートパルスのパルス幅を、前記第一のクロックパルスの複数のパルスを含むパルス幅に設定した構成を採っている。

上記の構成において、シフトレジスタは、水平スタートパルスが与えられると、当該水平スタートパルスを第一のクロックパルスに同期して順に転送し、各転送段から順次転送パルスを出力し、第一のスイッチ群の各スイッチに与える。第一のスイッチ群の各スイッチは、シフトレジスタからの転送パルスに応答して第二のクロックパルスを抜き取る。ここで、水平スタートパルスが第一のクロックパルスの複数のパルスを含むパルス幅を持つことで、第二のクロックパルスを抜き取る転送パルスのパルス幅が水平スタートパルスのパルス幅に対応して広くなるため、当該第二のクロックパルスとこれを抜き取る転送パルスとの間の位相関係にマージンを大きくとることができる。これにより、第二のクロックパルスに遅延や波形のなまりが生じたとしても、その影響を受けて抜き取られるパルスの幅が狭められたり、パルス幅が変動したりするようなことがなく、当該第二のクロックパルスのパルス幅のまま、即ち常に一定のパルス幅で抜き取られる。この抜き取られたクロックパルスは、第二のスイッチ群の各スイッチにサンプリングパルスとして与えられる。

本発明によれば、水平スタートパルスに第一のクロックパルスの複数のパルスを含むパルス幅を持たせ、第二のクロックパルスとこれを抜き取る転送パルスとの間の位相関係のマージンを大きくとることにより、第二のクロックパルスに遅延や波形のなまりが生じたとしても、その影響を受けることなく、当該第二のクロックパルスと同じ一定のパルス幅のサンプリングパルスを生成できることによって縦筋等をより確実に抑制することができるため、画質を向上できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る表示装置、具体的には点順次駆動方式のアクティブマトリクス型表示装置の基本構成を模式的に示すブロック図である。図１において、表示パネル１０には、本表示装置の基本的な構成要素である画素アレイ部１１、垂直駆動回路１２Ｌ，１ＲＢ、水平駆動回路１３およびサンプリングスイッチ群１４などが集積されている。ここでは、画素アレイ部１１の左右両側に垂直駆動回路１２Ｌ，１２Ｒを配置する構成を採っているが、一方側にのみ垂直駆動回路を配置する構成であっても良い。また、上記の構成要素の他に、必要に応じて画質改善を目的として、映像信号の書き込みに先立ってプリチャージを行うためのプリチャージ回路１５が、画素アレイ部１１を挟んで水平駆動回路１３の反対側に設けられる。

画素アレイ部１１は、行列状に２次元配置された多数の画素１６を有し、これら多数の画素１６の配列に対して信号線１７が各列ごとにその画素配列方向に沿って配線されるとともに、走査線（ゲート線）１８が各行ごとにその画素配列方向に沿って配線された構成となっている。換言すれば、画素アレイ部１１は、マトリクス状に配線された信号線１７と走査線１８とが交差する部分に画素１６の各々が配された構成となっている。本実施形態に係る表示装置では、一例として、ＱＸＧＡ（Ｈ：２０４８×Ｖ：１５３６）のグラフィック表示規格に対応した画素数を持っている。

垂直駆動回路１２Ｌ，１２Ｒは、例えば信号を順に転送するレジスタ段（転送段）が縦続接続されてなるシフトレジスタによって構成され、各レジスタ段の出力端に接続された走査線１８の各々に対して順次走査パルスを与えることにより、当該走査パルスが与えられた走査線１８に接続されている１行分の画素１８を行単位で順に選択する。水平駆動回路１３は、例えば表示パネル１０の外部に設けられたタイミングジェネレータ（ＴＧ；タイミング生成回路）２０で生成される各種のタイミングパルスに基づいて動作し、サンプリングパルスを順次発生してスイッチ群１４の各スイッチＨＳＷを順に駆動する。この水平駆動回路１３の具体的な構成の詳細については後述する。

サンプリングスイッチ群１４の各スイッチＨＳＷは、少なくとも二系統に分かれて配線された映像ライン１９Ａ，１９Ｂによって表示パネル１０の外部から入力される映像信号を、水平駆動回路１３から順次出力されるサンプリングパルスに同期して順にサンプリングし、画素アレイ部１１１の信号線１７の各々に供給することにより、垂直駆動回路１２Ｌ，１２Ｒによって選択された行の各画素１６に映像信号を書き込む。

具体的には、サンプリングスイッチ群１４の各スイッチＨＳＷは、飛び飛びに配された第一組のサンプリングスイッチと、第一組に属する各サンプリングスイッチから一個ずれて配された第二組のサンプリングスイッチに分かれている。本実施形態では、サンプリングスイッチ群１４の各スイッチＨＳＷを第一組と第二組の二組に分けるとしたが、場合によっては三組以上に分けることも可能である。

本実施形態のように、二組に分ける場合には、サンプリングスイッチ群１４の各スイッチＨＳＷの配列において、奇数番目のサンプリングスイッチが第一組（奇数組）に属する一方、偶数番目のサンプリングスイッチが第二組（偶数組）に属することとなる。奇数組のサンプリングスイッチには第一系統の映像ライン１９Ａが接続され、偶数組のサンプリングスイッチには第二系統の映像ライン１９Ｂが接続される。

本実施形態に係る表示装置では、ＱＸＧＡ表示規格に対応した画素数を持っており、画素数がＸＧＡ表示規格の４倍であることから、同時サンプリング数ｍを例えば画素数と同じくＸＧＡの同時サンプリング数の４倍に設定し、２４ドット＋２４ドットの計４８ドット同時サンプリング駆動方式を採用する。具体的には、第一系統の映像ライン１９Ａおよび第二系統の映像ライン１９Ｂをそれぞれ２４本の配線の集合とし、合計４８本の映像ライン１９Ａ，１９Ｂを介して供給される映像信号を、２４ドットずつの二系統に分けて同時にサンプリング（２４ドット＋２４ドット同時サンプリング）して行列状の画素１６の各々に書き込むようにする。

より具体的には、サンプリングスイッチ群２４において、奇数組に属するサンプリングスイッチＨＳＷは２４個のスイッチからなり、２４本の映像ライン１９Ａから供給される２４個の映像信号ＳＩＧ１〜ＳＩＧ２４を同時にサンプリングして２４本の信号線１７の各々に供給する。偶数組に属するサンプリングスイッチＨＳＷも２４個のスイッチからなり、奇数組に属するサンプリングスイッチＨＳＷのサンプリング動作と並行して、２４本の映像ライン１９Ｂから供給される２４個の映像信号ＳＩＧ２５〜ＳＩＧ４８を同時にサンプリングして２４本の信号線１７の各々に供給する。

図２は、図１に示した水平駆動回路１３の具体的な構成例を示すブロック図である。この水平駆動回路１３には、表示パネル１０の外部に設けられたタイミングジェネレータ２０で生成される各種のタイミングパルスが適宜供給される。タイミングジェネレータ２０では、各種のタイミングパルスとして、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸ、水平クロックパルスＨＣＫ，ＨＣＫＸに同期したｎ相（ｎは３以上の整数）、例えば４相のクロックパルスＤＣＫ１〜ＤＣＫ４等が生成される。水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸおよび４相のクロックパルスＤＣＫ１〜ＤＣＫ４のタイミング関係を図３に示す。

図３のタイミングチャートから明らかなように、水平クロックパルスＨＣＫ，ＨＣＫＸはデューティ比が５０％のパルス信号である。この水平クロックパルスＨＣＫ，ＨＣＫＸに対して、水平スタートパルスＨＳＴは水平クロックパルスＨＣＫの複数のパルス、本例では２つのパルスを含むパルス幅を持っている。また、４相のクロックパルスＤＣＫ１〜ＤＣＫ４は、水平クロックパルスＨＣＫ，ＨＣＫＸの２倍の周期で、かつ水平クロックパルスＨＣＫ，ＨＣＫＸよりもパルス幅が広く（例えば、水平クロックパルスＨＣＫ，ＨＣＫＸのパルス幅の１．５倍）、互いに９０°の位相差を持っている。

水平駆動回路１７は、シフトレジスタ２１および抜取スイッチ群２２によって構成されている。シフトレジスタ２１は、水平クロックパルスＨＣＫ，ＨＣＫＸに同期して水平スタートパルスＨＳＴのシフト（転送）動作を行い、各レジスタ段（Ｓ／Ｒ）から転送パルス１，２，３，４，５，６…を順次出力する。なお、本実施形態に係る表示装置では、２４ドット＋２４ドット同時サンプリング駆動方式を採用することから、水平クロックパルスＨＣＫ，ＨＣＫＸの周期を、４８ドット同時サンプリング駆動方式を採る場合の半分に設定することによってシフトレジスタ２１を倍速駆動とする。

シフトレジスタ２１から順次出力される転送パルス１，２，３，４，５，６…は、抜取スイッチ群２２の各抜取スイッチＣＫＳＷに与えられる。抜取スイッチ群２２の各抜取スイッチＣＫＳＷは、サンプリングスイッチ群１４と同様に、三つ飛びに配された第一組の抜取スイッチと、第一組に属する各抜取スイッチから一個ずれて配された第二組の抜取スイッチと、第二組に属する各抜取スイッチから一個ずれて配された第三組の抜取スイッチと、第三組に属する各抜取スイッチから一個ずれて配された第四組の抜取スイッチとに分かれている。

そして、第一組の抜取スイッチはクロックパルスＤＣＫ２を、第二組の抜取スイッチはクロックパルスＤＣＫ３を、第三組の抜取スイッチはクロックパルスＤＣＫ４を、第四組の抜取スイッチはクロックパルスＤＣＫ１をそれぞれ入力とする。これにより、抜取スイッチ群２２の各スイッチＣＫＳＷは、シフトレジスタ２１から順に出力される転送パルス１，２，３，４，５，６，…が与えられると、当該転送パルス１，２，３，４，５，６，…に応答してクロックパルスＤＣＫ２，３，４，１を交互に抜き取る動作を行う。この抜き取り動作により、水平クロックパルスＨＣＫ，ＨＣＫＸよりも幅の広いパルスが抜き取られることになる。

この抜き取られたパルスは、サンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６，…としてサンプリングスイッチ群１４の各サンプリングスイッチＨＳＷに与えられる。具体的には、奇数番目のサンプリングパルスＳＰ１，ＳＰ３，ＳＰ５，…は奇数組（奇数段）に属するサンプリングスイッチＨＳＷに、偶数番目のサンプリングパルスＳＰ２，ＳＰ４，ＳＰ６，…は偶数組（偶数段）に属するサンプリングスイッチＨＳＷにそれぞれ与えられる。

すなわち、水平駆動回路１３から順次出力されるサンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６，…は、奇数組に属するサンプリングスイッチＨＳＷと偶数組に属するサンプリングスイッチＨＳＷとに交互に振り分けられる。４相のクロックパルスＤＣＫ１，ＤＣＫ２，ＤＣＫ３，ＤＣＫ４、転送パルス１，２，３，４，５，６およびサンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６のタイミング関係を図３に示す。

このように、サンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６，…を奇数組と偶数組とで交互に振り分けるとともに、水平クロックパルスＨＣＫ，ＨＣＫＸよりも幅の広いパルスとして生成することにより、図３のタイミングチャートから明らかなように、奇数パルス列の中で隣り合うサンプリングパルスは相互にパルス波形がオーバーラップしない（ノンオーバーラップ）波形となり、偶数パルス列の中で隣り合うサンプリングパルスもノンオーバーラップの波形となる。

ところで、点順次駆動方式のアクティブマトリクス型表示装置では、従来から、ゴーストや縦筋などが画質を低下させる要因の一つとして挙げられている。ゴーストは、サンプリングパルスの出力タイミングのばらつきや遅延などによって、隣接段の信号線にサンプリングすべき映像信号を誤って自段の信号線にサンプリングすることによって発生する画像欠陥である。このゴーストを抑制するには、可能な限り隣り合うサンプリングパルス相互間の間隔（ノンオーバーラップ時間）を大きく取ることが有効である。ただし、ノンオーバーラップ時間を拡大すると、その分だけサンプリングパルスの幅が狭くなる。

一方、縦筋は、サンプリングパルスの幅がばらついたり変動したりすることで、信号線に対する映像信号のサンプリングが不十分もしくは不完全となり、隣接する画素列の画素との間で表示濃度に誤差が生じるために発生する画像欠陥である。この縦筋を抑制するには、サンプリングパルスのパルス幅を可能な限り広く設定することが好ましい。ただし、各行ごとのサンプリング期間が１水平有効期間内と限られているため、サンプリングパルスのパルス幅を広く設定すると、その分だけノンオーバーラップ時間が短縮される。

すなわち、ゴーストを抑制するには隣接段のサンプリングパルス相互間のノンオーバーラップ時間を広く取ることが有効であり、縦筋を抑制するにはサンプリングパルスのパルス幅を広く取ることが有効である。しかしながら、上述したことから明らかなように、ゴーストと縦筋はトレードオフの関係にあるため、一方を改善しようとすると他方が犠牲になってしまう。

これに対して、本実施形態に係る表示装置では、映像信号を二系統に分け、それに対応してサンプリングパルスを奇数組と偶数組とで交互に振り分けるとともに、水平クロックパルスＨＣＫ，ＨＣＫＸよりも幅の広いパルスとして抜き取ることにより、サンプリングパルスを隣接段同士はオーバーラップさせ、奇数段同士および偶数段同士はノンオーバーラップとしてサンプリングスイッチ群１４の各サンプリングスイッチＨＳＷを駆動することができるため、ゴーストを発生させないようにすることができる。

ここで、ゴーストを発生させないための本発明の作用について、図４を用いてさらに詳細に説明する。一例として、奇数段（奇数画素列）３の画素に黒線を書き込む場合を考えると、映像信号は図示のような波形となる。この映像信号のピーク部分と対応して、奇数段３のサンプリングパルスが発生するようになっている。サンプリングパルスは経時的に位相が変化し、図示のようにエージング（通電して動作を安定させるための動作）による遅延が生じる。この結果、映像信号に対するサンプリングタイミングがずれることになるが、極端な遅延でない限り、奇数段３のサンプリングパルスは映像信号のピークをサンプリング可能である。これにより、画素アレイ部１１の奇数段３に対応する画素列には、一本の黒線が表示される。

一方、偶数段（偶数画素列）に供給される映像信号は、偶数段の画素には特に黒線を書き込まないので、ピークは含まれず背景色（本例では、白色）に対応した平坦な波形となっている。この平坦な映像信号は偶数段２，４のサンプリングパルスによって順次サンプリングされる。偶数段２のサンプリングパルスはエージングによる遅延で変化するが、映像信号は何ら黒線に対応したピークを含んでいないので、ゴーストは生じない。因みに、偶数段と奇数段で映像ラインを独立にしない場合は、偶数段２のサンプリングパルスはエージングによる遅延の結果、図５に示すように、奇数段３に書き込むべき映像信号のピークを誤ってサンプリングしてしまうため、いわゆる前ゴーストが現われることになる。

また、縦筋に関しても、本実施形態に係る表示装置では、隣接段間でサンプリングパルス同士をオーバーラップさせる駆動方式を採っていることにより、図６に示すように、前段がホールドする前に自段の信号線電位を書き込み始めるため、縦筋を除去することができる。因みに、隣接段間でサンプリングパルス同士をオーバーラップさせないノンオーバーラップ駆動方式を採った場合は、図７に示すように、隣接する信号線１７−ｎ，１７−ｎ＋１間にあるカップリング容量により、前段のホールドした電位を自段により引き上げてしまうことによって縦筋が生じることになる。

特に、本実施形態に係る表示装置では、水平スタートパルスＨＳＴに水平クロックパルスＨＣＫの複数（本例では、２つ）のパルスを含むパルス幅を持たせるとともに、抜取スイッチ群２２で抜き取られるクロックパルスＤＣＫを３相以上（本例では、４相）としたことにより、クロックパルスＤＣＫを抜き取る転送パルスのパルス幅が水平スタートパルスＨＳＴのパルス幅に対応して広くなるため、抜き取られるクロックパルスＤＣＫのパルス幅が水平クロックパルスＨＣＫ，ＨＣＫＸのパルス幅よりも広くても、当該クロックパルスＤＣＫとこれを抜き取る転送パルスとの間の位相関係に、マージンα１，α２を大きくとることができる。その結果、クロックパルスＤＣＫの位相ずれの影響を受けることなく、映像信号を確実にサンプリングすることができる。

すなわち、クロックパルスＤＣＫが通過する回路系中に存在するトランジスタとして例えばＴＦＴを用いた際に、当該ＴＦＴの特性に起因してクロックパルスＤＣＫに多少大きな位相ずれ（遅延や波形のなまりを含む）が生じたとしても、大きな位相マージンα１，α２がクロックパルスＤＣＫの前後に存在することによってクロックパルスＤＣＫが転送パルスのパルス幅外になることがないため、クロックパルスＤＣＫをそのまま抜き取ってサンプリングパルスとすることができる。したがって、クロックパルスＤＣＫと同じパルス幅、即ち水平クロックパルスＨＣＫ，ＨＣＫＸよりも広いパルス幅のサンプリングパルスを生成することができる。

縦筋を抑制する観点からすると、先述したように、サンプリングパルスのパルス幅は可能な限り広い方が、縦筋をより確実に抑制できる。したがって、クロックパルスＤＣＫに位相ずれが生じたとしても、その位相ずれの影響を受けることなく、常に一定のパルス幅で、かつクロックパルスＤＣＫと同じパルス幅のサンプリングパルスを生成できるため、サンプリングパルスのパルス幅が広いことによって信号線１７に所望の電位を確実に書き込めるとともに、当該パルス幅が常に一定であることによって縦筋をより確実に抑制することができる。

（参考例）
因みに、水平スタートパルスＨＳＴに水平クロックパルスＨＣＫの１つのパルスを含むパルス幅を持たせるとともに、クロックパルスＤＣＫを２相とした場合のタイミング関係を参考例として図８に示す。この場合は、クロックパルスＤＣＫを抜き取る転送パルスのパルス幅が水平スタートパルスＨＳＴのパルス幅に対応して狭いため、抜き取られるクロックパルスＤＣＫと抜き取る転送パルスとの間の位相関係のマージンαが極めて少なくならざるを得ない。

クロックパルスＤＣＫと転送パルスとのパルス幅に余裕がないと、クロックパルスＤＣＫにマージンαよりも大きい位相ずれが生じた際に、クロックパルスＤＣＫが転送パルスのパルス幅外になるため、サンプリングパルスのパルス幅がクロックパルスＤＣＫのパルス幅よりも狭くなるとともに、位相ずれ量に応じてパルス幅がばらついたりし、極端な場合には隣り合いサンプリングパルスが次のサンプリングパルスと一緒になった２連のパルスとなる。その結果、サンプリングパルスのパルス幅が狭いことによって信号線１７に所望の電位を書き込めなくなったり、パルス幅のばらつきによって縦筋が発生したり、さらにはサンプリングパルスが２連のパルスであることによって正常な画像を表示できなくなってしまう。

なお、本実施形態では、ＱＸＧＡ表示規格に対応した場合を前提とし、映像信号を２４ドットずつの二系統に分けて同時にサンプリングする２４ドット＋２４ドット同時サンプリングを行う場合を例に挙げて説明したが、本発明はＱＸＧＡ表示規格への適用に限られるものではなく、また二系統に分けずに一系統で同時サンプリング（ＱＸＧＡ対応では、４８ドット同時サンプリング）することも可能である。ただし、一系統での同時サンプリング駆動方式を採る場合には、クロックパルスＤＣＫのパルス幅を水平クロックパルスＨＣＫ，ＨＣＫＸのパルス幅よりも狭くする必要がある。

（実施例）
図９は、上記実施形態に係る表示装置の具体的な実施例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。

本実施例に係る表示装置は、液晶セルを画素１６の表示エレメント（電気光学素子）として用いた点順次駆動方式のアクティブマトリクス型液晶表示装置である。ここでは、図面の簡略化のため、４行４列の画素配列の場合を例に採って示している。液晶表示装置の場合、図１に示す表示パネル１０は、２枚の透明絶縁基板、例えばガラス基板を、一方のガラス基板を画素トランジスタであるＴＦＴが配置されるＴＦＴ基板とし、他方のガラス基板を当該ＴＦＴ基板と所定の間隙を持って配向配置される対向基板とし、両基板間に液晶材料を封止して一体化した液晶パネル（ＬＣＤパネル）である。

図９において、行列状に配置された４行４列分の画素１６の各々は、画素トランジスタである薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン電極に画素電極が接続された液晶セルＬＣと、薄膜トランジスタＴＦＴのドレイン電極に一方の電極が接続された保持容量Ｃｓとから構成されている。ここで、液晶セルＬＣは、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。

これら画素１１の各々に対して、信号線１４−１〜１４−４が各列ごとにその画素配列方向に沿って配線され、走査線１８−１〜１３−８が各行ごとにその画素配列方向に沿って配置されている。そして、薄膜トランジスタＴＦＴのソース電極（又はドレイン電極）は、対応する信号線１７−１〜１７−４にそれぞれ接続されている。薄膜トランジスタＴＦＴのゲート電極は、走査線１８−１〜１８−４にそれぞれ接続されている。液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電極は、各画素間で共通にコモン線２３に接続されている。このコモン線２３には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられている。

以上により、画素１６が行列状に配置され、これら画素１６に対して信号線１７−１〜１７−４が各列ごとに配線され、かつ走査線１８−１〜１８−４が各行ごとに配線されてなる画素アレイ部１１が構成されている。この画素アレイ部１１において、走査線１８−１〜１８−４の各両端は、画素アレイ部１１の例えば左右両側に配置された垂直駆動回路１２Ｌ，１２Ｒを構成するシフトレジスタの各レジスタ段の出力端に接続されている。

上記実施例に係る点順次駆動方式のアクティブマトリクス型液晶表示装置において、画素アレイ部１１の周辺の駆動回路、即ち垂直駆動回路１２Ｌ，１２Ｒ、水平駆動回路１３およびサンプリングスイッチ群１４等の構成については、図１および図２に示した実施形態に係る表示装置の場合と基本的に同じである。したがって、本実施例に係る液晶表示装置においても、先述した実施形態に係る表示装置の場合と同様に作用効果を得ることができる。

加えて、本実施例に係る液晶表示装置では、例えばＱＸＧＡ表示規格に対応する際に、一系統での４８ドット同時サンプリング駆動方式ではなく、映像信号を２４ドットずつの二系統に分けて同時にサンプリングする２４ドット＋２４ドット同時サンプリング駆動方式を採用することにより、信号線１７とコモン線２３間、信号線１７と走査線１８間のカップリングによってある信号線上の映像信号がコモン線２３あるいは走査線１８に飛び込む量、その飛び込みに伴うコモン線２３あるいは走査線１８の電位のゆれ量をほぼ半減できるため、横クロストークやウィンドウ帯の発生を抑えることができるという作用効果を得ることもできる。

本実施例に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、例えば、投射型液晶表示装置（液晶プロジェクタ装置）において、液晶ライトバルブとして用いて好適なものである。

本発明の一実施形態に係る表示装置の基本構成を模式的に示すブロック図である。 水平駆動回路の具体的な構成例を示すブロック図である。 水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸ、４相のクロックパルスＤＣＫ１〜ＤＣＫ４、転送パルス１〜６およびサンプリングパルスＳＰ１〜ＳＰ６のタイミング関係を示すタイミングチャートである。 ゴーストが発生しない動作説明に供するタイミングチャートである。 ゴーストが発生する動作説明に供するタイミングチャートである。 縦筋が発生しない動作説明に供するタイミングチャートである。 縦筋が発生する動作説明に供するタイミングチャートである。 参考例の動作説明に供するタイミングチャートである。 本発明の一実施形態に係る表示装置の実施例を示す回路図である。 従来技術の課題の説明図（その１）である。 従来技術の課題の説明図（その２）である。

符号の説明

１０…表示パネル（液晶パネル）、１１…画素アレイ部、１２Ｌ，１２Ｒ…垂直駆動回路、１３…水平駆動回路、１４…サンプリングスイッチ群、１６…画素、１７，１７−１〜１７−４…信号線、１８，１８−１〜１８−４…走査線、１９Ａ，１９Ｂ…映像ライン、２０…タイミングジェネレータ（ＴＧ）、２１…シフトレジスタ、２２…抜取スイッチ群、２３…コモン線

Claims (11)

1. 画素が行列状に配置され、これら画素配列の各垂直画素列ごとに信号線が配線されてなる画素アレイ部と、
   水平走査の開始を指令する水平スタートパルス、水平走査の基準となる第一のクロックパルスおよび当該第一のクロックパルスに同期したｎ相（ｎは３相以上の整数）の第二のクロックパルスを生成するクロック生成手段と、
   前記水平スタートパルスを前記第一のクロックパルスに同期して順に転送する転送段が縦続接続されてなり、各転送段から転送パルスを順次出力するシフトレジスタと、
   前記シフトレジスタから順次出力される前記転送パルスに応答して前記第二のクロックパルスを抜き取ることによってサンプリングパルスを順次生成する第一のスイッチ群と、
   入力される映像信号を前記第一のスイッチ群で生成された前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号線に供給する第二のスイッチ群とを備え、
   前記スタートパルスは、前記第一のクロックパルスの複数のパルスを含むパルス幅を持っている
   ことを特徴とする表示装置。
2. 前記第二のクロックパルスの周期は、前記第一のクロックパルスのｎ倍である
   ことを特徴とする請求項１記載の表示装置。
3. 前記第二のクロックパルスのパルス幅は、前記第一のクロックパルスのパルス幅よりも広い
   ことを特徴とする請求項２記載の表示装置。
4. 前記第二のスイッチ群の各スイッチは、飛び飛びに配された第一組のスイッチ群と、当該第一組に属する各スイッチから一個ずれて配された第二組のスイッチ群との少なくとも二組に分かれているととも、当該少なくとも二組のスイッチ群には前記映像信号が少なくとも二系統に分かれて供給され、
   前記第一のスイッチ群で生成された前記サンプリングパルスは、前記第二のスイッチ群の少なくとも二組のスイッチ群に分けて供給される
   ことを特徴とする請求項１記載の表示装置。
5. 前記第二のクロックパルスの周期は、前記第一のクロックパルスのｎ倍である
   ことを特徴とする請求項３記載の表示装置。
6. 前記第二のクロックパルスのパルス幅は、前記第一のクロックパルスのパルス幅よりも広い
   ことを特徴とする請求項４記載の表示装置。
7. 前記画素の電気光学素子が液晶セルである
   ことを特徴とする請求項１記載の表示装置。
8. 前記第二のスイッチ群の各スイッチは、飛び飛びに配された第一組のスイッチ群と、当該第一組に属する各スイッチから一個ずれて配された第二組のスイッチ群との少なくとも二組に分かれているととも、当該少なくとも二組のスイッチ群には前記映像信号が少なくとも二系統に分かれて供給され、
   前記第一のスイッチ群で生成された前記サンプリングパルスは、前記第二のスイッチ群の少なくとも二組のスイッチ群に分けて供給される
   ことを特徴とする請求項６記載の表示装置。
9. 画素が行列状に配置され、これら画素配列の各垂直画素列ごとに信号線が配線されてなる画素アレイ部と、
   水平走査の開始を指令する水平スタートパルス、水平走査の基準となる第一のクロックパルスおよび当該第一のクロックパルスに同期したｎ相（ｎは３相以上の整数）の第二のクロックパルスを生成するクロック生成手段と、
   前記水平スタートパルスを前記第一のクロックパルスに同期して順に転送する転送段が縦続接続されてなり、各転送段から転送パルスを順次出力するシフトレジスタと、
   前記シフトレジスタから順次出力される前記転送パルスに応答して前記第二のクロックパルスを抜き取ることによってサンプリングパルスを順次生成する第一のスイッチ群と、
   入力される映像信号を前記第一のスイッチ群で生成された前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号線に供給する第二のスイッチ群とを備えた表示装置の駆動方法であって、
   前記スタートパルスのパルス幅を、前記第一のクロックパルスの複数のパルスを含むパルス幅に設定した
   ことを特徴とする表示装置の駆動方法。
10. 前記第二のクロックパルスの周期は、前記第一のクロックパルスのｎ倍である
    ことを特徴とする請求項９記載の表示装置の駆動方法。
11. 前記第二のクロックパルスのパルス幅は、前記第一のクロックパルスのパルス幅よりも広い
    ことを特徴とする請求項９記載の表示装置の駆動方法。
    

Images