JP3203856B2

JP3203856B2 - 液晶表示装置

Info

Publication number: JP3203856B2
Application number: JP01102493A
Authority: JP
Inventors: 昌也藤田; 淑也金子
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-01-26
Filing date: 1993-01-26
Publication date: 2001-08-27
Anticipated expiration: 2016-08-27
Also published as: JPH06222739A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス型の液晶表示パネルを備えてなる液晶表示装置に関す
る。

【０００２】液晶表示装置は、陰極線管（ＣＲＴ）を備
えてなる表示装置を代替する表示装置として開発が進め
られているが、特に、アクティブマトリックス型の液晶
表示パネルを備えてなる液晶表示装置が有望視されてい
る。

【０００３】

【従来の技術】従来、アクティブマトリックス型の液晶
表示パネルを備えてなる液晶表示装置として、図６にそ
の要部を示すようなものが知られている。

【０００４】図中、１は画像表示の最小単位である画素
の配列を４（横）×４（縦）とするアクティブマトリッ
クス型の液晶表示パネルであり、２₁₁〜２₄₄はそれぞれ
画素を示している。

【０００５】図７は、この液晶表示パネル１の構成を概
略的に示す図であり、３₁₁〜３₄₄は各画素２₁₁〜２₄₄の
液晶容量、４₁₁〜４₄₄は各画素２₁₁〜２₄₄ごとに設けら
れている画素電極、５は全画素２₁₁〜２₄₄に共通に設け
られている共通電極である。

【０００６】また、６₁₁〜６₄₄は各画素電極４₁₁〜４₄₄
に階調電圧を供給する場合にスイッチング素子として機
能する薄膜トランジスタ（Ｔhin Ｆilm Ｔransister．
以下、ＴＦＴという）である。

【０００７】また、Ｘ₁〜Ｘ₄は画素電極４₁₁〜４₄₄に階
調電圧を供給するためのデータライン（信号線）、Ｙ₁
〜Ｙ₄はＴＦＴ６₁₁〜６₄₄のＯＮ、ＯＦＦ動作を制御す
るためのゲートライン（走査線）である。

【０００８】なお、実製品の液晶表示パネルでは、画素
数は、白黒（モノカラー）表示用の場合、例えば、６４
０（横）×４８０（縦）とされ、カラー表示用の場合に
は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）用の各画素が必要と
なるため、例えば、６４０×３（横）×４８０（縦）と
される。

【０００９】ここに、横方向の画素の並びを一般にライ
ンと呼び、一画面に対する階調電圧の書込みは一ライン
ごとに順に行われ、この一画面に対する階調電圧の書込
みを１秒間に６０回程度の割合で行うことにより、人間
の目には「ちらつき」のない画像を見せるようにしてい
る。

【００１０】また、図６において、７は装置全体の制御
を行う制御回路、ＨＳ、ＶＳ、ＣＬＫは映像信号源（図
示せず）から供給される信号であり、ＨＳは水平同期信
号、ＶＳは垂直同期信号、ＣＬＫは同期クロック信号で
ある。

【００１１】また、Ｔ１、Ｔ２、Ｔ３は制御回路７から
出力される信号であり、Ｔ１は水平同期信号ＨＳと同一
周期のスタート信号、Ｔ２は水平同期信号ＨＳと同一周
期のサンプリング信号、Ｔ３は垂直同期信号ＶＳと同一
周期のスタート信号である。

【００１２】また、ＣＫ１、ＣＫ２も制御回路７から出
力される信号であり、ＣＫ１は同期クロック信号ＣＬＫ
と同一周期のクロック信号、ＣＫ２は水平同期信号ＨＳ
と同一周期のクロック信号である。

【００１３】また、ＶＧは映像信号源から供給されるア
ナログ映像信号、８はアナログ映像信号ＶＧを増幅する
増幅回路、ＶＧＡは増幅回路８から出力されるアナログ
映像信号である。

【００１４】また、９は増幅回路８から出力されるアナ
ログ映像信号ＶＧＡを所定の間隔でサンプル・ホールド
し、１ライン分のホールド電圧を階調電圧として同時に
液晶表示パネル１のデータラインＸ₁〜Ｘ₄に送出する集
積回路化されてなるデータ・ドライバである。

【００１５】このデータ・ドライバ９において、１０は
制御回路７から１ライン毎に出力されるスタート信号Ｔ
１を同じく制御回路７から出力されるクロック信号ＣＫ
１に同期させて１ビットずつシフトし、論理レベル、例
えば、５［Ｖ］のサンプリング信号ＳＰ₁〜ＳＰ₄を順に
出力する４ビット構成の直列入力・並列出力型のシフト
レジスタである。

【００１６】また、１１₁〜１１₄はシフトレジスタ１０
から出力される５［Ｖ］のサンプリング信号ＳＰ₁〜Ｓ
Ｐ₄を高電圧、例えば、１２［Ｖ］のサンプリング信号
ＳＬ₁〜ＳＬ₄に変換するレベル変換回路である。

【００１７】また、１２₁〜１２₄、１３₁〜１３₄はサン
プル・ホールド回路であり、１４₁〜１４₄、１５₁〜１
５₄はサンプリング用のアナログ・スイッチ、１６₁〜１
６₄、１７₁〜１７₄はホールド用のコンデンサ、１８₁〜
１８₄、１９₁〜１９₄はバッファをなすオペアンプであ
る。

【００１８】また、２０はゲートラインＹ₁〜Ｙ₄を駆動
する集積回路化されてなるゲート・ドライバであり、２
１は制御回路７から出力されるスタート信号Ｔ３を同じ
く制御回路７から出力されるクロック信号ＣＫ２に同期
させて１ビットずつシフトし、論理レベルのゲート・ド
ライブ信号ＤＰ₁〜ＤＰ₄を出力する４ビット構成の直列
入力・並列出力型のシフトレジスタである。

【００１９】また、２２₁〜２２₄はシフトレジスタ２１
から出力される論理レベルのゲート・ドライブ信号ＤＰ
₁〜ＤＰ₄を液晶表示パネル１のＴＦＴ６₁₁〜６₄₄をＯ
Ｎ、ＯＦＦできるレベルのゲート・ドライブ信号ＤＶ₁
〜ＤＶ₄に変換するレベル変換回路である。

【００２０】この液晶表示装置では、映像信号源から供
給されるアナログ映像信号ＶＧは、増幅回路８によって
液晶表示に適した電圧値のアナログ映像信号ＶＧＡに増
幅されてデータ・ドライバ９のサンプル・ホールド回路
１２₁〜１２₄に供給される。

【００２１】他方、データ・ドライバ９においては、レ
ベル変換回路１１₁〜１１₄からサンプル・ホールド回路
１２₁〜１２₄のアナログ・スイッチ１４₁〜１４₄に対し
てサンプリング信号ＳＬ₁〜ＳＬ₄が順に供給される。

【００２２】この結果、アナログ・スイッチ１４₁〜１
４₄は順にＯＮ、ＯＦＦを繰り返してサンプリング動作
を行い、１ライン分のアナログ映像信号がコンデンサ１
６₁〜１６₄にホールドされ、これらコンデンサ１６₁〜
１６₄にホールドされた電圧がオペアンプ１８₁〜１８₄
から出力される。

【００２３】すると、制御回路７からサンプル・ホール
ド回路１３₁〜１３₄のアナログ・スイッチ１５₁〜１５₄
に対してサンプリング信号Ｔ２が供給され、これらアナ
ログ・スイッチ１５₁〜１５₄が同時にＯＮとされる。

【００２４】この結果、オペアンプ１８₁〜１８₄の出
力、即ち、コンデンサ１６₁〜１６₄にホールドされた電
圧が同時にコンデンサ１７₁〜１７₄にホールドされ、こ
れらコンデンサ１７₁〜１７₄にホールドされた電圧がオ
ペアンプ１９₁〜１９₄から出力され、これらオペアンプ
１９₁〜１９₄の出力が階調電圧ＶＸ₁〜ＶＸ₄として液晶
表示パネル１のデータラインＸ₁〜Ｘ₄に送出される。

【００２５】他方において、ゲート・ドライバ２０によ
って、ゲートラインＹ₁〜Ｙ₄の中の１本のゲートライン
がＨレベルとされるので、このラインのＴＦＴが全てＯ
Ｎとされ、このラインの画素電極に階調電圧ＶＸ₁〜Ｖ
Ｘ₄が印加される。

【００２６】以下、同様の動作がラインごとに順に繰り
返されて、液晶表示パネル１おいて、アナログ映像信号
ＶＧに対応した画像表示が行われる。

【００２７】

【発明が解決しようとする課題】ここに、例えば、液晶
表示パネル１の画素数を６４０（横）×４８０（縦）と
すると、サンプル・ホールド回路１２₁〜１２₄における
サンプリング時間は、約４０ｎsec（ナノ秒）に設定し
なければならない。

【００２８】このためには、アナログ・スイッチ１４₁
〜１４₄については、これらを構成する各ＭＯＳトラン
ジスタのＷ（チャネル幅）／Ｌ（チャネル長）を大きく
し、コンデンサ１６₁〜１６₄については、できる限り小
さく形成することにより、アナログ・スイッチ１４₁〜
１４₄のオン抵抗とコンデンサ１６₁〜１６₄の容量との
積（時定数）を充分に小さくする必要がある。

【００２９】しかし、このようにして、サンプル・ホー
ルド回路１２₁〜１２₄におけるサンプリングの高速化を
図ると、レベル変換回路１１₁〜１１₄の動作速度のばら
つきのため、アナログ・スイッチ１４₁〜１４₄のうち、
隣合うアナログ・スイッチが同時にＯＮとなってしまう
期間が生じ、コンデンサ１６₁〜１６₄に正しい電圧をホ
ールドできない場合があるという問題点があった。

【００３０】図８は、レベル変換回路１１₂の動作速度
が遅い場合を例にして、かかる問題点を具体的に説明す
るための波形図、図９は同じく回路図である。

【００３１】ここに、図８（Ａ）、（Ｂ）に示すよう
に、シフトレジスタ１０から出力されるサンプリング信
号ＳＰ₂、ＳＰ₃にはオーバラップは存在せず、たとえ、
存在したとしても、非常に小さいものである。

【００３２】ところが、レベル変換回路１１₁〜１１
₄は、論理レベル、例えば、５［Ｖ］のサンプリング信
号ＳＰ₁〜ＳＰ₄を高電圧、例えば、１２［Ｖ］のサンプ
リング信号ＳＬ₁〜ＳＬ₄に変換するものであるため、動
作速度に大きなバラツキが生じてしまう。

【００３３】そこで、例えば、図８（Ｃ）に示すよう
に、レベル変換回路１１₂の動作速度がレベル変換回路
１１₁、１１₃、１１₄の動作速度よりも時間Δｔだけ遅
いと、レベル変換回路１１₂、１１₃から出力されるサン
プリング信号ＳＬ₂、ＳＬ₃は、図８（Ｃ）、（Ｄ）に示
すように、時間Δｔだけ、オーバラップしてしまう。

【００３４】ここに、サンプリング信号ＳＬ₂＝「Ｈ」
（１２［Ｖ］）となり、アナログ・スイッチ１４₂＝Ｏ
Ｎとされた場合に、コンデンサ１６₂に流れ込む充電電
流Ｉ₂は、図８（Ｇ）に示すようになる。

【００３５】また、サンプリング信号ＳＬ₃＝「Ｈ」
（１２［Ｖ］）となり、アナログ・スイッチ１４₃＝Ｏ
Ｎとされた場合に、コンデンサ１６₃に流れ込む充電電
流Ｉ₃は、図８（Ｈ）に示すようになる。

【００３６】ところで、この例のように、アナログ・ス
イッチ１４₂＝ＯＦＦとなる前に、アナログ・スイッチ
１４₃＝ＯＮとなると、信号線２３のライン抵抗２４に
電流Ｉ₃による電圧降下が生じてしまう。

【００３７】このため、アナログ・スイッチ１４₂＝Ｏ
ＦＦとなる時点のノード２６の信号電圧ＶＡ₂は、図８
（Ｉ）に示すように、例えば、ΔＶだけ低下し、コンデ
ンサ１６₂のホールド電圧が正しい値よりもΔＶだけ低
い値となってしまう。

【００３８】ここに、前述のように、レベル変換回路１
１₁〜１１₄は、論理レベル、例えば、５［Ｖ］のサンプ
リング信号ＳＰ₁〜ＳＰ₄を高電圧、例えば、１２［Ｖ］
のサンプリング信号ＳＬ₁〜ＳＬ₄に変換するものである
ため、動作速度のバラツキを影響がない程度にまで小さ
くすることは、技術的に極めて困難なことである。

【００３９】そこでまた、従来、図１０にその要部を示
すような液晶表示装置が提案されている。この液晶表示
装置は、シフトレジスタ１０とレベル変換回路１１₁〜
１１₄との間に、ゲート回路として、ＡＮＤ回路２７₁〜
２７₄を設け、これらＡＮＤ回路２７₁〜２７₄に対し
て、図１１（Ｅ）に示すようなイネーブル信号ＥＮを供
給するように構成し、その他については、図６に示す液
晶表示装置と同様に構成したものである。

【００４０】なお、イネーブル信号ＥＮは、図１１
（Ａ）〜（Ｅ）に示すように、サンプリング信号ＳＰ₁
〜ＳＰ₄のそれぞれに対応して供給されるものであり、
そのパルス幅をサンプリング信号ＳＰ₁〜ＳＰ₄のパルス
幅よりも短かくし、所定の時間間隔ΔＴ（＞Δｔ）を有
するものである。

【００４１】この液晶表示装置においては、ＡＮＤ回路
２７₁〜２７₄の出力側には、図１１（Ｆ）〜（Ｉ）に示
すように、イネーブル信号ＥＮと同一のパルス幅を有
し、かつ、所定の時間間隔ΔＴを有する論理レベルのサ
ンプリング信号ＳＱ₁〜ＳＱ₄を得ることができる。

【００４２】この結果、レベル変換回路１１₁〜１１₄の
出力側には、図１１（Ｊ）〜（Ｍ）に示すように、イネ
ーブル信号ＥＮと同一のパルス幅を有し、かつ、所定の
時間間隔ΔＴを有する高電圧のサンプリング信号ＳＬ₁
〜ＳＬ₄を得ることができる。

【００４３】したがって、例えば、レベル変換回路１１
₂の動作速度がレベル変換回路１１₁、１１₃、１１₄の動
作速度よりもΔｔ遅い場合であっても、サンプリング信
号ＳＬ₂、ＳＬ₃がオーバラップすることを回避すること
ができる。

【００４４】しかし、この液晶表示装置においては、サ
ンプル・ホールド回路１２₁〜１２₄におけるサンプリン
グ時間は、イネーブル信号ＥＮのパルス幅により制限さ
れてしまい、コンデンサ１６₁〜１６₄に対する充電時間
が不足してしまうという問題点があった。

【００４５】本発明は、かかる点に鑑み、液晶表示パネ
ルの画素電極に誤差の少ない階調電圧を供給し、高品質
の画像表示を行うことができるようにした液晶表示装置
を提供することを目的とする。

【００４６】

【課題を解決するための手段】図１は本発明による液晶
表示装置の原理説明図であり、図中、２８₁、２８₂、２
８₃、２８₄・・・２８_2n-1、２８_2nは、アナログ映像信
号に対して順番にサンプル・ホールド動作を行い、１水
平走査期間ごとに１ライン分の階調電圧を得るようにさ
れたサンプル・ホールド回路である。

【００４７】また、２９はサンプル・ホールド回路２８
₁、２８₂・・・２８_2nのうち、奇数番目にサンプル・ホ
ールド動作を行うサンプル・ホールド回路２８₁、２８₃
・・・２８_2n-1にアナログ映像信号を供給する信号線で
ある。

【００４８】また、３０はサンプル・ホールド回路２８
₁、２８₂・・・２８_2nのうち、偶数番目にサンプル・ホ
ールド動作を行うサンプル・ホールド回路２８₂、２８₄
・・・２８_2nにアナログ映像信号を供給する信号線であ
る。

【００４９】即ち、本発明による液晶表示装置は、アナ
ログ映像信号に対して順番にサンプル・ホールド動作を
行い、１水平走査期間ごとに１ライン分の階調電圧を得
るようにされたサンプル・ホールド回路２８₁、２８₂・
・・２８_2nを備えて構成される液晶表示装置を改良する
ものであり、奇数番目にサンプル・ホールド動作を行う
サンプル・ホールド回路２８₁、２８₃・・・２８_2n-1に
は信号線２９を介してアナログ映像信号を供給し、偶数
番目にサンプル・ホールド動作を行うサンプル・ホール
ド回路２８₂、２８₄・・・２８_2nには信号線３０を介し
てアナログ映像信号を供給するというものである。

【００５０】

【作用】本発明では、奇数番目にサンプル・ホールド動
作を行うサンプル・ホールド回路２８₁、２８₃・・・２
８_2n-1には信号線２９を介してホールド電圧に対応した
充電電流が流れ込み、偶数番目にサンプル・ホールド動
作を行うサンプル・ホールド回路２８₂、２８₄・・・２
８_2nには信号線３０を介してホールド電圧に対応した充
電電流が流れ込む。

【００５１】この結果、先行してサンプル・ホールド動
作を行うサンプル・ホールド回路の動作速度が、後行し
てサンプル・ホールド動作を行うサンプル・ホールド回
路の動作速度よりも遅い場合であっても、後行してサン
プル・ホールド動作を行うサンプル・ホールド回路のサ
ンプル・ホールド動作が、先行してサンプル・ホールド
動作を行うサンプル・ホールド回路のホールド電圧に与
える影響を全面的ないし殆どなくすことができる。

【００５２】したがって、サンプル・ホールド回路２８
₁、２８₂・・・２８_2nの動作速度にバラツキがある場合
であっても、液晶表示パネルの画素電極に誤差の少ない
階調電圧を供給することができる。

【００５３】

【実施例】以下、図２〜図５を参照して本発明による液
晶表示装置の第１実施例及び第２実施例について説明す
る。なお、図２〜図５において、図６に対応する部分に
は同一符号を付し、その重複説明は省略する。

【００５４】第１実施例・・図２、図３図２は本発明の第１実施例の要部を示す回路図であり、
この第１実施例の液晶表示装置においては、増幅回路８
の出力側に、２本の信号線３１、３２が設けられてい
る。

【００５５】そして、サンプル・ホールド回路１２₁、
１２₃には、増幅回路８から出力されるアナログ映像信
号ＶＧＡが信号線３１を介して供給され、サンプル・ホ
ールド回路１２₂、１２₄には、増幅回路８から出力され
るアナログ映像信号ＶＧＡが信号線３２を介して供給さ
れるように構成され、その他については、図６に示す従
来の液晶表示装置と同様に構成されている。なお、３３
は映像信号源である。

【００５６】この第１実施例の液晶表示装置では、図３
に示すように、サンプル・ホールド回路１２₁、１２₃の
コンデンサ１６₁、１６₃に流れ込む充電電流Ｉ₁、Ｉ₃は
増幅回路８から信号線３１を介して供給され、サンプル
・ホールド回路１２₂、１２₄のコンデンサ１６₂、１６₄
に流れ込む充電電流Ｉ₂、Ｉ₄は増幅回路８から信号線３
２を介して供給される。

【００５７】この結果、例えば、コンデンサ１６₃に充
電電流Ｉ₃が流れ込む場合には、信号線３１のライン抵
抗３４に電圧降下が発生し、コンデンサ１６₄に充電電
流Ｉ₄が流れ込む場合には、信号線３２のライン抵抗３
５に電圧降下が発生することになる。

【００５８】そこで、例えば、レベル変換回路１１₂の
動作速度が遅く、サンプリング信号ＳＬ₂、ＳＬ₃がオー
バラップしてしまう場合であっても、増幅回路８の出力
抵抗が小さい場合には、サンプル・ホールド回路１２₃
のサンプル・ホールド動作がノード３６の電圧に影響を
与えることはない。したがって、コンデンサ１６₂に正
しい電圧をホールドすることができる。

【００５９】即ち、第１実施例においては、先行してサ
ンプル・ホールド動作を行うサンプル・ホールド回路の
動作速度が、後行してサンプル・ホールド動作を行うサ
ンプル・ホールド回路の動作速度よりも遅い場合であっ
ても、増幅回路８の出力抵抗が小さい場合には、後行し
てサンプル・ホールド動作を行うサンプル・ホールド回
路のサンプル・ホールド動作が、先行してサンプル・ホ
ールド動作を行うサンプル・ホールド回路のホールド電
圧に与える影響をなくすことができる。

【００６０】したがって、この第１実施例によれば、サ
ンプル・ホールド回路１２₁〜１２₄の動作速度にバラツ
キがある場合においても、増幅回路８の出力抵抗が小さ
い場合には、液晶表示パネル１の画素電極４₁₁〜４₄₄に
誤差の少ない階調電圧を供給し、高品質の画像表示を行
うことができる。

【００６１】しかし、この第１実施例においては、増幅
回路８の出力抵抗が大きい場合において、例えば、レベ
ル変換回路１１₂の動作速度が遅く、サンプリング信号
ＳＬ₂、ＳＬ₃がオーバラップしてしまう場合には、サン
プル・ホールド回路１２₃のサンプル・ホールド動作
は、ノード３６の電圧に影響を与えてしまい、コンデン
サ１６₂に正しい電圧をホールドすることができなくな
る。この点を改良した液晶表示装置が、次に説明する第
２実施例の液晶表示装置である。

【００６２】第２実施例・・図４、図５図４は本発明の第２実施例の要部を示す回路図であり、
この第２実施例の液晶表示装置においては、映像信号源
３３の出力側に同一の増幅率を有する増幅回路８、３７
が設けられている。

【００６３】そして、サンプル・ホールド回路１２₁、
１２₃には、増幅回路８から出力されるアナログ映像信
号ＶＧＡが信号線３１を介して供給され、サンプル・ホ
ールド回路１２₂、１２₄には、増幅回路３７から出力さ
れるアナログ映像信号ＶＧＡが信号線３２を介して供給
されるように構成され、その他については、図６に示す
従来の液晶表示装置と同様に構成されている。

【００６４】この第２実施例の液晶表示装置では、図５
に示すように、サンプル・ホールド回路１２₁、１２₃の
コンデンサ１６₁、１６₃に流れ込む充電電流Ｉ₁、Ｉ₃は
増幅回路８から信号線３１を介して供給され、サンプル
・ホールド回路１２₂、１２₄のコンデンサ１６₂、１６₄
に流れ込む充電電流Ｉ₂、Ｉ₄は増幅回路３７から信号線
３２を介して供給される。

【００６５】そこで、例えば、レベル変換回路１１₂の
動作速度が遅く、サンプリング信号ＳＬ₂、ＳＬ₃がオー
バラップしてしまう場合において、増幅回路８、３７の
出力抵抗が大きい場合であっても、サンプル・ホールド
回路１２₃のサンプル・ホールド動作が信号線３１の電
圧に影響を与えることはない。したがって、コンデンサ
１６₂に正しい電圧をホールドすることができる。

【００６６】即ち、第２実施例によれば、先行してサン
プル・ホールド動作を行うサンプル・ホールド回路の動
作速度が、後行してサンプル・ホールド動作を行うサン
プル・ホールド回路の動作速度よりも遅く、かつ、増幅
回路８、３７の出力抵抗が大きい場合においても、後行
してサンプル・ホールド動作を行うサンプル・ホールド
回路のサンプル・ホールド動作が、先行してサンプル・
ホールド動作を行うサンプル・ホールド回路のホールド
電圧に与える影響をなくすことができる。

【００６７】したがって、この第２実施例によれば、増
幅回路８、３７の出力抵抗が大きい場合において、サン
プル・ホールド回路１２₁〜１２₄の動作速度にバラツキ
がある場合であっても、液晶表示パネル１の画素電極４
₁₁〜４₄₄に誤差の少ない階調電圧を供給し、高品質の画
像表示を行うことができる。

【００６８】

【発明の効果】以上のように、本発明によれば、アナロ
グ映像信号に対して順番にサンプル・ホールド動作を行
い、１水平走査期間ごとに１ライン分の階調電圧を得る
ようにされた複数のサンプル・ホールド回路のうち、奇
数番目にサンプル・ホールド動作を行うサンプル・ホー
ルド回路には、第１の信号線を介してアナログ映像信号
を供給し、偶数番目にサンプル・ホールド動作を行うサ
ンプル・ホールド回路には、第２の信号線を介してアナ
ログ映像信号を供給するという構成を採用したことによ
り、先行してサンプル・ホールド動作を行うサンプル・
ホールド回路の動作速度が、後行してサンプル・ホール
ド動作を行うサンプル・ホールド回路の動作速度よりも
遅い場合であっても、後行してサンプル・ホールド動作
を行うサンプル・ホールド回路のサンプル・ホールド動
作が、先行してサンプル・ホールド動作を行うサンプル
・ホールド回路のホールド電圧に与える影響を全面的な
いし殆どなくすことができるので、液晶表示パネルの画
素電極に誤差の少ない階調電圧を供給し、高品質の画像
表示を行うことができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１実施例の要部を示す回路図であ
る。

【図３】本発明の第１実施例の動作を説明するための回
路図である。

【図４】本発明の第２実施例の要部を示す回路図であ
る。

【図５】本発明の第２実施例の動作を説明するための回
路図である。

【図６】従来の液晶表示装置の一例の要部を示す回路図
である。

【図７】図６に示す従来の液晶表示装置を構成する液晶
表示パネルの構成を概略的に示す図である。

【図８】図６に示す従来の液晶表示装置が有する問題点
を具体的に説明するための波形図である。

【図９】図６に示す従来の液晶表示装置が有する問題点
を具体的に説明するための回路図である。

【図１０】従来の液晶表示装置の他の例の要部を示す回
路図である。

【図１１】図１０に示す従来の液晶表示装置の動作を示
す波形図である。

【符号の説明】

２８₁、２８₂、２８₃、２８₄、２８_2n-1、２８_2n サン
プル・ホールド回路２９、３０信号線

Claims

(57)【特許請求の範囲】

【請求項１】画像表示領域の一辺側からデータラインを
介して画素電極に階調電圧を供給するデータ・ドライバ
を有し、該データ・ドライバは、並列かつ順番に供給される複数のサンプリング信号のレ
ベルを変換する複数のレベル変換回路と、前記複数のレベル変換回路から出力される複数のサンプ
リング信号によりサンプリング動作が順番に制御され、
アナログ映像信号のサンプリングを順番に行う複数のサ
ンプル・ホールド回路を有する液晶表示装置において、前記複数のサンプル・ホールド回路のうち、奇数番目に
サンプル・ホールド動作を行うサンプル・ホールド回路
には第１の信号線を介して前記アナログ映像信号を供給
し、偶数番目にサンプル・ホールド動作を行うサンプル
・ホールド回路には第２の信号線を介して前記アナログ
映像信号を供給するように構成されていることを特徴と
する液晶表示装置。
【請求項２】映像信号源から供給されるアナログ映像信
号を増幅する増幅回路を設け、この増幅回路から出力さ
れるアナログ映像信号を前記第１、第２の信号線に供給
するように構成されていることを特徴とする請求項１記
載の液晶表示装置。
【請求項３】映像信号源から供給されるアナログ映像信
号を増幅する第１、第２の増幅回路を設け、前記第１の
増幅回路から出力されるアナログ映像信号を前記第１の
信号線に供給し、前記第２の増幅回路から出力されるア
ナログ映像信号を前記第２の信号線に供給するように構
成されていることを特徴とする請求項１記載の液晶表示
装置。