JP2004538641A - 合成樹脂筐体を有する電子部品、および、その製造方法 - Google Patents

合成樹脂筐体を有する電子部品、および、その製造方法 Download PDF

Info

Publication number
JP2004538641A
JP2004538641A JP2003519993A JP2003519993A JP2004538641A JP 2004538641 A JP2004538641 A JP 2004538641A JP 2003519993 A JP2003519993 A JP 2003519993A JP 2003519993 A JP2003519993 A JP 2003519993A JP 2004538641 A JP2004538641 A JP 2004538641A
Authority
JP
Japan
Prior art keywords
synthetic resin
contact
semiconductor chip
electronic component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003519993A
Other languages
English (en)
Inventor
ゴラー，ベルント
クリスチャン ハーゲン，ローベルト
オフナー，ゲラルト
シュトュンペル，クリスチャン
ヴァイン，シュテファン
ヴェルナー，ホルガー
トゥームズ，ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004538641A publication Critical patent/JP2004538641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、中に半導体チップ（３）が配置されている合成樹脂筐体（２）を備える電子部品、および、その製造方法に関するものである。合成樹脂筐体（２）の下面（６）には、外部接触部（７）が備られている。外部接触部（７）は、半導体チップ（３）にある接触柱（８）およびと、合成樹脂筐体成形物（９）に配置されている配線ライン（１０）とによって、半導体チップ（３）の活性上面（１２）にある接触面（１１）に接続されている。この場合、接触柱（８）は、接触表面（１１）の導電性隆起である。

Description

【０００１】
本発明は、独立請求項の前提構成に相当する合成樹脂筐体（Kunststoffgehaeuse）を有する電子部品、および、その製造方法に関するものである。
【０００２】
半導体チップを有する合成樹脂筐体と、合成樹脂筐体の下面に分配された外部接触部（Aussenkontakten）とを含む電子部品の生産がより複雑になると、この種の電子部品の生産時に、欠陥部品（Ausschuss）の数がますます多くなる。結果として、このような電子部品の生産コストは、筐体の下面にある外部接触部が増加するにつれて、増大する。
【０００３】
本発明の目的は、より複雑になり外部端子の数をよりいっそう増加させても、不良率（Ausschussrate）を減少させられるとともに、低コストで製造できるような、電子部品およびその製造方法を提供することである。
【０００４】
集中的な調査の結果、合成樹脂筐体を備える複雑な部品の生産コストが増大する主な理由は、全ての実行可能な筐体形状（Gehaeuseformen）のための成形技術（Montagetechniken）の数が多いからだということが分かった。なぜなら、標準的な技術綱領（Technologieplattform）がないからである。異なる筐体および筐体類（Gehaeusefamilien）の製造技術は、今までのところ全く異なっている。さらに、仲介器（Interposern）、規定のチップ担体（Chiptraeger）および他のシステム担体を使用することが必要不可欠であると考えられている。しかしながら、特に、技術的に複雑な仲介器の配線機能（Umverdrahtungsfunktion）は、常に機能的危険性（Funktionsrisiko）を伴っている。本発明の合成樹脂筐体を備える電子部品では、仲介器を全く使用しなくてもよい。
【０００５】
本発明では、電子部品が合成樹脂筐体を備え、この合成樹脂筐体に半導体チップが配置されている。また、この合成樹脂筐体は、半導体チップの側端部（Seitenraender）の周辺に配置されている側端部を備えている。さらに、半導体チップの活性上面（aktiven Oberseite）、および、合成樹脂筐体の側端部に、薄くて電気絶縁性を有する、厚さ約３０μｍ以下の合成樹脂層が形成されている。なお、合成樹脂層の厚さについては、２０μｍ以下としてもよい。これにより、非常に小さな部品を製造できる。そして、本発明の製造方法によれば、明確に、このような部品を非常に容易かつ確実に製造できる。
【０００６】
本発明では、合成樹脂層を、筐体の製造に使用する合成樹脂成形物（Kunststoffmasse）から製造してもよい。この場合、合成樹脂筐体の下面には、外部接触部が備えられている。この外部接触部は、配線ライン（Umverdrahtungsleitungen）によって、半導体チップの活性上面にある接触面（Kontaktflaechen）と接続されている。この配線ラインは、１つ以上の配線面（Umverdrahtungsebenen）に配置されている。また、この場合、合成樹脂層を、非常に薄く形成してもよい。さらに、それが電気的な絶縁効果（isolierende Wirkung）を有する場合、半導体チップ上の薄い保護層（Passivierungsschicht）として形成してもよい。
【０００７】
この電子部品の利点は、高集積されていて（hochintegrierte）、多数の電極を有する(hochpolige)、多層基板（Mehrlagensubstraten）と付加的な仲介器とを必要としない構造のための、低コストの筐体代替品（Gehaeusealternative）を提供できることである。同時に、接触柱（Kontaktsaeulen）によって、全ての実行可能な筐体形状のための技術綱領となる、新しい成形技術も提供する。この接触柱は、半導体チップの活性上面にある接触面の導電性隆起（elektrisch leitende Ueberhoehung）である。合成樹脂筐体成形物（Kunststoffgehaeusemasse）に埋め込まれた半導体チップの接触面に接触柱を形成することにより、常に同様の基本構造（Grundstrukturen）を有する、様々な筐体および筐体類を生産するための新しい技術を提供できる。
【０００８】
本発明の電子部品を用いれば、ファンアウト設計（Fan-Out-Designs）のような将来的な技術によって、高性能が必要とされるローピンカウントがウェハーレベル実装品（Wafer-Lebel-Packages）へ適用されるの（Low-Pin-Count-Anwendungen）と全く同じように、高集積部品を製造できる。同時に、このような電子部品は、難点も克服する。難点とは、すなわち、これまでは筐体形状が異なると、生産ライン（Fertigungslinien）のために新しい概念（neue Konzepte）、および、これに伴う多種多様な装置、プロセス、および、材料が必ず必要なことである。上記のようなことは、本発明に基づいた電子部品ではもはや不用である。高周波技術、および、Ｐ−ＬＦＢＧＡ筐体（P-LFBGA-Gehaeuse）などのハイピンカウント筐体（High-Pin-Count-Gehaeuse）の適用分野における、筐体のための異なる方法（Ansaetze）を、本発明の電子部品に基づいて標準化でき、かつ、単純化できる。
【０００９】
合成樹脂層と配線面との間、または、合成樹脂層と配線面の１つとの間に、少なくとも１つの電気絶縁性中間層（elektrisch isolierende Zwischenschicht）をさらに備えてもよい。これにより、ある種の用途にとって、本発明の部品の機械的な、または、電気的な特性に関する他の利点を得られる可能性がある。
【００１０】
外部接触部が、合成樹脂筐体の側端部の下面の領域に配置されている場合、特に小さな半導体チップを有する部品は、まだ良好に電気接合できる。本発明のこの実施形態では、合成樹脂筐体成形物の側端部を、半導体チップの側端部よりも任意に大きく形成することによって、外部接触部の数を任意に増加できる。
【００１１】
この場合、外部接触部は、半導体チップの接触柱と、合成樹脂筐体成形物上に配置されている配線ラインとを介して、半導体チップの活性上面にある接触面と接続することもできる。従って、接触柱は、接触面の導電性隆起として形成されている。
【００１２】
本発明の１つの設計では、半導体チップの背面が、合成樹脂筐体の上面に配置されており、接地電位（Massepotential）用の外部接触面（Aussenkontaktflaeche）を備えていることが考えられる。この外部接触面は、熱伝導ブロック（Waermeleitungsblockes）、または、冷却装置（Kuehlvorrichtung）の端子のためにも使用できる。この電子部品の利点は、外部接触部が、電子部品の下面に配置されているだけではなく、このとき、中央の外部接触面が、電子部品の上面に提供されていることである。
【００１３】
本発明の他の実施形態では、半導体チップの背面は、合成樹脂筐体の上面の下側に配置されており、合成樹脂筐体成形物から構成されている被覆部（Beschichtung）によって被覆されている。本発明のこの実施形態の利点は、半導体チップの背面が、合成樹脂筐体成形物から構成されている被覆部によって機械的な損傷から保護されていることである。
【００１４】
本発明の電子部品では、配線ラインが、少なくとも部分的に、合成樹脂筐体成形物に直接配置されていてもよい。発展形態では、外部端子を外部接触面に形成するときに、配線ラインが外部接触部の物質によって濡らされてしまうことが原因で生じることのある幾つかの危険性を、外部接触部の外部接触面は露出したまま半田レジスト層（Loetstoppschicht）を電子部品の下面に備える簡単な方法で回避できる。
【００１５】
外部接触部自体については、半田球体、または、半田隆起部（Loethoecker）として形成できる。この種の半田球体、および、半田隆起部の利点は、合成樹脂筐体の下面全体に配置できることである。ただし、電子部品の下面に、相当する数の外部接触面が配置されている場合に限る。
【００１６】
本発明の他の実施形態では、合成樹脂箇体成形物上に、多層の相互接続構造（Leiterbahnstruktur）を配置してもよい。この多層の相互接続構造は、半導体チップの接触柱の、備えられている外部接触部への配線として役立つ。本発明の本実施形態の更なる利点は、多層の相互接続構造を、半導体チップの接触柱に形成できることである。なお、接触柱は、合成樹脂筐体成形物に埋め込まれており、その上面は、合成樹脂成形物から露出している。その結果、多層の相互接続構造の最下の相互接続層（Leiterbahnlage）は、合成樹脂筐体成形物上に直接形成され、半導体チップの接触柱と接続されている。
【００１７】
内部に半導体チップが配置されている合成樹脂筐体を有する電子部品の製造方法は、以下の方法工程を含んでいる。まず、接触面を有し、行および列に配置された半導体チップを備える半導体ウエハーを用意する。続いて、接触面を、半導体ウエハー上の接触柱となるよう隆起させる。接触面が柱形に隆起した後、半導体ウエハーを、個々の半導体チップに分割できる。次に、これら半導体チップを成形板（Formplatte）に搭載する。続いて、共通の担体を、この成形板に、合成樹脂筐体成形物から形成する。半導体チップの接触面に対向する接触柱の上面が、担体の上面に露出して配置されているように、半導体チップを合成樹脂筐体成形物に埋設する。次に、半導体担体の上面において、配線ラインを共通の担体に選択的に配置する。このとき、配線ラインの各一方の配線端部（Leitungsende）を、接触柱の露出している上面と接続し、他方の配線端部を、外部接触面とつなげる。次に、この外部接触面上まで、半田停止レジスト（Loetstopplackes）を選択的に形成することにより、担体の上面を被覆できる。その結果、上面に存在する配線ラインは、塗布する外部接触部の物質によって濡らされないように保護されたままである。最後に、半田球体、または、半田隆起部を、露出した外部接触面に形成してもよい。続いて、担体を個々の電子部品に分割する。
【００１８】
この方法の利点は、全ての実行可能な筐体形状のために１つの技術綱領を提供することである。この場合において、様々な筐体の、および、筐体類の製造技術は、常に同じままである。この電子部品の製造方法では、仲介器、または、規定のチップ担体を使用しない。この方法により、幾つかの任意のピン設計（Pin-Design）を作成できる。高性能が必要とされるローピンカウントがウェハーレベル実装品まで適用されるのと全く同じように、ファンアウト設計のような将来的な技術によって、高集積部品も、製造できる。
【００１９】
本発明の方法は、完全に、一般的な仲介器の複雑な配線機能の代わりとなるものである。最後に、多数の電極を有する高集積構造のための低コストの筐体代替品が、多層基板、および、付加的な仲介器を使用せずに提供される。これら方法により、合成樹脂筐体成形物の担体上に直に単層（Einlagenverdrahtungen）配線を配置すること、および、多層構造体（Mehrlagenaufbauten）を配置することの両方が可能である。また、この方法では、任意の端子パターン（Anschlussmuster）を、電子部品の下面に製造できる。異なる筐体（例えば、ＶＱＦＮまたはＰ−ＬＦＢＧＡ筐体など）でも、技術的な違いはない。従って、本発明の方法、および、関連するプロセスは、筐体の種類とは無関係(gehaeuseunabhaengig)である。
【００２０】
本発明の方法の発展形（Fortbildung）では、半導体チップに分割する前に、半導体ウエハーの下面に、合成樹脂筐体成形物の被覆部を備える。その利点は、第一に、半導体ウエハー全体が、その下面が合成樹脂筐体成形物で提供されており、その結果、個々の半導体チップに分離した後、半導体チップは、その背面に合成樹脂筐体成形物を備えた状態となっている。従って、チップを電子部品形成のためにさらに処理する前に、合成樹脂筐体成形物による背面の埋め込みと、それに伴って、背面の保護とは、既に行われている。
【００２１】
本方法の他の実施例では、半導体チップ、すなわち、半導体ウエハー上に接触柱を形成するために、マスクを通して金属析出（Metallabscheidung）することにより、接触面が柱形に隆起して接触柱となる。マスクを剥離した後、半導体ウエハーの各半導体チップの接触面上に、金属製の柱形の隆起が残る。
【００２２】
半導体チップに、マスクを通して選択的に電解質金属析出すること(elektrolytischer Metallabscheidung）によっても、接触面が柱形に隆起して接触柱となる。この目的のために、まず、１μｍ未満の閉鎖金属層（geschlossene Metallschicht）を、半導体ウエハー上に形成する。続いて、マスクを、ウエハー上に印刷する（aufgedruckt）か、あるいは、フォトレジスト技術（Photolacktechnik）によって、ウエハー上に形成する。最後に、電極析出装置（Galvanikanlage）の陰極電位を、連続した金属層（durchgehende Metallschicht）に印加する。その結果、半導体ウエハーのマスクから露出している接触面上に、接触柱が、電気的に（galvanisch）、または、電解質的に（elektrolytisch）析出される。続いて、マスクを剥離する。マスクの剥離は、例えばプラズマ炉（Plasmaofen）における灰化（Veraschung）、または、マスク洗浄用溶媒によって行える。そして、最後に、連続した薄い金属層を、短期エッチング（腐食銅版技術）によってエッチングする（abgeaetzt）。その結果、個々の接触柱は、もはや短絡しない。この実施例は、半導体ウエハーに接触柱を大量生産するために適した、非常にコストのかからない変形型（Variante）であるという利点がある。
【００２３】
接触面を、半導体チップ上の接触柱となるよう柱形に隆起するために、印刷技術（Drucktechniken）を使用してもよい。この種の印刷技術の利点は、続いて破壊されるマスクを、半導体ウエハーに直接形成する必要がないことである。さらに、接触柱の印字を行える耐久性のあるステンシル（Schablone）、または、マスクを使用できる。印刷過程（Druckvorgang）自体に必要なプロセス時間は短い。その結果、印刷過程は、大量生産にも適している。
【００２４】
接触面を、半導体チップ上の接触柱となるよう柱形に隆起することは、マスクを通した金属スパッタリングによっても行える。この金属噴付け（Metallaufstaeubung）すなわちスパッタリング（Sputtern）は、例えば電子線、または、不活性イオン線などの噴霧された金属源（metallische Quelle）、によって起こり（zerstaeubt）、続いて、これらの噴霧された金属イオンを、陰極電位上に位置するウエハーの方向へスパッタリングする。このスパッタリングを、マスクを通して行ってもよい。または、閉鎖金属面（geschlossene Metallflaeche）を生成し、その後、この閉鎖金属面を、フォトレジスト技術により接触柱に成形してもよい。
【００２５】
スパッタリング技術の代りに、蒸着技術を使用してもよい。この蒸着技術では、金属源（Metallquelle）を気化し、金属蒸気（Metalldampf）が半導体ウエハーの上面を被覆する。この被覆は、同じくマスクを通して行える。あるいは、マスクを後から形成してもよい。その目的は、金属柱だけを、半導体チップまたは半導体ウエハー上に、選択的に形成することである。
【００２６】
最終的に、接触柱になる接触面の柱形の隆起を、ボンディングヘッド（Bondkoepfen）の形成により生成することもできる。この種のボンディングヘッドは、熱音響圧縮ヘッド（Thermosonickompressionskoepfe）でもよく、熱音響圧縮ヘッドを形成する場合、金の導線（Golddraht）が柱形のヘッドに変形される。これら柱形の隆起の利点は、接触面の隆起を任意に形成できることである。この隆起の他の利点は、それらが、非常に形状の安定している接触柱を、半導体チップに形成することである。
【００２７】
接触柱を製造した後、半導体ウエハーを、合成樹脂筐体成形物に実装できる。電子部品の下面が個々のチップ面よりもはるかに大きく形成されている場合、まず、半導体ウエハーを個々の半導体チップに分割する。分割した後、これらチップを、成形板上に、相互に任意の間隔をあけて行および列に設けることができる。成形板が装着されると、成形板全体が、合成樹脂筐体成形物で覆われる。ただし、半導体チップは、合成樹脂筐体成形物に共に埋め込まれている。この場合、接触柱の上面は、合成樹脂筐体成形物から構成されている担体の上面において、まだ露出して接触可能である（frei zugaenglich）。従って、次に、多くの半導体チップのための配線ラインを、同時に、合成樹脂筐体成形物に直接形成できるという利点がある。さらに、任意の多数の外部接触部を、電子部品の下面に配置できるという利点がある。このためには、合成樹脂筐体成形物の担体上の配線ラインを介して、相当する多数の接触端子を、備える。
【００２８】
方法の他の実施例では、配線ラインを、合成樹脂筐体成形物の共通の担体に、選択的に形成する。上記の形成は、閉鎖金属層を塗布し、続いて、金属層を、フォトレジスト技術により成形すること（Strukturierung）によって行う。この方法の利点は、まず、金属のスパッタリング、または、金属の蒸着、または、金属の無電流析出（stromlosen Abscheiden）によって、閉鎖金属層を、合成樹脂筐体成形物の担体の上面に形成し、次に、接触柱の全ての上面を短絡させ、続いて、この層を、精密なフォトレジスト技術によって、配線ライン、または、導体経路になるよう正確に成形する。
【００２９】
上記方法では、導体経路の構造はまた、スクリーン印刷技術のような直接的な印刷技術によっても生成できる。この場合、配線ラインを生成する場所だけ目の開いている（offene Maschen）網目を持つスクリーンが使用される。このスクリーン印刷技術は、非常に安い。従って、方法の総コストを減少できる。
【００３０】
配線ラインの終端部に配置されている接触面に外部接触部を形成する前に、例えばフォトレジスト技術によって、配線ラインの外部接触面を露出しながら、半田停止レジストを、担体の上面に選択的に塗布する。この半田停止レジストは、配線ラインを被覆し、配線ラインが、外部接触部を設けることによってぬれるのを防止する。
【００３１】
単層の配線面（Umverdrahtungslage）の代りに、実際に必要な場合には、多層の相互接続構造を、合成樹脂筐体成形物の担体の上面に形成することもできる。このためには、個々の相互接続面を必要に応じて接続するための貫通接触部（Durchkontakte）が、相互接続層の間に備えられている。この種の多層の相互接続構造は、マイクロ技術および／または印刷回路板技術（Leiterplattentechnologie）の方法によって製造される。その利点は、この種の技術が試験されており、コストの安い、試験された方法を使用でき、その結果、製造リスクが最小限になることである。
【００３２】
要するに、本発明の電子部品、および、方法によって、新しい組み立て技術が、全ての実行可能な形状の筐体用の技術綱領として可能となる。この場合、様々な筐体および筐体類の製造技術は、常に同じままである。それにも関わらず、どのようなピン設計も可能である。高性能を必要とするローピンカウントをウェハーレベル実装品まで適用するのと同じように、ファンアウト設計のような将来技術によって、高集積部品を製造できる。
【００３３】
本発明の電子部品、および、方法によって、仲介器の複雑な配線機能を省くことができる。高集積、または、多数の電極を有する構造の低コストの筐体代替品は、多層の基板、および、場合によっては追加の仲介器を使用することなく可能である。さらに、この発明の電子部品、および、方法の利点は、配線ボンディング（Drahtbonden）またはフリップチップボンディング（Flip-Chip-Bonden）が全く必要ないことである。従って、本発明によって、多層の構造も、単層配線処理と同じように可能である。さらに、任意の端子パターンを製造でき、筐体の違いによって技術的な差異はない。従って、本発明の方法、および、それに関連するプロセスは、筐体の種類とは無関係である。
【００３４】
さて、本発明を、添付の図面を参照しながらいくつかの実施例に基づいてさらに詳細に説明する。
【００３５】
図１は、本発明の第１電子部品の概略的断面図である。図２は、本発明の第２電子部品の概略的断面である。図３は、接触面に接触柱が形成されている半導体ウエハーの概略的断面図である。図４は、接触面に接触柱が形成されている、図３に記載の半導体ウエハーに製造された複数の半導体チップの概略的断面である。図５は、図４に記載の半導体チップが埋め込まれている、合成樹脂筐体成形物の担体の概略的断面図である。図６は、図５に記載の担体に配線用導線を設けた概略的断面図である。図７は、図６に記載の担体に外部接触部を形成した概略的断面図である。図８は、図７に記載の担体を個々の部品に分離した後に生じる２つの電子部品の概略的断面図である。図９は、本発明の第３電子部品の概略的断面図である。図１０は、接触面に形成された接触柱と、その下面に形成された合成樹脂筐体成形物の被覆部とを備える半導体ウエハーの概略的断面図である。図１１は、接触面に接触柱が形成されている、図１０に記載の半導体ウエハーの複数の半導体チップの概略的断面図であり、下面に被覆部が備えられている半導体チップは、成形板に配置されている。図１２は、図１１の半導体チップが中に埋め込まれている、合成樹脂筐体成形物の担体の概略的断面図である。図１３は、担体上に配線用導線、および、押し付け接触部が配置されている、図１２の担体の概略的断面図である。図１４は、上面に外部接触部が配置されている、図１３の担体の概略的断面図である。図１５は、図１４の担体を分割することにより生じる２つの電子部品の概略的断面図である。図１６は、本発明の第４の電子部品の概略的断面図である。
【００３６】
図１は、本発明の第１実施形態の電子部品１の概略的断面図である。電子部品１は、合成樹脂筐体２と半導体チップ３とに分割される。半導体チップ３は、背面４と活性上面１２とを備えている。合成樹脂筐体２は、上面５と下面６とを備えている。下面６に、外部接触部７が配置されている。これら外部接触部７は、配線面３３にある配線ライン１０と接触柱８とを介して、半導体チップ３の活性上面に設けられている接触面１１と電気接続されている。
【００３７】
接触柱８は、接触面１１の金属の隆起として、半導体３の上面１２に形成されている。接触柱８の長さ、すなわち、隆起は、５μｍ〜１５０μｍである。接触柱８は、銅、金またはこれらの合金からなる。本発明の第１実施形態では、配線ライン１０が、合成樹脂筐体成形物９上に直接設けられており、一方の終端部が、接触柱８の上面２３と電気的に接続されている。配線ライン１０の他方の終端部に、外部接触面１７が備えられている。この外部接触面１７に、各１つの外部接触部７が配置されている。接触柱８の外面（Mantelflaechen）は、合成樹脂筐体成形物に完全に埋め込まれている。この実施形態では、合成樹脂筐体成形物９の側端部１３が、電子部品１に形成されるように、半導体チップの側面、および、半導体チップの上面が、合成樹脂筐体成形物９によって、取り囲まれている。
【００３８】
側端部１３の幅を変化させることにより、外部接触面を配置するため、または、外部接触部７を配置するために、半導体チップ３のチップの大きさとは無関係な、任意の大きさの外部領域を、電子部品１に提供できる。図１に示す本発明の第１実施形態では、一つの配線面３３が、合成樹脂筐体２の下面６に配置されている。この配線面３３に、外部接触面１７を露出しながら、半田停止レジスト１６を塗布する。その目的は、外部接触部７としての半田球体１８が、外部接触面１７自体に対してぬれるのを抑制するためである。
【００３９】
本発明の本実施形態では、導線構造（Systemtraeger）も配線盤（Umverdrahtungsplatten）も使用されておらず、半導体チップの上面１２において、各配線ボンディング接続もフリップチップ接触部形成も全く省かれている。その結果、この電子部品の構造は、簡単かつ小型である。簡単かつ小型の構造は、非常に信頼できる電気接続を、巨視的外部接触部７と微視的に小さな接触面１１との間に確立する。ここでは、微視的に小さい、ということを、光学顕微鏡によってのみ測定可能な面積および寸法と解釈する。一方、巨視的な部品は、裸眼によって認識でき、相当する計測器具によって測定できる。
【００４０】
本発明の実施形態では、半導体チップ３のチップ厚が、１００μｍ〜７５０μｍであり、大きさは、辺の長さが２.５ｍｍ〜２５ｍｍである。
【００４１】
図２は、本発明の第２の実施形態の電子部品１の概略的断面図を示す。図１に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００４２】
図１の第１実施形態と図２の第２実施形態との違いは、図２の第２実施形態の合成樹脂筐体の下面６には、１つの配線面ではなく、多くの配線面が配置されていることである。第２実施形態では、外部配線面３０が備えられている。この外部配線面３０は、半田停止レジストによって、外部接触面１７以外が被覆されている。さらに、内部配線面３１が備えられている。この内部配線面３１は、外部接触部１７の領域以外が絶縁層３２によって被覆されている。この場合、絶縁層３２は、ポリイミド層として形成されている。外部接触面１７の領域において、貫通接触部２８は、ポリイミド層を貫通している。その目的は、外部接触部７を、内部配線面３１に接続するためである。
【００４３】
半導体チップ３の活性上面１２にある接触面１１の数、および、密度に応じて、同じく、第２実施形態でも、ほぼ任意の多数の外部接触部７を、電子部品１の下面１５に配置できる。２層の相互接続構造ばかりではなく、図２に示すような多層の相互接続構造１９も、合成樹脂筐体成形物９上に製造できる。
【００４４】
図３は、本発明の第１または第２実施形態の生産の過程において、接触面１１に形成される接触柱８を有する半導体ウエハー２０の断面を概略的に示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。図１および２に示すように、電子部品１の生産開始点は、半導体ウエハーである。この半導体ウエハーの上面には、複数の集積回路が備えられている。これら集積回路は、半導体チップを形成するために、行および列に配置されている。各集積回路の個々の構造部材の電極は、各半導体チップの上面にある微視的に小さな接触面と接続されている。従って、これら接触面１１は、半導体ウエハー２０の上面に配置されている。
【００４５】
図３では、本発明の部品の製造過程（Rahmen）において、まず、接触面１１が、半導体ウエハー２０上の接触柱８となるよう柱形に隆起している。柱形の拡張は、以下のように行う。まず、半導体ウエハー２０の上面１２に、薄い金属層を析出し、続いて、数マイクロメートルのこの金属層に、絶縁マスクを備える。この絶縁マスクは、接触面１１のみを露出するものである。次に、半導体ウエハーを、連続的な（durchgehenden）薄い金属層と接触しながら、接触柱を金属蒸着するために、電気の（galvanisches）または電解質の（elektrolythisches）槽（Bad）に浸す。
【００４６】
接触柱を絶縁マスクの開口部に形成した後、このマスクを、例えば適切な溶媒による溶解、または、プラズマ炉における灰化によって削除する。その結果、接触柱８は、露出し、薄い金属層とのみ電気的に接続されている。この金属層は、短期エッチング工程によって、合成樹脂筐体成形物の表面からエッチングできる。この場合、接触柱の隆起を除去すること、および、接触柱の外側領域をエッチング開始することを、同時に行える。従って、このエッチング操作を行う場合、接触柱用の特別な保護または特別なマスクは不要である。
【００４７】
この図面には示していないが、接触面１１にこの種の柱構造を形成する他の方法は、マスク通した金属析出である。この場合、金属析出は、蒸着技術、または、金属スパッタリングにより行われる。この場合、析出に使用する金属として、銅、金またはこれらの合金がある。
【００４８】
特に、例えば、５０μｍを越える非常に高いまたは長い柱を形成する他の方法は、ボンディングヘッドを適用すること、好ましくは、熱音響圧縮ヘッドを接触面に適用することである。熱音響圧縮ヘッドまたはボンディングヘッドは、機械的に非常に安定し、すでに全ての半導体チップためのウエハー全体に適用されることが可能である。
【００４９】
図４は、接触面１１に形成されている接触柱８を有し、成形板２１に配置された複数の半導体チップ３の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００５０】
半導体チップ３を受け入れるため、成形板２１には、両面粘着膜３４が備えられている。成形板２１は、それと同時に、２分割される射出成形型（Spritzgussform）の一部を形成する。半導体チップ３を成形板２１に配置した後、第２成形型部分３６を形成する。第２成形型部分３６は、その成形空洞３７の上部内壁３８に、密封膜（Dichtfolie）３９を備えている。接触柱８は、その上面２３と共に自身が、この密封膜３９内に組み込まれていてもよい。この密封膜３９は同時に、接触柱８の高さの公差を互いに相殺する効果を持つ。
【００５１】
図５は、半導体チップ３が埋め込まれている、合成樹脂筐体成形物９の担体２２の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００５２】
合成樹脂筐体成形物９の担体２２は、図４に示すような射出成形型３５の成形空洞３７を充填することにより形成される。この場合、接触柱８の上面２３は、担体２２の上面２４において露出して接触可能である。図１に示す本発明の第１実施形態に備えられているような一つの配線面、または、図２に示す本発明の第２実施形態に備えられているような多層の相互接続構造を、担体２２の上面２４に配置してもよい。この場合、成形板２１が、担体２２を支持できる。担体２２は自立し、（selbsttragend）その結果、配線面を形成する前に、成形板２１を除去できる。合成樹脂筐体成形物９の担体２２は、埋め込まれた半導体チップ３および接触柱８と共に、行および列に配置された部品位置部（Bauteilpositionen）を備えている。
【００５３】
図６は、合成樹脂筐体成形物９の担体２２の概略的断面図を示す。担体２２には、配線ライン１０と貫通接触部２８とが配置されている。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００５４】
図６の配線ラインは、２面、すなわち、内部配線面３１と外部配線面３０とに配置されている。配線面３０，３１の間に、絶縁層３２が配置されている。外部配線面３０は、半田停止レジスト層１６によって被覆される。半田停止レジスト層１６は、外部接触面１７のみ露出しておく。従って、外部接触面１７に、複数の電子部品のための外部接触部（７）を同時に設けることができる。
【００５５】
図７は、外部接触部７が担体２２の上面２４に形成されている、合成樹脂筐体成形物９の担体２２の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００５６】
図７に示す自立した担体２２は、図４〜６に記載のような成形板２１および粘着膜３４が除去されている。図７に示す担体２２の上面２４には、外部接触部７としての半田球体１８が既に備えられており、担体２２の下面４０には、合成樹脂筐体成形物９の領域と、半導体チップ３の背面４の領域とが交互に存在する。ここで、半導体チップ３は、行および列に配置されている。その結果、電子部品を形成するために、多大な困難無く（ohne grossen Aufwand）、担体２２を分割できる。
【００５７】
図８は、合成樹脂筐体成形物９の担体２２を、図２に記載の個々の部品に分割した後の、２つの電子部品１の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００５８】
分割工程によって（例えば、鋸による切断（Saeger）、レーザー気化（Laserverdampfen）、または、乾式エッチング（Trockenaetzen）などによって、）図７に示す担体２２を、図８に示す個々の部品に分割する。平らな鋸歯（Saegeblaetter）を使用する場合、記載の直角の合成樹脂筐体形状が生じる。
【００５９】
電子部品１の側端部が相当して傾斜しているこのような直角の合成樹脂筐体形状の代りに、輪郭鋸引き（Profilsaegen）により、実施例（ここには図示せず）では、側端部１３を任意の輪郭に製造することもできる。必要な外部接触部７の数に応じて、側端部を図８に記載のものよりも幅広く、または、狭く製造することもできる。従って、筐体形状の設計のために幅広い選択肢が提供される。外部接触部７の数を任意に増やすこともできる。その結果、電子部品１の筐体構造についての、非常に多様な必要条件が満たされる。
【００６０】
図９は、本発明の第３実施形態の電子部品１の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００６１】
図１および図２に記載の本発明の第１および第２実施形態では、半導体チップ３の背面４が、電子部品１の上面５に外部接触面を形成する。それとは異なり、図９の第３実施形態の半導体チップ３の背面４は、合成樹脂筐体成形物９の被覆部２６によって保護されている。第２実施形態と同じく、図９の第３実施形態の電子部品１の下面には、多層の相互接続構造１９が配置されている。
【００６２】
ある実施形態（ここには図示せず）では、電子部品の下面に、図１の第１実施形態のように、多層の相互接続構造１９が配置されている。
【００６３】
図１０は、本発明の第３実施形態の製造の過程において、接触面１１に接触柱８が形成されており、半導体ウエハー２０の下面に合成樹脂筐体成形物９の被覆部２６が形成されている半導体ウエハー２０の概略的断面図を示す。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００６４】
半導体チップ３の背面４を保護するため、半導体ウエハー２０の上面の接触面１１に接触柱８を形成した後、半導体ウエハーの下面２５を、合成樹脂筐体層２６によって被覆する。この被覆は、散布（Dispension）または射出成形工程によって、半導体ウエハーの背面全体に行える。その結果、半導体チップ３の背面は、半導体ウエハー２０の多数の電子部品１のために同時に、合成樹脂筐体成形物９の被覆部２６によって保護されている。
【００６５】
図１１は、接触面１１に接触柱８が形成されている複数の半導体チップ３の概略的断面図を示す。これら半導体チップ３は、本発明の第３実施形態の製造過程において、成形板２１上に、チップ各下面の合成樹脂筐体成形物質９の被覆部２６を備え、配置されている。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００６６】
半導体チップ３を受け入れるために、本発明の本実施形態では、成形板２１に、両面粘着膜３４が備えられている。この両面粘着膜３４によって、半導体チップ３の位置が合成樹脂筐体成形物９のチップの被覆部２６と固定されている。空洞を有する成形型（Formstueck）（ここには図示せず）を成形板２１に形成する。空洞の上壁には、密封膜が備えられている。密封膜に、接触柱２８の上面２３を組み込ませることができる。その後、空洞に、合成樹脂筐体成形物を充填し、成形型（Formwerkzeug）を取り除く。
【００６７】
図１２にこの状態を示す。その後、成形板２１に、合成樹脂筐体成形物の担体２２を配置する。このとき、形成された合成樹脂筐体成形物は、合成樹脂筐体成形物９の被覆部と一体化して結合する。その結果、半導体チップ３が、合成樹脂筐体成形物９に完全に埋め込まれる。
【００６８】
図１２は、本発明の第３実施形態の生産過程において、埋め込まれた半導体チップ３を備える、合成樹脂筐体成形物９の担体２２の概略的断面図を示す。既述の図面におけるのと同じ機能を有する部品には、同じ符号を付け、さらには説明しない。
【００６９】
図１２では、合成樹脂筐体成形物９の担体２２が、まだ成形板２１に配置されている。担体２２は、この場、独立して形成されている。その結果、担体２２を、成形板２１からいつでも取り外すことができる。担体２２の上面２４において、接触柱８の上面２３が露出し接触可能である。その結果、巨視的に大きな外部接触面を形成するため、配線ラインを、これらの微視的に小さな領域２３に形成できる。
【００７０】
図１３は、担体２２に配線ライン１０および貫通接触部２８が配置されている、図１２に記載の担体２２の概略的断面図を示す。
【００７１】
本発明の第３実施形態では、多層の相互接続構造１９が、担体２２の上面２４に形成されている。この目的のために、まず、内部配線面３１を形成する。内部配線面３１は、まず、銅、金、銀またはこれらの合金を、担体２２の上面２４に析出し、続いて成形することによって形成される。その後、絶縁層３２が、貫通開口部を露出しながら、成形された内部配線面３１上に析出または塗布され、続いて、貫通開口部を、金属化する。その結果、貫通接触部２８が生じる。この貫通接触部２８は、絶縁層３２を貫通している。最後に、外部配線面３０を、絶縁層３２に形成する。外部配線面３０は、内部配線面３１と同じ材料から構成できる。最後に、外部配線面３０を、外部接触面１７は露出したまま、半田停止レジストによって被覆する。その理由は、形成する外部接触部７の材料が、配線ライン１０をぬらさないためである。
【００７２】
図１４は、担体２２の上面２４に外部接触部７が形成されている、図１３に記載の担体２２の概略的断面図を示す。
【００７３】
本発明の第３実施形態では、本発明の最初の２つの実施形態と類似した方法によって、外部接触部７を形成するために、半田球体１８を担体２２の上面の外部接触面１７に形成する。担体全体に半田球体１８を形成することによって、全ての電子部品１が製造され、他の工程において、個々の部品に分割される。さて、この場合、前の実施形態と対比すると、各半導体チップ３の背面が、合成樹脂筐体成形物９によって覆われている。図１０に示すように、この被覆部２６を、全ての半導体チップについて、半導体ウエハー２０の下面に１度に形成できる。
【００７４】
図１５は、図１４の担体２２を個々の部品に分割した後の２つの電子部品１の概略的断面図を示す。
【００７５】
図１４の担体２２を個々の電子部品１に分割した後、図１５に示すように、半導体チップ３を完全に埋め込む筐体を利用できる。従って、それと同時に、フリップチップ技術を用いる場合のように半導体チップ３の上面にボンディングワイヤまたは接触隆起部（Kontakthoecker）を備えていない電子部品１が実現される。従って、全体の接続技術は、より信頼性があり、振動および電子部品１の他の負荷の影響をより受けにくくなる。
【００７６】
図１６は、合成樹脂筐体２を備える本発明の第４電子部品１の概略的断面図を示す。合成樹脂筐体２は、合成樹脂成形物９および合成樹脂層９’を備えている。既述の図に記載のものと同じ機能を有する部材には、同じ符号を付け、さらに説明はしない。
【００７７】
合成樹脂成形物９は、半導体チップ３の側端部１４を取り囲み、側端部１３を形成している。側端部１３を、半導体チップ３の側端部１４よりも任意に大きく設計できる。電気的に絶縁された合成樹脂層９’は、半導体チップ３の活性上面１２と、合成樹脂成形物９の側端部１３とに配置されており、側端部１３と半導体チップ３との間の遷移領域を架橋する（ueberbrueckt）。半導体チップ３の接触面１１は、合成樹脂層９'によって被覆されていない。
【００７８】
合成樹脂層９’は、第１配線面３０および第２配線面３１を担持している。第１配線面３０および第２配線面３１は、接触柱８として形成される貫通接触部２８を介して半導体チップ３の接触面１１と電気接続されている。接触柱８および／または貫通接触部２８は、配線面３０と共に、電気的にまたは化学的に析出された金属を備えている。
【００７９】
合成樹脂層９’の厚さｄは、３０μｍ以下である。ある実施例（ここには図示せず）では、厚さｄは、２０mm以下である。このことを、例えば研削工程（Schleifvorgang）によって行える。この研削工程は、表面を非常に平らにする。この場合、第１配線面３０を、直接合成樹脂層９'として形成される、半導体チップ３の最上の保護層に配置してもよい。それによって、合成樹脂層９'の厚さｄは、非常に薄く、ほぼ０となるか、あるいは、０に等しくなる。そのとき、保護層以外に他の絶縁層は必要ない。他の配線面が、第１配線面３０および第２配線面３１の上面に備えられていてもよい。
【００８０】
図１６に記載の部品１の、さらなる実施形態（ここには図示せず）は、第１配線面３０のみを備え第２配線面３１を備えていない。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１電子部品の概略的断面図である。
【図２】本発明の第２電子部品の概略的断面である。
【図３】接触面に接触柱が形成されている半導体ウエハーの概略的断面図である。
【図４】接触面に接触柱が形成されている、図３に記載の半導体ウエハーに製造された複数の半導体チップの概略的断面である。
【図５】図４に記載の半導体チップが埋め込まれている、合成樹脂筐体成形物の担体の概略的断面図である。
【図６】図５に記載の担体に配線ラインを設けた概略的断面図である。
【図７】図６に記載の担体に外部接触部を形成した概略的断面図である。
【図８】図７に記載の担体を個々の部品に分離した後に生じる２つの電子部品の概略的断面図である。
【図９】本発明の第３電子部品の概略的断面図である。
【図１０】接触面に形成された接触柱と、自身の下面に形成された合成樹脂筐体成形物の被覆部とを備える半導体ウエハーの概略的断面図である。
【図１１】接触面に接触柱が形成されている、図１０に記載の半導体ウエハーの複数の半導体チップの概略的断面図であり、下面に被覆部が備えられている半導体チップは、成形板に配置されている。
【図１２】図１１の半導体チップが中に埋め込まれている、合成樹脂筐体成形物の担体の概略的断面図である。
【図１３】担体上に配線ライン、および、貫通接触部が配置されている、図１２の担体の概略的断面図である。
【図１４】上面に外部接触部が配置されている、図１３の担体の概略的断面図である。
【図１５】図１４の担体を分割することにより生じる２つの電子部品の概略的断面図である。
【図１６】本発明の第４電子部品の概略的断面図である。
【符号の説明】
【００８２】
１ 電子部品
２ 合成樹脂箇体
３ 半導体チップ
４ 半導体チップの背面
５ 合成樹脂箇体の上面
６ 合成樹脂箇体の下面
７ 外部接触部
８ 接触柱
９ 合成樹脂箇体成形物
９’ 合成樹脂層
１０ 配線ライン
１１ 接触面
１２ 半導体チップの活性上面
１３ 合成樹脂箇体成形物の側端部
１４ 半導体チップの側端部
１５ 電気部品の下面
１６ 半田停止レジスト
１７ 外部接触面
１８ 半田ボール
１９ 多層の相互接続構造
２０ 半導体ウエハー
２１ 成形板
２２ 合成樹脂箇体形成物の担体
２３ 接触柱の上面
２４ 担体の上面
２５、２９ 半導体ウエハーの下面
２６ 合成樹脂箇体の被覆部
２７ 接地電位のための外部接触面
２８ 貫通接触部
３０ 外部配線面
３１ 内部配線面
３２ 絶縁層
３３ 配線面
３４ 粘着膜
３５ 射出成形型
３６ 第二成形型部分
３７ 成形空洞
３８ 上部内壁
３９ 密封膜
４０ 担体の下面

Claims (22)

  1. 電子部品であって、
    中に半導体チップ（３）が配置され、半導体チップ（３）の側端部（１４）の周囲に配置された側端部（１３）を備えている合成樹脂筐体（２）を有しており、
    半導体チップ（３）の活性上面（１２）および合成樹脂筐体（２）の側端部（１３）に、厚さ（ｄ）が約３０μｍ以下の、好ましくは、２０μｍ以下の電気絶縁性合成樹脂層（９；９’）が配置されており、
    電子部品の下面（６）に、外部接触部（７）が備えられており、上記外部接触部は、少なくとも１つの配線面（３１，３２）に配置されている配線ライン（１０）を介して、半導体チップ（３）の活性上面（１２）にある接触面（１１）と接続されていることを特徴とする電子部品。
  2. 上記合成樹脂層（９；９’）と、一つの配線面または複数の配線面（３１，３２）の内の１つとの間に、少なくとも１つの他の電気絶縁性中間層が配置されている、請求項１に記載の電子部品。
  3. 外部接触部（７）は、合成樹脂筐体（２）の側端部（１３）の下側領域に配置されていることを特徴とする、請求項１または２に記載の電子部品。
  4. 上記半導体チップ（３）の背面（４）は、合成樹脂筐体（２）の上面（５）の下側に配置されており、合成樹脂筐体成形物（９）の被覆部（２６）により被覆されていることを特徴とする、請求項１ないし３のいずれか１項に記載の電子部品。
  5. 上記電子部品（１）の下面（１５）が、外部接触部の外部接触面は露出したままで、半田停止レジスト層（１６）を備えていることを特徴とする、請求項１ないし３のいずれか１項に記載の電子部品。
  6. 上記外部接触部（７）は、半田球体（１８）または半田隆起部を備えていることを特徴とする、請求項１ないし５のいずれか１項に記載の電子部品。
  7. 上記接触柱（８）を外部接触部（７）に配線するための多層の相互接続構造（１９）はが、合成樹脂成形物（９）に配置されていることを特徴とする、請求項１ないし６のいずれか１項に記載の電子部品。
  8. 中に半導体チップ（３）が配置されている合成樹脂筐体（２）を備える電子部品（１）の製造方法であって、
    接触面（１１）を有し行および列に配置された半導体チップ（３）を備える、半導体ウエハー（２０）を製造する工程と、
    接触面（１１）を、半導体ウエハー（２０）上の接触柱（８）となるよう柱形に隆起させる工程と、
    半導体ウエハー（２０）を、接触面（１１）上に接触柱（８）を有する個々の半導体チップ（３）に分割する工程と、
    成形板（２１）に、半導体チップ（３）を搭載する工程と、
    共通の担体（２２）を、半導体チップ（３）用の成形板（２１）に、合成樹脂筐体成形物（９）から製造する工程であって、接触面（１１）に対向する接触柱（８）の上面（２３）が、担体（２２）の上面（２３）に露出して配置されているように、半導体チップ（３）を合成樹脂筐体成形物（９）に埋設する工程と、
    配線ライン（１０）を、共通の担体（２２）に選択的に配置する工程であって、配線ライン（１０）の各１方の配線端部を、接触柱（８）の露出している上面（２３）と接続し、他方の配線端部を、外部接触面（１７）とつなげる工程と、
    半田停止レジスト（１６）を、配線ライン（１０）の外部接触面（１７）を露出しながら、担体（２２）の上面（２４）に選択的に形成する工程と、
    半田球体（１８）または半田隆起部を、外部接触面（１７）に形成する工程と、
    担体（２２）を個々の電子部品（１）に分割する工程とを含んでいる、電子部品の製造方法。
  9. 半導体チップ（３）に分割する前に、上記半導体ウエハー（２０）の下面（２５）に、合成樹脂筐体成形物（９）の被覆部（２６）を備えることを特徴とする、請求項８に記載の方法。
  10. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、マスクを通した金属析出により行うことを特徴とする、請求項８または９に記載の方法。
  11. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、マスクを通した選択的電解質金属析出により行うことを特徴とする、請求項８または９に記載の方法。
  12. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、印刷技術により行うことを特徴とする、請求項８または９に記載の方法。
  13. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、マスクを通した金属スパッタリングにより行うことを特徴とする、請求項８または９に記載の方法。
  14. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、蒸着技術、および、後続の、蒸着した金属を選択的にエッチングする技術により行うことを特徴とする、請求項８または９に記載の方法。
  15. 上記接触面（１１）を、半導体チップ（３）上の接触柱（８）となるよう柱形に隆起させることを、ボンディングヘッド、好ましくは、熱音響圧縮ヘッドを接触面に形成することにより行うことを特徴とする、請求項８または９に記載の方法。
  16. 共通の担体（２２）を半導体チップ（３）用の合成樹脂筐体成形物（９）から成形板（２１）に製造することを、成形型を用いた射出成形技術により行うことを特徴とする、請求項８ないし１５のいずれか１項に記載の方法。
  17. 共通の担体（２２）を半導体チップ（３）用の合成樹脂筐体成形物（９）から成形板（２１）に製造することを、遠心鋳造技術により行うことを特徴とする、請求項８ないし１６のいずれか１項に記載の方法。
  18. 配線ライン（１０）を合成樹脂筐体成形物（９）の共通の担体（２２）に選択的に形成することを、閉鎖金属層の形成、および、後続の、フォトレジスト技術を用いる金属層の成形により行うことを特徴とする、請求項８ないし１７のいずれか１項に記載の方法。
  19. 配線ライン（１０）を合成樹脂筐体成形物（９）の共通の担体（２２に選択的に形成することを、印刷技術、特に、スクリーン印刷技術により行うことを特徴とする、請求項８ないし１７のいずれか１項に記載の方法。
  20. 半田停止レジスト（１６）を、配線ライン（１０）の外部接触面（１７）を露出しながら、担体（２２）の上面（２４）に選択的に形成することを、フォトレジスト技術により行うことを特徴とする、請求項８ないし１９のいずれか１項に記載の方法。
  21. 接触柱（８）から外部接触部（７）への配線接続（１０）を、電子部品（１）の上面に製造するために、多層の相互接続構造（１９）を、共通の担体（２２）の上面（２４）に形成することを特徴とする、請求項８ないし２０のいずれか１項に記載の方法。
  22. 多層の相互接続構造（１９）を製造するために、マイクロ技術および／または印刷回路板技術による方法を使用することを特徴とする、請求項２１に記載の方法。
JP2003519993A 2001-07-31 2002-07-31 合成樹脂筐体を有する電子部品、および、その製造方法 Pending JP2004538641A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10137184A DE10137184B4 (de) 2001-07-31 2001-07-31 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
PCT/DE2002/002811 WO2003015165A2 (de) 2001-07-31 2002-07-31 Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
JP2004538641A true JP2004538641A (ja) 2004-12-24

Family

ID=7693658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003519993A Pending JP2004538641A (ja) 2001-07-31 2002-07-31 合成樹脂筐体を有する電子部品、および、その製造方法

Country Status (6)

Country Link
US (1) US7276783B2 (ja)
EP (1) EP1412978B1 (ja)
JP (1) JP2004538641A (ja)
DE (2) DE10137184B4 (ja)
TW (1) TW552693B (ja)
WO (1) WO2003015165A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
US11328998B2 (en) 2019-09-17 2022-05-10 Aoi Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240461A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
DE10352946B4 (de) 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102004022884B4 (de) 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102004063994B4 (de) * 2004-10-26 2009-01-02 Advanced Chip Engineering Technology Inc. Chipgroße Packungsstruktur
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
US7262493B2 (en) * 2005-01-06 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for mounting electrical devices
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102005052929B4 (de) 2005-11-03 2011-07-21 Eurocopter Deutschland GmbH, 86609 Sensor für ein Luftfahrzeug, insbesondere ein Flugzeug oder Hubschrauber
DE102005057400A1 (de) * 2005-11-30 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102006015448A1 (de) * 2006-03-31 2007-01-25 Infineon Technologies Ag Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
DE102007014198B4 (de) * 2007-03-24 2012-11-15 Qimonda Ag Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JP5100715B2 (ja) * 2009-07-13 2012-12-19 株式会社東芝 半導体装置及び半導体装置の製造方法
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US9691706B2 (en) 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
DE102012112758B4 (de) * 2012-05-18 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-Level Packaging Mechanismus
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI635585B (zh) * 2013-07-10 2018-09-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9368435B2 (en) 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
TWI566339B (zh) * 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
DE102016224936A1 (de) 2016-12-14 2018-06-14 Robert Bosch Gmbh Radarmodul
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10504858B2 (en) * 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10615057B1 (en) 2018-12-11 2020-04-07 Northrop Grumman Systems Corporation Encapsulation process for semiconductor devices
US11521861B2 (en) 2019-08-16 2022-12-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11552024B2 (en) 2019-08-16 2023-01-10 Stmicroelectronics S.R.L. Method of manufacturing quad flat no-lead semiconductor devices and corresponding quad flat no-lead semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07509104A (ja) * 1993-04-27 1995-10-05 トムソン−セーエスエフ 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用
JPH08330472A (ja) * 1995-05-31 1996-12-13 Toppan Printing Co Ltd 半導体装置とその製造方法
JPH0969541A (ja) * 1995-08-31 1997-03-11 Nitto Denko Corp 半導体装置
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001118953A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
JP2001127094A (ja) * 1999-10-28 2001-05-11 Nec Corp 半導体装置およびその製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613764A (en) * 1984-09-19 1986-09-23 Clemar Manufacturing Corp. Rain detector for irrigation control system
US5101083A (en) * 1990-08-17 1992-03-31 The Toro Company Rain switch
US5321578A (en) * 1992-04-17 1994-06-14 Pro-Mark, Inc. Rain detector for automatic irrigation systems
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5355122A (en) * 1992-07-24 1994-10-11 Erickson Gary A Rainfall detection and disable control system
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
US5816058A (en) * 1994-11-17 1998-10-06 Lg Electronics Inc. Device for magnetically treating water
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5892299A (en) * 1996-09-24 1999-04-06 Siewert; James Carl Simultaneous power supply source
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07509104A (ja) * 1993-04-27 1995-10-05 トムソン−セーエスエフ 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用
JPH08330472A (ja) * 1995-05-31 1996-12-13 Toppan Printing Co Ltd 半導体装置とその製造方法
JPH0969541A (ja) * 1995-08-31 1997-03-11 Nitto Denko Corp 半導体装置
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001118953A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
JP2001127094A (ja) * 1999-10-28 2001-05-11 Nec Corp 半導体装置およびその製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
US11328998B2 (en) 2019-09-17 2022-05-10 Aoi Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US7276783B2 (en) 2007-10-02
EP1412978B1 (de) 2010-10-13
DE10137184B4 (de) 2007-09-06
TW552693B (en) 2003-09-11
EP1412978A2 (de) 2004-04-28
DE10137184A1 (de) 2003-02-27
WO2003015165A2 (de) 2003-02-20
DE50214717D1 (de) 2010-11-25
US20040232543A1 (en) 2004-11-25
WO2003015165A3 (de) 2003-07-31

Similar Documents

Publication Publication Date Title
JP2004538641A (ja) 合成樹脂筐体を有する電子部品、および、その製造方法
US10957671B2 (en) Method for fabricating a semiconductor and semiconductor package
US6025995A (en) Integrated circuit module and method
US7031170B2 (en) Electronic device having a plastic housing and components of a height-structured metallic leadframe and methods for the production of the electronic device
US5353195A (en) Integral power and ground structure for multi-chip modules
US7276785B2 (en) Electronic module, panel having electronic modules which are to be divided up, and process for the production thereof
US7670962B2 (en) Substrate having stiffener fabrication method
US8912638B2 (en) Semiconductor device with hollow structure
US20060087044A1 (en) Electronic component, and system carrier and panel for producing an electronic component
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
CN106057749B (zh) 半导体封装件及其制造方法
US20040155324A1 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US6998533B2 (en) Electronic device and method of manufacturing same
KR20030011932A (ko) 반도체 칩용 리드 프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2007523482A (ja) 半導体チップの積層を備えた半導体素子、および、その製造方法
JPH08306737A (ja) 適応相互接続層を有する回路モジュール及び製造方法
KR20030060914A (ko) 집적 장치를 갖는 마이크로 전자 기판
US10211141B1 (en) Semiconductor logic device and system and method of embedded packaging of same
JP2019519930A (ja) モジュール及び複数のモジュールを製造するための方法
US8384205B2 (en) Electronic device package and method of manufacture
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
CN112420524B (zh) 一种支撑框架及其制造方法
JPH11204678A (ja) 半導体装置及びその製造方法
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421