DE102006015448A1 - Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln - Google Patents

Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln Download PDF

Info

Publication number
DE102006015448A1
DE102006015448A1 DE200610015448 DE102006015448A DE102006015448A1 DE 102006015448 A1 DE102006015448 A1 DE 102006015448A1 DE 200610015448 DE200610015448 DE 200610015448 DE 102006015448 A DE102006015448 A DE 102006015448A DE 102006015448 A1 DE102006015448 A1 DE 102006015448A1
Authority
DE
Germany
Prior art keywords
layer
wiring structure
contact surfaces
metal
external contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200610015448
Other languages
English (en)
Inventor
Thorsten Meyer
Markus Dr. Rer. Nat. Brunnbauer
Irmgard Dr. Escher-Pöppel
Rainer Dipl.-Phys. Steiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610015448 priority Critical patent/DE102006015448A1/de
Publication of DE102006015448A1 publication Critical patent/DE102006015448A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Verdrahtungsstruktur (1) eines Halbleiterbauteils (2) mit Leiterbahnen (3) zwischen Chipkontaktflächen (4) und Außenkontaktflächen (5) für oberflächenmontierbare Außenkontakte (6). Dazu weisen die Chipkontaktflächen (4), die Leiterbahnen (3) und die Außenkontaktflächen (5) identische Metalllagen in identischer Schichtfolge mit einer unteren, einer mittleren und einer oberen Schicht (7, 8, 9) auf. Die Außenkontakte (6) weisen eine Lotlegierung auf, in welcher das Metall der oberen Schicht (9) und das Metall der unteren Schicht (7) bei Löttemperatur lösbar und/oder mit welcher das Metall der oberen Schicht (9) und das Metall der unteren Schicht (7) bei Löttemperatur mischbar sind. Das Metall der mittleren Schicht (8) ist mit dem Lotmaterial der Außenkontakte bei Löttemperatur weder mischbar noch darin lösbar.

Description

  • Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln Die Erfindung betrifft eine Verdrahtungsstruktur eines Halbleiterbauteils. Die Verdrahtungsstruktur weist Leiterbahnen zwischen Chipkontaktflächen eines Halbleiterchips und Außenkontaktflächen für oberflächenmontierbare Außenkontakte auf. Ferner ist die Verdrahtungsstruktur unter Freilassung der Außenkontaktflächen von einer Lötstoplackschicht bedeckt.
  • Derartige Verdrahtungsstrukturen werden vorzugsweise aus einer Kupferlegierung hergestellt, da Kupfer eine hohe spezifische elektrische Leitfähigkeit aufweist, die größer ist als die der übrigen Metalle, so dass Leiterbahnen mit niedrigem Widerstand geschaffen werden können. Kupferlegierungen für Kontaktflächen haben jedoch den Nachteil, dass sie beispielsweise beim Auflöten von Außenkontakten auf die kupferhaltigen Außenkontaktflächen sich vollständig in der Lotlegierung lösen oder sich mit der Lotlegierung beim Auflöten der Außenkontakte mischen. Dieses Problem wird mit den 4 bis 6 näher erläutert.
  • 4 zeigt einen schematischen Querschnitt durch eine einlagige Verdrahtungsstruktur 21 aus einer Kupferlegierung im Bereich einer Außenkontaktfläche 5. Derartige einlagige Verdrahtungsstrukturen 21 aus einer Kupferlegierung haben sich auf der Oberseite 11 einer Kunststoffgehäusemasse 12 im Bereich einer koplanaren Fläche 10 eines Wafer-Level-Packages bewährt, da ihre Adhäsion zu der Kunststoffgehäusemasse 12 im Vergleich zu der Adhäsion anderer Materialien wie Edelmetalle und/oder ferromagnetischer Werkstoffe wie Nickel größer ist. Gleichzeitig weisen kupferhaltige Leiterbahnen eine gute Adhäsion zu einer Lötstoplackschicht 15 auf Oberseiten (23) der Verdrahtungsstruktur 21 auf.
  • Probleme einer derart durchgängigen Kupferverdrahtungsschicht treten jedoch im Bereich eines freigelassenen Fensters in der Lötstoplackschicht 15 für Außenkontaktflächen 5 auf, wenn vorgesehen ist, auf diesen Außenkontaktflächen 5 Lotkugeln mit einer Lotlegierung, insbesondere mit einer Weichlotlegierung wie einer Zinnlegierung, aufzulöten. Bei Löttemperaturen des Materials der Lotkugel besteht die Gefahr, die in den 5 und 6 verdeutlicht wird.
  • 5 zeigt einen schematischen Querschnitt durch die Verdrahtungsstruktur 21 nach Auflöten einer Lotkugel 6 als Außenkontakt 20. Die im Vergleich der Menge des Lotmaterials der Lotkugel 6 geringe Menge der einlagigen Verdrahtungsschicht 24 aus einem Kupfermaterial hat zur Folge, dass im Bereich der Außenkontaktfläche 5 das gesamte Kupfermaterial der Leiterbahn 3, bzw. der Außenkontaktfläche 5, in dem Lotmaterial gelöst oder mit dem Lotmaterial gemischt wird. Dabei treten Problemzonen im Bereich des Übergangs von dem Kupfermaterial zu dem Lotmaterial auf. Dieses zeigt die nächste Figur.
  • 6 zeigt einen schematischen Querschnitt durch einen Ausschnitt der Verdrahtungsstruktur 21 aus einer Kupferlegierung mit Problemzonen 22 im Übergangsbereich zu den Leiterbahnen 3 der Verdrahtungsstruktur 21. Dort kann das Einlegieren der Kupferlegierung in das Lotmaterial der Lotkugel 6 zu Abrissen führen, die eine Unterbrechung der Leiterbahnen 3 bedeuten, so dass der Außenkontakt 20 der Lotkugel 6 keine oder nur eine hochohmige Verbindung mit der Leiterbahn 3 eingeht.
  • Um derartige Fehlstellen zu vermeiden, sind aufwändige Techniken der Veredelung und Gestaltung im Bereich von Kontaktflächen für Außenkontakte und/oder Flipchipkontakte erforderlich, wie es aus der Druckschrift DE 103 52 349 bekannt ist. Insbesondere sind zusätzliche Masken erforderlich, um im Bereich der Kontaktflächen Fusionsbarrieren einzubauen, die verhindern, dass das Lotmaterial der Lotkugel direkten Kontakt mit dem Kupfermaterial der Verdrahtungsstruktur aufweist. Das Anbringen zusätzlicher als Barriere wirkender Schichten, wie es beispielsweise eine Nickelschicht liefern kann, erfordert jedoch zusätzlich, dass diese Metalle wie Nickel vor einer Korrosion geschützt werden, so dass auf den Kontaktflächen weitere Beschichtungen vorzugsweise aus Edelmetallen wie Gold vorzusehen sind. Dieses erfordert weitere Justageschritte und eventuell sogar zusätzliche Maskensätze, da die flächige Erstreckung einer unteren Metalllage kleiner sein muss, als die flächige Erstreckung der darauf schützend angeordneten nächsten Metalllage. Dieses birgt nicht nur erhöhte Anforderungen an die Justagemöglichkeiten, sondern erfordert für die einzelnen Beschichtungsphasen auf einer Kontaktfläche unterschiedliche Maskensätze.
  • Insbesondere beim "Wafer-Level-Package", auf dem die Verdrahtungsstruktur mit Hilfe von Dünnfilmtechniken hergestellt wird, ist das Verhalten von reinen Kupferverdrahtungen kritisch. Beim "Wafer-Level-Package" wird zunächst eine strukturierte Isolationsschicht in Form eines Dielektrikums auf eine koplanare Fläche aus Halbleiterchipoberseiten und eine Oberseite eines Kunststoffs, in den die Halbleiterchips mit ihren Rückseiten und ihren Randseiten eingebettet sind, aufge bracht. Anschließend wird durch Sputtern und Verstärken der gesputterten Struktur mittels Elektroplating bzw. galvanischer Abscheidung die Verdrahtungsstruktur gebildet, wobei häufig eine Kupferlegierung galvanisch abgeschieden wird. Danach wird eine Lötstoplackschicht unter Freilassung von Außenkontaktflächen aufgebracht, bevor Außenkontakte in Form von Lotkugeln oder Flipchipkontakten auf die Kontaktflächen gelötet werden.
  • Für die Verdrahtungsstruktur werden verschiedene Metallisierungsfolgen eingesetzt, die gesputtert, stromlos abgeschieden oder durch Sputtern und Elektroplating bzw. galvanische Abscheidung hergestellt werden. Im Verlauf dieser Schichtfolgen wird häufig zunächst auch eine Haftvermittler- und/oder eine Barriereschicht aufgebracht, die dann mit anderen Metallen, vorzugsweise mit Kupfer, verstärkt werden.
  • Jedoch löst sich, wie oben anhand der 4 bis 6 erörtert, das Kupfer der Kontaktflächen in dem Material der aufgelöteten Außenkontakte bis zu einer Dicke von 15 Mikrometern, wenn das Lotmaterial für die Außenkontakte in direkten Kontakt mit den kupferhaltigen Leiterbahnen kommt. Da die Standard-Leiterbahndicke zwischen 2 Mikrometern und 10 Mikrometern liegt, bildet das Auflösen der Leiterbahnen im Bereich der Außenkontaktflächen eine Schwachstelle am Übergang vom Lotmaterial zur Kupferleiterbahn.
  • Abhilfe wird im Stand der Technik dadurch geschaffen, dass auf die Außenkontaktflächen mit einer speziellen Maskenfolge wie oben erörtert Nickel aufgebracht wird. Jedoch kann auf eine derartige mit Nickel geschützte Außenkontaktfläche ein Außenkontakt nicht zuverlässig aufgelötet werden, vielmehr wird zum Schutz des Nickels eine Edelmetallschicht auf dem Nickel abgeschieden, auch um die Nickelschicht vor Korrosion auf den freiliegenden Außenkontaktflächen zu schützen. Derartige Edelmetallschichten verursachen jedoch, wenn sie auf der gesamten Verdrahtungsstruktur aufgebracht würden, ein Adhäsionsproblem zu einer Lötstoplackschicht, da die erforderliche Lötstoplackschicht schlecht auf Edelmetallen haftet, so dass es zu Delaminationen kommen kann, was die Zuverlässigkeit der Halbleiterbauteile mindert.
    •
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und eine Verdrahtungsstruktur zu schaffen, die eine hohe Leitfähigkeit besitzt, eine Barrierenwirkung im Bezug auf Lotlegierungen der Lotkugeln und schließlich einen Schutz vor Korrosion einzelner Metalllagen bietet. Ferner ist es Aufgabe der Erfindung, eine Verdrahtungsstruktur anzugeben, die eine zuverlässige Haftung der Lötstoplackschicht auf der Verdrahtungsstruktur gewährleistet und die Außenkontaktflächen gegenüber einer Leiterbahn aus Kupfer abschirmt. Außerdem ist es Aufgabe der Erfindung, bei erhöhter Zuverlässigkeit für eine Verdrahtungsstruktur mit Lötstoplackschicht kostengünstige Herstellungsverfahren für eine Verdrahtungsstruktur und für Halbleiterbauelemente mit einer derartigen Verdrahtungsstruktur zu schaffen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird eine Verdrahtungsstruktur eines Halbleiterbauteils geschaffen, wobei die Verdrahtungsstruktur Leiterbahnen zwischen Kontaktflächen und Außenkontaktflächen mit Lotkugeln aufweist. Dabei weisen die Chipkontaktflächen, die Leiterbahnen und die Außenkontaktflächen identische Metallla gen in identischer Schichtfolge mit einer unteren, einer mittleren und einer oberen Schicht auf. Die Lotkugeln sind aus einer Lotlegierung, in welcher das Metall der oberen Schicht und das Metall der unteren Schicht bei Löttemperatur lösbar und/oder mit welcher das Metall der oberen Schicht und das Metall der unteren Schicht bei Löttemperatur mischbar sind. Das Metall der mittleren Schicht ist jedoch mit dem Lotkugelmaterial bei Löttemperatur weder mischbar noch darin lösbar.
  • Eine derartige Verdrahtungsstruktur mit identischen Metalllagen, sowohl für die Außenkontaktflächen als auch für die Chipkontaktflächen und für die Leiterbahnen, hat den Vorteil, dass mit einer einzigen Maske die Metalllagen kostengünstig nacheinander für die gesamte Verdrahtungsstruktur von mehreren Halbleiterbauteilen aufgebracht werden können, ohne dass beispielsweise die Außenkontaktflächen eine zusätzliche optimierte Schichtfolge für das Anbringen der Lotkugeln als Außenkontakte benötigen, um eine sichere Ohm'sche Verbindung zwischen Verdrahtungsstruktur und Material der Lotkugeln herzustellen.
  • Vielmehr wird durch das Anlösen der oberen Schicht der identischen Metalllagen durch das Lotkugelmaterial sichergestellt, dass der Kontaktübergangswiderstand von der Verdrahtungsstruktur zu den Lotkugeln minimiert ist und eine intensive Haftung zwischen den Metalllagen der Verdrahtungsstruktur und dem Material der Lotkugel gewährleistet ist. Schließlich wird mit der oberen Metalllage auch sichergestellt, dass die aufzubringende und die Leiterbahnen schützende Lötstoplackschicht, die gleichzeitig die Außenkontaktflächen zum Aufbringen der Lotkugeln freilässt, die obere Metallschicht der Metalllagen voll benetzt, da das Material der oberen Schicht wie das Material der unteren Schicht Kunststoffoberseiten benetzt und adhäsiv in Kontakt steht und beide Metalllagen erfindungsgemäß mit dem Material der Lotkugel sich mischen bzw. darin gelöst werden.
  • Die Ähnlichkeit der Eigenschaften der unteren und oberen Schicht geht bis zur völligen Gleichheit der Zusammensetzung der oberen und unteren Schicht aus Kupfer- und/oder einer Kupferlegierung. Kupfer- und/oder Kupferlegierungen haben den Vorteil, dass sie auf Kunststoff gut haften, wie das von kupferkaschierten Leiterplatten bekannt ist, und außerdem bleiben Lackschichten, wie vorzugsweise in diesem Falle die Lötstoplackschicht, auf Kupfer- bzw. Kupferlegierungen haften.
  • In diesem Zusammenhang hat sich wie oben erwähnt die Veredelung der Oberfläche der mittleren Schicht durch Edelmetalle wie Gold nicht bewährt, da die Delaminationsgefahr zwischen einer Lötstoplackschicht und einer Goldveredelung als obere Schicht relativ hoch ist. Außerdem hat die identische Zusammensetzung der unteren Schicht, welche die Stromlast übernehmen soll, und der oberen Schicht, welche die Haftung zur Lötstoplackschicht verbessert, den Vorteil, dass für beide Beschichtungsvorgänge das gleiche Elektrolysebad eingesetzt werden kann, und lediglich zur Abscheidung der mittleren Schicht ein davon getrenntes Elektrolysebad bereitgestellt werden muss.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Metall der unteren Schicht und das Metall der oberen Schicht eine höhere elektrische Leitfähigkeit auf, als das Metall der mittleren Schicht. Diese etwas geringere Leitfähigkeit der mittleren Schicht, die dafür sorgen soll, dass das Metall der unteren Strom führenden Schicht nicht mit dem Lotkugelmateri al gemischt und/oder darin gelöst wird, kann, um den Effekt des erhöhten spezifischen Widerstands zu kompensieren, äußerst dünn im Submikrometerbereich gestaltet werden. So reichen bereits einige 100 Nanometer bis wenige Mikrometer aus, um diese Trennwirkung oder Barrierewirkung zu erzielen.
  • Vorzugsweise ist die Dicke der unteren Schicht größer als die Gesamtdicke der mittleren und der oberen Schicht zusammengenommen. Dabei richtet sich die untere Schicht nach der maximalen Strombelastbarkeit, während die mittlere und die obere Schicht Diffusionsbarrieren bzw. Adhäsionsverbesserungen liefern.
  • Vorzugsweise weist die mittlere Schicht eine Nickellegierung auf. Die Nickellegierung hat den Vorteil, dass sie eine Diffusionsbarriere für Kupfer und Kupferlegierungen bildet, und dass sie bei den üblichen Löttemperaturen weder mit dem Lotkugelmaterial mischbar noch darin lösbar ist. Als Lotkugellegierung wird vorzugsweise ein Weichlot eingesetzt, so dass die Löttemperatur und damit die Diffusionsgefahr niedrig gehalten wird, und vorzugsweise werden bleifreie Zinnlote verwendet.
  • In einer bevorzugten Ausführungsform der Erfindung ist die Verdrahtungsstruktur auf einer koplanaren Fläche eines Halbleiterbauteils mit Wafer-Level-Package angeordnet. Die koplanare Fläche weist dabei eine ebene Seite einer Kunststoffgehäusemasse und mindestens eine aktive Oberseite eines Halbleiterchips auf. Damit kann auf die Chipkontaktflächen auf der Oberseite des Halbleiterchips mit Hilfe der Verdrahtungsstruktur zugegriffen werden, während die Außenkontaktflächen teilweise auf der Oberseite der Kunststoffgehäusemasse ange ordnet sind. Die Leiterbahnen wiederum verbinden elektrisch die Chipkontaktflächen mit den Außenkontaktflächen.
  • Der Vorteil einer koplanaren Fläche eines Wafer-Level-Packages liegt darin, dass für eine Vielzahl von Halbleiterbauteilen Verdrahtungsstrukturen auf dieser koplanaren Fläche aufgebracht werden können, und dass erst nach Fertigstellung sowohl der Verdrahtungsstruktur als auch der sich anschließenden Aufbringung einer Lötstoplackschicht unter Freilassen der Außenkontaktflächen und evtl. auch erst nach Aufbringen der Lotkugeln ein solches Wafer-Level-Package in einzelne Halbleiterbauteile aufgetrennt wird. Es lässt sich somit eine Vielzahl von Fertigungsschritten gleichzeitig und damit parallel für eine Vielzahl von Halbleiterbauteilen durchführen.
  • Für das Aufbringen bzw. Herstellen einer erfindungsgemäßen Verdrahtungsstruktur sind verschiedene Varianten möglich. Ein bevorzugtes Durchführungsbeispiel eines Verfahrens zur Herstellung einer Verdrahtungsstruktur für Halbleiterbauteile, wobei die Verdrahtungsstruktur Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln eines Wafer-Level-Packages vorsieht, weist nachfolgende Verfahrensschritte auf.
  • Zunächst wird eine Verbundplatte aus Kunststoffgehäusemasse und Halbleiterchips, die in die Kunststoffgehäusemasse mit ihren Rückseiten und Randseiten eingebettet sind und deren Oberseiten mit der Oberseite der Kunststoffgehäusemasse eine koplanare Fläche ausbilden, hergestellt. Auf diese koplanare Fläche kann selektiv eine Isolationsschicht aufgebracht werden, welche die Chipkontaktflächen der Oberseiten der Halbleiterchips freilässt. Danach wird eine metallische Keimschicht auf die gesamte koplanare Fläche mit Isolations- schicht aufgebracht. Diese Keimschicht dient in vorteilhafter Weise dafür, ein elektrisches Potential zur galvanischen Abscheidung der Verdrahtungsstruktur an die koplanare Fläche mit Isolationsschicht anlegen zu können.
  • Vor einer galvanischen Abscheidung wird jedoch noch eine photolithographisch strukturierte Photolackschicht auf die Keimschicht in den Bereichen der Keimschicht aufgebracht, in denen keine Verdrahtungsstruktur herzustellen ist. Danach kann eine galvanische Abscheidung der Verdrahtungsstruktur aus einer Schichtfolge einer unteren Kupferlegierungsschicht, einer mittleren Nickellegierungsschicht und einer oberen Kupferlegierungsschicht in den Verdrahtungsstrukturbereichen der Keimschicht abgeschieden werden. Danach wird die strukturierte Photolackschicht und die darunter angeordnete Keimschicht von der koplanaren Fläche bzw. der Isolationsschicht entfernt.
  • Liegt eine Verdrahtungsstruktur vor, die gleichzeitig für eine Mehrzahl von Halbleiterbauelementen auf der koplanaren Fläche abgeschieden ist, so wird anschließend die Verdrahtungsstruktur für jedes Halbleiterbauelement durch Auftrennen eines Verdrahtungssubstrats bereitgestellt. Ferner ist durch das Entfernen der Keimschicht in den Zwischenbereichen zwischen der Verdrahtungsstruktur die Verdrahtungsstruktur auch nicht mehr kurzgeschlossen.
  • Ein derartiges Verfahren hat den Vorteil, dass für eine anschließende Aufbringung eines Lötstoplackes unter Freilassen der Außenkontaktflächen der Verdrahtungsstruktur die Zuverlässigkeitsprobleme, die bisher bei der Veredelung der Oberseite der Verdrahtungsstruktur aufgrund einer schlechten Haftung des Lötstoplackes bestanden, überwunden sind. Auch die Zuverlässigkeitsprobleme, insbesondere im Bereich der Lotkugeln, sind durch die nickelhaltige mittlere Schicht überwunden. Durch den erfindungsgemäßen Schichtaufbau, der im wesentlichen aus einer Kupferlegierung besteht, kann eine sehr hohe elektrische Leitfähigkeit gegenüber bisherigen Lösungen erzielt werden. Außerdem bietet die Kupferoberfläche der oberen Schicht eine sehr gute Haftung für Lötstoplacke, und schließlich wird das Auflösen der unteren Kupferschicht durch die Lotkugeln und damit die eventuellen Unterbrechungen der Leiterbahnen verhindert. Insgesamt führt dieses Verfahren zu geringeren Kosten bei gleichzeitig höherer Zuverlässigkeit eines Wafer-Level-Packages.
  • Um mit der erfindungsgemäßen Verdrahtungsstruktur einzelne Halbleiterbauteile herzustellen, ist nach dem Entfernen der strukturierten Photolackschicht und der darunter angeordneten Keimschicht lediglich ein Aufbringen einer Lötstoplackschicht erforderlich, wobei die Außenkontaktflächen der Verdrahtungsstruktur freigelassen werden. Schließlich kann ein Aufbringen von Lotkugeln auf den Außenkontaktflächen erfolgen, und zum Abschluss kann das Auftrennen der entstandenen Verbundplatte in einzelne Halbleiterbauteile erfolgen. Das Aufbringen der Lotkugeln kann jedoch auch erst nach dem Auftrennen der Verbundplatte in einzelne Halbleiterbauteile durchgeführt werden.
  • In einer bevorzugten Ausführungsform der Erfindung wird zum selektiven Aufbringen einer Isolationsschicht auf die koplanare Fläche ein photolithographisches Verfahren eingesetzt, wobei vorzugsweise eine Polyamidschicht strukturiert wird.
  • Zum Aufbringen einer metallischen Keimschicht auf die koplanare Fläche der Verbundplatte mit Isolationsschicht kann vor zugsweise ein Sputterverfahren eingesetzt werden. Da diese Keimschicht lediglich der Stromzuführung für eine galvanische Abscheidung dient, kann sie auf wenige 100 Nanometer begrenzt werden.
  • Zum galvanischen Abscheiden einer unteren Kupferlegierungsschicht wird die Keimschicht kontaktiert und die Verbundplatte in ein galvanisches Bad zur Kupferabscheidung eingetaucht, nachdem die Bereiche, auf denen kein Verdrahtungssubstrat abzuscheiden ist, durch die photolithographisch strukturierte Lackschicht bedeckt wurden. Dieses galvanische Abscheiden einer strukturierten unteren Kupferlegierungsschicht wird so lange durchgeführt, bis eine ausreichende Dicke für die Stromführung in der unteren Kupferschicht erreicht ist.
  • Danach erfolgt ein galvanisches Abscheiden der mittleren Nickellegierungsschicht, wozu die Verbundplatte mit ihrer unteren Kupferlegierungsschicht ohne eine erneute photolithographische Strukturierung in ein galvanisches Bad zur Nickelabscheidung eingetaucht wird.
  • Nach der Nickelabscheidung in der Größenordnung von mehreren 100 Nanometern bis zu einigen Mikrometern wird auf dieser Nickelschicht, um die Nickelschicht vor Korrosion zu schützen und um die Haftung einer späteren Lötstoplackschicht auf der Verdrahtungsstruktur zu verbessern, die Verbundplatte mit der mittleren Nickellegierungsschicht erneut in ein galvanisches Bad zur Kupferabscheidung eingetaucht, bis eine obere Kupferschichtdicke do in Mikrometern von 0,5 μm ≤ do ≤ 3 μm erreicht ist.
  • Zum Entfernen der strukturierten Photolackschicht kann ein Plasmaveraschungsverfahren eingesetzt werden, und anschlie ßend kann die unter der strukturierten Photolackschicht gelegene Keimschicht mit Hilfe eines Plasmaätzverfahrens oder eines Nassätzverfahrens entfernt werden.
  • Danach wird zum selektiven Aufbringen einer Lötstoplackschicht, unter Freilassen von Außenkontaktflächen der Verdrahtungsstruktur, wiederum ein photolithographisches Verfahren eingesetzt, bei dem vorzugsweise die Photosensitivität einer Polyamidschicht genutzt wird.
  • Zum Aufbringen von Lotkugeln auf den Außenkontaktflächen wird ein Lötverfahren verwendet, bei dem vorzugsweise ein zinnhaltiges Lotmaterial die obere Kupferlegierungsschicht anlöst. Danach kann die mit Lotkugeln ausgestattete Verbundplatte in einzelne Halbleiterbauteile mittels Sägetechnik oder einer Laserablationstechnik aufgetrennt werden.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit einer mehrlagigen Verdrahtungsstruktur einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch einen Ausschnitt der Verdrahtungsstruktur gemäß 1 mit einer Außenkontaktfläche und Leiterbahnen vor dem Auflöten einer Lotkugel als Außenkontakt;
  • 3 zeigt einen schematischen Querschnitt durch den Ausschnitt der Verdrahtungsstruktur gemäß 2 nach Aufbringen einer Lotkugel auf die Außenkontaktfläche;
  • 4 zeigt einen schematischen Querschnitt durch eine einlagige Verdrahtungsstruktur aus einer Kupferlegierung im Bereich einer Außenkontaktfläche;
  • 5 zeigt einen schematischen Querschnitt durch die Verdrahtungsstruktur gemäß 4 nach Auflöten einer Lotkugel;
  • 6 zeigt einen schematischen Querschnitt durch einen Ausschnitt der Verdrahtungsstruktur aus einer Kupferlegierung mit Problemzonen der Leiterbahnanschlüsse.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 2 mit einer mehrlagigen Verdrahtungsstruktur 1 einer Ausführungsform der Erfindung. Die Verdrahtungsstruktur 1 ist auf einer koplanaren Fläche 10 aufgebracht und weist in dieser Ausführungsform der Erfindung drei Metalllagen auf mit einer unteren Metallschicht 7, einer mittleren Metallschicht 8 und einer oberen Metallschicht 9. Die drei Metallschichten 7 bis 9 umfassen eine Verdrahtungsstruktur 1, die mindestens eine Chipkontaktfläche 4 auf der Oberseite 13 des Halbleiterchips 14 aufweist, und einer Außenkontaktfläche 5, die auf der Oberseite 11 einer Kunststoffgehäusemasse 12 angeordnet ist, wobei die Oberseiten 12 und 13 eine koplanare Fläche 10 ausbilden, die teilweise mit einer Isolationsschicht 19 bedeckt ist und welche die gesamte Verdrahtungsstruktur 1 trägt.
  • Eine derartige koplanare Fläche 10 wird beim Wafer-Level-Package vorgesehen, bei dem Halbleiterchips 14 mit ihren Rückseiten 16 und ihren Randseiten 17 und 18 in der Kunst stoffgehäusemasse 12 eingebettet sind. Ihre aktiven Oberseiten 13 mit entsprechenden Elektroden zu den Halbleiterbauelementen der Halbleiterchips bilden mit der Oberseite 11 der Kunststoffgehäusemasse 12 die koplanare Fläche 10. Da die Chipkontaktflächen 4 zu klein sind, um Lotkugeln 6 aufzunehmen und darauf zu fixieren, sind die Außenkontaktflächen 5 auf der Oberseite 11 der Kunststoffgehäusemasse 12 vorgesehen, wobei die flächige Erstreckung der Außenkontaktflächen 5 deutlich größer ist als die flächige Erstreckung der Kontaktflächen 4.
  • Um zu vermeiden, dass sich beim Fixieren der Lotkugeln 6 auf den Außenkontaktflächen 5 das Lotmaterial auch auf der Verdrahtungsstruktur 1 ausbreitet und die Leiterbahnen 3 benetzt, ist das Halbleiterbauteil 2 mit einer Lötstoplackschicht 15 abgedeckt, die lediglich die Außenkontaktflächen 5 zum Anbringen der Außenkontakte 20 in Form von Lotkugeln 6 freilässt. Die unmittelbar auf der koplanaren Fläche 10 bzw. auf der Isolationsschicht 19 angeordnete untere Schicht 7 der drei Metalllagen weist eine hohe elektrische Leitfähigkeit auf, die größer ist, als die elektrische Leitfähigkeit der mittleren Schicht 8. Diese untere Metallschicht 7 übernimmt die Hauptstrombelastung bzw. Stromführung des Halbleiterbauteils 2.
  • Da derartige elektrisch hoch leitende untere Schichten 7 vorzugsweise aus einer Kupferlegierung sind, besteht die bereits oben diskutierte Gefahr, dass die Leiterbahnen 3 am Übergang von der Außenkontaktfläche zur Leiterbahn Probleme bereiten können, zumal die Dicke du in Mikrometern der unteren Leiterbahn im Bereich von 5 μm ≤ du ≤ 15 μm liegt und die Löslichkeit von Kupfermaterialien bei Lottemperatur der Lotkugel so hoch ist, dass die Dicke der Leiterbahnen bzw. der unteren Schicht sich vollständig mit dem Material der Lotkugeln mischt oder vollständig in dem Material der Lotkugeln gelöst wird. Damit ist ein zuverlässiger Übergang von der Außenkontaktfläche 5 zu den Leiterbahnen 3 nicht gewährleistet. Vielmehr muss damit gerechnet werden, dass an dieser Übergangsstelle die Leiterbahnen 3 von dem Lotkugelmaterial abreißen.
  • Die Zwischenlösung, zusätzliche Schutzschichten auf die Außenkontaktfläche 5 aufzubringen, beispielsweise in Form von Nickel mit anschließender Goldplattierung, hat den Nachteil, dass dafür gesonderte Kontaktflächenmasken zu entwerfen und bereitzustellen sind. Darüber hinaus hat diese Lösung den Nachteil, dass die Außenkontaktflächen 5 vollkommen dicht mit einem die Metalldiffusion hindernden Material abzudecken sind, damit keinerlei Möglichkeit besteht, dass das Lotmaterial im Bereich der Außenkontaktflächen 5 mit dem Kupfermaterial der Leiterbahnen 3 in Berührung kommt. Dieses erfordert eine hohe Präzision und einen hohen Justageaufwand beim Beschichten der Außenkontaktflächen 5.
  • Entgegen dieser Technik wird in der vorliegenden Erfindung die Mehrlagigkeit für die gesamte Verdrahtungsstruktur 1 in identischer Weise vorgesehen. Zusätzlich wird auf teure Edelmetalle verzichtet, die bei den Kontaktflächen erforderlich sind, um die mittlere Schicht 8 vor Korrosion zu schützen. Gleichzeitig haben aber die Edelmetalle den Nachteil, dass ihre Benetzbarkeit durch eine Lötstoplackschicht 15 gering ist und demnach die Delaminationsgefahr zwischen Edelmetall und Lötstoplackschicht 15 groß ist. Deshalb sieht diese Ausführungsform der Erfindung vor, dass die obere Metalllage 9 aus einer Kupferschicht ist, welche die gleiche Zusammensetzung aufweist wie die untere Metalllage 7, wobei sich die beiden Kupferschichten 7 und 9 lediglich in ihrer Dicke unterscheiden.
  • Die obere Kupferschicht 9 soll einerseits die Korrosion des Materials der mittleren Schicht 8 verhindern, die in dieser Ausführungsform aus einer Nickellegierung besteht, und andererseits gleichzeitig die Adhäsion der Lötstoplackschicht 15 auf den Leiterbahnen 3 und den Chipkontaktflächen 4 verbessern.
  • 2 zeigt einen schematischen Querschnitt durch einen Ausschnitt der Verdrahtungsstruktur 1 gemäß 1 mit einer Außenkontaktfläche 5 und Leiterbahnen 3 vor dem Auflöten einer Lotkugel als Außenkontakt. Die drei Metalllagen in Form einer unteren Metallschicht 7, einer mittleren Metallschicht 8 und einer oberen Metallschicht 9 sind vor dem Aufbringen der Lotkugel vollkommen identisch, sowohl für die Leiterbahnen 3 als auch im Bereich der Außenkontaktfläche 5. Die Dicke du der unteren Schicht 7 kann beliebig gewählt werden und hängt von der Strombelastung des Halbleiterbauteils ab. Vorzugsweise werden hier Dicken du in Mikrometern zwischen 2 μm ≤ du ≤ 20 μm vorgesehen.
  • Als mittlere Schicht 8 wird ein Material eingesetzt, das eine Diffusionsbarriere für das Lotmaterial der Lotkugel darstellt. Dieses ist in dieser Ausführungsform der Erfindung wie oben bereits erwähnt eine Nickellegierung, die in einer Dicke dm zwischen 0,5 μm ≤ dm ≤ 2 μm aufgebracht wird. Die obere Metallschicht 9, die hier noch durchgängig ist sowohl für den Bereich der Leiterbahnen 3 als auch für den Bereich der Außenkontaktfläche 5, ist wieder aus einer Kupferlegierung, da die Kupferlegierung eine hohe Affinität zu einer darüber angeordneten Lötstoplackschicht 15 aufweist und die Delaminationsgefahr deshalb gering ist. Diese durchgängige obere Schicht 9 weist eine Dicke do im Bereich ebenfalls zwischen 0,5 μm ≤ do ≤ 3 μm auf. Da bei Lottemperatur sich Kupfer mit dem Lotmaterial mischt oder in dem Lotmaterial gelöst wird, bildet die Nickelschicht eine Barriere, die ein Durchlegieren bis zur koplanaren Fläche 10 auf der Oberseite 11 der Kunststoffgehäusemasse 12 verhindert.
  • 3 zeigt einen schematischen Querschnitt durch den Ausschnitt der Verdrahtungsstruktur gemäß 2 nach Aufbringen einer Lotkugel 6 als Außenkontakt 20 auf die Außenkontaktfläche 5. Durch die Lötstoplackschicht 15 wird gewährleistet, dass die Leiterbahnen 3 vor einem Benetzen durch das Lotmaterial der Lotkugel 6 geschützt bleiben. Jedoch wird die obere Metallschicht 9 aus einer Kupferlegierung von dem Lotmaterial auf Löttemperatur angelöst, so dass, wie in 3 gezeigt, das Material der oberen Schicht 9 vollständig im Material der Lotkugel 6 und damit im Außenkontakt aufgeht.
  • Die 4, 5 und 6 zeigen einen schematischen Querschnitt durch eine einlagige Verdrahtungsstruktur 21. Diese Figuren wurden bereits in der Beschreibungseinleitung erörtert, so dass zur Vermeidung von Wiederholungen die 4 bis 6 nicht erneut beschrieben werden.
    • 1
    Verdrahtungsstruktur
    2
    Halbleiterbauteil
    3
    Leiterbahn
    4
    Chipkontaktflächen
    5
    Außenkontaktflächen
    6
    oberflächenmontierbare Außenkontakte bzw. Lotkugeln
    7
    untere Schicht
    8
    mittlere Schicht
    9
    obere Schicht
    10
    koplanare Fläche
    11
    Oberseite der Kunststoffmasse
    12
    Kunststoffmasse
    13
    aktive Oberseite des Halbleiterchips
    14
    Halbleiterchip
    15
    Lötstoplackschicht
    16
    Rückseite
    17
    Randseite
    18
    Randseite
    19
    Isolationsschicht
    20
    Außenkontakt
    21
    einlagige Verdrahtungsstruktur
    22
    Problemzone
    23
    Oberseite der Verdrahtungsstruktur
    24
    einlagige Verdrahtungsschicht
    du
    Dicke der unteren Schicht
    dm
    Dicke der mittleren Schicht
    do
    Dicke der oberen Schicht

Claims (18)

  1. Verdrahtungsstruktur eines Halbleiterbauteils (2), wobei die Verdrahtungsstruktur (1) Leiterbahnen (3) zwischen Chipkontaktflächen (4) und Außenkontaktflächen (5) für oberflächenmontierbare Außenkontakte, vorzugsweise Lotkugeln (6) aufweist, und wobei die Chipkontaktflächen (4), die Leiterbahnen (3) und die Außenkontaktflächen (5) identische Metalllagen in identischer Schichtfolge mit einer unteren, einer mittleren und einer oberen Schicht (7, 8, 9) aufweisen, und wobei die Außenkontakte (6) eine Lotlegierung aufweisen, in welcher das Metall der oberen Schicht (9) und das Metall der unteren Schicht (7) bei Löttemperatur lösbar und/oder mit welcher das Metall der oberen Schicht (9) und das Metall der unteren Schicht (7) bei Löttemperatur mischbar sind, und wobei das Metall der mittleren Schicht (8) mit dem Lotmaterial der Außenkontakte bei Löttemperatur weder mischbar noch darin lösbar ist.
  2. Verdrahtungsstruktur nach Anspruch 1, dadurch gekennzeichnet, dass das Metall der unteren Schicht (7) und das Metall der oberen Schicht (9) eine höhere elektrische Leitfähigkeit aufweisen, als das Metall der mittleren Schicht (8).
  3. Verdrahtungsstruktur nach Anspruch 2, dadurch gekennzeichnet, dass die Dicke (du) der unteren Schicht(7) größer als die Gesamtdicke (dm + do) der mittleren und oberen Schicht (8, 9) zusammen ist.
  4. Verdrahtungsstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Metall der unteren Schicht (7) und das Metall der oberen Schicht (9) eine Kupferlegierung und das Metall der mittleren Schicht (8) eine Nickellegierung aufweist.
  5. Verdrahtungsstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (1) auf einer koplanaren Fläche (10) eines Halbleiterbauteils (2) mit Wafer-Level-Package angeordnet ist, wobei die koplanare Fläche (10) eine ebene Seite (11) einer Kunststoffgehäusemasse (12) und eine aktive Oberseite (13) eines Halbleiterchips (14) aufweist, und wobei die Chipkontaktflächen (4) auf der Oberseite (13) des Halbleiterchips (14) und die Außenkontaktflächen (5) auf der Oberseite (11) der Kunststoffgehäusemasse (12) angeordnet sind und die Leiterbahnen (3) die Chipkontaktflächen (4) mit den Außenkontaktflächen (5) elektrisch verbinden.
  6. Verdrahtungsstruktur nach Anspruch 5, dadurch gekennzeichnet, dass eine Lötstoplackschicht (15) die koplanare Fläche (10) mit der Verdrahtungsstruktur (1) unter Freilassung der Außenkontaktflächen (5) für Außenkontakte, vorzugsweise für Lotkugeln (6) abdeckt.
  7. Verfahren zur Herstellung einer Verdrahtungsstruktur (1) für Halbleiterbauteile (2), wobei die Verdrahtungsstruktur (1) Leiterbahnen (3) zwischen Chipkontaktflächen (4) und Außenkontaktflächen (5) mit Lotkugeln (6) aufweist, und wobei das Verfahren die folgenden Verfahrenschritte aufweist: – Herstellen einer Verbundplatte aus Kunststoffgehäusemasse (12) und Halbleiterchips (14), die in die Kunststoffgehäusemasse (12) mit ihren Rückseiten (16) und Randseiten (17, 18) eingebettet sind und deren Oberseiten (13) mit der Oberseite (11) der Kunststoffgehäusemasse (12) eine koplanare Fläche (10) ausbilden; – selektives Aufbringen einer Isolationsschicht (19) auf die koplanare Fläche (10) unter Freilassen von Chipkontaktflächen (4) der Oberseiten (13) der Halbleiterchips (14); – Aufbringen einer metallischen Keimschicht auf die koplanare Fläche (10) mit Isolationsschicht (19); – Aufbringen einer photolithographisch strukturierten Photolackschicht auf die Keimschicht, mit der Bereiche der Keimschicht abgedeckt werden, auf denen keine Verdrahtungsstruktur (1) herzustellen ist; – galvanisches Abscheiden einer Verdrahtungsstruktur (1) aus einer Schichtfolge einer unteren Kupferlegierungsschicht (7), einer mittleren Nickellegierungsschicht (8) und einer oberen Kupferlegierungsschicht (9) in den Verdrahtungsstrukturbereichen der Keimschicht; – Entfernen der strukturierten Photolackschicht und der darunter angeordneten Keimschicht.
  8. Verfahren zur Herstellung von mehreren Halbleiterbauteilen (2) mit einer Verdrahtungsstruktur (1), wobei die Verdrahtungsstruktur (1) Leiterbahnen (3) zwischen Chipkontaktflächen (4) und Außenkontaktflächen (5) mit Lot kugeln (6) aufweist, wobei das Verfahren die folgenden Verfahrenschritte aufweist: – Herstellen einer Verbundplatte aus Kunststoffgehäusemasse (12) und Halbleiterchips (14), die in die Kunststoffgehäusemasse (12) mit ihren Rückseiten (16) und Randseiten (17, 18) eingebettet sind und deren Oberseiten (13) mit der Oberseite (11) der Kunststoffgehäusemasse (12) eine koplanare Fläche (10) ausbilden; – selektives Aufbringen einer Isolationsschicht (19) auf die koplanare Fläche (10) unter Freilassen von Chipkontaktflächen (4) der Oberseiten (13) der Halbleiterchips (14); – Aufbringen einer metallischen Keimschicht auf die koplanare Fläche (10) mit Isolationsschicht (19); – Aufbringen einer photolithographisch strukturierten Photolackschicht auf die Keimschicht, mit der Bereiche der Keimschicht abgedeckt werden, auf denen keine Verdrahtungsstruktur (1) herzustellen ist; – galvanisches Abscheiden einer Schichtfolge aus einer unteren Kupferlegierungsschicht (7), einer mittleren Nickellegierungsschicht (8) und einer oberen Kupferlegierungsschicht (9) in den Verdrahtungsstrukturbereichen der Keimschicht; – Entfernen der strukturierten Photolackschicht und der darunter angeordneten Keimschicht; – selektives Aufbringen einer Lötstoplackschicht (15) unter Freilassen von Außenkontaktflächen (5) der Verdrahtungsstruktur (1); – Aufbringen von Lotkugeln (6) auf den Außenkontaktflächen (5); – Auftrennen der Verbundplatte in einzelne Halbleiterbauteile (2).
  9. Verfahren nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, dass zum selektiven Aufbringen einer Isolationsschicht (19) auf die koplanare Fläche (10) ein photolithographisches Verfahren eingesetzt wird, um vorzugsweise eine Polyamidschicht zu strukturieren.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass zum Aufbringen einer metallischen Keimschicht auf die koplanare Fläche (10) der Verbundplatte mit Isolationsschicht (19) ein Sputterverfahren eingesetzt wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass zum galvanischen Abscheiden einer unteren Kupferlegierungsschicht (7) die Keimschicht kontaktiert wird und die Verbundplatte in ein galvanisches Bad zur Kupferabscheidung eingetaucht wird.
  12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass zum galvanischen Abscheiden einer mittleren Nickellegierungsschicht (8) die Keimschicht kontaktiert wird und die Verbundplatte mit unterer Kupferlegierungsschicht (7) in ein galvanisches Bad zur Nickelabscheidung eingetaucht wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass zum galvanischen Abscheiden einer oberen Kupferlegierungsschicht die Keimschicht kontaktiert wird und die Verbundplatte mit mittlerer Nickellegierungsschicht in ein galvanisches Bad zur Kupferabscheidung eingetaucht wird.
  14. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass zum Entfernen der strukturierten Photolackschicht ein Plasmaveraschungsverfahren eingesetzt wird.
  15. Verfahren nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, dass zum Entfernen der unter der strukturierten Photolackschicht gelegenen Keimschicht ein Plasmaätzverfahren oder ein Nassätzverfahren eingesetzt wird.
  16. Verfahren nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet, dass zum selektiven Aufbringen einer Lötstoplackschicht (15) unter Freilassen von Außenkontaktflächen (5) der Verdrahtungsstruktur (1) ein photolithographisches Verfahren eingesetzt wird.
  17. Verfahren nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet, dass zum Aufbringen von Lotkugeln (6) auf den Außenkontaktflächen (5) ein Lötverfahren eingesetzt wird, bei dem das zinnhaltige Lotmaterial die obere Kupferlegierungsschicht (9) anlöst.
  18. Verfahren nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, dass zum Auftrennen der Verbundplatte in einzelne Halbleiter bauteile (2) eine Sägetechnik oder eine Laserablation eingesetzt wird.
DE200610015448 2006-03-31 2006-03-31 Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln Ceased DE102006015448A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610015448 DE102006015448A1 (de) 2006-03-31 2006-03-31 Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610015448 DE102006015448A1 (de) 2006-03-31 2006-03-31 Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln

Publications (1)

Publication Number Publication Date
DE102006015448A1 true DE102006015448A1 (de) 2007-01-25

Family

ID=37575823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610015448 Ceased DE102006015448A1 (de) 2006-03-31 2006-03-31 Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln

Country Status (1)

Country Link
DE (1) DE102006015448A1 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107857C2 (de) * 1981-03-02 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Dünnfilmschaltungen mit sehr gut lötbaren Leiterbahnschichtsystemen
US5866409A (en) * 1997-08-20 1999-02-02 N-I-Techno Co., Ltd Garbage fermenting apparatus
US5977641A (en) * 1997-05-14 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6232147B1 (en) * 1997-03-19 2001-05-15 Fujitsu Limited Method for manufacturing semiconductor device with pad structure
US20020056910A1 (en) * 2000-03-16 2002-05-16 Howell Wayne J. Copper pad structure
US6577008B2 (en) * 1999-11-05 2003-06-10 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US20040018660A1 (en) * 2002-07-27 2004-01-29 Kim Su Hyeon Method of fabricating multilayered UBM for flip chip interconnections by electroplating
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107857C2 (de) * 1981-03-02 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Dünnfilmschaltungen mit sehr gut lötbaren Leiterbahnschichtsystemen
US6232147B1 (en) * 1997-03-19 2001-05-15 Fujitsu Limited Method for manufacturing semiconductor device with pad structure
US5977641A (en) * 1997-05-14 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5866409A (en) * 1997-08-20 1999-02-02 N-I-Techno Co., Ltd Garbage fermenting apparatus
US6577008B2 (en) * 1999-11-05 2003-06-10 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US20020056910A1 (en) * 2000-03-16 2002-05-16 Howell Wayne J. Copper pad structure
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US20040018660A1 (en) * 2002-07-27 2004-01-29 Kim Su Hyeon Method of fabricating multilayered UBM for flip chip interconnections by electroplating

Similar Documents

Publication Publication Date Title
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE69414929T2 (de) Leiterrahmen für eine integrierte Schaltungsanordnung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE102005006995A1 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE102008028072A1 (de) Halbleitergerät
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
EP1351298A2 (de) Method for producing a semiconductor wafer
DE1943519A1 (de) Halbleiterbauelement
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE69215377T2 (de) Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
DE102008041873A1 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE3788263T2 (de) Verfahren zum elektrischen Verbinden von zwei Objekten.
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection