DE10352349A1 - Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben - Google Patents
Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE10352349A1 DE10352349A1 DE10352349A DE10352349A DE10352349A1 DE 10352349 A1 DE10352349 A1 DE 10352349A1 DE 10352349 A DE10352349 A DE 10352349A DE 10352349 A DE10352349 A DE 10352349A DE 10352349 A1 DE10352349 A1 DE 10352349A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- chip
- semiconductor chip
- contact surfaces
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Die Erfindung betrifft einen Halbleiterchip (1) mit Flip-Chip-Kontakten (2), wobei die Flip-Chip-Kontakte (2) auf Kontaktflächen (3) der aktiven Oberseite (4) des Halbleiterchips (1) angeordnet sind. Die Kontaktflächen (3) sind von einer Passivierungsschicht (5) umgeben, welche die aktive Oberseite (4) unter Freilassung der Kontaktflächen (3) bedeckt. Die Passivierungsschicht (5) weist Verdickungen (6) auf, welche die Kontaktflächen (3) umgeben. Ein derartiger Halbleiterchip (1) mit Verdickungen (6) rund um die Kontaktflächen (3) ist vor Delamination beim Verpacken des Halbleiterchips (1) zu einem Halbleiterbauteil geschützt.
Description
- Die Erfindung betrifft einen Halbleiterchip mit Flip-Chip-Kontakten, wobei die Flip-Chip-Kontakte auf Kontaktflächen der aktiven Oberseite des Halbleiterchips angeordnet sind. Die Kontaktflächen sind von einer Passivierungsschicht umgeben, welche die oberste Metallisierungslage schützt und nur die Kontaktflächen zum Anbringen von Flip-Chip-Kontakten freigibt.
- Derartige Halbleiterchips haben den Nachteil, dass sie nach Aufbringen auf einen Schaltungsträger, insbesondere sowohl nach Anlöten der Flip-Chip-Kontakte auf Kontaktanschlussflächen des Schaltungsträgers, als auch nach Auffüllen des Zwischenraums zwischen Halbleiterchip und Schaltungsträger mit einer gefüllten Kunststoffmasse, einer erhöhten Gefahr einer Mikrorissbildung in den Lötverbindungen und einer erhöhten Gefahr einer Blasenbildung in der Kunststoffmasse mit Mikrorissfortsetzungen bis hin zur Delamination des Halbleiterchips von dem Schaltungsträger ausgesetzt sind.
- Aufgabe der Erfindung ist es, einen Halbleiterchip anzugeben, bei dem die Gefahr der Delamination trotz Blasen- und Rissbildung vermieden wird und die Ausschussrate nach einem Löten auf einen Schaltungsträger und nach einem Einbringen von einer Kunststoffmasse verringert ist.
- Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird ein Halbleiterchip mit Flip-Chip-Kontakten geschaffen, wobei die Flip-Chip-Kontakte auf Kontaktflächen der aktiven Oberseite des Halbleiterchips angeordnet sind. Die Kontaktflächen sind von einer Passivierungsschicht umgeben, welche die aktive Oberseite unter Freilassung der Kontaktflächen bedeckt. Diese Passivierungsschicht weist Verdickungen auf, welche die Kontaktflächen umgeben.
- Ein derartiger Halbleiterchip mit Verdickungen in der Passivierungsschicht rund um die Kontaktflächen hat den Vorteil, dass bei Rissbildungen in der Grenzfläche zwischen Passivierungsschicht und einzubringender Kunststoffmasse beim Anbringen des Halbleiterchips auf einen Schaltungsträger, der Rissbildungsweg in dieser Grenzfläche durch die Verdickungen verlängert wird. Damit wird einer Rissausbreitung die Energie entzogen, bevor eine vollständige Delamination auftreten kann. Darüber hinaus hat die Verdickung den Vorteil, dass sich gewollt Mikroporen an den Rändern der Verdickungen bilden, zumal die Kunststoffmasse nicht in der Lage ist, vollständig einen minimalen Abstand zwischen der Kontaktfläche mit Flip-Chip-Kontakt und der Verdickung aufzufüllen, so dass derartige Mikroporen, die sich rund um den Flip-Chip-Kontakt im Bereich der Verdickungen bilden, eine Stopwirkung auf eine Mikrorissausbreitung ausüben. Durch die topographische Struktur, die derartige Verdickungen rund um die Kontaktflächen, und damit rund um die Flip-Chip-Kontakte bilden, wird gleichzeitig die Adhäsionsfläche der Passivierungsschicht gegenüber der Kunststoffmasse vergrößert, so dass eine zusätzliche Verankerungswirkung zwischen Halbleiterchip und Kunststoffmasse durch die Verdickungen rund um die Kontaktflächen des Halbleiterchips erreicht wird.
- Die Verdickungen können das Material der Passivierungsschicht und einen metallischen Wulst aufweisen. Dieser metallische Wulst kann in Form eines Leiterbahnringes rund um die Kontaktfläche ausgebildet sein, wobei der Ring offen ausgeführt ist, wenn eine Leiterbahn zu der Metallkontaktfläche führt. Der metallische Wulst in Form eines Leiterbahnringes kann mit der obersten Metallisierungslage des Halbleiterchips strukturiert sein. Die Ringöffnung wird dabei so groß dimensioniert, dass die Leiterbahn, die zu der Kontaktfläche führt, nicht den metallischen Ring, der den Wulst bildet, berührt. In diesem Fall entspricht die Dicke des metallischen Wulstes der Dicke der obersten Metallisierungsstruktur des Halbleiterchips.
- Diese Konstruktion einer Verdickung aus dem Material der Passivierungsschicht und einem metallischen Wulst hat den Vorteil, dass keine zusätzlichen Verfahrensschritte erforderlich sind, um eine derartige Verdickung der Passivierungsschicht zu bilden. Vielmehr entsteht diese Verdickung dann automatisch, wenn die Passivierungsschicht unter Freilassung der Kontaktflächen auf die aktive Oberseite des Halbleiterchips aufgebracht wird. Die vorteilhaften Wirkungen dieser Verdickungen in der Weise, dass eine Delamination des Halbleiterchips bei der Montage oder nach der Montage auf dem Schaltungsträger verhindert wird, bleiben erhalten, unabhängig davon, ob die Verdickung aus Passivierungsschichtmaterial oder Metallmaterial besteht.
- Wann die Passivierungsschicht zur Bildung der Verdickung auf einem metallischen Wulst angeordnet ist, hat die Erfindung darüber hinaus den Vorteil, dass keine zusätzlichen Verfahrensschritte erforderlich sind, um derartige Verdickungen rund um die Kontaktflächen zu bilden.
- In einer weiteren Ausführungsform der Erfindung ist der metallische Wulst in Form einer metallischen Leitung zur Bildung der Verdickung auf der Passivierungsschicht angeordnet. Diese Ausführungsform der Erfindung hat den Vorteil, dass der metallische Wulst einen geschlossenen Ring als Verdickung um die Kontaktflächen bilden kann, da die Passivierungsschicht eine Isolierung zu den Leiterbahnen, die zu den Kontaktflächen führen, darstellt. Ein weiterer Vorteil dieser Konstruktion ist, dass derartige metallische Wulste aus Metallringen um eine Kontaktfläche herum mit scharfen Kanten ausgebildet sein können, womit die Wahrscheinlichkeit der Bildung von Mikroporen rund um einen Chipkontakt vergrößert wird, sodass Rissausbreitungen innerhalb der Kunststoffmasse gestoppt werden. Die Wirkung der Verdickungen rund um eine Kontaktfläche kann außerdem verbessert werden, wenn mehrere geschlossene oder auch offene kreisförmige Ringe rund um eine Kontaktfläche ausgebildet sind. Auch die Verankerungswirkung, wie sie oben erwähnt wurde, wird mit mehreren Ringen verstärkt.
- Wenn für ein Halbleiterchip bekannt ist, aus welcher Richtung Mikrorisse auf die Chipkontakte zulaufen, können die Verdickungen rund um einen Kontaktfleck gezielt dort eingebracht werden, wo die Delaminationsgefahr am größten ist. Insbesondere ist es möglich, die Verdickungen als eine polygonale kreisförmig gebogene Zick-Zack-Struktur auszubilden. Verdickungen, die eine polygonale kreisförmig gebogene Zick-Zack-Struktur aufweisen, haben den Vorteil, dass sie einerseits die Mikroporenbildung zum Unterbrechen der Rissfortsetzung fördern und andererseits eine gegenüber ringförmigen Verdickungen verbesserte Verankerung ermöglichen.
- Ein weiterer Aspekt der Erfindung betrifft einen Halbleiterwafer, der in Zeilen und Spalten angeordnete Halbleiterchippositionen aufweist, die ihrerseits Kontaktflächen besitzen, die von einer Passivierungsschicht umgeben sind, welche Verdickungen rund um die Kontaktflächen aufweist. Ein derartiger Halbleiterwafer hat den Vorteil, dass im Parallelverfahren gleichzeitig mehrere Halbleiterchips mit Verdickungen um ihre Kontaktflächen vorbereitet werden. Außerdem können noch auf dem Halbleiterwafer Flip-Chip-Kontakte in den einzelnen Bauteilpositionen auf den Kontaktflächen aufgebracht werden, sodass nach Auftrennen des Halbleiterwafers, einzelne erfindungsgemäße Halbleiterchips vorliegen.
- Ein weiterer Aspekt der Erfindung betrifft Halbleiterbauteile, die erfindungsgemäße Halbleiterchips aufweisen. Derartige Halbleiterbauteile haben den Vorteil, dass eine Delamination ihrer Halbleiterchips mit Flip-Chip-Kontakten von einem darunter angeordneten Schaltungsträger durch die besondere erfindungsgemäße Konstruktion der Halbleiterchips unterbunden ist. Dabei weist das Halbleiterbauteil eine Kunststoffmasse auf, die mit Partikeln gefüllt ist und die Mikroporen von wenigen μm Durchmesser an den Verdickungen, welche die Flip-Chip-Kontakte des Halbleiterchips umgeben, aufweist. Ein derartiges Halbleiterbauteil ist in vorteilhafter Weise vor einer Delamination in der Grenzfläche zwischen Halbleitermaterial und Kunststoffmasse geschützt. Insbesondere ist das Delaminieren von einzelnen Flip-Chip-Kontakten weitestgehend unterbunden, da eine Ausbreitung von Mikrorissen durch die den Flip-Chip-Kontakt umgebenen Mikroporen verhindert wird.
- Ein derartiges Halbleiterbauteil weist neben dem Halbleiterchip einen Schaltungsträger auf. Dieser Schaltungsträger weist seinerseits Kontaktanschlussflächen einer Umverdrah tungsstruktur auf, wobei die Flip-Chip-Kontakte des Halbleiterchips auf den Kontaktanschlussflächen befestigt sind. Der Zwischenraum zwischen der aktiven Oberseite des Halbleiterchips und dem Schaltungsträger weist die partikelgefüllte Kunststoffmasse mit den Mikroporen an den Verdickungen auf. Ein derartiger Schaltungsträger kann mehrere oberflächenmontierte Halbleiterchips aufweisen und ein Halbleitermodul bilden.
- Um die vorteilhaften Wirkungen der erfindungsgemäßen Halbleiterchipstruktur, insbesondere die vorteilhafte Wirkung der Verdickung der Passivierungsschicht rund um die Kontaktflächen zu nutzen, ist es nicht erforderlich, dass der gesamte Halbleiterchip in einer Kunststoffmasse auf dem Schaltungsträger eingebettet ist. Vielmehr wird die erfindungsgemäße Wirkung auch erreicht, wenn lediglich der Zwischenraum, zwischen der aktiven Oberseite des Halbleiterchips und dem Schaltungsträger die partikelgefüllte Kunststoffmasse mit den Mikroporen an den Verdickungen der Passivierungsschicht aufweist.
- Ein weiterer Aspekt der Erfindung betrifft einen Nutzen, der in Zeilen und Spalten angeordnete Bauteilpositionen mit Halbleiterbauteilen gemäß der Erfindung aufweist. Die vorteilhafte Wirkung der erfindungsgemäßen Struktur von Halbleiterchips, wirkt sich auch auf den Nutzen positiv aus, zumal ein derartiger Nutzen mehrere Halbleiterbauteile aufweist und durch die besondere Art der Strukturierung der Oberseite der Halbleiterchips, ist die Gefahr der Delamination von einzelnen Halbleiterchips in ihren Bauteilpositionen vermindert. Somit kann die Ausbeute pro Nutzen an funktionierenden Halbleiterbauteilen verbessert werden.
- Ein Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit Halbleiterchippositionen hergestellt. Dazu wird die oberste Metallisierungslage mit Leiterbahnen und Kontaktflächen für Flip-Chip-Kontakte strukturiert, wobei die Kontaktflächen von ringförmigen Strukturen umgeben werden, die nicht mit den Leiterbahnen oder den Kontaktflächen in Berührung stehen. Anschließend wird die oberste Metallisierungslage mit einer Passivierungsschicht aus Oxyden oder Nitriden unter Abdecken der ringförmigen Strukturen und der Leiterbahnen unter Freilassen der Kontaktflächen beschichtet. Bei dieser Beschichtung entstehen aufgrund der ringförmigen Metallstrukturen rund um die Kontaktflächen Verdickungen der Passivierungsschicht, die kongruent zu den ringförmigen Strukturen in der obersten Metallschicht sind.
- Ein derartiges Verfahren hat den Vorteil, dass es vollständig mit dem Verfahren zur Herstellung von Halbleiterwafern und entsprechenden Halbleiterchippositionen auf den Halbleiterwafern der Halbleitertechnologie kompatibel ist. Um die besondere erfindungsgemäße Struktur in jeder der Halbleiterchippositionen aufbringen zu können, sind keine zusätzlichen Verfahrensschritte erforderlich. Lediglich ist die Strukturierungsmaske für die Herstellung der obersten Metallisierung an die erfindungsgemäße Struktur anzupassen.
- Ein alternatives Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen weist die nachfolgenden Verfahrensschritte auf. Dabei wird ebenfalls zunächst ein Halbleiterwafer mit Halbleiterchippositionen in Zeilen und Spalten hergestellt und die oberste Metallisierungslage mit Kontaktflächen für Flip- Chip-Kontakte strukturiert. Nach der Strukturierung wird die oberste Metallisierungslage mit einer Passivierungsschicht aus Oxyden oder Nitriden unter Abdeckung der Leiterbahnen und unter Freilassen der Kontaktflächen versehen. Anschließend wird nun eine weitere Metallisierung auf die Passivierungsschicht unter Ausbilden von geschlossenen kreisförmigen oder polygonalen geschlossenen Strukturen rund um die Kontaktflächen aufgebracht und strukturiert.
- Bei diesem Verfahren ist es vorteilhaft möglich, geschlossene kreisförmige oder polygonale Strukturen rund um die Kontaktflächen zu erzeugen, jedoch ist dazu ein weiterer Metallisierungsschritt erforderlich, der erst nach Aufbringen der Passivierungsschicht eingebracht werden kann, um die geschlossenen Strukturen von Leiterbahnen zu isolieren. Die Verdickungen auf der Passivierungsschicht bestehen bei diesem Verfahren in ihrem obersten Bereich aus einer Metalllegierung. Der Vorteil ist nicht allein in der geschlossenen kreisförmigen Struktur der Verdickung zu sehen, sondern auch in den scharfkantigen Rändern, die mit einer derartigen Metallstrukturierung nach dem Herstellen der Passivierungsschicht realisiert werden können. Derartig scharfkantige Strukturen haben den Vorteil, dass die Wahrscheinlichkeit der Ausbildung von Mikroporen beim Aufbringen einer Kunststoffmasse zwischen der Halbleiteroberfläche und dem Schaltungsträger vergrößert ist.
- Um aus einem derartig hergestellten Wafer nun Halbleiterchips zu erzeugen, sind weitere Verfahrensschritte erforderlich, nämlich dass der Halbleiterwafer in einzelnen Halbleiterchips aufgetrennt wird und anschließend Flip-Chip-Kontakte auf die Kontaktflächen des Halbleiterchips aufgebracht werden. Andererseits ist es auch möglich, die Flip-Chip-Kontakte in den Halbleiterchippositionen aufzubringen, bevor der Halbleiter wafer in einzelne Halbleiterchips getrennt wird. Das hat den Vorteil, dass großflächig und parallel für eine Mehrzahl von Halbleiterchips die Flip-Chip-Kontakte positioniert und angelötet werden können.
- Ein Verfahren zur Herstellung eines Nutzens, mit mehreren Halbleiterbauteilpositionen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterchip gemäß der Erfindung unter Anwendung eines der Herstellungsverfahren für einen Wafer hergestellt. Parallel kann ein Schaltungsträger mit mehreren Halbleiterbauteilpositionen hergestellt werden, wobei der Schaltungsträger auf seiner Oberseite in den Halbleiterpositionen Umverdrahtungsstrukturen mit Kontaktanschlussflächen für Flip-Chip-Kontakte aufweist. Darüber hinaus weist die Umverdrahtungsstruktur des Schaltungsträger Umverdrahtungsleitungen zu Durchkontakten auf. Auf der Rückseite des Schaltungsträgers ist eine weitere Umverdrahtungsstruktur aufgebracht, die in den Halbleiterpositionen zu Außenkontaktflächen von Halbleiterbauteilen führt.
- Dieses Verfahren des Herstellen eines Nutzens hat zwei Vorteile; einerseits werden mehrere Verfahrensschritte gleichzeitig für mehrere Halbleiterbauteile angewandt und andererseits können auf der Rückseite des Schaltungsträgers Bauteilaußenkontakte aufgebracht werden, die wesentlich größer als die Flip-Chip-Kontakte des Halbleiterchips ausfallen können, da der Schaltungsträger für einen derartigen Nutzen beliebig groß gestaltet und dem sogenannten "Foot Print" des Kunden angepaßt werden kann. Zum Herstellen von Halbleiterbauteilen aus einem derartigen Nutzen ist lediglich noch der Verfahrensschritt des Auftrennens des Nutzens in einzelne Halbleiterbauteile erforderlich.
- Zusammenfassend ist festzustellen, wenn die Gefahr einer Delamination mit oder ohne Popcorn-Effekt besteht, so kann mit Hilfe der Erfindung die Ausbreitung von Mikrorissen und damit die Delamination verhindert werden, indem der Halbleiterchip derart gestaltet wird, dass das höchstwahrscheinliche Auftreten von Mikrorissen an der Grenzfläche zwischen Kunststoffmasse und aktiver Oberseite der Halbleiterchips durch die besondere Ausbildung der Umgebung von Flip-Chip-Kontakten verhindert wird.
- Durch die spezielle Struktur der Verdickungen rund um die Flip-Chip-Kontakte wird die Energie der Mikrorisse in der Grenzfläche verteilt. Diese speziellen Strukturen können Metallleitungen rund um die Kontaktflächen der Flip-Chip-Kontakte sein und können mit dem obersten Metallisierungsschritt des Halbleiterchips oder zusätzlich durch Hinzufügen einer weiteren strukturierten Metallisierung erzeugt werden. Die Konstruktion dieser Metallleitungen rund um die Kontaktflächen können ringförmig, serpentinenartig, mäanderartig oder in Zick-Zack-Form durchgeführt sein. Je komplexer die topographische Struktur, umso mehr wird die Zuverlässigkeit der Halbleiterbauteile, die mit derartigen Chips hergestellt sind, verbessert. Dabei werden drei vorteilhafte Wirkungen von zusätzlichen Verdickungen rund um die Flip-Chip-Kontakte eines Halbleiterchips genutzt:
- 1. Verlängerung des Mikrorisspfades wegen der Verdickungen und der zwischen den Verdickungen herstellbaren Vertiefungen, wobei die Mikrorissenergie unschädlich verteilt wird.
- 2. Erzeugung von Mikroporen entlang der Ränder der Verdickungen bzw. rund um die Kontaktflächen, wobei die Mik roporen dadurch entstehen, dass der Abstand zwischen den Verdickungen und den Kontaktflächen nicht vollständig von der mit Partikeln gefüllten Kunststoffmasse aufgefüllt werden kann. Dabei wirken die Mikroporen als Mikrorissstopbereiche und verhindern eine weitere Ausbreitung der Mikrorisse und damit eine Delamination.
- 3. Verbesserung der Adhäsion der mit Partikeln gefüllten Kunststoffmasse an der Oberseite des Halbleiterchip, da die Adhäsionsfläche einerseits vergrößert wird und andererseits die typographische Struktur der Verdickungen ein Verankern der Kunststoffmasse an dem Halbleiterchip verbessert.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterchips mit Übergangsbereich von dem Halbleiterchip zu einem Flip-Chip-Kontakt; -
2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit einem Halbleiterchip und mit einem Schaltungsträger; -
3 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur einer ersten Ausführungsform der Erfindung; -
4 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur einer zweiten Ausführungsform der Erfindung; -
5 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur einer dritten Ausführungsform der Erfindung. -
1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterchips1 , im Übergangsbereich von dem Halbleiterchip1 zu einem Flip-Chip-Kontakt2 . Der Halbleiterchip1 weist in diesem Ausschnitt auf seiner aktiven Oberseite4 eine Kontaktfläche3 auf, die mit einer lötbaren Beschichtung29 beschichtet ist und auf der ein Flip-Chip-Kontakt2 angeordnet ist. Rund um die Kontaktfläche3 und teilweise auch auf den Randbereichen34 der Kontaktfläche3 ist eine Passivierungsschicht5 angeordnet, welche einen zentralen Bereich der Kontaktfläche3 freilässt, der mit der lötbaren Beschichtung29 bedeckt ist. - Von der Passivierungsschicht
5 wird eine offene kreisförmige Struktur10 bedeckt, so dass sich eine Verdickung6 der Passivierungsschicht5 über dieser offenen kreisförmigen Struktur10 ergibt. Der Abstand, der sich ergebenden Verdickung6 zu dem Randbereich34 der Kontaktfläche3 ist derart gering, dass sich Mikroporen16 beim Auffüllen des Zwischenraumes21 zwischen dem Halbleiterchip1 und einem, hier nicht gezeigten Schaltungsträger, mit einer Kunststoffmasse15 ausbilden können. Die Dicke d der offenen kreisförmigen Struktur10 entspricht der Dicke der Kontaktfläche3 , da die kreisförmige Struktur10 in dieser Ausführungsform der Erfindung, mit der obersten Metallisierungsschicht, d.h. gleichzeitig mit der Ausbildung und Strukturierung der Kontaktfläche3 , auf der aktiven Oberseite4 des Halbleiterchips1 hergestellt ist. - Die Kunststoffmasse
15 ist in diesem Ausführungsbeispiel mit Partikeln17 gefüllt, sodass es praktisch nicht möglich ist, vollständig den minimalen Abstand von wenigen Mikrometern zwischen der Verdickung6 und dem Randbereich34 der Kontaktfläche3 mit Kunststoffmasse15 aufzufüllen. Die Linie37 zeigt prinzipiell einen Mikroriss, der sich in der Grenzschicht zwischen Passivierungsschicht5 und Kunststoffmasse15 beispielsweise von einem nicht gezeigten Bläschen ausgehend ausgebreitet hat. Dieser Mikroriss wird an der Mikropore16 gestoppt, was durch den schwarzen Fleck38 verdeutlicht wird. Die weiteren Vorteile, die sich mit einer derartigen ringförmigen Struktur rund um eine Kontaktfläche3 erzielen lassen, wurden bereits ausführlich diskutiert und werden hier nicht wiederholt. -
2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil30 mit einem Halbleiterchip1 und mit einem Schaltungsträger18 . Bei derartigen Bauteilen, wie dem in2 gezeigten Halbleiterbauteil30 , wirken sich die Vorteile dahingehend aus, dass eine Delamination des Halbleiterchips1 und der Kunststoffmasse15 in dem Grenzbereich zwischen der aktiven Oberseite4 des Halbleiterchips1 und der Kunststoffmasse15 verhindert wird. Besonders bei dem hier gezeigten Halbleiterbauteil30 , das ein Beispiel für einen oberflächenmontierten Halbleiterchip1 darstellt, wird die Ausfallrate bei der Fertigung durch die erfindungsgemäße Gestaltung des Halbleiterchips1 reduziert. - Komponenten mit gleichen Funktionen, wie in
1 , werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.2 zeigt, dass rings um die Flip-Chip-Kontakte2 des Halbleiterchips1 , Verdickungen6 angeordnet sind, bei denen die aktive Oberseite4 des Halbleiterchips1 in eine Kunststoffmasse15 eingebettet ist. Rissbildungen, wie sie üblicherweise in der kritischen Grenzschicht zwischen Halbleiterchip1 und Kunststoffmasse15 auftreten, werden durch die Verdickungen6 des Halbleiterchips1 energetisch aufgefangen oder durch Mikroporenbildung an den Verdickungen in ihrer Ausbreitung angehalten, da die Spannungsspitzen an den Mikroporen herabgesetzt werden. - Der Halbleiterchip
1 ist über die Flip-Chip-Kontakte2 auf dem Schaltungsträger18 fixiert, indem die Flip-Chip-Kontakte2 auf entsprechende Kontaktanschlussflächen19 des Schaltungsträgers aufgelötet sind. Der Schaltungsträger18 ist eine faserverstärkte Kunststoffplatte, die auf ihrer Oberseite23 eine Umverdrahtungsstruktur20 aufweist, wobei die Umverdrahtungsstruktur20 Umverdrahtungsleitungen24 besitzt, die mit Durchkontakten25 zur Rückseite26 des Schaltungsträgers18 elektrisch verbunden sind. Auf der Rückseite26 des Schaltungsträgers18 ist eine weitere Umverdrahtungsstruktur27 angeordnet, die Umverdrahtungsleitungen24 aufweist, welche die Durchkontakte25 mit Außenkontaktflächen28 verbinden, auf denen Außenkontakten9 des Halbleiterbauteils30 angeordnet sind. - Die Außenkontakte
9 des Halbleiterbauteils30 können wesentlich größer gestaltet werden, als die Flip-Chip-Kontakte2 des Halbleiterchips1 , zumal der Schaltungsträger18 gegenüber der Größe des Halbleiterchips1 beliebig vergrößert werden kann. Sowohl die Oberseite23 des Schaltungsträgers18 , als auch die Rückseite26 sind mit Lötstoplackschichten35 bzw.36 unter Freilassung der Kontaktanschlussflächen19 bzw. der Außenkontaktflächen28 beschichtet, um die Umverdrahtungsstrukturen20 bzw.27 elektrisch zu isolieren und vor Beschädigungen zu schützen. Außerdem sorgen die Lötstoplack schichten35 und36 dafür, dass sich das Material der Flip-Chip-Kontakte2 bzw. der Außenkontakte9 beim Anlöten nicht auf den Umverdrahtungsleitungen24 ausbreitet. -
3 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur31 einer ersten Ausführungsform der Erfindung. Die Passivierungsschicht ist zur Verdeutlichung der Struktur auf der aktiven Oberseite4 des Halbleiterchips weggelassen. Es ist lediglich die oberste Metallisierungslage8 zu sehen, die eine Leiterbahn12 und eine Kontaktfläche3 aufweist, welche elektrisch miteinander in Verbindung stehen. Um die Kontaktfläche3 sind zwei offene kreisförmige Strukturen10 angeordnet, die nicht die Leiterbahn12 berühren, wobei die Öffnung11 in den offenen kreisförmigen Strukturen10 gewährleistet, dass diese nicht die Leiterbahn12 elektrisch kontaktieren. Diese Strukturen10 weisen die gleiche Dicke in dieser ersten Ausführungsform der Erfindung auf, wie die Leiterbahn12 und bewirken, dass nach Aufbringen einer Passivierungsschicht beispielsweise aus Siliziumnitrid oder Siliziumoxyd auf die aktive Oberseite4 des Halbleiterchips unter Freilassung der Kontaktfläche3 , kreisförmige Verdickungen6 der Passivierungsschicht gebildet werden. -
4 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur32 einer zweiten Ausführungsform der Erfindung. Die Verdickungsstruktur32 besteht im Gegensatz zur Verdickungsstruktur31 , gemäß3 , aus geschlossenen kreisförmigen Metallringen13 , die jedoch erst nach dem Aufbringen einer Passivierungsschicht5 auf die aktive Oberseite eines Halbleiterchips mittels einer weiteren Metallisierung22 aufgebracht werden. Diese geschlossene kreisförmige Struktur, die hier zwei Ringe umfasst, bildet zwei Ringe13 , die keine Öffnung aufweisen und folglich in jede Richtung ein Ausbreiten von Mikrorissbildungen behindern, wenn auf diesen Halbleiterchips eine Kunststoffmasse aufgebracht wird. -
5 zeigt eine schematische Draufsicht auf eine Verdickungsstruktur33 einer dritten Ausführungsform der Erfindung. Diese Verdickungsstruktur33 unterscheidet sich von der Verdickungsstruktur31 gemäß3 dadurch, dass sie eine polygonale kreisförmig gebogene Zick-Zack-Struktur14 aufweist. Auch in dieser dritten Ausführungsform der Erfindung wird, wie in3 , die Passivierungsschicht weggelassen, um die Struktur, sowohl der Leiterbahn12 , als auch der Kontaktfläche3 , sowie der polygonalen kreisförmig gebogenen Zick-Zack-Struktur14 sichtbar zu machen. Diese polygonale Struktur der Verdickung6 , die in diesem Fall aufgrund eines metallischen Wulstes7 gebildet wurde, soll zeigen, dass die Verdickungen6 beliebige Muster aufweisen können, jedoch mit der Maßgabe, dass sie in geringem Abstand zu der Kontaktfläche3 auf der aktiven Oberseite4 des Halbleiterchip angeordnet sind, um auch eine Mikroporenbildung zwischen dem hier nicht gezeigten Flip-Chip-Kontakt und der Verdickungsstruktur33 zu ermöglichen. -
- 1
- Halbleiterchip
- 2
- Flip-Chip-Kontakt
- 3
- Kontaktfläche
- 4
- aktive Oberseite des Halbleiterchip
- 5
- Passivierungsschicht
- 6
- Verdickungen
- 7
- metallischer Wulst
- 8
- oberste Metallisierungslage
- 9
- Außenkontakte
- 10
- offene kreisförmige Struktur
- 11
- Öffnung in der Struktur
- 12
- Leiterbahn
- 13
- geschlossene kreisförmige Struktur
- 14
- polygonale kreisförmig gebogene Zick-Zack-Struktur
- 15
- Kunststoffmasse
- 16
- Mikroporen
- 17
- Partikel
- 18
- Schaltungsträger
- 19
- Kontaktanschlussfläche
- 20
- Umverdrahtungsstruktur der Oberseite
- 21
- Zwischenraum
- 22
- weitere Metallisierung
- 23
- Oberseite des Schaltungsträgers
- 24
- Umverdrahtungsleitungen
- 25
- Durchkontakte
- 26
- Rückseite des Schaltungsträgers
- 27
- Umverdrahtungsstruktur auf der Rückseite
- 28
- Außenkontaktfläche
- 29
- lötbare Beschichtung
- 30
- Halbleiterbauteil
- 31
- Verdickungsstruktur
- 32
- Verdickungsstruktur
- 33
- Verdickungsstruktur
- 34
- Randbereich der Kontaktfläche
- 35
- Lötstofflack auf der Oberseite des Schaltungsträgers
- 36
- Lötstopplack auf der Rückseite des Schaltungsträgers
- 37
- Linie
- 38
- schwarzer Fleck
- d
- Dicke der ringförmigen Struktur
Claims (19)
- Halbleiterchip mit Flip-Chip-Kontakten (
2 ), wobei die Flip-Chip-Kontakte (2 ) auf Kontaktflächen (3 ) der aktiven Oberseite (4 ) des Halbleiterchips (1 ) angeordnet sind und wobei die Kontaktflächen (3 ) von einer Passivierungsschicht (5 ), welche die aktive Oberseite (4 ) unter Freilassung der Kontaktflächen (3 ) bedeckt, umgeben sind und wobei die Passivierungsschicht (5 ) Verdickungen (6 ) aufweist, welche die Kontaktflächen (3 ) umgeben. - Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, dass die Verdickungen (
6 ) Material der Passivierungsschicht (5 ) und einen metallischen Wulst (7 ) aufweisen. - Halbleiterchip nach Anspruch 2, dadurch gekennzeichnet, dass die Dicke (d) des metallischen Wulstes (
7 ) der Dicke (d) der obersten Metallisierungsstruktur (8 ) des Halbleiterchips (1 ) entspricht. - Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Passivierungsschicht (
5 ) zur Bildung der Verdickungen (6 ) auf einem metallischen Wulst (7 ) angeordnet ist. - Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein metallischer Wulst (
7 ) zur Bildung der Verdickungen (6 ) auf der Passivierungsschicht (5 ) angeordnet ist. - Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdickungen (
6 ) mehrere offene kreisförmige Strukturen (10 ) rund um eine Kontaktfläche (3 ) aufweisen, wobei durch die Öffnungen (11 ) der Strukturen (10 ) eine Leiterbahn (12 ) zu der Kontaktfläche (3 ) führt. - Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdickungen (
6 ) mehrere geschlossene kreisförmige Strukturen (13 ) rund um eine Kontaktfläche (3 ) aufweisen. - Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdickungen (
6 ) eine polygonale kreisförmig gebogene Zick-Zack-Struktur (14 ) aufweisen. - Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, in denen Halbleiterchips (
1 ) gemäß einem der Ansprüche 1 bis 8 angeordnet sind. - Halbleiterbauteil das einen Halbleiterchip (
1 ) gemäß einem der Ansprüche 1 bis 8 aufweist - Halbleiterbauteil nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (
1 ) mit seinen Flip-Chip-Kontakten (2 ) und den umgebenden Verdickungen (6 ) in eine Kunststoffmasse (15 ) eingebettet ist, wobei die Kunststoffmasse (15 ) mit Partikeln (17 ) gefüllt ist und Mikroporen (16 ) von wenigen Mikrometern Durchmesser (d) an den Verdickungen (6 ) aufweist. - Halbleiterbauteil nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass der Halbleiterchip (
1 ) auf einem Schaltungsträger (18 ) angeordnet ist, wobei der Schaltungsträger (18 ) Kontaktanschlussflächen (19 ) einer Umverdrahtungsstruktur (20 ) aufweist, wobei die Flip-Chip-Kontakte (2 ) des Halbleiterchips (1 ) auf den Kontaktanschlussflächen (19 ) befestigt sind, und wobei der Zwischenraum (21 ) zwischen der aktiven Oberseite (4 ) des Halbleiterchips (1 ) und dem Schaltungsträger (18 ) die partiklelgefüllte Kunststoffmasse (15 ) mit den Mikroporen (16 ) an den Verdickungen (6 ) aufweist. - Nutzen, der in Zeilen und Spalten angeordnete Bauteilpositionen mit Halbleiterbauteilen (
30 ) gemäß einem der Ansprüche 10 bis 12 aufweist. - Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit Halbleiterchippositionen, – Strukturieren der obersten Metallisierungslage (
8 ) mit Leiterbahnen (12 ) und Kontaktflächen (3 ) für Flip-Chip-Kontakte (2 ), wobei die Kontaktflächen (3 ) offene von kreisförmigen Strukturen (10 ) umgeben werden, – Beschichten der obersten Metallisierungslage (8 ) mit einer Passivierungsschicht (5 ) aus Oxiden oder Nitriden unter Abdecken der offene kreisförmigen Strukturen (10 ) und der Leiterbahnen (12 ) und unter Freilassen der Kontaktflächen (3 ). - Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit Halbleiterchippositionen, – Strukturieren der obersten Metallisierungslage (
8 ) mit Leiterbahnen (12 ) und Kontaktflächen (3 ) für Flip-Chip-Kontakte (2 ), – Beschichten der obersten Metallisierungslage (8 ) mit einer Passivierungsschicht (5 ) aus Oxiden oder Nitriden unter Abdecken der Leiterbahnen (12 ) und unter Freilassen der Kontaktflächen (3 ), – Aufbringen und Strukturtieren einer weiteren Metallisierung (22 ) auf die Passivierungsschicht (5 ) unter Ausbilden von geschlossenen kreisförmigen oder polygonalen geschlossenen Strukturen (13 ,14 ) rund um die Kontaktflächen (3 ). - Verfahren zur Herstellung von Halbleiterchips mit Hilfe eines der Verfahren gemäß Anspruch 14 oder Anspruch 15, wobei das Verfahren die zusätzlichen Verfahrensschritte aufweist: – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (
1 ), – Aufbringen von Flip-Chip-Kontakten (2 ) auf die Kontaktflächen (3 ). - Verfahren zur Herstellung von Halbleiterchips mit Hilfe eines der Verfahren gemäß Anspruch 14 oder Anspruch 15, wobei das Verfahren den zusätzlichen Verfahrensschritt aufweist: – Aufbringen von Flip-Chip-Kontakten (
2 ) in den Halbleiterchippositionen des Halbleiterwafers, – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (1 ). - Verfahren zur Herstellung eines Nutzens mit mehreren Halbleiterbauteilpositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Halbleiterchips (
1 ) gemäß einem der Ansprüche 1 bis 8 unter Anwendung eines der Verfahren gemäß Anspruch 16 oder Anspruch 17, – Herstellen eines Schaltungsträgers (18 ) mit mehreren Halbleiterbauteilpositionen, wobei der Schaltungsträger (18 ) auf seiner Oberseite (23 ) in den Halbleiterbauteilpositionen Umverdrahtungsstrukturen (20 ) mit Kontaktanschlussflächen (19 ) für Flip-Chip-Kontakte (2 ) und Umverdrahtungsleitungen (24 ) zu Durchkontakten (25 ) aufweist, und auf seiner Rückseite (26 ) Umverdrahtungsstrukturen (27 ) in den Halbleiterbauteilpositionen zu Außenkontaktflächen (28 ) von Halbleiterbauteilen (30 ) besitzt, – Aufbringen der Halbleiterchips (1 ) in den Halbleiterbauteilpositionen unter Auflöten der Flip-Chip-Kontakte (2 ) auf die Kontaktanschlussflächen (19 ), – Aufbringen einer mit Partikeln (17 ) gefüllten Kunststoffmasse (15 ) in Zwischenräume (21 ) zwischen den Halbleiterchips (1 ) und dem Schaltungsträger (18 ), – Aufbringen von Außenkontakten (9 ) auf die Außenkontaktflächen (28 ) der Rückseite (26 ) des Schaltungsträgers (18 ). - Verfahren zur Herstellung von Halbleiterbauteilen, wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Nutzens gemäß Anspruch 18, – Auftrennen des Nutzens in einzelne Halbleiterbauteile (
30 ).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10352349A DE10352349B4 (de) | 2003-11-06 | 2003-11-06 | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
EP04802671A EP1680812A2 (de) | 2003-11-06 | 2004-11-03 | Halbleiterchip mit flip-chip-kontakten und verfahren zur herstellung desselben |
PCT/DE2004/002440 WO2005045931A2 (de) | 2003-11-06 | 2004-11-03 | Halbleiterchip mit flip-chip-kontakten und verfahren zur herstellung desselben |
US11/429,433 US7768137B2 (en) | 2003-11-06 | 2006-05-08 | Semiconductor chip with flip chip contacts and a passivation layer with varying thickness portions surrounding contact surfaces of the semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10352349A DE10352349B4 (de) | 2003-11-06 | 2003-11-06 | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10352349A1 true DE10352349A1 (de) | 2005-06-23 |
DE10352349B4 DE10352349B4 (de) | 2006-11-16 |
Family
ID=34559528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10352349A Expired - Fee Related DE10352349B4 (de) | 2003-11-06 | 2003-11-06 | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US7768137B2 (de) |
EP (1) | EP1680812A2 (de) |
DE (1) | DE10352349B4 (de) |
WO (1) | WO2005045931A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408241B2 (en) | 2005-02-07 | 2008-08-05 | Infineon Technologies Ag | Semiconductor device with a recessed bond pad |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080169555A1 (en) * | 2007-01-16 | 2008-07-17 | Ati Technologies Ulc | Anchor structure for an integrated circuit |
JP2011146513A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226339A (ja) * | 1992-01-28 | 1993-09-03 | Nec Corp | 樹脂封止半導体装置 |
US5844782A (en) * | 1994-12-20 | 1998-12-01 | Sony Corporation | Printed wiring board and electronic device using same |
US5874356A (en) * | 1997-02-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming zig-zag bordered openings in semiconductor structures |
US5943597A (en) * | 1998-06-15 | 1999-08-24 | Motorola, Inc. | Bumped semiconductor device having a trench for stress relief |
JPH11233544A (ja) * | 1998-02-18 | 1999-08-27 | Matsushita Electron Corp | 半導体装置 |
DE10031204A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
JP2003158141A (ja) * | 2001-11-26 | 2003-05-30 | Shindo Denshi Kogyo Kk | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0312671B1 (de) | 1987-10-19 | 1993-01-27 | International Business Machines Corporation | Prädiktive Taktwiedergewinnungsschaltung |
JP2546472B2 (ja) | 1992-09-28 | 1996-10-23 | 株式会社日立製作所 | 半導体装置 |
US6022792A (en) | 1996-03-13 | 2000-02-08 | Seiko Instruments, Inc. | Semiconductor dicing and assembling method |
TW441050B (en) | 1999-04-16 | 2001-06-16 | Advanced Semiconductor Eng | Flip-chip packaging structure and instilling method |
US6313541B1 (en) | 1999-06-08 | 2001-11-06 | Winbond Electronics Corp. | Bone-pad with pad edge strengthening structure |
US6551916B2 (en) | 1999-06-08 | 2003-04-22 | Winbond Electronics Corp. | Bond-pad with pad edge strengthening structure |
JP3446826B2 (ja) | 2000-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
JP2002280401A (ja) * | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6586843B2 (en) * | 2001-11-08 | 2003-07-01 | Intel Corporation | Integrated circuit device with covalently bonded connection structure |
TW586207B (en) * | 2002-01-29 | 2004-05-01 | Via Tech Inc | Flip-chip die |
TWI291210B (en) * | 2002-09-10 | 2007-12-11 | Advanced Semiconductor Eng | Under-bump-metallurgy layer |
KR100659527B1 (ko) * | 2003-10-22 | 2006-12-20 | 삼성전자주식회사 | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 |
-
2003
- 2003-11-06 DE DE10352349A patent/DE10352349B4/de not_active Expired - Fee Related
-
2004
- 2004-11-03 EP EP04802671A patent/EP1680812A2/de not_active Withdrawn
- 2004-11-03 WO PCT/DE2004/002440 patent/WO2005045931A2/de active Search and Examination
-
2006
- 2006-05-08 US US11/429,433 patent/US7768137B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226339A (ja) * | 1992-01-28 | 1993-09-03 | Nec Corp | 樹脂封止半導体装置 |
US5844782A (en) * | 1994-12-20 | 1998-12-01 | Sony Corporation | Printed wiring board and electronic device using same |
US5874356A (en) * | 1997-02-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming zig-zag bordered openings in semiconductor structures |
JPH11233544A (ja) * | 1998-02-18 | 1999-08-27 | Matsushita Electron Corp | 半導体装置 |
US5943597A (en) * | 1998-06-15 | 1999-08-24 | Motorola, Inc. | Bumped semiconductor device having a trench for stress relief |
DE10031204A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
JP2003158141A (ja) * | 2001-11-26 | 2003-05-30 | Shindo Denshi Kogyo Kk | 半導体装置 |
Non-Patent Citations (4)
Title |
---|
JP 05226339 A in: Patent Abstract of Japan * |
JP 05-226339 A Patent Abstract of Japan |
JP 2003158141 A in: Patent Abstract of Japan * |
JP 2003-158141 A Patent Abstract of Japan |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408241B2 (en) | 2005-02-07 | 2008-08-05 | Infineon Technologies Ag | Semiconductor device with a recessed bond pad |
Also Published As
Publication number | Publication date |
---|---|
EP1680812A2 (de) | 2006-07-19 |
WO2005045931A2 (de) | 2005-05-19 |
DE10352349B4 (de) | 2006-11-16 |
WO2005045931A3 (de) | 2005-08-11 |
US7768137B2 (en) | 2010-08-03 |
US20060270163A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60022458T2 (de) | Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses | |
DE60033901T2 (de) | Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren | |
DE102006001767B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE3209242A1 (de) | Verfahren zum anbringen von kontakterhoehungen an kontaktstellen einer elektronischen mikroschaltung | |
DE102005014665A1 (de) | Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE3824008A1 (de) | Elektronische schaltung sowie verfahren zu deren herstellung | |
DE102006003931B3 (de) | Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben | |
DE102015109333A1 (de) | Optoelektronisches Bauelement | |
DE10352349B4 (de) | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben | |
EP2260511B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
DE10333840B4 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung | |
DE102004044179B4 (de) | Verfahren zur Montage von Halbleiterchips | |
DE102005023949A1 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben | |
WO2021069459A1 (de) | Kontaktieranordnung für ein elektronisches bauteil und verfahren zur herstellung eines elektronischen bauteils | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
EP1116420B1 (de) | Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen | |
DE102006009540A1 (de) | Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit | |
DE10148043A1 (de) | Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung | |
DE102019218444B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
DE102005050637A1 (de) | Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils | |
DE10127010B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat | |
DE10108081A1 (de) | Anordnung eines Halbleiterchips auf einem Substrat | |
DE102004061307B4 (de) | Halbleiterbauteil mit Passivierungsschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |