JP2004511919A - マルチチップ集積回路キャリヤ - Google Patents
マルチチップ集積回路キャリヤ Download PDFInfo
- Publication number
- JP2004511919A JP2004511919A JP2002537088A JP2002537088A JP2004511919A JP 2004511919 A JP2004511919 A JP 2004511919A JP 2002537088 A JP2002537088 A JP 2002537088A JP 2002537088 A JP2002537088 A JP 2002537088A JP 2004511919 A JP2004511919 A JP 2004511919A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- receiving zone
- integrated circuit
- island
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
集積回路キャリヤは、複数の受容ゾーンを含む。各々の受容ゾーンは電気的なコンタクトを含み、また各々の受容ゾーンは集積回路の特別な型を受容するために構成される。複数のアイランド画定部分が、各々の受容ゾーンを中心として配置される。各々のアイランド画定部分は、その関連した受容ゾーンの１つの電気的なコンタクトに電気的に接続される電気的な端子を有する。
【選択図】図１０
【選択図】図１０
Description
【０００１】
【発明の分野】
本発明は、集積回路パッケージに関する。更に詳細には、本発明は、集積回路パッケージのためのマルチチップ集積回路キャリヤを製造する方法に関する。
【０００２】
【発明の背景】
集積回路の絶えず増大する接続（ピンカウント）の数により、プリント回路基板に集積回路を接続するボール・グリッド・アレイ・パッケージの使用が増加している。これは、プリント回路基板（ＰＣＢ）へのアタッチメントに対する、非常に大きなピッチのボール・グリッド・アレイに、かなり細かいピッチの、集積回路のフリップ・チップ・バンプ・アレイの再分布を容易にする。
【０００３】
キャリヤは、介在物（ｉｎｔｅｒｐｏｓｅｒ）としてしばしば呼ばれ、ビスメールイミド・トリアジン（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ）（ＢＴ）等のプラスチック材料又はセラミック等の異なる材料から製造することができる。
【０００４】
キャリヤも、熱伝導によって集積回路から熱エネルギーを除去することによってヒートシンクとして機能する。従って、キャリヤは熱のひずみにさらされる。
【０００５】
更に、集積回路、キャリヤ及びＰＣＢを含む電子パッケージ組立体は、異なる機械的性質を有する多くの異なる材料を備えている。複雑な熱応力が、非均一な温度分布、幾何学的形状、材料構成と熱膨張ミスマッチによって、動作中のパッケージの中で起こる可能性がある。
【０００６】
一般的に、今日、集積回路は、金又ははんだバンプのボール・グリッド・アレイによって、キャリヤに電気的に接続される。同じように、キャリヤははんだボールの更なる、より大きなボール・グリッド・アレイによって、ＰＣＢに電気的に接続される。熱機械ストレスは、ＰＣＢとキャリヤとの間のはんだボール接合点で一般的に最も厳しい。これは、はんだボール接続のせん断で終わる可能性がある。ＰＣＢとキャリヤとの間の熱のひずみの差の増加によるキャリヤのエッジ長さの増加によって問題が増幅される。キャリヤのエッジ長さでの増加は、集積回路接続とはんだボールの数の増加と一般的に関連する。
【０００７】
電流ボール・グリッド・アレイ設計は、現在、代表的な集積回路ピンカウントに対して信頼性の限界にある。
【０００８】
一般的に、はんだボールは、約０．０８％のピーク弾性せん断ひずみ値を備えている。５００ミクロンの厚さの固体のシリコンキャリヤ、１ミリメートルのピッチの５００ミクロン直径のはんだボール、７００ミクロンの厚さのＰＣＢ及び側面の１６ミリメートルのシリコンチップを使用して、出願人によってなされた計算の実験は、はんだボールの可塑性の生産値よりはるかに高い、パッケージの最外部のボールにおける１．４７６％のピークのせん断ひずみ値を示した。
【０００９】
パッケージの最外部のエッジのボールが遷移する剪断の最大量を経験するとき、この結果が予想されることになっている。
【００１０】
半導体のためのインターナショナル・テクノロジー・ロードマップのアセンブリとパッケージング・セクションの刊行物の１９９９年編集（本明細書を提出する時点で市販されている最近の版）（コピー添付）の２１７ページの表５９ａに示されるように、高性能集積回路のピンカウントは１８００オーダのピンを備える。近い期間、すなわち２００５年までの技術要件は、高性能な集積回路に対して、３，０００を超えるピンカウントが必要とされることを示すが、表が示すように、それに対して現在まで知られた解法は存在しない。同じように、刊行物の表５９ｂの２１９ページで、より長い期間の約２０１４年まで、９，０００オーダの高性能な集積回路パッケージに対するピンカウントが必要とされる。再び、表で示すように、この種のパッケージに対する知られた解法はない。
【００１１】
これらの見地は、本発明の焦点である。
【００１２】
【発明の概要】
本発明に従うと、複数の受容ゾーンであって、各々の受容ゾーンが電気的なコンタクトを含み、各々の受容ゾーンが１つ以上の集積回路を受容するように構成されている複数の受容ゾーンと、
各々の受容ゾーンを中心として配置される複数のアイランド画定部分であって、少なくとも１つのアイランド画定部分が、関連した受容ゾーンの１つの電気的なコンタクトに接続している電気的な端子を備えているアイランド画定部分と、
各々のアイランド画定部分をその近傍のアイランド画定部分の各々に接続している剛性低減機構と、を含む集積回路キャリヤが提供される。
キャリヤは、非導電材料のウェーハから製造されるだろう。
【００１３】
一定の受容ゾーンが、ウェーハの表面上に境界を定められる。いくらかの他の受容ゾーンがウェーハで形成される凹部によって境界を定められるだろう。更に他の受容ゾーンが、ウェーハを通して延びる通路によって境界を定められ、電気的なコンタクトが、通路を中心としてウェーハに配置される。
【００１４】
受容ゾーンの最後に述べる場合、キャリヤは、その関連した通路で各々の集積回路を取り付けるためのマウンティング手段を含むだろう。
【００１５】
キャリヤと集積回路との間の熱のミスマッチを低減するために、ウェーハが、各々の集積回路とほぼ接近している熱膨張率を有する集積回路と同じ材料だろう。
【００１６】
アイランド画定部分と剛性低減機構は、ウェーハをエッチングすることによって形成されるだろう。エッチは、リエントラント・エッチであるだろう。
【００１７】
受容ゾーンが凹部または通路である場合には、それらはまた、ウェーハでエッチングされるだろう。
【００１８】
各々の剛性低減機構は、曲折部材の形であるだろう。
【００１９】
関連受容ゾーンと接するそれらのアイランド画定部分の各々は、二次的剛性低減機構によって前記受容ゾーンに接続されるだろう。各々の二次的剛性低減機構は、ジクザグの素子を含むだろう。
【００２０】
各々のアイランド画定部分の電気的な端子は、金属パッドの形であるだろう。
【００２１】
【詳細な説明】
本発明を、添付図面と関連して、一例として説明する。
【００２２】
図面を参照し、本発明に従う集積回路キャリヤを、参照符号１０によって全体的に示す。集積回路キャリヤを、図２で更に詳細に示す。
【００２３】
集積回路キャリヤ１０は、チップ１４（図７）又は集積回路を受容するための、受容ゾーン１２を備えている。
【００２４】
複数のアイランド画定部分又はアイランド１６は、受容ゾーン１２を囲んでいる。各々のアイランド１６は、上にはんだボール２０が取り付けられ、又はリフローされる電気的な端子１８を有する。
【００２５】
各々のアイランド１６は、曲折部材２２の形の剛性を低減する構成によって、その近隣のアイランド又はアイランド１６に接続される。これは、図１で概念的に更に詳細に示される。図１で示すように、各々の曲折部材２２は、ばねのような機能として役立ち、各々のアイランド１６は近隣のアイランド１６に関して運動の自由度を備える。従って、プリント回路基板２４（図７〜９）とキャリヤ１０との間の膨張の差は、関連した曲折部材２２の伸張又は収縮によって補正される。その結果、アイランド１６上ではんだボール２０に与えられるせん断ひずみはかなり低減され、はんだボール２０の疲労破壊はそれに対応して低減される。
【００２６】
キャリヤ１０の種々の実施形態を、図３〜６に関して説明する。図３で、キャリヤ１０は単一の、カーブしたアーム２６を備える曲折部材２２によって、その近隣のアイランド１６に接続される各々のアイランド１６を備えている。
【００２７】
図４で示す発明の実施形態で、各々の曲折部材２２は、直角のブリッジング部分３０により相互接続する一対の並列のアーム２８によって、その近隣のアイランド１６に１つのアイランド１６を接続する。
【００２８】
図５で示す実施形態の各々の曲折部材２２は、互いに平行に延びた３つのアーム３４を備えた構成によって、その近隣のアイランド１６に１つのアイランド１６を接続する。隣接アーム３４は、直角のブリッジング部分３２によって一体に接続されている。
【００２９】
図６で示す実施形態で、１つのアイランド１６をその近隣のアイランド１６に接続する各々の曲折部材２２は、直角のブリッジング部分３８によって接続された隣接アーム３６を有する５つの並列したアーム３６を備えている。
【００３０】
説明の容易さのために、図３〜図６に示す実施形態は、以下で、各々、１つのアーム２６曲折部材２２、２つのアーム２８曲折部材２２、３つのアーム３４曲折部材２２及び５つのアーム３６の曲折部材２２として述べる。
【００３１】
図７〜９において、より明らかに示すように、受容ゾーン１２を囲むアイランド１６は、ジクザグの素子４０の形の剛性低減構成によって、受容ゾーンに接続され、はんだボール２０に与えられるひずみを低減することを更に補助する。
【００３２】
また、図７〜９に示すように、集積回路１４は、はんだバンプ４４によって受容ゾーン１２で電気的コンタクト４２（図２）に、電気的に接続される。
【００３３】
キャリヤ１０は、集積回路１４と同じ材料から形成される。従って、キャリヤ１０は二酸化けい素の絶縁層を備えるシリコンで形成される。絶縁層も、更に詳細に下で説明するように、曲折部材２２にエッチングするための硬いマスクとして役立つ。
【００３４】
集積回路キャリヤ１０の製造で、シリコンウェーハ４６が提供される。ウェーハ４６は、単結晶シリコン又は多結晶シリコンであることができる。
【００３５】
図１０に示すキャリヤ１０の変形では、図７で示すように、受容ゾーン１２が、パッド１８と、キャリヤ１０の同じ側にあることに注意をされたい。図８で示すように、受容ゾーン１２がキャリヤ１０の反対の表面の上にある所で、回路層がウェーハ４６の両側に加えられる。これは、図９でより少ないスケールの上で示される。本実施形態において、各々の軌道５２は、ウェーハ４６を通して延びるめっきした貫通穴５８によって、その関連したパッド１８に電気的に接続される。
【００３６】
次に図１１と図１２を参照して、キャリヤ１０の２つの更なる実施形態を説明する。前の図面に関して、特に明記しない限り、同じような参照符号は同じような部分である。
【００３７】
図示する例で、キャリヤ１０の表面上で境界が定められる代わりに、受容ゾーン１２は、キャリヤ１０を通して定められる通路６０である。キャリヤ１０の１つの表面に結合される金属のふた６２の形で、集積回路１４はマウンティング手段又は保持手段に取り付けられる。集積回路１４の反対の表面は、キャリヤ１０に集積回路を電気的に接続するためのボンド・パッドを備えている。いうまでもなく、この実施形態で、電気的コンタクトは、通路６０を囲むキャリヤ１０の部分に配置される。図１１で示される実施形態で、相互接続はワイヤ・ボンド６４である。ボール又はウェッジボンドの何れも使用されることができる。図１２で示される実施形態で、相互接続は、ビーム・リード等のテープ・オートメーテッド・ボンド（ＴＡＢ）フィルム６６又は他のプレーナ接続である。
【００３８】
図１３を参照し、集積回路キャリヤの展開図を、参照符号７０によって全般的に示す。前の図面に関連し、特に明記しない限り、同じような参照符号は同じような部分を示す。
【００３９】
本発明のこの実施形態で、キャリヤ７０は、図１３の７２、７４と７６で示されるような、複数の集積回路又はチップを指示しているチップ・モジュール基板７０である。チップ７２、７４と７６は、図１０と１１に関して上で説明したように、キャリヤ７０の表面で支えられるか、図１４で示されるようにキャリヤ７０で奥まった所に置かれる。
【００４０】
上で示すように、曲折部材２２は、１つのアーム２６の構造、２つのアーム２８の構造、３つのアーム３４の構造又は５つのアーム３６の構造等の異なる構造を備えているだろう。４つのアーム又は６つ以上のアーム構造等の他の構造も、有限要素解析を使用して可能であり、異なる形の曲折部材２２を備えた異なるキャリヤ実現、及び異なるボール・アレイを有する結果マトリックスが発生される。下で設定されるマトリックスは、１〜２４のボールのロー、固体のシリコンのキャリヤ、固体のＡｌ２Ｏ３、固体のＢＴ、１つのアーム２６の曲折部材２２、２つのアーム２８の曲折部材２２、３つのアーム３４の曲折部材２２、５つのアーム３６の曲折部材、備えたボール・グリッド・アレイに対する結果を含む。
【００４１】
【表１】
【００４２】
上で示すように、はんだに対する弾性ひずみ限界はおよそ０．０８％である。受容ゾーン１２のエッジからキャリヤ１０のエッジまでと、はんだボールのローは定められる。
【００４３】
その結果、ＰＣＢ２４とキャリヤ１０との間の熱機械ひずみの蓄積効果によって、固体のキャリヤに対するピークのはんだボールひずみ値が特定の点まで増加するはんだボール２０によって増加されることを示す。はんだボールひずみは、１００個のボールの実施（おそらく固体のシリコンキャリヤのたわみ形での変化による）のために実際に下がる。キャリヤとＰＣＢとの間の差膨張が最小にされて低減するものの、ピークひずみは最外部のボールにおいてまだ発生する。また、ＢＴキャリヤとは別に、固体のキャリヤのピークのひずみ値は、まだはんだのための弾性ひずみ限界をはるかに上回る。
【００４４】
曲折部材２２の実現は、はんだボールの増加によるピークはんだボールひずみの減少を示す。これは、熱のひずみミスマッチが、多くのはんだボール２０の上に分配されるという事実によるものであり、厳しい勾配が少ない曲がった形という結果になる。ロー内により少しのボールを有する、より少ないボール・グリッド・アレイは、最も奥の部分又は最も外部のはんだボール２０の上で集中荷重を引き起こすより厳しいたわみ勾配を示す。
【００４５】
従って、増加するはんだボール２０によるピークひずみの減少により、集積回路ピン接続の量に熱機械限界がないことは、本発明の特別な利点である。受容ゾーン１２の全てのサイドの１００のボールのラインは、４０，０００ボール以上のボール・グリッドに匹敵し、２０１４×９，０００ボールの期待された要件を良好に上回る。有限要素計算は、ピークはんだボールひずみが、８つ以上のボールのローを有する、３つ以上のアーム曲折部材を有するキャリヤに対するはんだの弾性限界より少ないことを示す。受容ゾーンがシリコンであるので、従って、シリコン集積回路と同じ熱膨張率を備え、集積回路１４からキャリヤ１０へのバンプ接続に対するひずみは最小にされる。これは、本明細書で説明したエッチングされた対応領域を有するシリコンＢＧＡが、ボール・グリッド・アレイを使用して、チップとＰＣＢとの間に作成可能な接続の数を現在制限している熱サイクリングからの不良の問題に対して、一定の解法を提供することができることを示す。また、先に述べたように、曲折部材２２の準備によって、更に、キャリヤ１０のヒートシンク能力が高められるように、リエントラント・エッチ５０によって高めるより大きな表面領域が提供される。これも、アレイを構成することができるはんだボール２０の数が増加することを援助する。
【００４６】
特定の実施形態で示したように、広く説明された本発明の精神と範囲から離れることなく多数の変化及び／又は修正が本発明になされうることは、当該技術に熟練する人によって認識される。故に、本実施形態は、あらゆる点において、解説的なものであって限定的なものでないとみなされる。
【図面の簡単な説明】
【図１】
概念上の集積回路キャリヤの部分の概略平面図を示す。
【図２】
本発明に従った、集積回路キャリヤの部分の平面図を示す。
【図３】
集積回路キャリヤの一実施形態の部分の斜視断面図を示す。
【図４】
集積回路キャリヤの第２の実施形態の部分の斜視断面図を示す。
【図５】
集積回路キャリヤの第３の実施形態の部分の斜視断面図を示す。
【図６】
集積回路キャリヤの第４の実施形態の部分の斜視断面図を示す。
【図７】
使用中の集積回路キャリヤの一実施形態の側断面図を示す。
【図８】
使用中の集積回路キャリヤの他の実施形態の側断面図を示す。
【図９】
図８の丸で囲んだ部分「Ａ」の拡大図である。
【図１０】
更に拡大した集積回路キャリヤの部分の側断面である。
【図１１】
集積回路キャリヤの更なる実施形態の側面図を示す。
【図１２】
集積回路キャリヤの更なる実施形態の側断面図を示す。
【図１３】
集積回路キャリヤに基づくマルチチップ・モジュールを示す。
【図１４】
集積回路キャリヤに基づくマルチチップ・モジュールの側断面図を示す。
【発明の分野】
本発明は、集積回路パッケージに関する。更に詳細には、本発明は、集積回路パッケージのためのマルチチップ集積回路キャリヤを製造する方法に関する。
【０００２】
【発明の背景】
集積回路の絶えず増大する接続（ピンカウント）の数により、プリント回路基板に集積回路を接続するボール・グリッド・アレイ・パッケージの使用が増加している。これは、プリント回路基板（ＰＣＢ）へのアタッチメントに対する、非常に大きなピッチのボール・グリッド・アレイに、かなり細かいピッチの、集積回路のフリップ・チップ・バンプ・アレイの再分布を容易にする。
【０００３】
キャリヤは、介在物（ｉｎｔｅｒｐｏｓｅｒ）としてしばしば呼ばれ、ビスメールイミド・トリアジン（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ）（ＢＴ）等のプラスチック材料又はセラミック等の異なる材料から製造することができる。
【０００４】
キャリヤも、熱伝導によって集積回路から熱エネルギーを除去することによってヒートシンクとして機能する。従って、キャリヤは熱のひずみにさらされる。
【０００５】
更に、集積回路、キャリヤ及びＰＣＢを含む電子パッケージ組立体は、異なる機械的性質を有する多くの異なる材料を備えている。複雑な熱応力が、非均一な温度分布、幾何学的形状、材料構成と熱膨張ミスマッチによって、動作中のパッケージの中で起こる可能性がある。
【０００６】
一般的に、今日、集積回路は、金又ははんだバンプのボール・グリッド・アレイによって、キャリヤに電気的に接続される。同じように、キャリヤははんだボールの更なる、より大きなボール・グリッド・アレイによって、ＰＣＢに電気的に接続される。熱機械ストレスは、ＰＣＢとキャリヤとの間のはんだボール接合点で一般的に最も厳しい。これは、はんだボール接続のせん断で終わる可能性がある。ＰＣＢとキャリヤとの間の熱のひずみの差の増加によるキャリヤのエッジ長さの増加によって問題が増幅される。キャリヤのエッジ長さでの増加は、集積回路接続とはんだボールの数の増加と一般的に関連する。
【０００７】
電流ボール・グリッド・アレイ設計は、現在、代表的な集積回路ピンカウントに対して信頼性の限界にある。
【０００８】
一般的に、はんだボールは、約０．０８％のピーク弾性せん断ひずみ値を備えている。５００ミクロンの厚さの固体のシリコンキャリヤ、１ミリメートルのピッチの５００ミクロン直径のはんだボール、７００ミクロンの厚さのＰＣＢ及び側面の１６ミリメートルのシリコンチップを使用して、出願人によってなされた計算の実験は、はんだボールの可塑性の生産値よりはるかに高い、パッケージの最外部のボールにおける１．４７６％のピークのせん断ひずみ値を示した。
【０００９】
パッケージの最外部のエッジのボールが遷移する剪断の最大量を経験するとき、この結果が予想されることになっている。
【００１０】
半導体のためのインターナショナル・テクノロジー・ロードマップのアセンブリとパッケージング・セクションの刊行物の１９９９年編集（本明細書を提出する時点で市販されている最近の版）（コピー添付）の２１７ページの表５９ａに示されるように、高性能集積回路のピンカウントは１８００オーダのピンを備える。近い期間、すなわち２００５年までの技術要件は、高性能な集積回路に対して、３，０００を超えるピンカウントが必要とされることを示すが、表が示すように、それに対して現在まで知られた解法は存在しない。同じように、刊行物の表５９ｂの２１９ページで、より長い期間の約２０１４年まで、９，０００オーダの高性能な集積回路パッケージに対するピンカウントが必要とされる。再び、表で示すように、この種のパッケージに対する知られた解法はない。
【００１１】
これらの見地は、本発明の焦点である。
【００１２】
【発明の概要】
本発明に従うと、複数の受容ゾーンであって、各々の受容ゾーンが電気的なコンタクトを含み、各々の受容ゾーンが１つ以上の集積回路を受容するように構成されている複数の受容ゾーンと、
各々の受容ゾーンを中心として配置される複数のアイランド画定部分であって、少なくとも１つのアイランド画定部分が、関連した受容ゾーンの１つの電気的なコンタクトに接続している電気的な端子を備えているアイランド画定部分と、
各々のアイランド画定部分をその近傍のアイランド画定部分の各々に接続している剛性低減機構と、を含む集積回路キャリヤが提供される。
キャリヤは、非導電材料のウェーハから製造されるだろう。
【００１３】
一定の受容ゾーンが、ウェーハの表面上に境界を定められる。いくらかの他の受容ゾーンがウェーハで形成される凹部によって境界を定められるだろう。更に他の受容ゾーンが、ウェーハを通して延びる通路によって境界を定められ、電気的なコンタクトが、通路を中心としてウェーハに配置される。
【００１４】
受容ゾーンの最後に述べる場合、キャリヤは、その関連した通路で各々の集積回路を取り付けるためのマウンティング手段を含むだろう。
【００１５】
キャリヤと集積回路との間の熱のミスマッチを低減するために、ウェーハが、各々の集積回路とほぼ接近している熱膨張率を有する集積回路と同じ材料だろう。
【００１６】
アイランド画定部分と剛性低減機構は、ウェーハをエッチングすることによって形成されるだろう。エッチは、リエントラント・エッチであるだろう。
【００１７】
受容ゾーンが凹部または通路である場合には、それらはまた、ウェーハでエッチングされるだろう。
【００１８】
各々の剛性低減機構は、曲折部材の形であるだろう。
【００１９】
関連受容ゾーンと接するそれらのアイランド画定部分の各々は、二次的剛性低減機構によって前記受容ゾーンに接続されるだろう。各々の二次的剛性低減機構は、ジクザグの素子を含むだろう。
【００２０】
各々のアイランド画定部分の電気的な端子は、金属パッドの形であるだろう。
【００２１】
【詳細な説明】
本発明を、添付図面と関連して、一例として説明する。
【００２２】
図面を参照し、本発明に従う集積回路キャリヤを、参照符号１０によって全体的に示す。集積回路キャリヤを、図２で更に詳細に示す。
【００２３】
集積回路キャリヤ１０は、チップ１４（図７）又は集積回路を受容するための、受容ゾーン１２を備えている。
【００２４】
複数のアイランド画定部分又はアイランド１６は、受容ゾーン１２を囲んでいる。各々のアイランド１６は、上にはんだボール２０が取り付けられ、又はリフローされる電気的な端子１８を有する。
【００２５】
各々のアイランド１６は、曲折部材２２の形の剛性を低減する構成によって、その近隣のアイランド又はアイランド１６に接続される。これは、図１で概念的に更に詳細に示される。図１で示すように、各々の曲折部材２２は、ばねのような機能として役立ち、各々のアイランド１６は近隣のアイランド１６に関して運動の自由度を備える。従って、プリント回路基板２４（図７〜９）とキャリヤ１０との間の膨張の差は、関連した曲折部材２２の伸張又は収縮によって補正される。その結果、アイランド１６上ではんだボール２０に与えられるせん断ひずみはかなり低減され、はんだボール２０の疲労破壊はそれに対応して低減される。
【００２６】
キャリヤ１０の種々の実施形態を、図３〜６に関して説明する。図３で、キャリヤ１０は単一の、カーブしたアーム２６を備える曲折部材２２によって、その近隣のアイランド１６に接続される各々のアイランド１６を備えている。
【００２７】
図４で示す発明の実施形態で、各々の曲折部材２２は、直角のブリッジング部分３０により相互接続する一対の並列のアーム２８によって、その近隣のアイランド１６に１つのアイランド１６を接続する。
【００２８】
図５で示す実施形態の各々の曲折部材２２は、互いに平行に延びた３つのアーム３４を備えた構成によって、その近隣のアイランド１６に１つのアイランド１６を接続する。隣接アーム３４は、直角のブリッジング部分３２によって一体に接続されている。
【００２９】
図６で示す実施形態で、１つのアイランド１６をその近隣のアイランド１６に接続する各々の曲折部材２２は、直角のブリッジング部分３８によって接続された隣接アーム３６を有する５つの並列したアーム３６を備えている。
【００３０】
説明の容易さのために、図３〜図６に示す実施形態は、以下で、各々、１つのアーム２６曲折部材２２、２つのアーム２８曲折部材２２、３つのアーム３４曲折部材２２及び５つのアーム３６の曲折部材２２として述べる。
【００３１】
図７〜９において、より明らかに示すように、受容ゾーン１２を囲むアイランド１６は、ジクザグの素子４０の形の剛性低減構成によって、受容ゾーンに接続され、はんだボール２０に与えられるひずみを低減することを更に補助する。
【００３２】
また、図７〜９に示すように、集積回路１４は、はんだバンプ４４によって受容ゾーン１２で電気的コンタクト４２（図２）に、電気的に接続される。
【００３３】
キャリヤ１０は、集積回路１４と同じ材料から形成される。従って、キャリヤ１０は二酸化けい素の絶縁層を備えるシリコンで形成される。絶縁層も、更に詳細に下で説明するように、曲折部材２２にエッチングするための硬いマスクとして役立つ。
【００３４】
集積回路キャリヤ１０の製造で、シリコンウェーハ４６が提供される。ウェーハ４６は、単結晶シリコン又は多結晶シリコンであることができる。
【００３５】
図１０に示すキャリヤ１０の変形では、図７で示すように、受容ゾーン１２が、パッド１８と、キャリヤ１０の同じ側にあることに注意をされたい。図８で示すように、受容ゾーン１２がキャリヤ１０の反対の表面の上にある所で、回路層がウェーハ４６の両側に加えられる。これは、図９でより少ないスケールの上で示される。本実施形態において、各々の軌道５２は、ウェーハ４６を通して延びるめっきした貫通穴５８によって、その関連したパッド１８に電気的に接続される。
【００３６】
次に図１１と図１２を参照して、キャリヤ１０の２つの更なる実施形態を説明する。前の図面に関して、特に明記しない限り、同じような参照符号は同じような部分である。
【００３７】
図示する例で、キャリヤ１０の表面上で境界が定められる代わりに、受容ゾーン１２は、キャリヤ１０を通して定められる通路６０である。キャリヤ１０の１つの表面に結合される金属のふた６２の形で、集積回路１４はマウンティング手段又は保持手段に取り付けられる。集積回路１４の反対の表面は、キャリヤ１０に集積回路を電気的に接続するためのボンド・パッドを備えている。いうまでもなく、この実施形態で、電気的コンタクトは、通路６０を囲むキャリヤ１０の部分に配置される。図１１で示される実施形態で、相互接続はワイヤ・ボンド６４である。ボール又はウェッジボンドの何れも使用されることができる。図１２で示される実施形態で、相互接続は、ビーム・リード等のテープ・オートメーテッド・ボンド（ＴＡＢ）フィルム６６又は他のプレーナ接続である。
【００３８】
図１３を参照し、集積回路キャリヤの展開図を、参照符号７０によって全般的に示す。前の図面に関連し、特に明記しない限り、同じような参照符号は同じような部分を示す。
【００３９】
本発明のこの実施形態で、キャリヤ７０は、図１３の７２、７４と７６で示されるような、複数の集積回路又はチップを指示しているチップ・モジュール基板７０である。チップ７２、７４と７６は、図１０と１１に関して上で説明したように、キャリヤ７０の表面で支えられるか、図１４で示されるようにキャリヤ７０で奥まった所に置かれる。
【００４０】
上で示すように、曲折部材２２は、１つのアーム２６の構造、２つのアーム２８の構造、３つのアーム３４の構造又は５つのアーム３６の構造等の異なる構造を備えているだろう。４つのアーム又は６つ以上のアーム構造等の他の構造も、有限要素解析を使用して可能であり、異なる形の曲折部材２２を備えた異なるキャリヤ実現、及び異なるボール・アレイを有する結果マトリックスが発生される。下で設定されるマトリックスは、１〜２４のボールのロー、固体のシリコンのキャリヤ、固体のＡｌ２Ｏ３、固体のＢＴ、１つのアーム２６の曲折部材２２、２つのアーム２８の曲折部材２２、３つのアーム３４の曲折部材２２、５つのアーム３６の曲折部材、備えたボール・グリッド・アレイに対する結果を含む。
【００４１】
【表１】
上で示すように、はんだに対する弾性ひずみ限界はおよそ０．０８％である。受容ゾーン１２のエッジからキャリヤ１０のエッジまでと、はんだボールのローは定められる。
【００４３】
その結果、ＰＣＢ２４とキャリヤ１０との間の熱機械ひずみの蓄積効果によって、固体のキャリヤに対するピークのはんだボールひずみ値が特定の点まで増加するはんだボール２０によって増加されることを示す。はんだボールひずみは、１００個のボールの実施（おそらく固体のシリコンキャリヤのたわみ形での変化による）のために実際に下がる。キャリヤとＰＣＢとの間の差膨張が最小にされて低減するものの、ピークひずみは最外部のボールにおいてまだ発生する。また、ＢＴキャリヤとは別に、固体のキャリヤのピークのひずみ値は、まだはんだのための弾性ひずみ限界をはるかに上回る。
【００４４】
曲折部材２２の実現は、はんだボールの増加によるピークはんだボールひずみの減少を示す。これは、熱のひずみミスマッチが、多くのはんだボール２０の上に分配されるという事実によるものであり、厳しい勾配が少ない曲がった形という結果になる。ロー内により少しのボールを有する、より少ないボール・グリッド・アレイは、最も奥の部分又は最も外部のはんだボール２０の上で集中荷重を引き起こすより厳しいたわみ勾配を示す。
【００４５】
従って、増加するはんだボール２０によるピークひずみの減少により、集積回路ピン接続の量に熱機械限界がないことは、本発明の特別な利点である。受容ゾーン１２の全てのサイドの１００のボールのラインは、４０，０００ボール以上のボール・グリッドに匹敵し、２０１４×９，０００ボールの期待された要件を良好に上回る。有限要素計算は、ピークはんだボールひずみが、８つ以上のボールのローを有する、３つ以上のアーム曲折部材を有するキャリヤに対するはんだの弾性限界より少ないことを示す。受容ゾーンがシリコンであるので、従って、シリコン集積回路と同じ熱膨張率を備え、集積回路１４からキャリヤ１０へのバンプ接続に対するひずみは最小にされる。これは、本明細書で説明したエッチングされた対応領域を有するシリコンＢＧＡが、ボール・グリッド・アレイを使用して、チップとＰＣＢとの間に作成可能な接続の数を現在制限している熱サイクリングからの不良の問題に対して、一定の解法を提供することができることを示す。また、先に述べたように、曲折部材２２の準備によって、更に、キャリヤ１０のヒートシンク能力が高められるように、リエントラント・エッチ５０によって高めるより大きな表面領域が提供される。これも、アレイを構成することができるはんだボール２０の数が増加することを援助する。
【００４６】
特定の実施形態で示したように、広く説明された本発明の精神と範囲から離れることなく多数の変化及び／又は修正が本発明になされうることは、当該技術に熟練する人によって認識される。故に、本実施形態は、あらゆる点において、解説的なものであって限定的なものでないとみなされる。
【図面の簡単な説明】
【図１】
概念上の集積回路キャリヤの部分の概略平面図を示す。
【図２】
本発明に従った、集積回路キャリヤの部分の平面図を示す。
【図３】
集積回路キャリヤの一実施形態の部分の斜視断面図を示す。
【図４】
集積回路キャリヤの第２の実施形態の部分の斜視断面図を示す。
【図５】
集積回路キャリヤの第３の実施形態の部分の斜視断面図を示す。
【図６】
集積回路キャリヤの第４の実施形態の部分の斜視断面図を示す。
【図７】
使用中の集積回路キャリヤの一実施形態の側断面図を示す。
【図８】
使用中の集積回路キャリヤの他の実施形態の側断面図を示す。
【図９】
図８の丸で囲んだ部分「Ａ」の拡大図である。
【図１０】
更に拡大した集積回路キャリヤの部分の側断面である。
【図１１】
集積回路キャリヤの更なる実施形態の側面図を示す。
【図１２】
集積回路キャリヤの更なる実施形態の側断面図を示す。
【図１３】
集積回路キャリヤに基づくマルチチップ・モジュールを示す。
【図１４】
集積回路キャリヤに基づくマルチチップ・モジュールの側断面図を示す。
Claims (14)
- 複数の受容ゾーンであって、各々の受容ゾーンが電気的なコンタクトを含み、各々の受容ゾーンが１つ以上の集積回路を受容するように構成されている複数の受容ゾーンと、
各々の受容ゾーンを中心として配置される複数のアイランド画定部分であって、少なくとも１つのアイランド画定部分が、関連した受容ゾーンの１つの電気的なコンタクトに接続している電気的な端子を有する複数のアイランド画定部分と、
各々のアイランド画定部分をその近傍のアイランド画定部分の各々に接続している剛性低減機構と、
を含む集積回路キャリヤ。 - 非導電材料のウェーハから製造される請求項１に記載のキャリヤ。
- 一定の受容ゾーンが、ウェーハの表面上で境界を定められる請求項２に記載のキャリヤ。
- 一定の受容ゾーンが、ウェーハの中に形成された凹部によって境界が定められる請求項２に記載のキャリヤ。
- 一定の受容ゾーンが、ウェーハを通して延びた通路によって境界が定められており、電気的なコンタクトが通路を中心としてウェーハに配置されている請求項２に記載のキャリヤ。
- 関連した通路で各々の集積回路を取り付けるためのマウンティング手段を含む請求項５に記載のキャリヤ。
- ウェーハが集積回路のそれに接近している熱膨張率を有する集積回路と同じ材料である請求項２に記載のキャリヤ。
- アイランド画定部分と剛性低減機構がウェーハをエッチングすることによって形成される請求項２に記載のキャリヤ。
- エッチがリエントラント・エッチである請求項８に記載のキャリヤ。
- 受容ゾーンがまた、ウェーハでエッチングされる請求項８に記載のキャリヤ。
- 各々の剛性低減機構が曲折部材の形である請求項１に記載のキャリヤ。
- 関連した受容ゾーンに接しているアイランド画定部分の各々が、二次的剛性低減機構によって前記受容ゾーンに接続される請求項１に記載のキャリヤ。
- 各々の二次的剛性低減機構がジクザグの素子を含む請求項１２に記載のキャリヤ。
- 各々のアイランド画定部分の電気的な端子が金属パッドの形である請求項１に記載のキャリヤ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/693,068 US6507099B1 (en) | 2000-10-20 | 2000-10-20 | Multi-chip integrated circuit carrier |
| PCT/AU2001/001331 WO2002034018A1 (en) | 2000-10-20 | 2001-10-19 | A multi-chip integrated circuit carrier |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005308822A Division JP4528246B2 (ja) | 2000-10-20 | 2005-10-24 | マルチチップ集積回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004511919A true JP2004511919A (ja) | 2004-04-15 |
| JP3839404B2 JP3839404B2 (ja) | 2006-11-01 |
Family
ID=24783181
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002537088A Expired - Fee Related JP3839404B2 (ja) | 2000-10-20 | 2001-10-19 | マルチチップ集積回路パッケージ |
| JP2005308822A Expired - Fee Related JP4528246B2 (ja) | 2000-10-20 | 2005-10-24 | マルチチップ集積回路パッケージ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005308822A Expired - Fee Related JP4528246B2 (ja) | 2000-10-20 | 2005-10-24 | マルチチップ集積回路パッケージ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6507099B1 (ja) |
| EP (1) | EP1346615A4 (ja) |
| JP (2) | JP3839404B2 (ja) |
| KR (1) | KR100538160B1 (ja) |
| CN (1) | CN1239057C (ja) |
| AU (2) | AU2002210253B2 (ja) |
| IL (2) | IL155465A0 (ja) |
| SG (1) | SG125991A1 (ja) |
| WO (1) | WO2002034018A1 (ja) |
| ZA (1) | ZA200303177B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775906B1 (en) * | 2000-10-20 | 2004-08-17 | Silverbrook Research Pty Ltd | Method of manufacturing an integrated circuit carrier |
| US6710457B1 (en) * | 2000-10-20 | 2004-03-23 | Silverbrook Research Pty Ltd | Integrated circuit carrier |
| US7052117B2 (en) * | 2002-07-03 | 2006-05-30 | Dimatix, Inc. | Printhead having a thin pre-fired piezoelectric layer |
| DE10361106A1 (de) * | 2003-12-22 | 2005-05-04 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und einer steifen Umverdrahtungsplatte und Verfahren zur Herstellung derselben |
| US8491076B2 (en) | 2004-03-15 | 2013-07-23 | Fujifilm Dimatix, Inc. | Fluid droplet ejection devices and methods |
| US7281778B2 (en) * | 2004-03-15 | 2007-10-16 | Fujifilm Dimatix, Inc. | High frequency droplet ejection device and method |
| EP1836056B1 (en) | 2004-12-30 | 2018-11-07 | Fujifilm Dimatix, Inc. | Ink jet printing |
| US7988247B2 (en) * | 2007-01-11 | 2011-08-02 | Fujifilm Dimatix, Inc. | Ejection of drops having variable drop size from an ink jet printer |
| DE102010042379A1 (de) * | 2010-10-13 | 2012-04-19 | Robert Bosch Gmbh | Elektronisches Bauteil |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257756A (ja) * | 1986-04-30 | 1987-11-10 | Nec Corp | シリコン基板 |
| JPH01258458A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | ウェーハ集積型集積回路 |
| JPH0242739A (ja) * | 1988-08-01 | 1990-02-13 | Toagosei Chem Ind Co Ltd | Ｃｏｂ実装プリント回路板 |
| US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
| JPH0685010A (ja) * | 1992-09-02 | 1994-03-25 | Toshiba Corp | マルチチップモジュール |
| DE4342767A1 (de) * | 1993-12-15 | 1995-06-22 | Ant Nachrichtentech | Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte |
| JP2755252B2 (ja) * | 1996-05-30 | 1998-05-20 | 日本電気株式会社 | 半導体装置用パッケージ及び半導体装置 |
| JP2940491B2 (ja) * | 1996-10-17 | 1999-08-25 | 日本電気株式会社 | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 |
| US6075711A (en) * | 1996-10-21 | 2000-06-13 | Alpine Microsystems, Inc. | System and method for routing connections of integrated circuits |
| US6064576A (en) * | 1997-01-02 | 2000-05-16 | Texas Instruments Incorporated | Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board |
| JPH11135675A (ja) * | 1997-10-30 | 1999-05-21 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP3398319B2 (ja) * | 1997-12-16 | 2003-04-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| WO1999059206A2 (en) * | 1998-05-13 | 1999-11-18 | Koninklijke Philips Electronics N.V. | Semiconductor device and method for making the device |
| JP3020201B2 (ja) | 1998-05-27 | 2000-03-15 | 亜南半導体株式会社 | ボールグリッドアレイ半導体パッケージのモールディング方法 |
| JP2997746B2 (ja) | 1998-05-27 | 2000-01-11 | 亜南半導体株式会社 | 印刷回路基板 |
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
| US6175158B1 (en) * | 1998-09-08 | 2001-01-16 | Lucent Technologies Inc. | Interposer for recessed flip-chip package |
| JP2000174161A (ja) | 1998-12-04 | 2000-06-23 | Nec Home Electronics Ltd | フレキシブル基板及びこれを用いた半導体装置の実装方法 |
| JP2000228584A (ja) | 1999-02-09 | 2000-08-15 | Canon Inc | 多層プリント配線基板 |
| US6341071B1 (en) | 1999-03-19 | 2002-01-22 | International Business Machines Corporation | Stress relieved ball grid array package |
| US6078505A (en) | 1999-05-14 | 2000-06-20 | Triquint Semiconductor, Inc. | Circuit board assembly method |
| JP3494593B2 (ja) * | 1999-06-29 | 2004-02-09 | シャープ株式会社 | 半導体装置及び半導体装置用基板 |
| JP2001094228A (ja) | 1999-09-22 | 2001-04-06 | Seiko Epson Corp | 半導体装置の実装構造 |
| JP3268300B2 (ja) * | 1999-09-27 | 2002-03-25 | 独立行政法人通信総合研究所 | 多段ハーメチックシール |
-
2000
- 2000-10-20 US US09/693,068 patent/US6507099B1/en not_active Expired - Fee Related
-
2001
- 2001-10-19 AU AU2002210253A patent/AU2002210253B2/en not_active Ceased
- 2001-10-19 AU AU1025302A patent/AU1025302A/xx active Pending
- 2001-10-19 WO PCT/AU2001/001331 patent/WO2002034018A1/en active IP Right Grant
- 2001-10-19 JP JP2002537088A patent/JP3839404B2/ja not_active Expired - Fee Related
- 2001-10-19 IL IL15546501A patent/IL155465A0/xx unknown
- 2001-10-19 SG SG200501722A patent/SG125991A1/en unknown
- 2001-10-19 KR KR10-2003-7005532A patent/KR100538160B1/ko not_active IP Right Cessation
- 2001-10-19 EP EP01977989A patent/EP1346615A4/en not_active Withdrawn
- 2001-10-19 CN CNB018177611A patent/CN1239057C/zh not_active Expired - Fee Related
-
2003
- 2003-04-15 IL IL155465A patent/IL155465A/en not_active IP Right Cessation
- 2003-04-24 ZA ZA200303177A patent/ZA200303177B/en unknown
-
2005
- 2005-10-24 JP JP2005308822A patent/JP4528246B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1239057C (zh) | 2006-01-25 |
| AU1025302A (en) | 2002-04-29 |
| EP1346615A4 (en) | 2006-02-01 |
| AU2002210253B2 (en) | 2004-03-04 |
| WO2002034018A1 (en) | 2002-04-25 |
| ZA200303177B (en) | 2003-11-06 |
| IL155465A0 (en) | 2003-11-23 |
| JP4528246B2 (ja) | 2010-08-18 |
| KR20030074609A (ko) | 2003-09-19 |
| IL155465A (en) | 2010-11-30 |
| KR100538160B1 (ko) | 2005-12-21 |
| JP2006054493A (ja) | 2006-02-23 |
| CN1471803A (zh) | 2004-01-28 |
| SG125991A1 (en) | 2006-10-30 |
| EP1346615A1 (en) | 2003-09-24 |
| JP3839404B2 (ja) | 2006-11-01 |
| US6507099B1 (en) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4658772B2 (ja) | 集積回路パッケージを製造する方法 | |
| JP2006080555A5 (ja) | ||
| JP4528245B2 (ja) | 集積回路パッケージ | |
| JP4528246B2 (ja) | マルチチップ集積回路パッケージ | |
| JP2006080556A5 (ja) | ||
| JP2006054493A5 (ja) | ||
| US20110226520A1 (en) | Integrated circuit carrier assembly | |
| AU2004202249B2 (en) | Method of mounting an integrated circuit | |
| AU2004203187B2 (en) | Method of reducing rigidity of a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |