KR20030074609A - 멀티칩 집적회로 캐리어 - Google Patents

멀티칩 집적회로 캐리어 Download PDF

Info

Publication number
KR20030074609A
KR20030074609A KR10-2003-7005532A KR20037005532A KR20030074609A KR 20030074609 A KR20030074609 A KR 20030074609A KR 20037005532 A KR20037005532 A KR 20037005532A KR 20030074609 A KR20030074609 A KR 20030074609A
Authority
KR
South Korea
Prior art keywords
integrated circuit
island
wafer
carrier
mounting area
Prior art date
Application number
KR10-2003-7005532A
Other languages
English (en)
Other versions
KR100538160B1 (ko
Inventor
키아 실버브룩
Original Assignee
실버브룩 리서치 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실버브룩 리서치 피티와이 리미티드 filed Critical 실버브룩 리서치 피티와이 리미티드
Publication of KR20030074609A publication Critical patent/KR20030074609A/ko
Application granted granted Critical
Publication of KR100538160B1 publication Critical patent/KR100538160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수의 장착 영역을 포함하는 집적회로 캐리어(70)가 개시된가. 각각의 장착 영역은 전기적 콘택트를 포함하며 각각의 장착 영역은 특정 타입의 집적 회로(72,74,76)가 장착되도록 구성된다. 복수의 아일랜드-정의 부분(16)은 각 장착 영역의 둘레에 배치된가. 각각의 아일랜드-정의 부분(16)은 그 관련 장착 영역의 전기적 콘택트 중 하나에 전기적으로 접속되는 전기적 단자를 가진다. 강도 완화 배치는 각각의 아일랜드-정의 부분(16)을 그 이웃하는 아일랜드-정의 부분(16)의 각각으로 연결시킨다.

Description

멀티칩 집적회로 캐리어{A MULTI-CHIP INTEGRATED CIRCUIT CARRIER}
날로 증가하는 집적회로의 연결의 개수(핀카운트)로 말미암아, 집적회로를 인쇄회로기판에 연결하는 볼그리드 어레이 패키지(ball grid array package)의 사용이 늘어나고 있다. 이는 인쇄회로기판(PCB)에 부착을 위한 집적회로의 플립-칩 범프 어레이의 매우 미세한 피치를 매우 큰 피치의 볼 그리드 어레이로 재분배하는 역할을 한다.
캐리어는 종종 인터포저(interposer)라 일컬어지며, 세라믹 또는 비스말레이미드 트리아진(bismaleimide triazine)(BT) 등의 플라스틱 재료와 같은, 상이한 재료로부터 제조될 수 있다.
캐리어는 또한 열전도에 의하여 집적회로로부터 열 에너지를 제거함으로써 히트싱크(heat sink)로서 동작한다. 따라서, 캐리어는 열변형되기 쉽다.
또한, 집적회로, 캐리어 및 PCB를 구비하는 전자 패키지 어셈블리(electronic package assembly)는 상이한 기계적 특성을 가지는 다수의 상이한 재료를 포함한다. 불균일한 온도 분포, 지오메트리, 물질 구성 및 열팽창의불일치로 말미암아 동작 중에 복잡한 열적 스트레스(thermal stress)가 패키지 내에서 발생할 수 있다.
전형적으로, 오늘날 집적회로는 금 또는 솔더 범프(solder bump)의 볼 그리드 어레이(ball grid array)에 의하여 캐리어 측에 전기적으로 접속된다. 마찬가지로, 캐리어는 한층 큰 솔더 볼의 볼 그리드 어레이에 의하여 PCB 측에 전기적으로 접속된다. 열역학적 스트레스(thermo-mechanical stress)는 전형적으로 PCB와 캐리어 사이를 인터페이스하는 솔더 볼에서 가장 극심하다. 이는 솔더 볼 접속의 단절을 초래할 수 있다. 캐리어의 엣지 길이(edge length)가 증가함에 따라, PCB와 캐리어 사이의 열적 긴장의 편차가 증가하므로 문제점이 심화된다. 캐리어의 엣지 길이의 증가는 전형적으로 집적회로 접속 및 솔더 볼의 개수의 증가와 관련된다.
현행 볼 그리드 어레이 설계는, 전형적인 집적회로 핀카운트를 위한 신뢰성의 한계에 와 있다.
전형적으로, 솔더 볼은 대략 0.08%의 최대 탄성절단긴장계수(peak elastic strain value)를 가진다. 두께 500㎛의 솔리드 실리콘 캐리어와, 피치가 1mm인 직경 500㎛의 솔더 볼과, 두께 700㎛의 PCB 및 측면 치수 16mm의 실리콘 칩을 사용하여 본 출원인에 의하여 수행된 컴퓨터 실험에 따르면, 패키지의 최외측(outermost) 볼에서는 솔더 볼의 플라스틱 수율(plastic yield value)보다도 한층 높은 수치인, 1,476%의 최대 절단긴장계수를 나타내었다.
이러한 결과는, 패키지의 최외측 엣지에 있는 볼에 대량의 병진 절단(translational shear)이 일어나기 때문에 관측될 수 있다.
본 출원이 이루어지는 시점까지 입수할 수 있는 가장 최근 판인, 어셈블리 앤드 패키징 섹션 오브 디 인터내셔널 테크놀로지 로드 맵 포 세미컨덕터스 (Assembly and Packaging Section of the International Technology Road Map for Semiconductors) 1999년 판(사본 첨부)의 제 217쪽 표 59a에 나타난 바와 같이, 고성능 집적회로의 핀카운트는 대략 1800 핀에 이른다. 가까운 미래, 즉 2005년까지의 기술적 요청으로는, 고성능 집적회로를 위하여 표에서 나타난 바와 같이 3,000개를 초과하는 핀카운트가 필요하게 될 것이지만, 현재로서는 이를 위한 알려진 해법은 존재하지 않는다. 마찬가지로, 동 문헌의 제 219쪽 표 59b에서는, 보다 먼 미래, 즉 2014년까지는, 고성능 집적회로를 위하여 9,000개를 초과하는 핀카운트가 필요하게 될 것이다. 또한, 표에서 나타난 바와 같이, 이러한 타입의 패키지를 위하여 알려진 해법은 없다.
이러한 측면이 본 발명의 초점이다.
본 발명은 집적회로 패키지에 관한 것으로서, 보다 상세하게는 집적회로 패키지의 멀티칩 집적회로 캐리어에 관한 것이다.
도 1은 개념적 집적회로 캐리어의 일부분의 평면 개략도,
도 2는 본 발명에 의한 집적회로 캐리어의 일부분의 평면도,
도 3은 집적회로 캐리어의 일 실시예의 일부분의 투시 단면도,
도 4는 집적회로 캐리어의 제2 실시예의 일부분의 투시 단면도,
도 5는 집적회로 캐리어의 제3 실시예의 일부분의 투시 단면도,
도 6은 집적회로 캐리어의 제4 실시예의 일부분의 투시 단면도,
도 7은 상용되는 집적회로 캐리어의 일 실시예의 측단면도,
도 8은 상용되는 집적회로 캐리어의 다른 실시예의 측단면도,
도 9는 도 8의 'A'로 표시된 원형 부분의 확대도,
도 10은 집적회로 캐리어의 일부분의 측단면도의 확대도,
도 11은 집적회로 캐리어의 다른 실시예의 측면도,
도 12는 집적회로 캐리어의 또 다른 실시예의 측단면도,
도 13은 집적회로 캐리어에 의거한 멀티칩 모듈,
도 14는 집적회로 캐리어에 의거한 멀티칩 모듈의 측단면도이다.
본 발명에 의하면,
전기적 콘택트(electrical contact)를 포함하며, 하나 또는 그 이상의 집적회로를 수납하도록 각각이 구성되는, 복수의 장착 영역(receiving zone)과;
상기 장착 영역의 각각의 둘레에 배치되는 아일랜드-정의 부분(island-defining portion)으로서, 적어도 하나의 상기 아일랜드-정의 부분은 관련된 장착 영역의 하나의 전기적 콘택트에 전기적으로 접속되는 전기적 단자(electrical terminal)를 가지는 복수의 아일랜드-정의 부분; 및
이웃하는 아일랜드-정의 부분의 각각에 연결되는 강도-완화 배치(rigidity-reducing arrangement)를 포함하여 이루어지는 집적회로 캐리어가 제공된다.
상기 집적회로 캐리어는, 비전도성(non-conductive) 재료인 웨이퍼로 제조될 수 있다.
상기 장착 영역의 일부는, 상기 웨이퍼의 표면 상에 설정될 수 있다. 상기 장착 영역의 다른 일부는, 상기 웨이퍼 내에 형성되는 오목부(recess)에 의하여 설정될 수 있다. 상기 장착 영역의 또 다른 일부는 상기 웨이퍼를 관통하여 신장되는 경로(passage)에 의하여 설정되고, 상기 전기적 콘택트는 상기 웨이퍼 상에서 상기 경로 둘레에 배치되도록 할 수 있다.
마지막에 언급한 장착 영역의 경우에는, 각각의 집적회로를 장착하기 위한 장착 수단(mounting means)을 상기 장착 수단의 관련 경로 내에 포함할 수 있다.
상기 캐리어와 상기 집적회로와의 열적 불일치를 경감하기 위하여, 상기 웨이퍼는 상기 집적회로와 동일한 재료이고, 상기 집적회로의 열팽창계수에 근접하는 열팽창계수를 가지는 것으로 할 수 있다.
상기 아일랜드-정의 부분 및 상기 강도-완화 배치는 상기 웨이퍼를 에칭함으로써 형성되도록 할 수 있다. 상기 에칭은 오목한 에칭(re-entrant etch)이도록 할 수 있다.
상기 장착 영역이 오목부나 경로(passage)에 위치하는 경우에는, 상기 장착 영역도 상기 웨이퍼 내에서 에칭되도록 할 수 있다.
각각의 강도-완화 배치는 사형 부재(serpentine member)의 형상이도록 할 수있다.
관련된 장착 영역에 접하는 상기 아일랜드-정의 부분의 각각은 2차적 강도-완화 배치(secondary rigidity-reducing arrangement)에 의하여 상기 장착 영역에 연결될 수 있다. 상기 2차적 강도-완화 배치의 각각은 지그재그 구성요소(zig-zag element)를 포함하여 이루어질 수 있다.
상기 아일랜드-정의 부분의 각각의 상기 전기적 단자는 금속 패드의 형상으로 할 수 있다.
도면을 참조하면, 본 발명에서 집적회로 캐리어는 일반적으로 참조번호 10에 의하여 지정된다. 집적회로 캐리어가 본 도면의 도 2에서 더욱 상세하게 나타나 있다.
집적회로 캐리어(10)는 집적회로, 즉 칩(14)을 장착하기 위한 장착 영역(receiving zone)(12)을 가진다(도 7).
복수의 아일랜드 정의 부분(island defining portion), 즉 아일랜드(16)는 상기 장착 영역(12)을 둘러싼다. 각각의 아일랜드(16)는 솔더 볼(20)이 부착되거나 리플로우(reflow)되는 전기적 단말(electrical terminal)(18)을 가진다.
각각의 아일랜드(16)는 사형 부재(serpentine member)(22) 형상의 강도 완화 배치(rigidity reducing arrangment)를 경유하여 이웃하는 아일랜드(들)(16)에 연결된다. 본 도면의 도 1에서 이를 매우 상세히 개념적으로 나타내고 있다. 도 1에 나타난 바와 같이, 각각의 사형 부재(22)는 스프링과 유사한 기능을 수행함으로써 각각의 아일랜드(16)가 그 이웃하는 아일랜드(16)와의 관계에서 운동 자유도를 가지도록 한다. 따라서, 인쇄회로기판(24)(도 7 내지 도 9)과 캐리어(10) 사이에서의 신장(extension) 편차는, 관련된 사형 부재(22)의 신장 또는 수축으로써 상쇄된다. 결과적으로, 아일랜드(16) 상의 솔더 볼(20)에 가해지는 절단 긴장(shear strain)이 상당히 경감되고, 이에 따라 솔더 볼(20)의 피로 파괴(fatigue failure)또한 경감된다.
캐리어(10)의 다양한 실시예를 본 도면의 도 3 내지 도 6을 참조하여 이하 설명하기로 한다. 본 도면의 도 3에서, 캐리어(10)는 단일한 곡선형 암(26)을 가지는 사형 부재(22)에 의하여 그 이웃하는 아일랜드(16)와 연결된다.
본 도면의 도 4에 나타낸 본 발명의 실시예에서, 각각의 사형 부재(22)는 하나의 아일랜드(16)를 직교 가교 부분(orthogonal bridging portion)(30)에 의하여 상호연결되는 한 쌍의 평행 암(28)으로써 그 이웃하는 아일랜드(16)와 연결시킨다.
본 도면의 도 4에 나타낸 각각의 사형 부재(22)는 하나의 아일랜드(16)를 상호 간에 평행하게 신장되는 세 개의 암(34)을 가지는 배치를 경유하여 그 이웃하는 아일랜드(16)와 연결시킨다. 인접하는 암(34)은 직교 가교 부분(32)에 의하여 서로 연결된다.
본 도면의 도 6에 나타낸 실시예에서, 하나의 아일랜드(16)를 그 이웃하는 아일랜드(16)와 연결시키는 각각의 사형 부재(16)는, 인접하는 암(36)이 직교 가교 부분(38)에 의하여 연결되도록 5개의 평행 암(36)을 가진다.
설명의 용이성을 위하여, 본 도면의 도 3 내지 도 6에 나타낸 실시예를 각각 1암(26) 사형 부재(22), 2암(28) 사형 부재(22), 3암(34) 사형 부재(22) 및 5암(36) 사형 부재(22)라 칭하기로 한다.
본 도면의 도 7 내지 도 9에서 더욱 명확히 나타나는 바와 같이, 장착 영역(12)을 둘러싸고 있는 아일랜드(16)는, 솔더 볼(20)에 가해지는 긴장을 경감시키는 데에 더욱 기여하는 지그재그 형상의 구성요소(zigzag element)(40)인 제2 강도 완화 배치(second rigidity reducing arrangement)에 의하여 장착 영역과 연결된다.
또한, 본 도면의 도 7 내지 도 9에 나타낸 바와 같이, 집적회로(14)는 장착 영역(12) 내에서 솔더 범프(44)를 통하여 전기적 콘택트(electrical contact)(42)(도 2)에 전기적으로 접속된다.
캐리어(10)는 집적회로(14)와 동일한 재료로 형성된다. 따라서, 캐리어(10)는 실리콘 다이옥사이드(silicon dioxide)의 절연층을 가지도록 실리콘으로 형성된다. 절연층은 또한 사형 부재(22)를 에칭하기 위한 하드 마스크(hard mask)로서 기능하는데, 이는 아래에서 더욱 상세하게 논의될 것이다.
집적회로 캐리어(10)의 제조에 있어서, 실리콘 웨이퍼(46)가 제공된다. 웨이퍼(46)는 단결정 실리콘(single crystal silicon) 또는 다결정 실리콘 (polycrystalline silicon)이 될 수 있다.
본 도면의 도 10에 나타난 형태의 캐리어(10)에서는, 장착 영역(12)이 본 도면의 도 7에 나타난 바와 같이 패드(18)와 동일한 캐리어(10)의 면 상에 있음을 주목하여야 한다. 본 도면의 도 8에 나타난 바와 같이 장착 영역(12)이 캐리어(10)의 반대쪽 표면 상에 있으면, 회로층(circuitry layer)은 웨이퍼(46)의 양쪽 면에 적용된다. 본 도면의 도 9에서 이를 작은 스케일로 나타내고 있다. 이 실시예에서, 각각의 트랙(52)은 웨이퍼(46)를 관통하여 신장되는 도금 스루홀(plated through hole)(58)을 통하여 그 관련된 패드(18)와 전기적으로 접속된다.
본 도면의 도 11 및 도 12를 참조하면, 캐리어(10)의 두 개의 다른 실시예가나타나 있다. 이전의 도면을 참조하여, 특별한 사유가 없는 한 동일한 구성요소에는 동일한 참조번호를 부여하기로 한다.
도시된 실시예에서, 장착 영역(12)은, 캐리어(10)의 표면 상에 설정되는 대신에, 캐리어(10)를 관통하여 정의되는 경로(60)가 된다. 집적회로(14)는 캐리어(10)의 한쪽 면에 접착된 금속 리드(metallic lid)(62)의 형태인 장착 수단(mounting means) 또는 유지 수단(retaining means)에 부착된다. 집적회로(14)의 반대면은 집적회로와 캐리어(10)를 전기적으로 접속시키기 위한 본드 패드(bond pad)를 가진다. 본 실시예에서, 전기적 콘택트는 캐리어(10)의 경로(60)를 둘러싸는 부분 상에 배치될 것으로 생각할 수 있다. 본 도면의 도 11에 나타낸 실시예에서, 상호접속(interconnect)은 와이어 본드(wire bond)(64)로 이루어진다. 볼(ball)이나 웨지(wedge) 본드도 사용될 수 있다. 본 도면의 도 12에 나타낸 실시예에서, 상호접속은 TAB(tape automated bond) 필름(66) 또는 기타 빔 리드(beam lead)와 같은 평면적 연결재로 이루어진다.
본 도면의 도 13을 참조하면, 발전된 형태의 집적회로 캐리어가 나타나 있으며, 이는 일반적으로 참조번호 70으로 지정하기로 한다. 이전의 도면을 참조하여, 특별한 사유가 없는 한 동일한 구성요소에는 동일한 참조번호를 부여하기로 한다.
본 발명의 본 실시예에서, 캐리어(70)는 도 13에서 72, 74 및 76으로 표현된 것과 같은 복수의 집적회로, 즉 칩을 지지하는 멀티칩 모듈 기판(multi-chip module substrate)이 된다. 칩(72,74,76)은 캐리어(70)의 표면 상에서 지지될 수도 있고, 또는 도 10 및 도 11을 참조하여 설명하였듯이, 칩이 본 도면의 도 14에 나타낸 바와 같이 캐리어(70) 내에 함몰(recess)될 수도 있다.
앞에서 지시한 바와 같이, 사형 부재(22)는 1암(26) 구성, 2암(28) 구성, 3암(34) 구성 또는 5암(36) 구성과 같은 다양한 구성을 가질 수 있다. 4암이나 6암 또는 그 이상의 암을 가지는 것과 같은 기타 구성 또한 유한한 구성요소 분석을 사용하여 가능케 할 수 있으며, 상이한 사형 부재(22)의 형태 및 상이한 볼 어레이를 가지는 상이한 캐리어의 적용례에 대한 결과 도표를 생성하였다. 이하에 표시한 도표는, 1 내지 24 개의 볼을 포함하는 행(row)과, 고체 실리콘(solid silicon)인 캐리어와, 고체 Al2O3와, 고체 BT와, 1암(26) 사형 부재(22)와, 2암(28) 사형 부재(22)와, 3암(34) 사형 부재(22) 및 5암(36) 사형 부재를 가지는 볼 그리드 어레이에 대한 결과를 포함하고 있다.
앞에서 지시한 바와 같이, 솔더의 탄성긴장한계는 대략 0.08%이다. 솔더 볼의 열은 장착 영역(12)측 모서리로부터 캐리어(10)측 모서리까지로 정의된다.
결과에 따르면, PCB(24)와 캐리어(10) 사이의 열역학적 긴장의 누적효과로 말미암아, 솔더 볼(20)의 개수가 특정 개수까지 증가할수록 고체 캐리어에 대한 솔더 볼의 최대긴장계수가 증가한다. 실제로 솔더 볼의 긴장(solder ball strain)은 볼이 100개인 적용례에서 감소하는데, 이는 아마도 고체 실리콘 캐리어의 휜 형상의 변화에 기인하는 것으로 추측된다. 그러나 감소에도 불구하고 최외측 볼에서는 최대긴장이 여전히 발생하는데, 이는 캐리어와 PCB 사이의 팽창 편차가 최소화되기 때문이다. 또한, 고체 캐리어의 최대긴장계수는, BT 캐리어는 별도로 하더라도, 여전히 솔더의 탄성긴장한계와는 거리가 멀다.
사형 부재(22) 적용례는 솔더 볼의 개수가 증가함에 따라 솔더 볼의 최대긴장의 감소를 보여주고 있다. 이는, 열적 긴장 불일치(thermal strain mismatch)가 다수의 솔더 볼(20) 위에 분포함으로써 휜 형상이 덜 심각한 기울기를 가지기 되기 때문이다. 즉 열(row) 당 더욱 적은 볼을 가지는, 작은 볼 그리드 어레이(small ball grid array)는 최내측(innermost) 또는 최외측(outermost) 솔더 볼(20) 중 한 쪽으로의 부하 집중을 초래하는 한층 심각한 휨 기울기(deflection gradient)를 나타낸다.
따라서, 솔더 볼(20)의 개수가 증가함에 따라 최대 긴장이 경감됨으로써, 집적회로 핀 접속의 열역학적인 한계가 없어진다는 점은 본 발명의 특별한 장점이 된다. 장착 영역(12)의 모든 측면 상의 볼 100개로 이루어지는 라인은, 2014년 무렵의 예상 요건인 9,000개을 한층 넘어서는, 40,000개 이상의 볼 그리드 어레이에 상당한다. 구성요소의 계산값이 유한한 것은, 3개 또는 그 이상의 암 및 8열 또는 그 이상의 열의 볼을 가지는 사형 부재를 포함하는 캐리어를 위한 솔더 볼의 최대긴장이 솔더의 탄성한계보다 작음을 가리킨다. 장착 영역이 실리콘이며, 이에 따라 실리콘 집적회로와 동일한 열팽창계수를 가지므로, 집적회로(14)로부터 캐리어(10)로의 범프 접속에 가해지는 긴장이 최소화된다. 이는, 여기에서 설명되는 바와 같은 에칭된 유연 영역(etched compliant region)을 가지는 실리콘 BGA가, 볼 그리드 어레이를 사용하여 칩과 PCB 사이에 생성되는 접속의 개수를 제한하는 열 순환(thermal cycling)으로 인한 파괴라는 문제점에 대한 명확한 해답을 제공할 수 있음을 가리킨다. 또한, 상술한 바와 같이, 오목한 식각(re-entrant etch)(50)에 의하여 한층 개선된 사형 부재(22)를 적용함에 따라 더욱 넓은 표면 영역이 제공됨으로써, 캐리어(10)의 히트 싱크 능력이 더욱 개선되도록 할 수 있다. 이는, 어레이를 이루는 솔더 볼(20)의 개수를 증가시키는 데에도 기여하게 된다.
본 발명이 속하는 분야의 당업자라면, 광범위하게 기술된 본 발명의 정신 또는 범위를 벗어나지 않으면서도 상세한 설명에서 나타낸 바와 같은 본 발명에 대한 다양한 변형 및/또는 변경이 이루어질 수 있음을 예측할 수 있을 것이다. 따라서, 본 실시예들은 모든 측면에서 단지 예시적인 것에 불과할 뿐, 본 발명을 제한하는 의도가 아님을 고려하여야 한다.

Claims (14)

  1. 전기적 콘택트(electrical contact)를 포함하며, 하나 또는 그 이상의 집적회로를 수납하도록 각각이 구성되는, 복수의 장착 영역(receiving zone)과;
    상기 장착 영역의 각각의 둘레에 배치되는 아일랜드-정의 부분(island-defining portion)으로서, 적어도 하나의 상기 아일랜드-정의 부분은 관련된 장착 영역의 하나의 전기적 콘택트에 전기적으로 접속되는 전기적 단자(electrical terminal)를 가지는 복수의 아일랜드-정의 부분; 및
    이웃하는 아일랜드-정의 부분의 각각에 연결되는 강도-완화 배치(rigidity-reducing arrangement)를 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어.
  2. 제 1항에 있어서,
    상기 집적회로 캐리어는, 비전도성(non-conductive) 재료인 웨이퍼로 제조되는 것을 특징으로 하는 집적회로 캐리어.
  3. 제 2항에 있어서,
    상기 장착 영역의 일부는, 상기 웨이퍼의 표면 상에 설정되는 것을 특징으로 하는 집적회로 캐리어.
  4. 제 2항에 있어서,
    상기 장착 영역의 일부는, 상기 웨이퍼 내에 형성되는 오목부(recess)에 의하여 설정되는 것을 특징으로 하는 집적회로 캐리어.
  5. 제 2항에 있어서,
    상기 장착 영역의 일부는 상기 웨이퍼를 관통하여 신장되는 경로(passage)에 의하여 설정되고, 상기 전기적 콘택트는 상기 웨이퍼 상에서 상기 경로 둘레에 배치되는 것을 특징으로 하는 집적회로 캐리어.
  6. 제 5항에 있어서,
    각각의 집적회로를 장착하기 위한 장착 수단(mounting means)을 상기 장착 수단의 관련 경로 내에 포함하는 것을 특징으로 하는 집적회로 캐리어.
  7. 제 2항에 있어서,
    상기 웨이퍼는 상기 집적회로와 동일한 재료이고, 상기 집적회로의 열팽창계수에 근접하는 열팽창계수를 가지는 것을 특징으로 하는 집적회로 캐리어.
  8. 제 2항에 있어서,
    상기 아일랜드-정의 부분 및 상기 강도-완화 배치는 상기 웨이퍼를 에칭함으로써 형성되는 것을 특징으로 하는 집적회로 캐리어.
  9. 제 8항에 있어서,
    상기 에칭은 오목한 에칭(re-entrant etch)인 것을 특징으로 하는 집적회로 캐리어.
  10. 제 8항에 있어서,
    상기 장착 영역도 상기 웨이퍼 내에서 에칭되는 것을 특징으로 하는 집적회로 캐리어.
  11. 제 1항에 있어서,
    각각의 강도-완화 배치는 사형 부재(serpentine member)의 형상인 것을 특징으로 하는 집적회로 캐리어.
  12. 제 1항에 있어서,
    관련된 장착 영역에 접하는 상기 아일랜드-정의 부분의 각각은 2차적 강도-완화 배치(secondary rigidity-reducing arrangement)에 의하여 상기 장착 영역에 연결되는 것을 특징으로 하는 집적회로 캐리어.
  13. 제 12항에 있어서,
    상기 2차적 강도-완화 배치의 각각은 지그재그 구성요소(zig-zag element)를포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어.
  14. 제 1항에 있어서,
    상기 아일랜드-정의 부분의 각각의 상기 전기적 단자는 금속 패드의 형상인 것을 특징으로 하는 집적회로 캐리어.
KR10-2003-7005532A 2000-10-20 2001-10-19 멀티칩 집적회로 캐리어 KR100538160B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/693,068 2000-10-20
US09/693,068 US6507099B1 (en) 2000-10-20 2000-10-20 Multi-chip integrated circuit carrier
PCT/AU2001/001331 WO2002034018A1 (en) 2000-10-20 2001-10-19 A multi-chip integrated circuit carrier

Publications (2)

Publication Number Publication Date
KR20030074609A true KR20030074609A (ko) 2003-09-19
KR100538160B1 KR100538160B1 (ko) 2005-12-21

Family

ID=24783181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7005532A KR100538160B1 (ko) 2000-10-20 2001-10-19 멀티칩 집적회로 캐리어

Country Status (10)

Country Link
US (1) US6507099B1 (ko)
EP (1) EP1346615A4 (ko)
JP (2) JP3839404B2 (ko)
KR (1) KR100538160B1 (ko)
CN (1) CN1239057C (ko)
AU (2) AU1025302A (ko)
IL (2) IL155465A0 (ko)
SG (1) SG125991A1 (ko)
WO (1) WO2002034018A1 (ko)
ZA (1) ZA200303177B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US7052117B2 (en) * 2002-07-03 2006-05-30 Dimatix, Inc. Printhead having a thin pre-fired piezoelectric layer
DE10361106A1 (de) * 2003-12-22 2005-05-04 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und einer steifen Umverdrahtungsplatte und Verfahren zur Herstellung derselben
US8491076B2 (en) 2004-03-15 2013-07-23 Fujifilm Dimatix, Inc. Fluid droplet ejection devices and methods
US7281778B2 (en) * 2004-03-15 2007-10-16 Fujifilm Dimatix, Inc. High frequency droplet ejection device and method
KR20070087223A (ko) 2004-12-30 2007-08-27 후지필름 디마틱스, 인크. 잉크 분사 프린팅
US7988247B2 (en) * 2007-01-11 2011-08-02 Fujifilm Dimatix, Inc. Ejection of drops having variable drop size from an ink jet printer
DE102010042379A1 (de) * 2010-10-13 2012-04-19 Robert Bosch Gmbh Elektronisches Bauteil

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257756A (ja) * 1986-04-30 1987-11-10 Nec Corp シリコン基板
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH0242739A (ja) * 1988-08-01 1990-02-13 Toagosei Chem Ind Co Ltd Ｃｏｂ実装プリント回路板
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
JPH0685010A (ja) * 1992-09-02 1994-03-25 Toshiba Corp マルチチップモジュール
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JP2940491B2 (ja) * 1996-10-17 1999-08-25 日本電気株式会社 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
JP3398319B2 (ja) * 1997-12-16 2003-04-21 新光電気工業株式会社 半導体装置及びその製造方法
WO1999059206A2 (en) * 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Semiconductor device and method for making the device
JP3020201B2 (ja) 1998-05-27 2000-03-15 亜南半導体株式会社 ボールグリッドアレイ半導体パッケージのモールディング方法
JP2997746B2 (ja) 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
JP2000174161A (ja) 1998-12-04 2000-06-23 Nec Home Electronics Ltd フレキシブル基板及びこれを用いた半導体装置の実装方法
JP2000228584A (ja) 1999-02-09 2000-08-15 Canon Inc 多層プリント配線基板
US6341071B1 (en) 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6078505A (en) 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
JP3494593B2 (ja) * 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
JP2001094228A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置の実装構造
JP3268300B2 (ja) * 1999-09-27 2002-03-25 独立行政法人通信総合研究所 多段ハーメチックシール

Also Published As

Publication number Publication date
SG125991A1 (en) 2006-10-30
EP1346615A1 (en) 2003-09-24
AU1025302A (en) 2002-04-29
JP4528246B2 (ja) 2010-08-18
KR100538160B1 (ko) 2005-12-21
AU2002210253B2 (en) 2004-03-04
CN1239057C (zh) 2006-01-25
JP2006054493A (ja) 2006-02-23
EP1346615A4 (en) 2006-02-01
CN1471803A (zh) 2004-01-28
JP3839404B2 (ja) 2006-11-01
IL155465A (en) 2010-11-30
JP2004511919A (ja) 2004-04-15
ZA200303177B (en) 2003-11-06
US6507099B1 (en) 2003-01-14
WO2002034018A1 (en) 2002-04-25
IL155465A0 (en) 2003-11-23

Similar Documents

Publication Publication Date Title
KR100619583B1 (ko) 집적회로 캐리어 제조방법
US7919872B2 (en) Integrated circuit (IC) carrier assembly with first and second suspension means
US20110226520A1 (en) Integrated circuit carrier assembly
KR100538160B1 (ko) 멀티칩 집적회로 캐리어
AU2002210256A1 (en) An integrated circuit carrier
AU2002210253A1 (en) A multi-chip integrated circuit carrier
AU2004202249B2 (en) Method of mounting an integrated circuit
AU2004203181B2 (en) An integrated circuit assembly
AU2005200943A1 (en) Integrated Circuit and Carrier Assembly
AU2004203187A1 (en) Method of reducing rigidity of a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee