JP2004505783A - 電気的な構成素子を固定するためのはんだ付け法 - Google Patents
電気的な構成素子を固定するためのはんだ付け法 Download PDFInfo
- Publication number
- JP2004505783A JP2004505783A JP2002519133A JP2002519133A JP2004505783A JP 2004505783 A JP2004505783 A JP 2004505783A JP 2002519133 A JP2002519133 A JP 2002519133A JP 2002519133 A JP2002519133 A JP 2002519133A JP 2004505783 A JP2004505783 A JP 2004505783A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- ridges
- pad
- component
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
- H01R43/0235—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for applying solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0405—Solder foil, tape or wire
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
パッドに隆起部を設け、これらの隆起部が、生ぜしめようとするはんだ層厚さと少なくとも同じ高さであり、次のステップにおいてはんだ、特にはんだ膜を前記隆起部に載置し、更に次のステップで前記隆起部をほぼはんだの高さになるまで押さえつけ、更に次のステップではんだ付け過程を実施可能な、はんだを用いてパッドに少なくとも1つの電気的な構成素子を固定するための方法を提案する。この方法は、10マイクロメータよりも小さな製作誤差を有する正確に規定されたはんだ層厚さを得るために役立つ。
Description
【0001】
背景技術
電気的な構成素子をはんだを用いてパッドに固定することは公知である。但し従来公知の方法は、はんだ層における10マイクロメータ以下の厳密に制限された厚さ製作誤差を保証することができないという欠点を有している。
【0002】
発明の利点
これに対して請求項1の特徴部に記載の本発明による方法は、はんだパッドの構造化を介して同時に、10マイクロメータよりも小さな製作誤差を有する所望のはんだ層厚さも、はんだ付け過程の前にパッドにはんだを位置固定することも可能にするという利点を有している。特に有利なのは、隆起部高さのはんだ膜厚さとの直接的な組合せである。これにより、隆起部はパッドに対して相対的に極めて小さな高さ製作誤差で、パッドの厚さ製作誤差とは無関係に製作することができる。その結果、極めて正確なはんだ層厚さが構成素子のはんだ付けに際して得られる。更に、隆起部による構成素子の支持に基づき、これらの構成素子は、はんだが隆起部無しで耐えられるよりも著しく重くてよい。更に、隆起部の高さは押さえつけられる際に自動調整式で、場合によっては生ぜしめられるはんだ膜の厚さ変動に対して調整される。はんだ量の調量は、構成素子の重量とは無関係に自動的に毛管現象を介して行われる。別の利点は、隆起部相互の非常に小さな高さ製作誤差に基づき、楔形のはんだ付けを防止することができるという点にある。それというのも、構成素子がはんだの溶融段階中にいずれかの側に傾動する恐れはないからである。このことは、例えばパワー構成素子において構成素子のより高い負荷容量を生ぜしめる。それというのも、熱導出がはんだ付けされた面にわたって一様に行われるからである。更に別の利点は、はんだが極めて良好にパッドに位置固定されるという点にある。組込み過程でパッドが振動しても落下する危険はない。このように、はんだをはんだ付け過程の前に位置固定するために別個の手段を講じる必要は最早ない。更に、はんだの前記固定は、はんだがパッドから再び外れること無く、パッドをはんだと共に反転させられるということが良い。しかも、構成素子の「頭上で」、はんだによって被覆されたパッドに固定することが可能になる。はんだ付け過程に際して、例えばはんだ溶融時の構成素子の片側沈下等の構成素子の運動は最早行われない。従って、突出した角隅部及びはんだ膜に構成素子が載置される際の比較的大きなずれは問題にならない。これにより、特に不正確な組込みに基づく短絡が防止される。更に、予め接着結合部が既に存在していてもよい。複数のはんだ結合部が重なり合って配置される整流器モジュール用の積層体もはんだ付け可能である。
【0003】
請求項2以下に記載の手段により、請求項1記載のはんだ付け法の有利な改良が可能である。
【0004】
実施例の説明
以下に、本発明の実施例を図面につき詳しく説明する。
【0005】
図1aに示した例えば金属表面、特にリードフレーム等のはんだパッド1には複数の隆起部2が配置されている。これらの隆起部2は、次に被着されるべきはんだ層の目標とする高さを凌駕している。この高さは破線4及び二重矢印3によって示されている。図1bには平面図で3つの隆起部2の配置形式が示されている。
【0006】
まず最初に、はんだ付けしようとする構成素子の支持ポジションの範囲内で、複数の隆起部2がはんだパッドの表面にエンボスされる。このことは、例えば斜めの切込みを介して、例えば焼入れされたニードル等の鋭利な工具により、前記切込みの縁部に十分に高いまくれ又はバリが生ぜしめられるように行われてよく、このまくれ又はバリが前記隆起部2を形成する。但しこの場合、パッドのまくられた材料は、典型的にははんだ付け過程後に得ようとするはんだ層厚さよりもやや高いのが望ましい。このためには、パッドは例えばニッケルめっきされた銅等の柔らかい変形可能な材料から成っている。少なくとも3つの隆起部を選択することが有利である。それというのも、このようにして一義的な平面が規定されるからである。
【0007】
図2aには、はんだ膜10がどのようにして隆起部2に支持されるかが示されている。
【0008】
はんだ膜は、はんだ付け過程後に得ようとする厚さを有しているのが望ましい。従って、はんだ膜の面積は、はんだ付けしようとする構成素子の支持面と少なくとも同じ大きさでなくてはならない。はんだ膜面積が前記構成素子よりも著しく小さいと空隙が生ぜしめられる。それというのも、隆起部によって規定された間隔において、はんだ量が全面を濡らすためには最早十分ではないからである。
【0009】
図2bには、押圧部材20のはんだ膜に面した平らな面を以て、圧縮ばね21に象徴される押圧力を用いて隆起部がどのように押さえつけられるかが示されている。
【0010】
この押さえつけは、有利には力を制御されて隆起部がはんだ膜の高さになるまで行われる。はんだ膜の高さになると直ちに、前記力は隆起部を更に押さえつけるために著しく大きくなる。このステップにおいて、はんだ膜は押さえつけられた隆起部と、はんだが隆起部延いてはパッドにおいて位置固定されるように噛合い結合する。図2bで拡大して示した部分断面図において明らかなように、隆起部には前記平坦化ステップにより小さな平床部30が形成され、これらの平床部30は、後で特に液状のはんだにおいて構成素子のための支持面として役立つ。
【0011】
続くステップにおいて、はんだ付けしようとする構成素子110が図3に示したようにはんだに載置されてから、本来のはんだ付け過程に送られる。はんだを加熱することによりこのはんだは液状になり、はんだの毛管現象に基づき、はんだ膜に直接に接した構成素子の載置面外に位置するはんだが、はんだの冷却及び凝固後にはんだ層100が形成されるまで、構成素子の下方に吸い込まれる。前記はんだ層100は、構成素子110をパッド1に機械的且つ電気的に結合する。
【0012】
択一的に、前記構成素子は下方から、既に部分的に平らに押し付けられた隆起部によって位置固定されたはんだ膜に導かれて、「頭上で」パッドにはんだ付けされてもよい。
【0013】
隆起部は、エンボス加工の代わりに短いボンディングワイヤ片がパッドに接着されることによって製作されてもよい。この場合、前記ワイヤの長手方向軸線がはんだパッド1の表面に対して平行に接着される。ボンディングワイヤの厚さは、典型的には得ようとするはんだ層高さよりもやや大きく選択する必要がある。接着位置は、図1に示した実施例で切込み若しくはエンボス加工によって得られた隆起部の位置に対応する。短いボンディングワイヤ片による隆起部は、上で説明した隆起部と同じ機能を果たす。
【0014】
別の択一的な方法では、例えば隆起部を備えたリードフレームと、載置されて平坦化されたはんだ膜と、隆起部の加工成形された平床部とをはんだ付け炉に導入してから、例えば半導体チップ等の構成素子を載置する。はんだの溶融温度以上にリードフレームを加熱すると、クッション状のはんだ表面が形成される。その後で初めてチップが位置決めされて、平床部30に押し付けられる。チップは放されても、リードフレーム表面に存在する隆起部に基づき、規定されたはんだ厚さを下回ることはないので、チップの隣りにはんだ突出部が形成される恐れはない。但し、チップは毛管現象及び制限されたはんだ供給量に基づき、規定された厚さを著しく上回ることもない。つまり、隆起部、はんだ膜を規定する厚さ及び前記隆起部からの平床部の形成を含む引き続く圧着の規定は、はんだ付けしようとする構成素子を既に液状のはんだクッションに載置する「はんだ・ダイ結合(Soft − Solder − Die −Attach) 」法の枠内でも有利に適用可能である。既に述べたように、平床部に圧着された後で前記構成素子が放され、冷却後にはやはりチップ110をパッド1に結合する強固なはんだ層100が存在している。但し、使用されるリードフレームは、前記のように用いられる場合は構成素子によって占められるべき位置に凹部を有していてはいけない。それというのも、さもなければこれらの凹部もはんだ付け過程においてやはりはんだで満たされ、これにより、はんだ膜がチップと比べて僅かに大きな場合に、はんだ量自体が場合によってはチップ面を完全に濡らすには最早十分ではなくなるからである。
【図面の簡単な説明】
【図1a】はんだパッドを横断して側面から見た図である。
【図1b】はんだパッドの平面図である。
【図2a】1方法ステップを示した図である。
【図2b】第2の方法ステップを示した図である。
【図3】別の方法ステップを示した図である。
【符号の説明】
1 はんだパッド、 2 隆起部、 10 はんだ膜、 20 押圧部材、 21 圧縮ばね、 30 平床部、 100 はんだ層、 110 構成素子
背景技術
電気的な構成素子をはんだを用いてパッドに固定することは公知である。但し従来公知の方法は、はんだ層における10マイクロメータ以下の厳密に制限された厚さ製作誤差を保証することができないという欠点を有している。
【0002】
発明の利点
これに対して請求項1の特徴部に記載の本発明による方法は、はんだパッドの構造化を介して同時に、10マイクロメータよりも小さな製作誤差を有する所望のはんだ層厚さも、はんだ付け過程の前にパッドにはんだを位置固定することも可能にするという利点を有している。特に有利なのは、隆起部高さのはんだ膜厚さとの直接的な組合せである。これにより、隆起部はパッドに対して相対的に極めて小さな高さ製作誤差で、パッドの厚さ製作誤差とは無関係に製作することができる。その結果、極めて正確なはんだ層厚さが構成素子のはんだ付けに際して得られる。更に、隆起部による構成素子の支持に基づき、これらの構成素子は、はんだが隆起部無しで耐えられるよりも著しく重くてよい。更に、隆起部の高さは押さえつけられる際に自動調整式で、場合によっては生ぜしめられるはんだ膜の厚さ変動に対して調整される。はんだ量の調量は、構成素子の重量とは無関係に自動的に毛管現象を介して行われる。別の利点は、隆起部相互の非常に小さな高さ製作誤差に基づき、楔形のはんだ付けを防止することができるという点にある。それというのも、構成素子がはんだの溶融段階中にいずれかの側に傾動する恐れはないからである。このことは、例えばパワー構成素子において構成素子のより高い負荷容量を生ぜしめる。それというのも、熱導出がはんだ付けされた面にわたって一様に行われるからである。更に別の利点は、はんだが極めて良好にパッドに位置固定されるという点にある。組込み過程でパッドが振動しても落下する危険はない。このように、はんだをはんだ付け過程の前に位置固定するために別個の手段を講じる必要は最早ない。更に、はんだの前記固定は、はんだがパッドから再び外れること無く、パッドをはんだと共に反転させられるということが良い。しかも、構成素子の「頭上で」、はんだによって被覆されたパッドに固定することが可能になる。はんだ付け過程に際して、例えばはんだ溶融時の構成素子の片側沈下等の構成素子の運動は最早行われない。従って、突出した角隅部及びはんだ膜に構成素子が載置される際の比較的大きなずれは問題にならない。これにより、特に不正確な組込みに基づく短絡が防止される。更に、予め接着結合部が既に存在していてもよい。複数のはんだ結合部が重なり合って配置される整流器モジュール用の積層体もはんだ付け可能である。
【0003】
請求項2以下に記載の手段により、請求項1記載のはんだ付け法の有利な改良が可能である。
【0004】
実施例の説明
以下に、本発明の実施例を図面につき詳しく説明する。
【0005】
図1aに示した例えば金属表面、特にリードフレーム等のはんだパッド1には複数の隆起部2が配置されている。これらの隆起部2は、次に被着されるべきはんだ層の目標とする高さを凌駕している。この高さは破線4及び二重矢印3によって示されている。図1bには平面図で3つの隆起部2の配置形式が示されている。
【0006】
まず最初に、はんだ付けしようとする構成素子の支持ポジションの範囲内で、複数の隆起部2がはんだパッドの表面にエンボスされる。このことは、例えば斜めの切込みを介して、例えば焼入れされたニードル等の鋭利な工具により、前記切込みの縁部に十分に高いまくれ又はバリが生ぜしめられるように行われてよく、このまくれ又はバリが前記隆起部2を形成する。但しこの場合、パッドのまくられた材料は、典型的にははんだ付け過程後に得ようとするはんだ層厚さよりもやや高いのが望ましい。このためには、パッドは例えばニッケルめっきされた銅等の柔らかい変形可能な材料から成っている。少なくとも3つの隆起部を選択することが有利である。それというのも、このようにして一義的な平面が規定されるからである。
【0007】
図2aには、はんだ膜10がどのようにして隆起部2に支持されるかが示されている。
【0008】
はんだ膜は、はんだ付け過程後に得ようとする厚さを有しているのが望ましい。従って、はんだ膜の面積は、はんだ付けしようとする構成素子の支持面と少なくとも同じ大きさでなくてはならない。はんだ膜面積が前記構成素子よりも著しく小さいと空隙が生ぜしめられる。それというのも、隆起部によって規定された間隔において、はんだ量が全面を濡らすためには最早十分ではないからである。
【0009】
図2bには、押圧部材20のはんだ膜に面した平らな面を以て、圧縮ばね21に象徴される押圧力を用いて隆起部がどのように押さえつけられるかが示されている。
【0010】
この押さえつけは、有利には力を制御されて隆起部がはんだ膜の高さになるまで行われる。はんだ膜の高さになると直ちに、前記力は隆起部を更に押さえつけるために著しく大きくなる。このステップにおいて、はんだ膜は押さえつけられた隆起部と、はんだが隆起部延いてはパッドにおいて位置固定されるように噛合い結合する。図2bで拡大して示した部分断面図において明らかなように、隆起部には前記平坦化ステップにより小さな平床部30が形成され、これらの平床部30は、後で特に液状のはんだにおいて構成素子のための支持面として役立つ。
【0011】
続くステップにおいて、はんだ付けしようとする構成素子110が図3に示したようにはんだに載置されてから、本来のはんだ付け過程に送られる。はんだを加熱することによりこのはんだは液状になり、はんだの毛管現象に基づき、はんだ膜に直接に接した構成素子の載置面外に位置するはんだが、はんだの冷却及び凝固後にはんだ層100が形成されるまで、構成素子の下方に吸い込まれる。前記はんだ層100は、構成素子110をパッド1に機械的且つ電気的に結合する。
【0012】
択一的に、前記構成素子は下方から、既に部分的に平らに押し付けられた隆起部によって位置固定されたはんだ膜に導かれて、「頭上で」パッドにはんだ付けされてもよい。
【0013】
隆起部は、エンボス加工の代わりに短いボンディングワイヤ片がパッドに接着されることによって製作されてもよい。この場合、前記ワイヤの長手方向軸線がはんだパッド1の表面に対して平行に接着される。ボンディングワイヤの厚さは、典型的には得ようとするはんだ層高さよりもやや大きく選択する必要がある。接着位置は、図1に示した実施例で切込み若しくはエンボス加工によって得られた隆起部の位置に対応する。短いボンディングワイヤ片による隆起部は、上で説明した隆起部と同じ機能を果たす。
【0014】
別の択一的な方法では、例えば隆起部を備えたリードフレームと、載置されて平坦化されたはんだ膜と、隆起部の加工成形された平床部とをはんだ付け炉に導入してから、例えば半導体チップ等の構成素子を載置する。はんだの溶融温度以上にリードフレームを加熱すると、クッション状のはんだ表面が形成される。その後で初めてチップが位置決めされて、平床部30に押し付けられる。チップは放されても、リードフレーム表面に存在する隆起部に基づき、規定されたはんだ厚さを下回ることはないので、チップの隣りにはんだ突出部が形成される恐れはない。但し、チップは毛管現象及び制限されたはんだ供給量に基づき、規定された厚さを著しく上回ることもない。つまり、隆起部、はんだ膜を規定する厚さ及び前記隆起部からの平床部の形成を含む引き続く圧着の規定は、はんだ付けしようとする構成素子を既に液状のはんだクッションに載置する「はんだ・ダイ結合(Soft − Solder − Die −Attach) 」法の枠内でも有利に適用可能である。既に述べたように、平床部に圧着された後で前記構成素子が放され、冷却後にはやはりチップ110をパッド1に結合する強固なはんだ層100が存在している。但し、使用されるリードフレームは、前記のように用いられる場合は構成素子によって占められるべき位置に凹部を有していてはいけない。それというのも、さもなければこれらの凹部もはんだ付け過程においてやはりはんだで満たされ、これにより、はんだ膜がチップと比べて僅かに大きな場合に、はんだ量自体が場合によってはチップ面を完全に濡らすには最早十分ではなくなるからである。
【図面の簡単な説明】
【図1a】はんだパッドを横断して側面から見た図である。
【図1b】はんだパッドの平面図である。
【図2a】1方法ステップを示した図である。
【図2b】第2の方法ステップを示した図である。
【図3】別の方法ステップを示した図である。
【符号の説明】
1 はんだパッド、 2 隆起部、 10 はんだ膜、 20 押圧部材、 21 圧縮ばね、 30 平床部、 100 はんだ層、 110 構成素子
Claims (8)
- はんだを用いてパッドに少なくとも1つの電気的な構成素子を固定するための方法であって、
イ)パッドに隆起部を設け、これらの隆起部が、生ぜしめようとするはんだ層厚さと少なくとも同じ高さであり、
ロ)次のステップにおいてはんだ、特にはんだ膜を前記隆起部に載置し、
ハ)更に次のステップで前記隆起部をほぼはんだの高さになるまで押さえつけ、
ニ)更に次のステップではんだ付け過程を実施することを特徴とする、電気的な構成素子を固定するためのはんだ付け法。 - ほぼ平らな板を有利には力を制御して隆起部に押し付けることにより、これらの隆起部を押さえつける、請求項1記載の方法。
- ニードルを用いて隆起部をエンボスする、請求項1又は2記載の方法。
- ボンディングワイヤ、特にアルミニウムボンディングワイヤを接着することにより隆起部をもたらす、請求項1又は2記載の方法。
- 少なくとも3つの隆起部をもたらす、請求項1から4までのいずれか1項記載の方法。
- はんだ付け過程の第1ステップにおいて構成素子を載置又は案内し、第2ステップにおいてはんだ層をその溶融温度以上に加熱する、請求項1から5までのいずれか1項記載の方法。
- オーバヘッド組込みにおいてはんだ付け過程を行う、請求項6記載の方法。
- はんだ付け過程の第1ステップにおいてはんだをその溶融温度以上に加熱し、第2ステップにおいて押さえつけられた隆起部に構成素子を圧着する、請求項1から5までのいずれか1項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10038330A DE10038330C2 (de) | 2000-08-05 | 2000-08-05 | Lötverfahren zur Befestigung elektrischer Bauelemente |
PCT/DE2001/002756 WO2002014008A1 (de) | 2000-08-05 | 2001-07-20 | Lötverfahren zur befestigung elektrischer bauelemente |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004505783A true JP2004505783A (ja) | 2004-02-26 |
Family
ID=7651483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002519133A Pending JP2004505783A (ja) | 2000-08-05 | 2001-07-20 | 電気的な構成素子を固定するためのはんだ付け法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6953145B2 (ja) |
EP (1) | EP1309420B1 (ja) |
JP (1) | JP2004505783A (ja) |
KR (1) | KR20030016427A (ja) |
AU (2) | AU2001278392B2 (ja) |
DE (2) | DE10038330C2 (ja) |
ES (1) | ES2250448T3 (ja) |
WO (1) | WO2002014008A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503982A (ja) * | 2006-09-14 | 2010-02-04 | バレオ エレクトロニク エ システメ デ リアイソン | 材料を加えることによって部材をサポートに接着する方法、および2つの要素を重ね合わせる装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060108396A1 (en) * | 2004-10-09 | 2006-05-25 | Nessman Donald O | Bonded components and component bonding |
US7723830B2 (en) | 2006-01-06 | 2010-05-25 | International Rectifier Corporation | Substrate and method for mounting silicon device |
DE102014105957B3 (de) * | 2014-04-29 | 2015-06-25 | Infineon Technologies Ag | Verfahren zur Herstellung einer Lötverbindung |
DE102016111701A1 (de) * | 2016-06-27 | 2017-12-28 | Endress+Hauser Flowtec Ag | Sensor für ein thermisches Durchflussmessgerät, ein thermisches Durchflussmessgerät und ein Verfahren zum Herstellen eines Sensors eines thermischen Durchflussmessgeräts |
CN112420625A (zh) * | 2020-10-29 | 2021-02-26 | 光华临港工程应用技术研发(上海)有限公司 | 芯片贴放封装结构及方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805373A (en) * | 1972-07-31 | 1974-04-23 | Texas Instruments Inc | Method of making a brazed composite metal tape |
DE2653650C2 (de) * | 1976-11-25 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum flächenhaften Verlöten zweier metallischer Körper |
US4439918A (en) * | 1979-03-12 | 1984-04-03 | Western Electric Co., Inc. | Methods of packaging an electronic device |
US4626478A (en) * | 1984-03-22 | 1986-12-02 | Unitrode Corporation | Electronic circuit device components having integral spacers providing uniform thickness bonding film |
JPS63304636A (ja) * | 1987-06-05 | 1988-12-12 | Hitachi Ltd | はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法 |
US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
JPH0243362A (ja) * | 1988-08-03 | 1990-02-13 | Hitachi Metals Ltd | スパッターターゲットとバッキングプレートの接合体 |
US4977296A (en) * | 1989-02-23 | 1990-12-11 | Hemming Leland H | Radio frequency shielding tape |
JP2841940B2 (ja) * | 1990-12-19 | 1998-12-24 | 富士電機株式会社 | 半導体素子 |
JP3107489B2 (ja) | 1993-11-08 | 2000-11-06 | 株式会社日立製作所 | 内燃機関の混合気形成装置 |
US5508561A (en) * | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
US5785236A (en) * | 1995-11-29 | 1998-07-28 | Advanced Micro Devices, Inc. | Advanced copper interconnect system that is compatible with existing IC wire bonding technology |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
US6483195B1 (en) * | 1999-03-16 | 2002-11-19 | Sumitomo Bakelite Company Limited | Transfer bump street, semiconductor flip chip and method of producing same |
-
2000
- 2000-08-05 DE DE10038330A patent/DE10038330C2/de not_active Expired - Fee Related
-
2001
- 2001-07-20 EP EP01956357A patent/EP1309420B1/de not_active Expired - Lifetime
- 2001-07-20 DE DE50107582T patent/DE50107582D1/de not_active Expired - Lifetime
- 2001-07-20 ES ES01956357T patent/ES2250448T3/es not_active Expired - Lifetime
- 2001-07-20 US US10/344,015 patent/US6953145B2/en not_active Expired - Fee Related
- 2001-07-20 WO PCT/DE2001/002756 patent/WO2002014008A1/de active IP Right Grant
- 2001-07-20 KR KR10-2003-7001045A patent/KR20030016427A/ko not_active Application Discontinuation
- 2001-07-20 AU AU2001278392A patent/AU2001278392B2/en not_active Ceased
- 2001-07-20 AU AU7839201A patent/AU7839201A/xx active Pending
- 2001-07-20 JP JP2002519133A patent/JP2004505783A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503982A (ja) * | 2006-09-14 | 2010-02-04 | バレオ エレクトロニク エ システメ デ リアイソン | 材料を加えることによって部材をサポートに接着する方法、および2つの要素を重ね合わせる装置 |
US8952288B2 (en) | 2006-09-14 | 2015-02-10 | Valeo Equipements Electriques Monteur | Method of bonding a member to a support by addition of material, and device for arranging two elements, one on the other |
Also Published As
Publication number | Publication date |
---|---|
DE50107582D1 (de) | 2006-02-09 |
DE10038330A1 (de) | 2002-03-07 |
US6953145B2 (en) | 2005-10-11 |
US20040011856A1 (en) | 2004-01-22 |
EP1309420A1 (de) | 2003-05-14 |
AU2001278392B2 (en) | 2006-02-09 |
EP1309420B1 (de) | 2005-09-28 |
WO2002014008A1 (de) | 2002-02-21 |
AU7839201A (en) | 2002-02-25 |
KR20030016427A (ko) | 2003-02-26 |
DE10038330C2 (de) | 2002-07-11 |
ES2250448T3 (es) | 2006-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
JP2002026233A (ja) | 半導体装置およびその製造方法 | |
US5666003A (en) | Packaged semiconductor device incorporating heat sink plate | |
JP2004172489A (ja) | 半導体装置およびその製造方法 | |
JP2009516389A (ja) | リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法 | |
JP3853263B2 (ja) | 半導体装置 | |
JP5153684B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7009116B2 (en) | Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components | |
JP2001274177A (ja) | 半導体装置及びその製造方法 | |
JP2004505783A (ja) | 電気的な構成素子を固定するためのはんだ付け法 | |
US10847702B2 (en) | Semiconductor module | |
JP3384762B2 (ja) | 半導体装置の製造方法 | |
US6806562B2 (en) | Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two | |
US6797530B2 (en) | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements | |
JP2007311577A (ja) | 半導体装置 | |
JP3616698B2 (ja) | ヒートシンク付きステムの製造方法 | |
JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
JP3022910B2 (ja) | 半導体装置の製造方法 | |
CN114556534A (zh) | 半导体装置及半导体装置的制造方法 | |
JP3908590B2 (ja) | ダイボンディング方法 | |
JPH0582568A (ja) | 半導体チツプの接着方法 | |
JP4254487B2 (ja) | 半導体装置 | |
JP6619121B1 (ja) | 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置 | |
WO2024111058A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3368140B2 (ja) | 電子部品の実装方法及びその構造 |