JP2004356195A - 電子部品の実装方法、電子部品の実装構造、電子部品モジュールおよび電子機器 - Google Patents

電子部品の実装方法、電子部品の実装構造、電子部品モジュールおよび電子機器 Download PDF

Info

Publication number
JP2004356195A
JP2004356195A JP2003149227A JP2003149227A JP2004356195A JP 2004356195 A JP2004356195 A JP 2004356195A JP 2003149227 A JP2003149227 A JP 2003149227A JP 2003149227 A JP2003149227 A JP 2003149227A JP 2004356195 A JP2004356195 A JP 2004356195A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
bump
hole
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003149227A
Other languages
English (en)
Other versions
JP3933094B2 (ja
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003149227A priority Critical patent/JP3933094B2/ja
Priority to TW093111883A priority patent/TWI237295B/zh
Priority to US10/839,283 priority patent/US7278564B2/en
Priority to KR1020040037894A priority patent/KR100622170B1/ko
Priority to CNA2004100429189A priority patent/CN1574261A/zh
Publication of JP2004356195A publication Critical patent/JP2004356195A/ja
Application granted granted Critical
Publication of JP3933094B2 publication Critical patent/JP3933094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】電子部品と基板とを確実に電気的接続することが可能な、電子部品の実装方法を提供する。
【解決手段】基板６０の下面に形成された接続電極６２，６８から基板６０の上面にかけて形成されたスルーホール６３と、接続電極６２，６８に接続してスルーホール６３の内部に充填された低融点金属６４とを備えた基板６０の、低融点金属６４における上端部に対して、電子部品４０の電極パッド４２上に形成されたバンプ４４を加圧しつつ、低融点金属６４を加熱することにより、バンプ４４と低融点金属６４とを合金接合させる。なお、電子部品４０の能動面は基板６０の上面によって封止する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品の実装方法、電子部品の実装構造、電子部品モジュールおよび電子機器に関するものである。
【０００２】
【従来の技術】
ＩＣ等の電子部品は、回路基板等に実装されて使用されている。この電子部品を回路基板に実装する方法について、さまざまな方法が提案されている。図７に、従来技術に係る電子部品の実装構造の説明図を示す。図７（ａ）では、異方導電性フィルム（ＡＣＦ）１９０を挟んで、ＩＣ等の電子部品１７０が基板１２０に実装されている。異方導電性フィルム１９０は、熱硬化性樹脂１９２に導電性粒子１９５を分散させたものである。この導電性粒子１９５が、電子部品１７０の能動面に形成された電極パッド１７２と、基板１２０の表面に形成された電極パッド１２２との間に入り込んで、両者が電気的に接続されている。また、加熱により硬化した熱硬化性樹脂１９２により、電子部品１７０と基板１２０とが機械的に接続されるとともに、電子部品１７０と基板１２０との電気的接続部が保護されている。
【０００３】
近年では、電子部品の小型化にともなって、電極の狭ピッチ化が進んでいる。ところが、異方導電性フィルムを使用した上記の実装方法では、水平方向に隣接する電極パッドの間にも導電性粒子１９５が配置されるため、電極パッドの狭ピッチ化にともなって電極パッド相互の短絡が発生するおそれがある。また、電極パッドの狭ピッチ化にともなって電極パッド自体も小さくなるため、各電極パッドが捕捉する導電性粒子の個数が減少し、電気的接続の信頼性が低下する。さらに、高価な導電性粒子のすべてを電気的接続に利用することができない。
【０００４】
そこで、特許文献１には、熱可塑性樹脂で形成した基材を溶融させて、電子部品の能動面に接着する方法が開示されている。図７（ｂ）に、特許文献１に開示された実装構造の説明図を示す。この実装構造では、ＩＣ等の電子部品２７０に半田バンプ２７４が形成されている。また、熱可塑性樹脂から形成された基材２２０の底面に、接続パターン２２２が形成されている。そして、基板２２０の溶融温度以上に加熱した電子部品２７０を、基材２２０の上面から押圧して、半田バンプ２７４を基材２２０に貫通させて接続パターン２２２に圧接する。これにより、電子部品２７０と基材２２０とが電気的に接続される。また、溶融後固化された基材２２０に電子部品２７０が接着され、両者が機械的に接続されるとともに、半田バンプ２７４の周囲が保護される。
【０００５】
【特許文献１】
国際公開第ＷＯ９７／１６８４８号パンフレット
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１の実装方法では、半田バンプ２７４を基材２２０に貫通させて接続パターン２２２に接触するため、半田バンプ２７４と接続パターン２２２との間に基材２２０を構成する熱可塑性樹脂が残留するおそれがある。そして、この熱可塑性樹脂は電気絶縁性を有するため、半田バンプ２７４と接続パターン２２２との導通が確保できずに、電子部品２７０と基材２２０との電気的接続が不可能になるという問題がある。
【０００７】
また、特許文献１の実装方法では、電子部品２７０のバンプ２７４が半田で形成されているので、電極の狭ピッチ化に対応できない。具体的には、バンプ製造工程の限界により、半田バンプ２７４を１００μｍ以下のピッチに形成するのは不可能である。さらに、半田バンプ２７４を接触させる接続パターン２２２にはフラックスを塗布することができないので、半田バンプ２７４と接続パターン２２２との電気的接続の確保が困難である。
【０００８】
本発明は、上記課題を解決するためになされたものであり、電子部品と基板とを確実に電気的接続することが可能な、電子部品の実装方法および電子部品の実装構造の提供を目的とする。
また、電子部品と基板とが確実に電気的接続された電子部品モジュールおよび電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電子部品の実装方法は、基板に対して電子部品を実装する方法であって、前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された低融点金属とを備えた基板の、前記低融点金属が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプを加圧しつつ、前記低融点金属を加熱することにより、前記バンプと前記低融点金属とを合金接合させることを特徴とする。
【００１０】
この構成によれば、バンプを基板に貫通させる必要がないので、基板を構成する絶縁性材料がバンプの先端に付着することがない。したがって、電子部品と基板とを確実に電気的接続することができる。また、半田以外の材料でバンプを形成することが可能であり、電極の狭ピッチ化に対応することができる。さらに、バンプと低融点金属とは比較的低温で合金接合させることが可能である。したがって、加熱による電子部品のダメージを低減することができる。
【００１１】
また、前記低融点金属が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、前記基板の前記他方側から前記穴の内部に前記バンプを挿入して前記バンプを加圧しつつ、前記電子部品を加熱することにより前記低融点金属を加熱して、前記バンプと前記低融点金属とを合金接合させるとともに、前記バンプが形成された前記電子部品の能動面を、熱可塑性樹脂からなる前記基板の前記他方側の表面に対向させて加圧しつつ、前記電子部品を加熱することにより前記基板を加熱して可塑化させ、前記電子部品の前記能動面を前記基板の前記他方側の表面によって封止することを特徴とすることが望ましい。
【００１２】
この構成によれば、電子部品と基板との電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、異方導電性フィルムを使用することなく、電子部品と基板との電気的接続部を保護することができるので、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。
【００１３】
また、前記バンプは銅で形成され、前記低融点金属は錫または錫を含む合金であって、前記バンプと前記低融点金属との接合部に銅錫合金を形成させることが望ましい。この構成によれば、２５０℃〜３００℃程度の低温でバンプと低融点金属とを合金接合することが可能であり、加熱による電子部品のダメージを低減することができる。
【００１４】
また、本発明に係る他の電子部品の実装方法は、基板に対して電子部品を実装する方法であって、前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された導電性を有する未硬化の熱硬化性樹脂とを備えた基板の、前記熱硬化性樹脂が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプを加圧しつつ、前記熱硬化性樹脂を加熱することにより、前記バンプと前記熱硬化性樹脂とを合金接合させることを特徴とする。
この構成によれば、電子部品と基板とを確実に電気的接続することができる。また、電極の狭ピッチ化に対応することができる。さらに、未硬化の熱硬化性樹脂を加熱して硬化させることにより、比較的低温でバンプを固着させることが可能である。したがって、加熱による電子部品のダメージを低減することができる。
【００１５】
また、前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、前記基板の前記他方側から前記穴の内部に前記バンプを挿入して前記バンプを埋め込みつつ、前記電子部品を加熱することにより前記熱硬化性樹脂を加熱して硬化させ、前記バンプを前記熱硬化性樹脂に固着させるとともに、前記バンプが形成された前記電子部品の能動面を、熱可塑性樹脂からなる前記基板の前記他方側の表面に対向させて加圧しつつ、前記電子部品を加熱することにより前記基板を加熱して可塑化させ、前記電子部品の前記能動面を前記基板の前記他方側の表面によって封止することが望ましい。
この構成によれば、電子部品と基板との電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。
【００１６】
また、前記穴の開口形状が、前記バンプの平面形状より大きく形成されていることが望ましい。これにより、穴の内部にバンプを簡単に挿入することができるので、製造工程を簡略化することができる。
また、前記穴は、前記基板の前記他方側の表面から前記基板の前記一方側に形成された前記導電体にかけて、レーザを照射することによって形成することが望ましい。これにより、基板の一方側の表面に形成された導電体を損傷することなく、その導電体の裏面から基板の他方側の表面にかけて穴を形成することができる。
一方、本発明に係る電子部品の実装構造は、上述したいずれかの電子部品の実装方法を使用して形成されていることを特徴とする。これにより、上記効果をともなった電子部品の実装構造を提供することができる。
【００１７】
また、本発明に係る他の電子部品の実装構造は、基板に対して電子部品を実装構造であって、前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された低融点金属とを備えた基板の、前記穴に充填された前記低融点金属と、前記バンプとが合金接合させることを特徴とする。
【００１８】
この構成によれば、バンプを基板に貫通させる必要がないので、基板を構成する絶縁性材料がバンプの先端に付着することがない。したがって、電子部品と基板とを確実に電気的接続することができる。また、半田以外の材料でバンプを形成することが可能であり、電極の狭ピッチ化に対応することができる。さらに、バンプと低融点金属とは比較的低温で合金接合させることが可能である。したがって、加熱による電子部品のダメージを低減することができる。
【００１９】
また、前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置されて、前記バンプと合金接合され、前記バンプが形成された前記電子部品の能動面が、熱可塑性樹脂からなる前記基板の前記他方側の表面によって封止されていることが望ましい。
【００２０】
この構成によれば、電子部品と基板との電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、異方導電性フィルムを使用することなく、電子部品と基板との電気的接続部を保護することができるので、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。
【００２１】
また、前記バンプは銅で形成され、前記低融点金属は錫または錫を含む合金であって、前記バンプと前記低融点金属との接合部に銅錫合金が形成されていることが望ましい。この構成によれば、２５０℃〜３００℃程度の低温でバンプと低融点金属とを合金接合することが可能であり、加熱による電子部品のダメージを低減することができる。
【００２２】
また、本発明に係る他の電子部品の実装構造は、基板に対して電子部品を実装構造であって、前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された導電性を有する未硬化の熱硬化性樹脂とを備えた基板の、前記熱硬化性樹脂が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプが固着されていることを特徴とする。
この構成によれば、電子部品と基板とを確実に電気的接続することができる。また、電極の狭ピッチ化に対応することができる。さらに、未硬化の熱硬化性樹脂を加熱して硬化させることにより、比較的低温でバンプを固着させることが可能である。したがって、加熱による電子部品のダメージを低減することができる。
【００２３】
また、前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、前記バンプと固着され、前記バンプが形成された前記電子部品の能動面が、熱可塑性樹脂からなる前記基板の前記他方側の表面によって封止されていることが望ましい。
この構成によれば、電子部品と基板との電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。
【００２４】
一方、本発明に係る電子部品モジュールは、上述したいずれかの電子部品の実装構造を備えたことを特徴とする。これにより、上記効果をともなった電子部品モジュールを提供することができる。
一方、本発明に係る電子機器は、上述した電子部品モジュールを備えたことを特徴とする。これにより、上記効果をともなった電子機器を提供することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２６】
［第１実施形態］
最初に、第１実施形態に係る電子部品の実装構造および実装方法について説明する。まず、電子部品であるＩＣを実装した電子部品モジュールである液晶表示装置について、図２および図３を用いて説明する。なお、図２は液晶表示装置の分解斜視図であり、図３は図２のＡ−Ａ線における側面断面図である。なお、本実施形態ではパッシブマトリクス型の液晶表示装置を例にして説明するが、本発明をアクティブマトリクス型の液晶表示装置に適用することも可能である。また、図２および図３は液晶表示装置を模式的に示したものであり、実際の液晶表示装置にはより多くの電極や端子等が形成されている。
【００２７】
［液晶表示装置］
図２に示すように、本実施形態の液晶表示装置１では、ガラス等の透明材料からなる一対の下部基板１０および上部基板２０が対向配置されている。両基板１０，２０の間隔は、これらの間に配置されたビーズ状スペーサ（図示せず）の直径によって規定され、たとえば５μｍ程度に保持されている。また、両基板１０，２０は、熱硬化型や紫外線硬化型などの接着剤からなるシール材３０によって、周縁部が接合されている。そのシール材３０の一部には、両基板１０，２０から外側に突出した液晶注入口３２が設けられている。そして、両基板１０，２０とシール材３０とによって囲まれた空間に液晶注入口３２から液晶が注入された後に、液晶注入口３２が封止材３１によって封止されている。
【００２８】
また、下部基板１０の下側には入射側偏光板１８が配置され、上部基板２０の上側には出射側偏光板２８が配置されている。なお、入射側偏光板１８および出射側偏光板２８は、それぞれの偏光軸（透過軸）が９０°ずれた状態で配置されている。また、入射側偏光板１８の下側には、バックライト装置２が配置されている。そして、バックライト装置２からの光が入射側偏光板１８に入射すると、入射側偏光板１８の偏光軸に沿った直線偏光のみが入射側偏光板１８を透過する。入射側偏光板１８を透過した直線偏光は、両基板１０，２０によって挟持された液晶層を透過する過程で、液晶分子の配向状態にしたがって回転する。さらに、液晶層を透過した直線偏光は、その偏光軸が出射側偏光板２８の偏光軸と一致する場合にのみ出射側偏光板２８を透過する。この出射側偏光板２８を透過した直線偏光によって画像が構成される。
【００２９】
一方、上部基板２０の内面には、ＩＴＯ等の透明導電材料からなる走査電極２２がストライプ状に形成されている。一方、下部基板１０の内面には、ＩＴＯ等の透明導電材料からなる信号電極１２がストライプ状に形成されている。なお、走査電極２２および信号電極１２は直交するように配置され、その交点付近が液晶表示装置の画素領域となっている。そして、一の走査電極２２に走査信号が供給され、一の信号電極１２にデータ信号が供給されると、両電極１２，２２の交点において両電極１２，２２に挟まれた液晶層に電圧が印加される。ここで、印加された電圧レベルに応じて液晶分子の配向状態が制御される。これにより、液晶層に入射した直線偏光の回転角度が制御されて、液晶表示装置１による画像表示が行われる。
【００３０】
図３は、図２のＡ−Ａ線における側面断面図である。上部基板２０の内面における各画素領域には、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のカラーフィルタ層２４ｒ、２４ｇ、２４ｂが形成されている。これにより、液晶表示装置１によるカラー画像の表示が可能になっている。なお、各カラーフィルタ層２４ｒ、２４ｇ、２４ｂの間には遮光膜２５が形成され、隣接する画素領域からの光の洩れが防止されている。また、各カラーフィルタ層２４ｒ、２４ｇ、２４ｂの表面には走査電極２２が形成され、走査電極２２の表面には配向膜２６が形成されている。
【００３１】
一方、下部基板１０の上側には、信号電極１２が形成されている。また、信号電極１２の表面にはオーバーコート膜１５が形成され、オーバーコート膜１５の表面には液晶分子の配向膜１６が形成されている。この配向膜１６により、電圧無印加時における液晶分子の配向状態が規定される。なお、上部基板２０の配向膜２６による液晶分子の配向方向と、下部基板１０の配向膜１６による液晶分子の配向方向とが、９０°ずれるように各配向膜１６，２６が形成されている。
【００３２】
ここで、下部基板１０が上部基板２０の側方に張り出し形成され、その張り出し部１１に各信号電極１２が延長形成されている。その張り出し部１１の先端には、異方導電性フィルム（図示せず）等を介して、フレキシブルプリント配線基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、以下ＦＰＣという）６０の一方端部が実装されている。なお、ＦＰＣ６０の一方端部の下面には、下部基板１０の各信号電極１２に対応して、導電体である接続電極６２が形成されている。そして、異方導電性フィルム等を介することにより、ＦＰＣ６０の接続電極６２が下部基板１０の各信号電極１２に対して電気的に接続されている。
【００３３】
一方、ＦＰＣ６０の他方端部の下面には、ＦＰＣ６０を他の回路基板に接続するため、導電体である接続電極６８が形成されている。また、これらの接続電極６２，６８は、ＦＰＣ６０の表裏を貫通する貫通電極により、ＦＰＣ６０の上面に引き回されている。そして、ＦＰＣ６０の上面には、駆動用ＩＣ４０が実装されている。この駆動用ＩＣ４０により、上述した他の回路基板からの信号に応じて、各信号電極１２が駆動される。
【００３４】
［駆動用ＩＣの実装構造］
図１は、本発明に係る電子部品の実施形態である駆動用ＩＣ４０の実装状態の説明図であって、図３の部分拡大図である。駆動用ＩＣ（以下、単にＩＣという）４０の能動面（下面）には、Ａｌ等の導電材料からなる複数の電極パッド４２が、所定ピッチで形成されている。また、各電極パッド４２の表面には、銅（Ｃｕ）メッキによるバンプ４４が形成されている。一例をあげれば、各バンプ４４は３０μｍ以下の幅に形成され、隣接するバンプ４４は１０μｍ程度の間隔で配置されて、各バンプのピッチが４０μｍ程度となっている。なお、バンプ４４の形成部分を除くＩＣ４０の能動面には、酸化ケイ素（ＳｉＯ２）や窒化ケイ素（Ｓｉ３Ｎ４）等からなるパッシベーション膜４９が形成されている。
【００３５】
一方、ＦＰＣ６０は、ポリエステル樹脂やポリアミド樹脂、芳香族ポリエステル樹脂、芳香族ポリアミド樹脂などの熱可塑性樹脂材料により、たとえば２５μｍ程度の厚さに形成されて、可撓性が付与されている。ＦＰＣ６０における一方側の表面である下面には、Ｃｕからなる接続電極６２，６８が、たとえば９μｍ程度の厚さに形成されている。なお、接続電極６２，６８を保護するため、ＦＰＣ６０の下面全体に液晶ポリマーやレジスト等からなる保護膜６９が形成されている。
【００３６】
また、ＦＰＣ６０の下面に形成された接続電極６２，６８から、ＦＰＣ６０の他方側の表面である上面にかけて、穴であるスルーホール６３が形成されている。スルーホール６３の直径は、たとえば３０μｍ以上に形成されている。なお、スルーホール６３の開口形状は、円形であっても矩形であってもよい。また、スルーホール６３の開口形状は、ＩＣ４０におけるバンプ４４の平面形状より大きく形成されている。これにより、スルーホール６３の内部にバンプ４４を簡単に挿入することができる。
【００３７】
さらに、スルーホール６３の内部に低融点金属６４が充填されている。低融点金属６４は、錫（Ｓｎ）やインジウム（Ｉｎ）、亜鉛（Ｚｎ）などの金属またはこれらの合金である。なお、低融点金属６４の一方側の端部は、接続電極６２，６８に接続されている。また、低融点金属６４の他方側の端部は、ＦＰＣ６０の上面から所定間隔をおいてＦＰＣ６０の内部に配置されている。この所定間隔とは、ＩＣ４０の能動面からバンプ４４の先端までの高さと同じか、それより若干小さい間隔である。
【００３８】
そして、ＦＰＣ６０における低融点金属６４の他方側の端部に対して、ＩＣ４０におけるバンプ４４の先端部が合金接合されている。具体的には、低融点金属６４およびバンプ４４の構成材料が、相互に相手側の内部に拡散して合金が形成され、両者が接合されている。なお、バンプ４４の先端部が、低融点金属６４の内部に埋め込まれていてもよい。一方、ＩＣ４０の能動面は、熱可塑性樹脂からなるＦＰＣ６０の上面に接着されて封止されている。
【００３９】
［駆動用ＩＣの実装方法］
次に、駆動用ＩＣの実装方法について、図４を用いて説明する。図４は、ＩＣの実装方法の説明図である。なお図４では、保護膜６９およびパッシベーション膜４９（図１参照）の記載を省略している。
まず、図４（ａ）に示すように、ＦＰＣ６０にスルーホール６３を形成する。スルーホール６３の形成は、ＦＰＣ６０の上面からレーザを照射して、ＦＰＣ６０を構成する熱可塑性樹脂を除去することによって行う。なお、レーザの焦点を移動させることにより、ＦＰＣ６０の上面から接続電極６２の下面にかけてスルーホール６３を形成する。このように、レーザを使用することにより、ＦＰＣ６０の下面に形成された接続電極６２，６８を損傷することなくスルーホール６３を形成することができる。
【００４０】
次に、図４（ｂ）に示すように、スルーホール６３の内部に低融点金属６４を充填する。具体的には、印刷法等を使用して、ペースト状の低融点金属をスルーホール６３の内部に充填する。なお、印刷法に代えて、スパッタ法やメッキ法等を使用することも可能である。なお、低融点金属６４は、その下端部が接続電極６２，６８に接続されるように充填する。また、その上端部が、ＦＰＣ６０の上面から所定間隔をおいてＦＰＣ６０の内部に配置されるように充填する。この所定間隔とは、ＩＣ４０の能動面からバンプ４０の先端までの高さと同じか、それより若干小さい間隔である。
【００４１】
次に、図４（ｃ）に示すように、加熱したＩＣ４０をＦＰＣ６０の上方に配置して、ＩＣ４０におけるバンプ４４の先端部を、ＦＰＣ６０におけるスルーホール６３の内部に挿入する。そして、バンプ４４の先端部を低融点金属６４の上端部に加圧する。ここで、ＦＰＣ６０の上面から上記所定間隔をおいて低融点金属６４の上端部が配置されているので、ＩＣ４０の能動面がＦＰＣ６０の上面に当接する前に、バンプ４４の先端部が低融点金属６４の上端部に当接する。そして、次述するようにバンプ４４と低融点金属とが接合されるので、ＩＣ４０とＦＰＣ６０とを確実に電気的接続することができる。
【００４２】
なお、上述したＩＣ４０の加熱は、バンプ４４の当接する低融点金属６４の上端部が２００℃以上に加熱されるように行う。このように、ＩＣ４０を介して低融点金属６４を加熱すれば、合金接合に必要な低融点金属６４の上端部のみを効率的に加熱することができる。一方、ＦＰＣ６０に対するＩＣ４０の加圧は、各電極パッドにつき９８Ｎ（１０ｇｆ）以上の力が作用するように行う。ここで、Ｓｎの融点は２３０℃程度であるため、加圧と同時に２５０℃〜３００℃以上に加熱することにより、バンプ４４の構成材料であるＣｕと低融点金属６４の構成材料であるＳｎとのＣｕＳｎ合金を形成することができる。この合金は、バンプ４４および低融点金属６４の構成材料が相互に相手側に拡散することにより、バンプ４４と低融点金属６４との接触部に形成される。これにより、バンプ４４と低融点金属６４とが合金接合される。
【００４３】
また、低融点金属６４の上端面がＳｎの融点付近の温度で加熱されるので、バンプ４４の先端部が低融点金属６４の内部に入り込む。これにより、ＩＣ４０の能動面がＦＰＣ６０の上面に当接する。すると、低融点金属６４の上端部と同様に、ＦＰＣ６０の上面も２００℃以上に加熱される。なお、ＦＰＣ６０を構成する例えば、芳香族ポリエステル樹脂は２５０℃以上で可塑化するため、ＦＰＣ６０の上面はＩＣ４０と当接した状態で可塑化する。なお、ＩＣ４０の能動面にパッシベーション膜などによる凹凸が形成されていても、ＦＰＣ６０はその凹凸に沿って変形する。その後、ＦＰＣ６０が冷却されると、熱可塑性樹脂が硬化して、ＩＣ４０がＦＰＣ６０に固着される。これにより、ＩＣ４０とＦＰＣ６０とが機械的に接続されるとともに、ＩＣ４０の能動面がＦＰＣ６０の上面によって封止され、両者の電気的接続部が保護される。以上により、図１に示す状態となる。
【００４４】
以上に詳述した第１実施形態では、ＦＰＣにスルーホールを形成し、スルーホールの内部に低融点金属を充填して、ＩＣのバンプと低融点金属とを合金接合する。この場合、バンプをＦＰＣに貫通させる必要がないので、バンプの先端にＦＰＣを構成する絶縁性材料が付着することがない。したがって、ＩＣとＦＰＣとを確実に電気的接続することができる。また、両者を簡単に電気的接続することが可能になり、製造工程を簡略化することができる。さらに、半田以外の材料でバンプを形成することが可能であり、またバンプの高さを低く抑えることができるので、電極の狭ピッチ化に対応することができる。たとえば、Ｃｕによってバンプを形成する場合には、１０μｍ程度の狭ピッチにバンプを形成することも可能である。加えて、バンプと低融点金属とは比較的低温で合金接合させることが可能である。したがって、加熱によるＩＣのダメージを低減することができる。
【００４５】
また、第１実施形態では、バンプをスルーホールの内部に挿入し、バンプと低融点金属とを合金接合させるとともに、ＩＣの能動面をＦＰＣの表面によって封止する。これにより、ＩＣとＦＰＣとの電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、異方導電性フィルムを使用することなく、ＩＣとＦＰＣとの電気的接続部を保護することができるので、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。さらに、アンダーフィルを充填することなく、ＩＣとＦＰＣとの電気的接続部を保護することができるので、製造コストを低減することができる。加えて、ＦＰＣを熱硬化性樹脂より安価な熱可塑性樹脂によって構成するので、製造コストを低減することができる。
【００４６】
なお、ＩＣ４０の能動面をＦＰＣ６０の上面によって封止する代わりに、両者の間に熱硬化性樹脂を配置することによってＩＣ４０の能動面を封止し、両者の電気的接続部を保護してもよい。ＩＣ４０の能動面を熱硬化性樹脂によって封止するには、ＩＣ４０の能動面またはＦＰＣ６０の上面に未硬化の熱硬化性樹脂フィルムを装着し、ＩＣ４０をＦＰＣ６０に加熱・加圧して、熱硬化性樹脂を硬化させればよい。また、上述したようにＩＣ４０をＦＰＣ６０に電気的接続した後に、ＩＣ４０とＦＰＣ６０との隙間に熱硬化性樹脂ペーストからなるアンダーフィルを充填し、加熱して熱硬化性樹脂を硬化させてもよい。なお、上述したようにＩＣ４０とＦＰＣ６０とは電気的接続されているので、熱硬化性樹脂には導電性粒子を分散させておく必要がない。したがって、この場合にも、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。
【００４７】
［第２実施形態］
次に、第２実施形態に係る電子部品の実装構造および実装方法について、図５を用いて説明する。第２実施形態では、ＦＰＣ６０におけるスルーホール６３の内部に、導電性を有する熱硬化性樹脂６５が充填されている点が、第１実施形態と異なっている。なお、第１実施形態と同様の構成となる部分については、詳細な説明を省略する。
【００４８】
第２実施形態に係る電子部品の実装構造では、ＦＰＣ６０におけるスルーホール６３の内部に、導電性を有する熱硬化性樹脂６５が充填されている。導電性を有する熱硬化性樹脂６５として、金属粉末を含有する熱硬化性樹脂６５等を使用する。熱硬化性樹脂には、エポキシ樹脂等を使用するのが望ましい。また、金属粉末には、銀（Ａｇ）や金（Ａｕ）、ニッケル（Ｎｉ）等の微粒子を使用するのが望ましい。このような金属粉末を熱硬化性樹脂に分散させることにより、熱硬化性樹脂６５が導電性を示すようになる。
【００４９】
第２実施形態に係る電子部品の実装方法では、まず第１実施形態と同様に、ＦＰＣ６０にスルーホール６３を形成する（図４（ａ）参照）。次に、スルーホール６３の内部に、金属粉末を含有する未硬化の熱硬化性樹脂６５を充填する（図４（ｂ）参照）。未硬化の熱硬化性樹脂６５はペースト状であり、その充填はディスペンス法や印刷法等によって行うことができる。なお、充填した熱硬化性樹脂６５の上端部が、ＦＰＣ６０の上面から所定間隔をおいてＦＰＣ６０の内部に配置されるように、熱硬化性樹脂６５を充填する。ここで、所定間隔とは、ＩＣ４０の能動面からバンプ４０の先端までの高さより若干小さい間隔である。
【００５０】
次に、図５に示すように、加熱したＩＣ４０をＦＰＣ６０の上方に配置して、ＩＣ４０におけるバンプ４４の先端部を、ＦＰＣ６０におけるスルーホール６３の内部に挿入する。そして、バンプ４４の先端部を熱硬化性樹脂６５の上端部に埋め込む。ここで、ＦＰＣ６０の上面から上記所定間隔をおいて熱硬化性樹脂６５の上端部が配置されているので、ＩＣ４０の能動面がＦＰＣ６０の上面に当接する前に、バンプ４４の先端部が熱硬化性樹脂６５の上端部に埋め込まれる。そして、次述するようにバンプ４４と熱硬化性樹脂６５とが接合されるので、ＩＣ４０とＦＰＣ６０とを確実に電気的接続することができる。
【００５１】
なお、上述したＩＣ４０の加熱は、バンプ４４の埋め込まれる熱硬化性樹脂６５が２５０℃程度に加熱されるように行う。また、ＩＣ４０の加熱に加えて、他の方法で熱硬化性樹脂６５を加熱してもよい。エポキシ等からなる熱硬化性樹脂６５は、２５０℃程度で１０秒程度加熱することによって硬化する。これにより、熱硬化性樹脂６５の上端部に埋め込まれたバンプ４４が、熱硬化性樹脂６５に固着される。
【００５２】
また、バンプ４４の先端部が熱硬化性樹脂６５の上端部に埋め込まれた後に、ＩＣ４０の能動面がＦＰＣ６０の上面に当接する。ＩＣ４０は加熱されているので、熱硬化性樹脂６５と同様に、ＦＰＣ６０の上面も２５０℃程度に加熱される。これにより、ＦＰＣ６０の上面はＩＣ４０と当接した状態で可塑化する。その後、ＦＰＣ６０が冷却されると、熱可塑性樹脂が硬化して、ＩＣ４０がＦＰＣ６０に固着される。これにより、ＩＣ４０とＦＰＣ６０とが機械的に接続されるとともに、ＩＣ４０の能動面がＦＰＣ６０の上面によって封止され、両者の電気的接続部が保護される。以上により、図５に示す状態となる。
【００５３】
以上に詳述した第２実施形態では、ＦＰＣにスルーホールを形成し、スルーホールの内部に未硬化の熱硬化性樹脂を充填し、ＩＣのバンプを熱硬化性樹脂に埋め込み、熱硬化性樹脂を加熱して硬化させ、バンプを熱硬化性樹脂に固着させる。この場合にも、第１実施形態と同様に、ＩＣとＦＰＣとを確実に電気的接続することができる。また、製造工程を簡略化することができる。さらに、電極の狭ピッチ化に対応することができる。加えて、未硬化の熱硬化性樹脂を加熱して硬化させることにより、比較的低温でバンプを固着させることが可能である。したがって、加熱によるＩＣのダメージを低減することができる。
【００５４】
また、第２実施形態では、バンプをスルーホールの内部に挿入し、バンプを熱硬化性樹脂に固着させるとともに、ＩＣの能動面をＦＰＣの表面によって封止する。これにより、第１実施形態と同様に、ＩＣとＦＰＣとの電気的接続および機械的接続を、ひとつの工程で効率的に行うことができる。また、電極の狭ピッチ化にともなう電極相互の短絡の発生を防止することができる。さらに、製造コストを低減することができる。
【００５５】
［電子機器］
次に、上述した電子部品モジュールを備えた電子機器の例について、図７を用いて説明する。図７は、携帯電話の斜視図である。上述した電子部品モジュールは、携帯電話３００の筐体内部に配置されている。
【００５６】
なお、上述した電子部品モジュールは、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００５７】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】第１実施形態に係る電子部品の実装構造の説明図である。
【図２】液晶表示装置の分解斜視図である。
【図３】図２のＡ−Ａ線における側面断面図である。
【図４】第１実施形態に係る電子部品の実装方法の説明図である
【図５】第２実施形態に係る電子部品の実装構造の説明図である
【図６】携帯電話の斜視図である。
【図７】従来技術に係る電子部品の実装構造の説明図である
【符号の説明】
４０電子部品 ４２電極パッド ４４バンプ ６０基板 ６２接続電極 ６３スルーホール ６４低融点金属

Claims (15)

  1. 基板に対して電子部品を実装する方法であって、
    前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された低融点金属とを備えた基板の、前記低融点金属が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプを加圧しつつ、前記低融点金属を加熱することにより、前記バンプと前記低融点金属とを合金接合させることを特徴とする電子部品の実装方法。
  2. 前記低融点金属が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、
    前記基板の前記他方側から前記穴の内部に前記バンプを挿入して前記バンプを加圧しつつ、前記電子部品を加熱することにより前記低融点金属を加熱して、前記バンプと前記低融点金属とを合金接合させるとともに、
    前記バンプが形成された前記電子部品の能動面を、熱可塑性樹脂からなる前記基板の前記他方側の表面に対向させて加圧しつつ、前記電子部品を加熱することにより前記基板を加熱して可塑化させ、前記電子部品の前記能動面を前記基板の前記他方側の表面によって封止することを特徴とする請求項１に記載の電子部品の実装方法。
  3. 前記バンプは銅で形成され、前記低融点金属は錫または錫を含む合金であって、前記バンプと前記低融点金属との接合部に銅錫合金を形成させることを特徴とする請求項１または２に記載の電子部品の実装方法。
  4. 基板に対して電子部品を実装する方法であって、
    前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された導電性を有する未硬化の熱硬化性樹脂とを備えた基板の、前記熱硬化性樹脂が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプを加圧しつつ、前記熱硬化性樹脂を加熱することにより、前記バンプと前記熱硬化性樹脂とを合金接合させることを特徴とする電子部品の実装方法。
  5. 前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、
    前記基板の前記他方側から前記穴の内部に前記バンプを挿入して前記バンプを埋め込みつつ、前記電子部品を加熱することにより前記熱硬化性樹脂を加熱して硬化させ、前記バンプを前記熱硬化性樹脂に固着させるとともに、
    前記バンプが形成された前記電子部品の能動面を、熱可塑性樹脂からなる前記基板の前記他方側の表面に対向させて加圧しつつ、前記電子部品を加熱することにより前記基板を加熱して可塑化させ、前記電子部品の前記能動面を前記基板の前記他方側の表面によって封止することを特徴とする請求項４に記載の電子部品の実装方法。
  6. 前記穴の開口形状が、前記バンプの平面形状より大きく形成されていることを特徴とする請求項１ないし５のいずれかに記載の電子部品の実装方法。
  7. 前記穴は、前記基板の前記他方側の表面から前記基板の前記一方側に形成された前記導電体にかけて、レーザを照射することによって形成することを特徴とする請求項１ないし６のいずれかに記載の電子部品の実装方法。
  8. 請求項１ないし７のいずれかに記載の電子部品の実装方法を使用して形成されていることを特徴とする電子部品の実装構造。
  9. 基板に対して電子部品を実装構造であって、
    前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された低融点金属とを備えた基板の、前記穴に充填された前記低融点金属と、前記バンプとが合金接合させることを特徴とする電子部品の実装構造。
  10. 前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置されて、前記バンプと合金接合され、
    前記バンプが形成された前記電子部品の能動面が、熱可塑性樹脂からなる前記基板の前記他方側の表面によって封止されていることを特徴とする請求項９に記載の電子部品の実装構造。
  11. 前記バンプは銅で形成され、前記低融点金属は錫または錫を含む合金であって、前記バンプと前記低融点金属との接合部に銅錫合金が形成されていることを特徴とする請求項９または１０に記載の電子部品の実装構造。
  12. 基板に対して電子部品を実装構造であって、
    前記基板の一方側の表面に形成された導電体から前記基板の他方側の表面に向けて形成された穴と、前記導電体に電気的に接続して前記穴の内部に充填された導電性を有する未硬化の熱硬化性樹脂とを備えた基板の、前記熱硬化性樹脂が充填された前記穴に対して、前記基板の他方側から前記電子部品に形成されたバンプが固着されていることを特徴とする電子部品の実装構造。
  13. 前記熱硬化性樹脂が充填された前記穴は所定間隔を有して前記基板の内部に複数配置され、前記バンプと固着され、
    前記バンプが形成された前記電子部品の能動面が、熱可塑性樹脂からなる前記基板の前記他方側の表面によって封止されていることを特徴とする請求項１２に記載の電子部品の実装構造。
  14. 請求項８ないし１３のいずれかに記載の電子部品の実装構造を備えたことを特徴とする電子部品モジュール。
  15. 請求項１４に記載の電子部品モジュールを備えたことを特徴とする電子機器。
JP2003149227A 2003-05-27 2003-05-27 電子部品の実装方法 Expired - Lifetime JP3933094B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003149227A JP3933094B2 (ja) 2003-05-27 2003-05-27 電子部品の実装方法
TW093111883A TWI237295B (en) 2003-05-27 2004-04-28 Electronic component mounting method, electronic component mounting structure, electronic component module, and electronic machine
US10/839,283 US7278564B2 (en) 2003-05-27 2004-05-06 Method of mounting electronic component, structure for mounting electronic component, electronic component module, and electronic apparatus
KR1020040037894A KR100622170B1 (ko) 2003-05-27 2004-05-27 전자 부품의 실장 방법, 전자 부품의 실장 구조, 전자부품 모듈 및 전자 기기
CNA2004100429189A CN1574261A (zh) 2003-05-27 2004-05-27 电子部件的安装方法、电子部件的安装结构、电子部件模块和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003149227A JP3933094B2 (ja) 2003-05-27 2003-05-27 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2004356195A true JP2004356195A (ja) 2004-12-16
JP3933094B2 JP3933094B2 (ja) 2007-06-20

Family

ID=33447681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003149227A Expired - Lifetime JP3933094B2 (ja) 2003-05-27 2003-05-27 電子部品の実装方法

Country Status (5)

Country Link
US (1) US7278564B2 (ja)
JP (1) JP3933094B2 (ja)
KR (1) KR100622170B1 (ja)
CN (1) CN1574261A (ja)
TW (1) TWI237295B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277393A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 実装構造体及びその製造方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2019029673A (ja) * 2017-08-02 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
WO2021192739A1 (ja) * 2020-03-27 2021-09-30 株式会社村田製作所 モジュールおよびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP4758869B2 (ja) * 2006-11-08 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
US20090114345A1 (en) * 2007-11-07 2009-05-07 Sumitomo Metal Mining Co., Ltd. Method for manufacturing a substrate for mounting a semiconductor element
JP5325440B2 (ja) * 2008-03-26 2013-10-23 株式会社フジクラ 電子部品実装用基板及びその製造方法と、電子回路部品
US8210424B2 (en) * 2010-09-16 2012-07-03 Hewlett-Packard Development Company, L.P. Soldering entities to a monolithic metallic sheet
WO2012111711A1 (ja) * 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
CN103797569A (zh) * 2011-07-06 2014-05-14 弗莱克斯电子有限责任公司 金属凸块的焊料沉积系统和方法
JP5533914B2 (ja) * 2011-08-31 2014-06-25 株式会社デンソー 多層基板
CN103296153B (zh) * 2012-05-28 2016-06-22 傅华贵 Led芯片封装方法
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
TWI691045B (zh) 2017-02-20 2020-04-11 友達光電股份有限公司 電子組件、電子組件的製造方法及微元件的轉置方法
US11257694B2 (en) 2020-02-04 2022-02-22 Nanya Technology Corporation Semiconductor device having hybrid bonding interface, method of manufacturing the semiconductor device, and method of manufacturing semiconductor device assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821350A (ja) 1981-07-30 1983-02-08 Seiko Epson Corp 半導体集積回路の実装構造
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
US5401913A (en) 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5610436A (en) * 1995-06-07 1997-03-11 Bourns, Inc. Surface mount device with compensation for thermal expansion effects
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH0982842A (ja) * 1995-09-13 1997-03-28 Hitachi Chem Co Ltd 半導体搭載用配線板とその製造法
US6303873B1 (en) 1995-10-31 2001-10-16 Ibiden Co., Ltd. Electronic part module and process for manufacturing the same
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP2001257453A (ja) 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP2003124259A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP2003324126A (ja) 2002-05-02 2003-11-14 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277393A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 実装構造体及びその製造方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7335574B2 (ja) 2017-07-11 2023-08-30 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2019029673A (ja) * 2017-08-02 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7228871B2 (ja) 2017-08-02 2023-02-27 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
WO2021192739A1 (ja) * 2020-03-27 2021-09-30 株式会社村田製作所 モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP3933094B2 (ja) 2007-06-20
KR20040102348A (ko) 2004-12-04
TW200426900A (en) 2004-12-01
TWI237295B (en) 2005-08-01
US7278564B2 (en) 2007-10-09
CN1574261A (zh) 2005-02-02
KR100622170B1 (ko) 2006-09-08
US20040238603A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3933094B2 (ja) 電子部品の実装方法
KR100516597B1 (ko) 반도체 장치, 반도체 장치의 실장 구조, 액정 장치 및 전자 기기
US7060602B2 (en) Method of manufacturing electronic part and mounting electronic part
JP3622665B2 (ja) 接続構造、電気光学装置および電子機器
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR100242613B1 (ko) 액정장치, 액정장치의 제조 방법 및 전자기기
KR20170139217A (ko) 표시장치 및 이의 제조방법
JP3284262B2 (ja) 液晶表示装置及びそれを用いた電子機器
TW200535921A (en) Electronic component, mounted structure, electro-optical device, and electronic device
JP3660175B2 (ja) 実装構造体及び液晶装置の製造方法
KR20090086156A (ko) 전기 광학 장치의 제조 방법, 전기 광학 장치
JP2001133801A (ja) 部品実装方法および電気光学装置の製造方法
JP2009191185A (ja) 導電性接着フィルム、導電性接着フィルムの製造方法、導電性接着フィルムを用いた電子機器、導電性接着フィルムを用いた電子機器の製造方法
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JP4103835B2 (ja) 電子部品の製造方法
JP2003124259A (ja) 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3684886B2 (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP3671886B2 (ja) 基板、電気光学装置、電子機器、部品の実装方法及び電気光学装置の製造方法
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP3675185B2 (ja) 配線基板、液晶装置及び電子機器
JP2003324126A (ja) 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP2004095995A (ja) 電子部品の実装基板、電子部品の実装基板の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP3617495B2 (ja) 半導体素子の接続構造、液晶表示装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3933094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term