JP2004312034A - 回路組立体および集積回路デバイスに放熱器を接続する方法 - Google Patents

回路組立体および集積回路デバイスに放熱器を接続する方法 Download PDF

Info

Publication number
JP2004312034A
JP2004312034A JP2004175054A JP2004175054A JP2004312034A JP 2004312034 A JP2004312034 A JP 2004312034A JP 2004175054 A JP2004175054 A JP 2004175054A JP 2004175054 A JP2004175054 A JP 2004175054A JP 2004312034 A JP2004312034 A JP 2004312034A
Authority
JP
Japan
Prior art keywords
radiator
substrate
legs
heat transfer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004175054A
Other languages
English (en)
Other versions
JP4746283B2 (ja
Inventor
Lishner David
リシュナー デビッド
J Nika Raymond
ジェイ．ニカ レイモンド
Robert Romnes James
ロバート ロネムス ジェームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22715200&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004312034(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2004312034A publication Critical patent/JP2004312034A/ja
Application granted granted Critical
Publication of JP4746283B2 publication Critical patent/JP4746283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00—Metal working
    • Y10S29/037—Stamping with other step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 フリップチップ技術において、従来の欠点を解説するような新たな熱制御が可能な構造を提供すること。
【解決手段】 複数の端子パッドを有する基板１２０と、前記端子パッドへの複数の接続体を有する第１表面と第２表面とを有する集積回路デバイス１３０と、複数の脚部を有する放熱装置１４０プレートとを有する回路組立体において、前記集積回路デバイスの第２表面は、放熱装置プレートに第１伝熱性材料１４３により接続され、前記各複数の脚部は、基板に第２伝熱性材料１４３により接続されることを特徴とする回路組立体。
【選択図】 図１

Description

本発明は、半導体デバイスに関し、特にフリップチップデバイスをパッケージする方法とそのパッケージに関する。
フリップチップ技術は、ＩＣデバイスをパッケージ内の基板に接続する方法を提供する。このフリップチップ方法においては、複数の電気端末がＩＣデバイスの活性表面上に形成される。それぞれのはんだバンプが各電気端末の上に形成される。基板はＩＣデバイス上の端子に対応する複数の端子パッドを有する。このＩＣデバイスが「フリップ化」され、そのためＩＣデバイスの端末が基板の端末パッドに接触するようになる。熱が加えられてこのはんだバンプをリフローして基板とＩＣデバイスの活性表面上の間で電気的および機械的な接続が形成される。
このフリップチップパッケージは非常にコンパクトで、チップスケールのパッケージと称する。このフリップチップデバイスは、様々な設計上の変更が試みられているが、その理由はＩＣデバイスと基板との間の熱的な不整合により層間剥離を生じさせるからである。このような問題を解決する１つの方法は、ＩＣデバイスの裏面（非活性面）上に放熱器を設けることである。
米国特許第５，２８９，３３７号の図６は、熱が基板３に流れないようにする放熱器２６′を示している。この放熱器のプレートを接続リング２４′により固定している。そしてこの放熱器プレート２６′が伝熱性グリース７を介して基板３に接触している。このパッケージ全体を複数のリード線を有するセラミック製のパッケージ内に気密にシールしている。そしてこのパッケージをプリント回路基板（ＰＣＢ）にパッケージ用のリードを用いて搭載している。
特開平８−７８５８４号公報（図１）
本発明の目的は、フリップチップ技術において、従来の欠点を解決するような新たな熱制御が可能な構造を提供することである。
本発明は、放熱器を有するフリップチップ装置に関し、この放熱器はデバイスの不活性表面に接続される表面と、基板に接続される複数の脚部とを有する。本発明によれば、本発明の回路組立体は、請求項１に記載した特徴を有する。
本発明の第２の態様によれば、本発明はフリップチップ構造で基板に接続されているＩＣデバイスに放熱器を接続する方法を提供する。第１の伝熱性材料を用いて放熱器のプレートをＩＣデバイスの不活性側に接続している。この放熱器のプレートは、複数の脚部を有する。第２の伝熱性材料を用いてこの複数の脚部を基板に接続している。
本発明による構造体は、組み立てられた構造体内の熱を有効に拡散することにより熱抵抗を下げる。本発明による放熱器は、放熱器を脚部を有さない同様な大きさの放熱器に比較して熱的性能を改善することができる。本発明の構造体はダイまたは他のＩＣデバイスを物理的に保護することができる。
本発明の構造体は、冷却を必要とするような組立体に対し、ヒートシンクを取り付ける表面を提供できる。本発明は、シリコン／基板界面の信頼性を向上させることができる。冷却用流体の入口および出口を自由にすることにより気密構造あるいは疑似気密構造を回避することができる。これによりコストを低減することができ、信頼の問題を回避できる。
本発明によるパッケージおよびパッケージ方法は、容易に洗浄および乾燥が可能である。本発明は、ピンホールのないパッケージを開発するプロセスを削除でき、さらにまた従来技術のシールされたパッケージ内にピンホールを介して入ってくる廃液の問題を解決できる。
本発明の一実施例は、有機材料性基板を例に説明したが、セラミック製のフリップチップパッケージに本発明の放熱器あるいは放熱方法を適用できる。
図１、２は、本発明による回路基板組立体１００を示し、この回路基板組立体１００においては、ＩＣパッケージ１１０がマザーボードあるいは他のＰＣＢであるプリント回路基板１５０に接続される。
ＩＣパッケージ１１０は第１基板１２０を有する。この第１基板１２０は第１表面１２５と第２表面１２６とを有する。第１表面１２５は複数の端子パッド１２１を有し、第２表面１２６は複数の端子パッド１２７を有する。この実施例においては第１基板１２０は有機性基板、例えばガラス／エポキシ製の基板である。この基板は、複数のレベル（層）を有し、相互接続用貫通導体（バイア）１２２により与えられる層間の電気的パスを具備している。
ＩＣ素子１３０は、第１（活性）表面１３２と第２（非活性）表面１３３とを有する。第１（活性）表面１３２は、第１基板１２０の第１表面１２５の端子パッド１２１への複数の電気結合手段１３４を有する。この実施例においては、この電気結合手段１３４は、ＩＣ素子１３０と第１基板１２０との間の電気的および機械的結合を形成するためにリフローされるはんだバンプにより形成される。チップは、例えばＩＢＭにより開発されたＣ４プロセスあるいは他のはんだボールプロセスを用いて基板の上部にフリップ接続される。別の構成例として有機物質の接続をはんだバンプの代わりに用いることもできる。
従来の充填材１３６を用いて、ＩＣ素子１３０と第１基板１２０の第１表面１２５との間の空間を充填する。この充填材１３６は、熱的サイクルの間、機械的ストレスが電気的相互接続構造にかかるのを回避している。充填材１３６の材料は、エポキシあるいは他の公知の充填材である。
放熱装置１４０は、プレート部分１４５と複数の脚部１４１とを有する。ＩＣ素子１３０の第２活性表面１３３は、プレート部分１４５に第１伝熱材料１４２により接続される。各脚部１４１は、第１基板１２０の第１表面１２５に第２伝熱材料１４３により接続される。
放熱装置１４０を図２に示す。図２はスケール通り描いてはいない。各脚部１４１はそれぞれ幅Ｗを有する。２つの脚部１４１の間の最短距離Ｌは、複数の脚部の間の最大幅よりも大きい。放熱装置１４０の一般的形状は、テーブルのそれである。その結果、放熱装置１４０と第１基板１２０との間の空間は開放されており、洗浄用の溶剤（例えば水）を容易に吹き付けることができる。ＩＣパッケージ１１０用に気密性あるいはほぼ気密性あるいはピンホールのないシールを用いずに、パッケージを開放状態に保持しておくと、容易に洗浄することができる。使用される洗浄溶液は、パッケージから容易に流れ落ちるものである。脚部の長さは、例えば０．０５ｃｍ（２０ミル）である。
この実施例においては、放熱器は銅製である。銅は、熱伝導率が高いために、使用するのが有利である。高い熱伝導率を有し、熱膨張係数がほぼ等しい他の材料も使用することができる。熱膨張係数が異種材料（例えば、アルミ）を放熱器に使用することもできるが、前述した接続部に用いられる伝熱材料は、放熱器の膨張を収納できる程度に柔軟性があり、かつ熱をよく伝えるものでなければならない。
図２の脚部１４１は、長方形の断面を有しているが、脚部１４１の断面は楕円、環状、Ｌ字型等でもよい。長方形の断面が利点があるのは、放熱装置１４０が金属の一枚の平板から形成できるからである。例えば、プレート部分１４５と脚部１４１は打ち抜きで形成され、脚部はその場所で１回のステップで折り曲げて形成することができる。別法として、材料片をまず切断し、脚部をその場で別の行程で曲げてもよい。他の従来の製造技術モールド、ミリング等を用いることもできる。さらにまた脚部１４１は、別の材料板から形成し、それを従来技術、例えばはんだ、ブレージング、ウェルド、他の接着剤を用いてプレート部分１４５に結合することもできる。
図２の放熱装置１４０は、４本の脚部１４１を有し、これはアスペクト比が１に近い小さな放熱器に適したものである。異なる数の脚部を用いることもできる。高いアスペクト比を有する大きな拡散器は、５本以上の脚部、例えば６本または８本の脚部を有してもよい。非常に小型の放熱装置１４０は、プレート部分１４５の１個の対角線に取った対向する各部に２本の傾斜した脚部（図示せず）を有することもできる。この脚部がデバイスから熱を放散するために、ＩＣデバイスが大量の電力を消費する場合には、５本以上の脚部を用いるのがよい。
第１と第２の伝熱材料１４２と１４３は、例えば接着剤、伝熱性グリース、はんだ、相変化(phase change)材料からなるグループから選択されたものである。この第１と第２の伝熱材料１４２と１４３は同一材料、あるいは異種材料でもよい。好ましくは第２伝熱材料１４３は、伝熱性が良好が接着材である。この実施例においては、第１と第２の伝熱材料１４２と１４３は両方とも伝熱性の接着材で、例えば銀充填エポキシ材料製である。
この実施例には、１個のＩＣ素子１３０が放熱器に接続されているが、複数のＩＣデバイスをマルチチップモジュール構成で１個の放熱器に接続することもできる。５本以上の脚部を有するものは、大量のパワーを拡散することができ、これは複数のデバイスが１個の放熱器に接続されている場合である。
ＩＣパッケージ１１０は、第２の基板（プリント回路基板１５０）に接続されている。このプリント回路基板１５０は複数の端子パッド１５１を有する。第２の基板（プリント回路基板１５０）の端子パッド１５１は、第１基板１２０の第２表面１２６の端子パッド１２７に接続されている。この実施例においては、複数のはんだ用ボール１５２が第１基板１２０の端子パッド１２７上に形成されている。このはんだ用ボール１５２を加熱してはんだをリフローさせ、ＩＣパッケージ１１０とプリント回路基板１５０との間の電気的および機械的接続を形成する。
図３は、ダイレクトチップ接続プロセスに本発明を適用した例を示す。図３の組立体２００において、ＩＣ素子１３０はプリント回路基板１５０に直接接続され、パッケージ基板を介在させないものである。ＩＣには本来的にパッケージは存在しない。ＩＣ素子１３０と、電気の端末１３１と、第１（活性）表面１３２と、第２（非活性）表面１３３と、はんだバンプ１３４と、充填材１３６と、放熱装置１４０と、脚部１４１と、第１と第２の伝熱材料１４２と１４３は図１に示されたものと同じであり、これらに関する説明は割愛する。直接フリップ接続構造においては、放熱装置１４０はＩＣ素子１３０に対する物理的な保護と熱的制御機能を与える。
以上の説明から、放熱器をフリップチップ構造で基板に接続されるＩＣデバイスに接続する方法が理解できるであろう。
ＩＣ素子１３０は複数のはんだバンプ１３４により第１基板１２０（または１５０）に取り付けられている。このＩＣ素子１３０は、第１基板１２０の上に配置され、はんだバンプ１３４をリフローして基板上の端子パッドと電気的接続を構成し、フリップチップ構造を形成する。このフリップチップ電気的接続構成を構成する他の方法に置換できる。
プレート部分１４５と脚部１４１が形成される。このプレート部分１４５と脚部１４１は、１枚の金属製シートから形成される。例えば脚部１４１は、１枚の銅板から打ち抜きにより形成される。第１伝熱材料１４２を用いてプレート部分１４５をＩＣデバイスの不活性側に接続する。第２伝熱材料１４３を用いて各脚部１４１を基板１２０（またはＰＣ基板１５０）に接続する。
図４は、本発明による放熱装置２４０の斜視図である。この放熱装置２４０は４本の脚部２４１を有し、この脚部２４１はプレート部分２４２と一体に形成される（例えば、打ち抜きにより）。各脚部２４１は、放熱器のプレート部分２４２と平行な底部表面を有する。脚部２４１は、放熱装置２４０の全領域の一部を構成する断面領域を有する。この放熱装置２４０により、使用される材料に対し、非常に高い効率が得られる。この材料は例えば銅である。図４の放熱装置２４０は上記に記載した方法でＩＣ素子１３０と基板１２０に接続される。
図５は放熱装置３４０の第３の実施例の斜視図である。放熱装置３４０は、ほぼ平坦な上部表面３４２を有し、脚部は放熱器のプレートの底部表面３４４をミリング（加工）すること、あるいは底部表面３４４をモールドすることにより形成される。放熱装置３４０は銅製である。放熱装置３４０は上記の方法により取り付けられる。
本発明によるＩＣパッケージを具備する回路基板組立体の断面図。 図１に示した第１の放熱装置の斜視図。 本発明による方法と構造を用いた回路基板に直接取り付けられるＩＣデバイスを有する回路基板組立体の断面図。 本発明による第２の放熱装置の斜視図。 本発明による第３の放熱装置の斜視図。
符号の説明
１００ 回路基板組立体
１１０ ＩＣパッケージ
１２０ 第１基板
１２１，１２７，１５１ 端子パッド
１２２ 相互接続用貫通導体
１２５ 第１表面
１２６ 第２表面
１３０ ＩＣ素子
１３１ 電気の端末
１３２ 第１（活性）表面
１３３ 第２（非活性）表面
１３４ 電気結合器（はんだバンプ）
１３６ 充填材
１４０，２４０，３４０ 放熱装置
１４１，２４１，３４１，３４３ 脚部
１４２ 第１伝熱材料
１４３ 第２伝熱材料
１４５，２４２ プレート部分
１５０ プリント回路基板
１５２ はんだ用ボール
１５４ 貫通導体
３４２ 上部表面
３４４ 底部表面

Claims (7)

  1. フリップチップ構造で基板に接続された集積回路デバイスに放熱器を接続する方法において、
    （ａ）放熱器プレートおよび複数の脚部を有する放熱器を一枚の金属シートから形成するステップであって、該脚部は放熱器プレートに実質的に平行な平坦プレート部分であるステップと、
    （ｂ）集積回路デバイスの非活性側に放熱器プレートを接続するために第１の伝熱材料を使用するステップと、
    （ｃ）複数の脚部の各々を基板に接続するために第１の伝熱材料を使用するステップとを備えることを特徴とする方法。
  2. 前記ステップ（ａ）は、放熱器を一枚の銅シートから打ち抜きで形成することを含む請求項１記載の方法。
  3. 前記ステップ（ａ）の前に、
    複数のはんだバンプを集積回路デバイスに設けるステップと、
    基板上にデバイスを配置するステップと、
    基板上の端子パッドと電気的接続を形成するためにはんだバンプをリフローしてフリップチップ構造を形成するステップとをさらに備える請求項１記載の方法。
  4. 前記第１および第２の伝熱材料の各々は、接着剤、伝熱性グリース、はんだ、および相変化材料からなる群から選択される請求項１記載の方法。
  5. 前記第１および第２の伝熱材料の各々は導電性接着剤である請求項１記載の方法。
  6. 前記ステップ（ｂ）の前に、伝熱材料を固化させるステップをさらに備える請求項１記載の方法。
  7. 前記放熱器は、複数の脚部のうちの各隣接する一対の脚部間においてそれぞれ接続部分を有しており、該接続部分は放熱器プレートと同一平面上にあり、
    該放熱器プレートの部分、脚部及び接続部分は合体して矩形を形成する請求項１記載の方法。
JP2004175054A 1998-11-17 2004-06-14 回路組立体および集積回路デバイスに放熱器を接続する方法 Expired - Fee Related JP4746283B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/193832 1998-11-17
US09/193,832 US6118177A (en) 1998-11-17 1998-11-17 Heatspreader for a flip chip device, and method for connecting the heatspreader

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11326032A Division JP2000150735A (ja) 1998-11-17 1999-11-16 回路組立体および集積回路デバイスに放熱器を接続する方法

Publications (2)

Publication Number Publication Date
JP2004312034A true JP2004312034A (ja) 2004-11-04
JP4746283B2 JP4746283B2 (ja) 2011-08-10

Family

ID=22715200

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11326032A Pending JP2000150735A (ja) 1998-11-17 1999-11-16 回路組立体および集積回路デバイスに放熱器を接続する方法
JP2004175054A Expired - Fee Related JP4746283B2 (ja) 1998-11-17 2004-06-14 回路組立体および集積回路デバイスに放熱器を接続する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP11326032A Pending JP2000150735A (ja) 1998-11-17 1999-11-16 回路組立体および集積回路デバイスに放熱器を接続する方法

Country Status (4)

Country Link
US (2) US6118177A (ja)
JP (2) JP2000150735A (ja)
KR (1) KR100662218B1 (ja)
TW (1) TW429560B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153305A (ja) * 2006-12-14 2008-07-03 Nec Electronics Corp 半導体装置
JP2010147382A (ja) * 2008-12-22 2010-07-01 Denso Corp 電子装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261871B1 (en) * 1999-03-11 2001-07-17 Conexant Systems, Inc. Method and structure for temperature stabilization in flip chip technology
WO2001008221A1 (fr) * 1999-07-26 2001-02-01 Tdk Corporation Module haute frequence
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
US6483169B1 (en) * 2000-06-28 2002-11-19 Advanced Micro Devices, Inc. Extruded heat spreader
US7190585B2 (en) * 2000-09-29 2007-03-13 Intel Corporation Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
EP1336199A2 (en) * 2000-11-14 2003-08-20 Honeywell International, Inc. Lid and heat spreader design for a semiconductor package
US6653730B2 (en) 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
JP2002217338A (ja) 2001-01-19 2002-08-02 Nec Corp 半導体装置の放熱装置、及び、その製造方法
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6935022B2 (en) * 2001-08-28 2005-08-30 Advanced Materials Technologies Pte, Ltd. Advanced microelectronic heat dissipation package and method for its manufacture
KR100442695B1 (ko) 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
US6751099B2 (en) * 2001-12-20 2004-06-15 Intel Corporation Coated heat spreaders
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US7473995B2 (en) * 2002-03-25 2009-01-06 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7846778B2 (en) * 2002-02-08 2010-12-07 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US6926955B2 (en) * 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
US7161240B2 (en) * 2002-06-27 2007-01-09 Eastman Kodak Company Insitu-cooled electrical assemblage
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
EP1636839A2 (en) * 2003-06-06 2006-03-22 Honeywell International Inc. Thermal interconnect system and method of production thereof
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
US6992892B2 (en) * 2003-09-26 2006-01-31 Tokyo Electron Limited Method and apparatus for efficient temperature control using a contact volume
US7180745B2 (en) * 2003-10-10 2007-02-20 Delphi Technologies, Inc. Flip chip heat sink package and method
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders
CN1906974A (zh) * 2004-03-30 2007-01-31 霍尼韦尔国际公司 散热器结构、集成电路、形成散热器结构的方法、以及形成集成电路的方法
US7327025B2 (en) * 2004-04-30 2008-02-05 St Assembly Test Services Ltd. Heat spreader for thermally enhanced semiconductor package
US7312261B2 (en) * 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
US7145232B2 (en) * 2004-09-30 2006-12-05 Lsi Logic Corporation Construction to improve thermal performance and reduce die backside warpage
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US7135769B2 (en) * 2005-03-29 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof
US7652107B2 (en) * 2005-10-31 2010-01-26 Sabic Innovative Plastics Ip B.V. Flame resistant polymer blends
US8680666B2 (en) 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US7759169B2 (en) * 2006-07-11 2010-07-20 Stats Chippac Ltd. Integrated circuit heat spreader stacking method
CN101601129B (zh) * 2007-02-07 2011-08-17 罗姆股份有限公司 安装基板和电子设备
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US8053284B2 (en) 2009-08-13 2011-11-08 International Business Machines Corporation Method and package for circuit chip packaging
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8009429B1 (en) * 2010-03-22 2011-08-30 Honeywell International Inc. Electrical component thermal management
US8810028B1 (en) * 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US9293428B2 (en) * 2012-12-06 2016-03-22 Intel Corporation Low profile heat spreader and methods
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
USD807824S1 (en) * 2016-07-18 2018-01-16 General Electric Company Heat spreader
US11062970B2 (en) 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
RU201912U1 (ru) * 2020-09-25 2021-01-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" Многокристальная микросхема с верхним радиатором
US20220108930A1 (en) * 2020-10-07 2022-04-07 Murata Manufacturing Co., Ltd. Electronic component with metallic cap

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583283A (en) * 1982-03-26 1986-04-22 Motorola, Inc. Electrically isolated semiconductor power device
US4561040A (en) * 1984-07-12 1985-12-24 Ibm Corporation Cooling system for VLSI circuit chips
JPH01117049A (ja) * 1987-10-30 1989-05-09 Hitachi Ltd 集積回路素子冷却装置
JP2709711B2 (ja) * 1988-02-04 1998-02-04 株式会社日立製作所 半導体実装構造体
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
JPH0228351A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 半導体装置
US5345107A (en) * 1989-09-25 1994-09-06 Hitachi, Ltd. Cooling apparatus for electronic device
US5057909A (en) * 1990-01-29 1991-10-15 International Business Machines Corporation Electronic device and heat sink assembly
JPH0487354A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体装置
JP2927010B2 (ja) * 1991-03-01 1999-07-28 株式会社日立製作所 半導体パッケージ
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
JP2845022B2 (ja) 1992-04-06 1999-01-13 日本電気株式会社 半導体装置
US5311402A (en) 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5289337A (en) * 1992-02-21 1994-02-22 Intel Corporation Heatspreader for cavity down multi-chip module with flip chip
JPH05235098A (ja) 1992-02-21 1993-09-10 Fujitsu Ltd フリップチップ実装方法
US5459352A (en) * 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JPH0878584A (ja) 1994-09-06 1996-03-22 Hitachi Ltd 電子パッケージ
US5504652A (en) * 1994-09-16 1996-04-02 Apple Computer, Inc. Unitary heat sink for integrated circuits
US5767578A (en) * 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US5621615A (en) * 1995-03-31 1997-04-15 Hewlett-Packard Company Low cost, high thermal performance package for flip chips with low mechanical stress on chip
US5744869A (en) * 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
US5789810A (en) * 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
US5801072A (en) * 1996-03-14 1998-09-01 Lsi Logic Corporation Method of packaging integrated circuits
JP2806362B2 (ja) 1996-06-03 1998-09-30 日本電気株式会社 半導体装置の製造方法
JP2853666B2 (ja) 1996-07-16 1999-02-03 日本電気株式会社 マルチチップモジュール
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
US6285078B1 (en) * 1997-11-25 2001-09-04 Intel Corporation Thermal spreader cap and grease containment structure for semiconductor device
US5903436A (en) * 1997-12-30 1999-05-11 Intel Corporation Emulative lid/heatspreader for processor die attached to an organic substrate
US7082033B1 (en) * 1998-02-13 2006-07-25 Micron Technology, Inc. Removing heat from integrated circuit devices mounted on a support structure
JP3626015B2 (ja) 1998-07-14 2005-03-02 株式会社リコー 形状評価方法および形状評価装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153305A (ja) * 2006-12-14 2008-07-03 Nec Electronics Corp 半導体装置
JP2010147382A (ja) * 2008-12-22 2010-07-01 Denso Corp 電子装置

Also Published As

Publication number Publication date
TW429560B (en) 2001-04-11
US6681482B1 (en) 2004-01-27
JP2000150735A (ja) 2000-05-30
KR100662218B1 (ko) 2007-01-02
JP4746283B2 (ja) 2011-08-10
KR20000035379A (ko) 2000-06-26
US6118177A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
JP4746283B2 (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
US7611923B2 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US6122171A (en) Heat sink chip package and method of making
US6317326B1 (en) Integrated circuit device package and heat dissipation device
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
CN101283450A (zh) 3d直通硅体系结构的集成微通道
GB1569453A (en) Circuit packages and methods for making circuits packages
JP2000223650A (ja) マルチチップ用チップ・スケール・パッケージ
JPH05183280A (ja) マルチチップ・モジュール
JP2008060172A (ja) 半導体装置
WO2008003223A1 (en) Semiconductor package system and method of improving heat dissipation of a semiconductor package
JP2004327951A (ja) 半導体装置
JP2007142097A (ja) 半導体装置
TW578282B (en) Thermal- enhance MCM package
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
WO2006122505A1 (fr) Conditionnement de circuit intégré et procédé de fabrication idoine
JP4919689B2 (ja) モジュール基板
US7310224B2 (en) Electronic apparatus with thermal module
JP3569585B2 (ja) 半導体装置
JPH08148647A (ja) 半導体装置
KR100298690B1 (ko) 반도체장치
JPH0574985A (ja) 半導体素子の実装構造
TW423107B (en) Chip package having a heat sink

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090210

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090306

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees