JP2004253454A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004253454A JP2004253454A JP2003039765A JP2003039765A JP2004253454A JP 2004253454 A JP2004253454 A JP 2004253454A JP 2003039765 A JP2003039765 A JP 2003039765A JP 2003039765 A JP2003039765 A JP 2003039765A JP 2004253454 A JP2004253454 A JP 2004253454A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- field relaxation
- semiconductor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000015556 catabolic process Effects 0.000 claims abstract description 15
- 230000005684 electric field Effects 0.000 claims description 96
- 230000003071 parasitic effect Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000002040 relaxant effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】無効電流を低減させ、尚且つ、基板電流を抑制した半導体装置を提供する。
【解決手段】半導体装置は、主表面を有する半導体基板１１０と、半導体基板１１０の主表面上に設けられたＰ型の半導体層１３０と、半導体層１３０と半導体基板１１０との間に設けられたＰ型の埋め込み層１４０と、半導体層１１０の周囲に設けられ、半導体層１３０の表面から埋め込み層１４０にまで達するＰ型の第１の接続領域１６０と、半導体層１３０の表面に設けられたスイッチング素子１０と、スイッチング素子１０よりも接続領域１６０に近い半導体層１３０の表面に設けられ、スイッチング素子１０よりも耐圧が低い低耐圧素子２０とを備えている。
【選択図】 図２
【解決手段】半導体装置は、主表面を有する半導体基板１１０と、半導体基板１１０の主表面上に設けられたＰ型の半導体層１３０と、半導体層１３０と半導体基板１１０との間に設けられたＰ型の埋め込み層１４０と、半導体層１１０の周囲に設けられ、半導体層１３０の表面から埋め込み層１４０にまで達するＰ型の第１の接続領域１６０と、半導体層１３０の表面に設けられたスイッチング素子１０と、スイッチング素子１０よりも接続領域１６０に近い半導体層１３０の表面に設けられ、スイッチング素子１０よりも耐圧が低い低耐圧素子２０とを備えている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
従来から、パワー集積回路には、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が頻繁に用いられている。ＬＤＭＯＳは、大電流をスイッチングすることができる半導体装置である。
【０００３】
図８は、ＬＤＭＯＳを用いた一般的な電源スイッチング回路の回路図である。この電源スイッチング回路は、同期整流型の電源方式を採用している。高電圧Ｖｃｃの電流源がＬＤＭＯＳ１のドレイン電極に接続されており、グランドＧＮＤがＬＤＭＯＳ２のソース電極に接続されている。ＬＤＭＯＳ１とＬＤＭＯＳ２との間のノードＮからフィルタを介して負荷へ電流が供給される。
【０００４】
入力信号が制御回路を介してＬＤＭＯＳ１およびＬＤＭＯＳ２のゲート電極に与えられる。制御回路は、ＬＤＭＯＳ１およびＬＤＭＯＳ２が同時にオン状態にならないように、ＬＤＭＯＳ１の入力ＩＮ１およびＬＤＭＯＳ２の入力ＩＮ２を制御する。
【０００５】
ＬＤＭＯＳ１がオン状態のときには、電流が電圧Ｖｃｃの電流源から負荷へ供給されている。ＬＤＭＯＳ１がオン状態からオフ状態になったときには、インダクタンスＬが存在するので、回生電流が図８に示す矢印のようにグランドＧＮＤからショットキーダイオードＳＢＤを介して負荷へ流れる。これによって、ＬＤＭＯＳ２のドレインがグランドの電位よりも低い電位になることをある程度防止できる。
【０００６】
一方で、ＬＤＭＯＳ２のドレインに高い電圧が印加されたときには、ショットキーダイオードＳＢＤは作用しない。この場合のＬＤＭＯＳ２の動作は図９を参照して後述する。
【０００７】
図９はＬＤＭＯＳ２の拡大断面図である。ＬＤＭＯＳ２は、Ｐ型のシリコン基板９１０、Ｎ−型の半導体層９２０、Ｐ型の半導体層９３０、Ｐ型の埋め込み層９４０、Ｎ型の埋め込み層９５０、Ｐ型の接続領域９６０およびＮ型の接続領域９７０を備えている。
【０００８】
Ｐ型のベース層９８０、Ｎ＋型のソース層９８２、Ｎ＋型のドレイン層９８６およびＮ−型の電界緩和層９８４が、半導体層９３０の表面領域に形成されている。さらに、ゲート電極、ソース電極およびドレイン電極が半導体層９３０の表面上に形成されている。
【０００９】
ドレイン電極に高電圧が印加された場合のＬＤＭＯＳ２の動作を説明する。高電圧がドレイン電極に印加されることによって、空乏層が電界緩和層９８４とベース層９８０または半導体層９３０との間のジャンクションから拡がる。空乏層がドレイン層９８６に到達すると、アバランシェ降伏（ａｖａｌａｎｃｈｅ ｂｒｅａｋｄｏｗｎ）がドレイン層９８６の端において生じる。このアバランシェ降伏によって、電子がドレイン層９８６へ流れ込み、正孔がベース層９８０または埋め込み層９４０へ流れ込む。
【００１０】
Ｎ＋型のドレイン層９８６、Ｐ型の半導体層９３０およびＮ型の埋め込み層９５０は寄生ＮＰＮバイポーラトランジスタＢＰＴを構成する。半導体層９３０は寄生バイポーラトランジスタＢＰＴのベースとして作用するので、正孔が半導体層９３０へ流れ込むことによって、寄生バイポーラトランジスタＢＰＴが活性化し得る。
【００１１】
また、高電圧がドレイン電極に印加されることによって、空乏層は半導体層９３０にも拡がる。これにより、半導体層９３０の見かけ上の厚みが薄くなる。半導体層９３０は寄生バイポーラトランジスタＢＰＴのベースとして作用するので、半導体層９３０の見かけ上の厚みが薄くなることは、寄生バイポーラトランジスタＢＰＴのベース幅が狭くなることに相当する。その結果、寄生バイポーラトランジスタＢＰＴのゲインが大きくなるので、寄生バイポーラトランジスタＢＰＴが活性化しやすくなる。
【００１２】
また、この場合、図８に示すショットキーダイオードＳＢＤは動作しないので、寄生バイポーラトランジスタＢＰＴが活性化することによって、大きな無効電流がドレインからグランドへ流れる。この無効電流は無駄な電力消費の原因となる。
【００１３】
【特許文献１】
米国特許５，１４６，２９８号
【特許文献２】
特開２００２−１５８３４８号公報
【００１４】
【発明が解決しようとする課題】
Ｐ型の埋め込み層９４０は、高電圧がドレイン電極に印加された場合の寄生バイポーラトランジスタＢＰＴの活性化をある程度防止することができる。Ｐ型の埋め込み層９４０は、半導体層９３０よりも不純物濃度が高いのでベース抵抗を低下させる。よって、寄生バイポーラトランジスタＢＰＴのゲインを下げる効果を有する。その結果、寄生バイポーラトランジスタＢＰＴが活性化しにくくなる。また、埋め込み層９４０は、埋め込み層９５０に短絡プラグによって電気的に接続されている。これにより、アバランシェ降伏により生じたホールは、埋め込み層９４０から接続領域９６０を介してグランドＧＮＤへ排出される。その結果、埋め込み層９４０と埋め込み層９５０との電位差が低減できるので、寄生バイポーラトランジスタＢＰＴが活性化しにくくなる。
【００１５】
しかし、接続領域９６０はＬＤＭＯＳ２の周辺に形成されているので、ホールが埋め込み層９４０内をドリフトする距離は長い。特に、ＬＤＭＯＳ２の中心部からの流れ込むホールのドリフト距離はその周辺部から流れ込むホールに比べて長くなる。ホールのドリフト距離が長いと、埋め込み層９４０と埋め込み層９５０との間に電位差が生じる。その結果、寄生バイポーラトランジスタＢＰＴは活性化してしまう。特に、ＬＤＭＯＳ２の素子面積が大きい場合に、ホールのドリフト距離が長くなるので、寄生バイポーラトランジスタＢＰＴが活性化する可能性が高くなる。
【００１６】
この寄生バイポーラトランジスタＢＰＴを不活性にするために、ソース電極を短絡プラグに接続することなく、埋め込み層９４０および接続領域９６０を省略してドレイン電極を短絡プラグに接続することにより、ドレイン層９８６と埋め込み層９５０とを短絡させる方策がある。しかし、ドレインの電位がソースの電位よりも低くなったときに、シリコン基板９１０および埋め込み層９５０から構成されるダイオードが順方向にバイアスされる。それにより電流がシリコン基板９１０に流れる。シリコン基板９１０に流れる電流は、基板電流と呼ばれ、図１に示す制御回路等の半導体チップ内の周辺ロジック回路に悪影響を及ぼす。
【００１７】
そこで、本発明の目的は、無効電流を低減させ、尚且つ、基板電流を抑制した半導体装置を提供することである。
【００１８】
【課題を解決するための手段】
本発明に従った実施の形態による半導体装置は、
主表面を有する半導体基板と、
前記半導体基板の主表面上に設けられた第１導電型の半導体層と、
前記半導体層と前記半導体基板との間に設けられた第１導電型の第１の埋め込み層と、
前記第１の埋め込み層の周囲に設けられ、前記半導体層の表面から前記第１の埋め込み層にまで達する第１導電型の第１の接続領域と、
前記第１の埋め込み層上にある前記半導体層の表面に設けられたスイッチング素子と、
前記スイッチング素子よりも前記第１の接続領域に近い前記半導体層の表面に設けられ、前記スイッチング素子よりも耐圧が低い低耐圧素子とを備えている。
【００１９】
好ましくは、本実施の形態による半導体装置は、前記第１の埋め込み層と前記半導体基板との間に該第１の埋め込み層と隣接して設けられた第２導電型の第２の埋め込み層と、前記第１の接続領域の周囲に設けられ前記半導体層の表面から前記第２の埋め込み層にまで達する第２導電型の第２の接続領域とをさらに備えている。
【００２０】
好ましくは、前記第１の接続領域と前記第２の接続領域とは電気的に接続されている。
【００２１】
好ましくは、前記スイッチング素子は、前記半導体層の表面に設けられた第１導電型の第１のベース層と、前記第１のベース層内の前記半導体層の表面に設けられた前記第２導電型の第１のソース層と、前記半導体層の表面において前記第１のソース層と離間して設けられた第２導電型の第１の電界緩和層と、前記第１の電界緩和層内の前記半導体層の表面に設けられた第１のドレイン層と、前記第１の電界緩和層と前記第１のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第１のゲート電極とを含む横型半導体素子である。
【００２２】
好ましくは、前記低耐圧素子は、前記スイッチング素子と離間して前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層とを含み、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短い。
【００２３】
前記低耐圧素子は、前記半導体層の表面に設けられた第１導電型の第２のベース層と、前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、前記第２の電界緩和層と、前記第２のドレイン層と、前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のソース層へ向かって延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のソース層へ向かって延びている前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２４】
前記低耐圧素子は、前記半導体層の表面に設けられた第１導電型の第２のベース層と、前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、前記第２の電界緩和層と、前記第２のドレイン層と、前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第２のゲート電極の端までの前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２５】
前記低耐圧素子は、前記半導体層または前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２６】
前記低耐圧素子は、前記半導体層またはまたは前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のゲート電極の端までの前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２７】
前記低耐圧素子は、前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層と、前記第２の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第１のディープ層とを含むように構成してもよい。
【００２８】
前記第１の接続領域の近傍の前記スイッチング素子は、前記第１の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第２のディープ層とを含むように構成してもよい。
【００２９】
好ましくは、前記第１のディープ層および第２のディープ層は、前記第１の電界緩和層および第２の電界緩和層よりも高濃度であり、ほぼ同じ深さまで拡散されている。
【００３０】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。実施の形態は本発明を限定するものではない。
【００３１】
図１は、本発明に係る実施の形態に従ったＬＤＭＯＳ領域の平面図である。このＬＤＭＯＳ領域は、第１のドリフト領域と第２のドリフト領域とに分けられている。第２のドリフト領域は、第１のドリフト領域の周囲を取り囲むように設けられている。Ｐ型の接続領域１６０が第２のドリフト領域の周囲を取り囲むように設けられている。さらに、Ｎ型の接続領域１７０が接続領域１６０の周囲を取り囲むように設けられている。接続領域１７０の周辺には、ＬＤＭＯＳを制御する制御回路などの周辺ロジック回路（図示せず）が設けられている。
【００３２】
第２のドリフト領域は、図１に示すいずれの平面領域においても第１のドリフト領域と接続領域１６０との間に介在する。即ち、第２のドリフト領域は、第１のドリフト領域よりも接続領域１６０の近傍に設けられている。
【００３３】
図２から図６は、図１に示すＬＤＭＯＳ領域のＸ−Ｘ線に沿った拡大断面図である。
【００３４】
図２は、本発明に係る第１の実施の形態に従った半導体装置１００の断面図である。大電流を流すために第１のドリフト領域には多くのＬＤＭＯＳが設けられているが、図２から図６にはその一部が図示されている。第１のドリフト領域に形成されたＬＤＭＯＳ１０は、Ｐ型のシリコン基板１１０、Ｎ−型の半導体層１２０、Ｐ型の半導体層１３０、Ｐ型の埋め込み層１４０、Ｎ型の埋め込み層１５０、Ｐ型の接続領域１６０およびＮ型の接続領域１７０を備えている。
【００３５】
半導体層１２０はシリコン基板１１０上に設けられたＮ−型のエピタキシャル層である。半導体層１３０は半導体層１２０内に設けられたＰ型のウェル拡散層である。
【００３６】
埋め込み層１４０および埋め込み層１５０は半導体基板１１０と半導体層１３０との間に設けられている。接続領域１６０は半導体層１３０の表面から埋め込み層１４０までを接続するように設けられており、接続領域１７０は半導体層１３０の表面から埋め込み層１５０までを接続するように設けられている。
【００３７】
Ｐ型のベース層１８０、Ｎ＋型のソース層１８２、Ｎ−型の電界緩和層１８４およびＮ＋型のドレイン層１８６が、半導体層１３０の表面領域に設けられている。電界緩和層１８４は、半導体層１３０の表面においてソース層１８２と離間して設けられている。ドレイン層１８６は、電界緩和層１８４内の半導体層１３０の表面にベース層１８０と離間して設けられている。さらに、ゲート電極、ソース電極およびドレイン電極が半導体層１３０の表面上に設けられている。
【００３８】
一方で、第２のドリフト領域に形成されたＬＤＭＯＳ２０は、電界緩和層１８４の横方向の幅においてＬＤＭＯＳ１０と異なる。ＬＤＭＯＳ２０の他の構成要素はＬＤＭＯＳ１０の構成要素と同じである。横方向は、電荷がゲート電極直下のチャネルを流れる方向である。換言すると、横方向は、ドレイン層１８６からソース層１８２へ向かう方向またはその逆方向である。“幅”は、この横方向の長さを意味する。
【００３９】
ＬＤＭＯＳ２０の電界緩和層１８４は、ＬＤＭＯＳ１０の電界緩和層１８４よりも幅が狭い。即ち、ＬＤＭＯＳ２０においてドレイン層１８６の端からソース層１８２へ向かって延びている電界緩和層１８４の長さは、ＬＤＭＯＳ１０におけるその長さよりも短い。
【００４０】
本実施の形態によれば、第１のドリフト領域と第２のドリフト領域とにおいてゲート電極間のピッチは同じである。従って、ゲート電極をマスクとして自己整合的に電界緩和層１８４を形成した時点では、電界緩和層１８４の幅はＬＤＭＯＳ１０およびＬＤＭＯＳ２０においてほぼ等しい。
【００４１】
しかし、フォトリソグラフィ技術を用いて、ＬＤＭＯＳ２０のドレイン層１８６はＬＤＭＯＳ１０のドレイン層１８６よりも広く電界緩和層１８４内に形成される。その結果、ドレイン層１８６を形成した後の時点では、ＬＤＭＯＳ２０の電界緩和層１８４の幅はＬＤＭＯＳ１０のそれよりも狭くなる。即ち、本実施の形態によれば、電界緩和層１８４の幅は、ドレイン層１８６の幅によって制御される。
【００４２】
一般に、ＬＤＭＯＳのソース−ドレイン間の耐圧は、ドレイン層の端からゲート電極の端までの電界緩和層の長さによって決まる。例えば、ＬＤＭＯＳ１０の耐圧はＬ１の大きさによって決まる。ＬＤＭＯＳ２０の耐圧はＬ２の大きさによって決まる。Ｌ１は、ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さである。Ｌ２は、ＬＤＭＯＳ２０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さである。
【００４３】
本実施の形態によれば、ドレイン層１８６の形成後におけるＬＤＭＯＳ２０の電界緩和層１８４の幅がＬＤＭＯＳ１０のそれよりも狭いので、Ｌ２はＬ１よりも小さくなる。よって、ＬＤＭＯＳ２０の耐圧はＬＤＭＯＳ１０のそれよりも低い。それによって、例えば、図８において、ＬＤＭＯＳ１０および２０が同時にオンし、ドレイン電極に高い電圧または大電流が供給された場合に、ＬＤＭＯＳ２０はＬＤＭＯＳ１０よりも早くアバランシェ降伏する。従って、電流は、ＬＤＭＯＳ１０を通過することなく、ＬＤＭＯＳ２０を通過し、さらに、埋め込み層１４０および接続領域１６０を通過してグランドＧＮＤへ流れる。図１に示したとおり、第２のドリフト領域は接続領域１６０の近傍に設けられている。よって、正孔が埋め込み層１４０をドリフトする距離が比較的短くなるので、埋め込み層１４０と埋め込み層１５０との間に生ずる電位差が従来よりも小さくなる。その結果、Ｎ＋型のドレイン層１８６、１８７、Ｐ型の半導体層１３０、Ｐ型の埋め込み層１４０およびＮ型の埋め込み層１５０から構成される寄生ＮＰＮバイポーラトランジスタは活性化され難くなる。このように寄生バイポーラトランジスタが不活性のまま維持されることによって、ＬＤＭＯＳ１０および２０に流れる無効電流は少なくなる。
【００４４】
本実施の形態は、ソース電極が短絡プラグに接続されているので、グランドの電位よりも低い電位がドレイン電極に印加された場合に、基板電流がシリコン基板１１０に流れない。よって、本実施の形態は、周辺ロジック回路に悪影響を与えない。
【００４５】
図３は、本発明に係る第２の実施の形態に従った半導体装置２００の断面図である。第１の実施の形態では、第２のドリフト領域のゲート電極間のピッチは第１のドリフト領域のゲート電極間のピッチと同じであった。しかし、本実施の形態では、第２のドリフト領域のゲート電極間のピッチＰ２が第１のドリフト領域のゲート電極間のピッチＰ１よりも狭い点で第１の実施の形態と異なる。
【００４６】
これにより、電界緩和層１８４がゲート電極を利用して自己整合的に形成された時点で、電界緩和層１８４の幅は電界緩和層１８４の幅よりも狭くなっている。その結果、ドレイン層１８６の幅を変えることなく、ＬＤＭＯＳ２０の電界緩和層１８４の幅はＬＤＭＯＳ１０のそれよりも狭くすることができる。即ち、本実施の形態では、電界緩和層１８４の幅は、ゲート電極間のピッチによって制御されている。
【００４７】
本実施の形態によれば、ピッチＰ２がピッチＰ１よりも狭いので、Ｌ２はＬ１よりも小さくなる。よって、本実施の形態は、第１の実施の形態と同様の効果を有する。
【００４８】
尚、第１および第２の実施の形態においては、電界緩和層１８４は、ゲート電極をマスクとして自己整合的に形成された。しかし、電界緩和層１８４は、フォトリソグラフィ技術によるレジストマスクを用いて形成され得る。この場合、電界緩和層１８４の幅は、レジストマスクによって制御される。
【００４９】
図４は、本発明に係る第３の実施の形態に従った半導体装置３００の断面図である。本実施の形態は、第２のドリフト領域にゲート電極が形成されていない点で第１および第２の実施の形態と異なる。従って、本実施の形態において、第２のドリフト領域には、ＬＤＭＯＳが形成されず、Ｎ−型の電界緩和層１８４およびＰ型のベース層１８０によってダイオード３０が形成されている。
【００５０】
第２のドリフト領域において、ドレイン層１８６の端から横方向へ延びている電界緩和層１８４の長さＬ３は、Ｌ１よりも短い。従って、ダイオード３０の耐圧はＬＤＭＯＳ１０のそれよりも低くなる。その結果、本実施の形態は、第１および第２の実施の形態と同様の効果を有する。
【００５１】
Ｌ３は、第２のドリフト領域におけるドレイン層１８６の幅を拡げることによって、Ｌ１よりも短くすることができる。また、Ｌ３は、ドレイン層１８６の幅を変更することなく、第２のドリフト領域における電界緩和層１８４の幅自体を狭くすることによってＬ１より短くしてもよい。
【００５２】
尚、ＬＤＭＯＳ１０の耐圧はドレイン層１８６の端からゲート電極の端までの電界緩和層１８４の長さによって決まるが、ダイオード３０の耐圧は、ゲート電極が無いので、ドレイン層１８６の端から延びている電界緩和層１８４の長さによって決まる。
【００５３】
ダイオード３０の耐圧はＬＤＭＯＳ１０のそれよりも低いので、本実施の形態は、第１および第２の実施の形態と同様の効果を有する。本実施の形態によれば、第２のドリフト領域のダイオード３０は、第１のドリフト領域のＬＤＭＯＳ１０を保護することができる。例えば、ＥＳＤ等によってドレイン電極に大きな電圧印加された場合に、第２のドリフト領域におけるドレイン層１８６、半導体層１３０、埋め込み層１４０および埋め込み層１５０から成る寄生ＮＰＮトランジスタは、第１のドリフト領域における同様の寄生ＮＰＮトランジスタよりも活性化し易くなる。よって、ダイオード３０に電流を集中させ、ＬＤＭＯＳ１０をＥＳＤ等から保護することができる。
【００５４】
図５は、本発明に係る第４の実施の形態に従った半導体装置４００の断面図である。本実施の形態は、第２のドリフト領域にディープ層１８５が設けられている点で第１の実施の形態と異なる。また、本実施の形態は、第２のドリフト層の電界緩和層１８４およびドレイン層１８６の幅が第１のドリフト層のそれらと同じである点で第１の実施の形態と異なる。
【００５５】
ディープ層１８５の下端から埋め込み層１４０までの距離ｄ２は、電界緩和層１８４またはドレイン層１８６の下端から埋め込み層１４０までの距離ｄ１よりも短い。ディープ層１８５の不純物濃度は電界緩和層１８４の不純物濃度よりも高い。よって、ディープ層１８５から半導体層１３０へ拡がる空乏層が容易に埋め込み層１４０に到達し得る。従って、ドレイン電極に高電圧が印加されたときに、ディープ層１８５と半導体層１３０との間のジャンクションが第１のドリフト領域のＬＤＭＯＳ１０よりも早く降伏する。従って、本実施の形態も、第１の実施の形態と同様の効果を得られる。
【００５６】
図６は、本発明に係る第５の実施の形態に従った半導体装置５００の断面図である。本実施の形態は、第２のドリフト領域にゲート電極が形成されていない点で第４の実施の形態と異なる。他の構成要素は、第４の実施の形態と同様である。本実施の形態は、第４の実施の形態と同様に動作する。従って、本実施の形態も第１の実施の形態と同様の効果を得ることができる。
【００５７】
第１から第５の実施の形態のＬＤＭＯＳ領域は、図１に示す平面形状を有していたが、ＬＤＭＯＳ領域はこのような平面形状に限定されない。
【００５８】
例えば、図７に示すように、ＬＤＭＯＳ領域は第１のＬＤＭＯＳ領域と第２のＬＤＭＯＳ領域とに分割されてもよい。分割されるＬＤＭＯＳ領域の数は特に限定しないが、各ＬＤＭＯＳ領域の第２のドリフト領域はそれぞれＰ型の接続領域１６０によって取り囲まれていることが好ましい。
【００５９】
図７に示すように、第２のドリフト領域の幅は、図１に示す幅Ｗよりも広い幅Ｗ´にしてもよい。また、第２のドリフト領域に形成されるＬＤＭＯＳまたはダイオードは、接続領域１６０に最も近くに１つだけ形成してもよいが、接続領域１６０の近傍に複数個形成してもよい。
【００６０】
第５の実施の形態において第２のドリフト領域に設けられるディープ層１８５は、接続領域１６０に最も近い１つのＬＤＭＯＳだけに形成してもよいが、接続領域１６０の近傍にある複数のＬＤＭＯＳに形成してもよい。
【００６１】
第１から第５の実施の形態は、Ｎ型の埋め込み層１５０およびＮ型の接続領域１７０を有するが、Ｎ型の埋め込み層１５０およびＮ型の接続領域１７０は必ずしも必須の構成要素ではない。これらの構成要素を有しない形態も上述の効果を有し得る。
【００６２】
上述の実施形態の各構成要素の導電型を交替しても、その効果は失われない。
【００６３】
【発明の効果】
本発明に従った半導体装置によれば、無効電流を低減させ、尚且つ、基板電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態に従ったＬＤＭＯＳ領域の平面図。
【図２】本発明に係る第１の実施の形態に従った半導体装置１００の断面図。
【図３】本発明に係る第２の実施の形態に従った半導体装置２００の断面図。
【図４】本発明に係る第３の実施の形態に従った半導体装置３００の断面図。
【図５】本発明に係る第４の実施の形態に従った半導体装置４００の断面図。
【図６】本発明に係る第５の実施の形態に従った半導体装置５００の断面図。
【図７】図１とは個となる実施の形態に従ったＬＤＭＯＳ領域の平面図。
【図８】ＬＤＭＯＳを用いた一般的な電源スイッチング回路の回路図。
【図９】ＬＤＭＯＳ２の拡大断面図。
【符号の説明】
１００、２００、３００、４００、５００ 半導体装置
１０、２０ ＬＤＭＯＳ
１１０ シリコン基板
１２０、１３０ 半導体層
１４０、１５０ 埋め込み層
１７０、１６０ 接続領域
１８０ ベース層
１８２ ソース層
１８４ 電界緩和層
１８６ ドレイン層
Ｌ１ ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さ
Ｌ２ ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さ
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
従来から、パワー集積回路には、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が頻繁に用いられている。ＬＤＭＯＳは、大電流をスイッチングすることができる半導体装置である。
【０００３】
図８は、ＬＤＭＯＳを用いた一般的な電源スイッチング回路の回路図である。この電源スイッチング回路は、同期整流型の電源方式を採用している。高電圧Ｖｃｃの電流源がＬＤＭＯＳ１のドレイン電極に接続されており、グランドＧＮＤがＬＤＭＯＳ２のソース電極に接続されている。ＬＤＭＯＳ１とＬＤＭＯＳ２との間のノードＮからフィルタを介して負荷へ電流が供給される。
【０００４】
入力信号が制御回路を介してＬＤＭＯＳ１およびＬＤＭＯＳ２のゲート電極に与えられる。制御回路は、ＬＤＭＯＳ１およびＬＤＭＯＳ２が同時にオン状態にならないように、ＬＤＭＯＳ１の入力ＩＮ１およびＬＤＭＯＳ２の入力ＩＮ２を制御する。
【０００５】
ＬＤＭＯＳ１がオン状態のときには、電流が電圧Ｖｃｃの電流源から負荷へ供給されている。ＬＤＭＯＳ１がオン状態からオフ状態になったときには、インダクタンスＬが存在するので、回生電流が図８に示す矢印のようにグランドＧＮＤからショットキーダイオードＳＢＤを介して負荷へ流れる。これによって、ＬＤＭＯＳ２のドレインがグランドの電位よりも低い電位になることをある程度防止できる。
【０００６】
一方で、ＬＤＭＯＳ２のドレインに高い電圧が印加されたときには、ショットキーダイオードＳＢＤは作用しない。この場合のＬＤＭＯＳ２の動作は図９を参照して後述する。
【０００７】
図９はＬＤＭＯＳ２の拡大断面図である。ＬＤＭＯＳ２は、Ｐ型のシリコン基板９１０、Ｎ−型の半導体層９２０、Ｐ型の半導体層９３０、Ｐ型の埋め込み層９４０、Ｎ型の埋め込み層９５０、Ｐ型の接続領域９６０およびＮ型の接続領域９７０を備えている。
【０００８】
Ｐ型のベース層９８０、Ｎ＋型のソース層９８２、Ｎ＋型のドレイン層９８６およびＮ−型の電界緩和層９８４が、半導体層９３０の表面領域に形成されている。さらに、ゲート電極、ソース電極およびドレイン電極が半導体層９３０の表面上に形成されている。
【０００９】
ドレイン電極に高電圧が印加された場合のＬＤＭＯＳ２の動作を説明する。高電圧がドレイン電極に印加されることによって、空乏層が電界緩和層９８４とベース層９８０または半導体層９３０との間のジャンクションから拡がる。空乏層がドレイン層９８６に到達すると、アバランシェ降伏（ａｖａｌａｎｃｈｅ ｂｒｅａｋｄｏｗｎ）がドレイン層９８６の端において生じる。このアバランシェ降伏によって、電子がドレイン層９８６へ流れ込み、正孔がベース層９８０または埋め込み層９４０へ流れ込む。
【００１０】
Ｎ＋型のドレイン層９８６、Ｐ型の半導体層９３０およびＮ型の埋め込み層９５０は寄生ＮＰＮバイポーラトランジスタＢＰＴを構成する。半導体層９３０は寄生バイポーラトランジスタＢＰＴのベースとして作用するので、正孔が半導体層９３０へ流れ込むことによって、寄生バイポーラトランジスタＢＰＴが活性化し得る。
【００１１】
また、高電圧がドレイン電極に印加されることによって、空乏層は半導体層９３０にも拡がる。これにより、半導体層９３０の見かけ上の厚みが薄くなる。半導体層９３０は寄生バイポーラトランジスタＢＰＴのベースとして作用するので、半導体層９３０の見かけ上の厚みが薄くなることは、寄生バイポーラトランジスタＢＰＴのベース幅が狭くなることに相当する。その結果、寄生バイポーラトランジスタＢＰＴのゲインが大きくなるので、寄生バイポーラトランジスタＢＰＴが活性化しやすくなる。
【００１２】
また、この場合、図８に示すショットキーダイオードＳＢＤは動作しないので、寄生バイポーラトランジスタＢＰＴが活性化することによって、大きな無効電流がドレインからグランドへ流れる。この無効電流は無駄な電力消費の原因となる。
【００１３】
【特許文献１】
米国特許５，１４６，２９８号
【特許文献２】
特開２００２−１５８３４８号公報
【００１４】
【発明が解決しようとする課題】
Ｐ型の埋め込み層９４０は、高電圧がドレイン電極に印加された場合の寄生バイポーラトランジスタＢＰＴの活性化をある程度防止することができる。Ｐ型の埋め込み層９４０は、半導体層９３０よりも不純物濃度が高いのでベース抵抗を低下させる。よって、寄生バイポーラトランジスタＢＰＴのゲインを下げる効果を有する。その結果、寄生バイポーラトランジスタＢＰＴが活性化しにくくなる。また、埋め込み層９４０は、埋め込み層９５０に短絡プラグによって電気的に接続されている。これにより、アバランシェ降伏により生じたホールは、埋め込み層９４０から接続領域９６０を介してグランドＧＮＤへ排出される。その結果、埋め込み層９４０と埋め込み層９５０との電位差が低減できるので、寄生バイポーラトランジスタＢＰＴが活性化しにくくなる。
【００１５】
しかし、接続領域９６０はＬＤＭＯＳ２の周辺に形成されているので、ホールが埋め込み層９４０内をドリフトする距離は長い。特に、ＬＤＭＯＳ２の中心部からの流れ込むホールのドリフト距離はその周辺部から流れ込むホールに比べて長くなる。ホールのドリフト距離が長いと、埋め込み層９４０と埋め込み層９５０との間に電位差が生じる。その結果、寄生バイポーラトランジスタＢＰＴは活性化してしまう。特に、ＬＤＭＯＳ２の素子面積が大きい場合に、ホールのドリフト距離が長くなるので、寄生バイポーラトランジスタＢＰＴが活性化する可能性が高くなる。
【００１６】
この寄生バイポーラトランジスタＢＰＴを不活性にするために、ソース電極を短絡プラグに接続することなく、埋め込み層９４０および接続領域９６０を省略してドレイン電極を短絡プラグに接続することにより、ドレイン層９８６と埋め込み層９５０とを短絡させる方策がある。しかし、ドレインの電位がソースの電位よりも低くなったときに、シリコン基板９１０および埋め込み層９５０から構成されるダイオードが順方向にバイアスされる。それにより電流がシリコン基板９１０に流れる。シリコン基板９１０に流れる電流は、基板電流と呼ばれ、図１に示す制御回路等の半導体チップ内の周辺ロジック回路に悪影響を及ぼす。
【００１７】
そこで、本発明の目的は、無効電流を低減させ、尚且つ、基板電流を抑制した半導体装置を提供することである。
【００１８】
【課題を解決するための手段】
本発明に従った実施の形態による半導体装置は、
主表面を有する半導体基板と、
前記半導体基板の主表面上に設けられた第１導電型の半導体層と、
前記半導体層と前記半導体基板との間に設けられた第１導電型の第１の埋め込み層と、
前記第１の埋め込み層の周囲に設けられ、前記半導体層の表面から前記第１の埋め込み層にまで達する第１導電型の第１の接続領域と、
前記第１の埋め込み層上にある前記半導体層の表面に設けられたスイッチング素子と、
前記スイッチング素子よりも前記第１の接続領域に近い前記半導体層の表面に設けられ、前記スイッチング素子よりも耐圧が低い低耐圧素子とを備えている。
【００１９】
好ましくは、本実施の形態による半導体装置は、前記第１の埋め込み層と前記半導体基板との間に該第１の埋め込み層と隣接して設けられた第２導電型の第２の埋め込み層と、前記第１の接続領域の周囲に設けられ前記半導体層の表面から前記第２の埋め込み層にまで達する第２導電型の第２の接続領域とをさらに備えている。
【００２０】
好ましくは、前記第１の接続領域と前記第２の接続領域とは電気的に接続されている。
【００２１】
好ましくは、前記スイッチング素子は、前記半導体層の表面に設けられた第１導電型の第１のベース層と、前記第１のベース層内の前記半導体層の表面に設けられた前記第２導電型の第１のソース層と、前記半導体層の表面において前記第１のソース層と離間して設けられた第２導電型の第１の電界緩和層と、前記第１の電界緩和層内の前記半導体層の表面に設けられた第１のドレイン層と、前記第１の電界緩和層と前記第１のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第１のゲート電極とを含む横型半導体素子である。
【００２２】
好ましくは、前記低耐圧素子は、前記スイッチング素子と離間して前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層とを含み、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短い。
【００２３】
前記低耐圧素子は、前記半導体層の表面に設けられた第１導電型の第２のベース層と、前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、前記第２の電界緩和層と、前記第２のドレイン層と、前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のソース層へ向かって延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のソース層へ向かって延びている前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２４】
前記低耐圧素子は、前記半導体層の表面に設けられた第１導電型の第２のベース層と、前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、前記第２の電界緩和層と、前記第２のドレイン層と、前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第２のゲート電極の端までの前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２５】
前記低耐圧素子は、前記半導体層または前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２６】
前記低耐圧素子は、前記半導体層またはまたは前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のゲート電極の端までの前記第１の電界緩和層の長さよりも短くなるように構成してもよい。
【００２７】
前記低耐圧素子は、前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層と、前記第２の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第１のディープ層とを含むように構成してもよい。
【００２８】
前記第１の接続領域の近傍の前記スイッチング素子は、前記第１の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第２のディープ層とを含むように構成してもよい。
【００２９】
好ましくは、前記第１のディープ層および第２のディープ層は、前記第１の電界緩和層および第２の電界緩和層よりも高濃度であり、ほぼ同じ深さまで拡散されている。
【００３０】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。実施の形態は本発明を限定するものではない。
【００３１】
図１は、本発明に係る実施の形態に従ったＬＤＭＯＳ領域の平面図である。このＬＤＭＯＳ領域は、第１のドリフト領域と第２のドリフト領域とに分けられている。第２のドリフト領域は、第１のドリフト領域の周囲を取り囲むように設けられている。Ｐ型の接続領域１６０が第２のドリフト領域の周囲を取り囲むように設けられている。さらに、Ｎ型の接続領域１７０が接続領域１６０の周囲を取り囲むように設けられている。接続領域１７０の周辺には、ＬＤＭＯＳを制御する制御回路などの周辺ロジック回路（図示せず）が設けられている。
【００３２】
第２のドリフト領域は、図１に示すいずれの平面領域においても第１のドリフト領域と接続領域１６０との間に介在する。即ち、第２のドリフト領域は、第１のドリフト領域よりも接続領域１６０の近傍に設けられている。
【００３３】
図２から図６は、図１に示すＬＤＭＯＳ領域のＸ−Ｘ線に沿った拡大断面図である。
【００３４】
図２は、本発明に係る第１の実施の形態に従った半導体装置１００の断面図である。大電流を流すために第１のドリフト領域には多くのＬＤＭＯＳが設けられているが、図２から図６にはその一部が図示されている。第１のドリフト領域に形成されたＬＤＭＯＳ１０は、Ｐ型のシリコン基板１１０、Ｎ−型の半導体層１２０、Ｐ型の半導体層１３０、Ｐ型の埋め込み層１４０、Ｎ型の埋め込み層１５０、Ｐ型の接続領域１６０およびＮ型の接続領域１７０を備えている。
【００３５】
半導体層１２０はシリコン基板１１０上に設けられたＮ−型のエピタキシャル層である。半導体層１３０は半導体層１２０内に設けられたＰ型のウェル拡散層である。
【００３６】
埋め込み層１４０および埋め込み層１５０は半導体基板１１０と半導体層１３０との間に設けられている。接続領域１６０は半導体層１３０の表面から埋め込み層１４０までを接続するように設けられており、接続領域１７０は半導体層１３０の表面から埋め込み層１５０までを接続するように設けられている。
【００３７】
Ｐ型のベース層１８０、Ｎ＋型のソース層１８２、Ｎ−型の電界緩和層１８４およびＮ＋型のドレイン層１８６が、半導体層１３０の表面領域に設けられている。電界緩和層１８４は、半導体層１３０の表面においてソース層１８２と離間して設けられている。ドレイン層１８６は、電界緩和層１８４内の半導体層１３０の表面にベース層１８０と離間して設けられている。さらに、ゲート電極、ソース電極およびドレイン電極が半導体層１３０の表面上に設けられている。
【００３８】
一方で、第２のドリフト領域に形成されたＬＤＭＯＳ２０は、電界緩和層１８４の横方向の幅においてＬＤＭＯＳ１０と異なる。ＬＤＭＯＳ２０の他の構成要素はＬＤＭＯＳ１０の構成要素と同じである。横方向は、電荷がゲート電極直下のチャネルを流れる方向である。換言すると、横方向は、ドレイン層１８６からソース層１８２へ向かう方向またはその逆方向である。“幅”は、この横方向の長さを意味する。
【００３９】
ＬＤＭＯＳ２０の電界緩和層１８４は、ＬＤＭＯＳ１０の電界緩和層１８４よりも幅が狭い。即ち、ＬＤＭＯＳ２０においてドレイン層１８６の端からソース層１８２へ向かって延びている電界緩和層１８４の長さは、ＬＤＭＯＳ１０におけるその長さよりも短い。
【００４０】
本実施の形態によれば、第１のドリフト領域と第２のドリフト領域とにおいてゲート電極間のピッチは同じである。従って、ゲート電極をマスクとして自己整合的に電界緩和層１８４を形成した時点では、電界緩和層１８４の幅はＬＤＭＯＳ１０およびＬＤＭＯＳ２０においてほぼ等しい。
【００４１】
しかし、フォトリソグラフィ技術を用いて、ＬＤＭＯＳ２０のドレイン層１８６はＬＤＭＯＳ１０のドレイン層１８６よりも広く電界緩和層１８４内に形成される。その結果、ドレイン層１８６を形成した後の時点では、ＬＤＭＯＳ２０の電界緩和層１８４の幅はＬＤＭＯＳ１０のそれよりも狭くなる。即ち、本実施の形態によれば、電界緩和層１８４の幅は、ドレイン層１８６の幅によって制御される。
【００４２】
一般に、ＬＤＭＯＳのソース−ドレイン間の耐圧は、ドレイン層の端からゲート電極の端までの電界緩和層の長さによって決まる。例えば、ＬＤＭＯＳ１０の耐圧はＬ１の大きさによって決まる。ＬＤＭＯＳ２０の耐圧はＬ２の大きさによって決まる。Ｌ１は、ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さである。Ｌ２は、ＬＤＭＯＳ２０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さである。
【００４３】
本実施の形態によれば、ドレイン層１８６の形成後におけるＬＤＭＯＳ２０の電界緩和層１８４の幅がＬＤＭＯＳ１０のそれよりも狭いので、Ｌ２はＬ１よりも小さくなる。よって、ＬＤＭＯＳ２０の耐圧はＬＤＭＯＳ１０のそれよりも低い。それによって、例えば、図８において、ＬＤＭＯＳ１０および２０が同時にオンし、ドレイン電極に高い電圧または大電流が供給された場合に、ＬＤＭＯＳ２０はＬＤＭＯＳ１０よりも早くアバランシェ降伏する。従って、電流は、ＬＤＭＯＳ１０を通過することなく、ＬＤＭＯＳ２０を通過し、さらに、埋め込み層１４０および接続領域１６０を通過してグランドＧＮＤへ流れる。図１に示したとおり、第２のドリフト領域は接続領域１６０の近傍に設けられている。よって、正孔が埋め込み層１４０をドリフトする距離が比較的短くなるので、埋め込み層１４０と埋め込み層１５０との間に生ずる電位差が従来よりも小さくなる。その結果、Ｎ＋型のドレイン層１８６、１８７、Ｐ型の半導体層１３０、Ｐ型の埋め込み層１４０およびＮ型の埋め込み層１５０から構成される寄生ＮＰＮバイポーラトランジスタは活性化され難くなる。このように寄生バイポーラトランジスタが不活性のまま維持されることによって、ＬＤＭＯＳ１０および２０に流れる無効電流は少なくなる。
【００４４】
本実施の形態は、ソース電極が短絡プラグに接続されているので、グランドの電位よりも低い電位がドレイン電極に印加された場合に、基板電流がシリコン基板１１０に流れない。よって、本実施の形態は、周辺ロジック回路に悪影響を与えない。
【００４５】
図３は、本発明に係る第２の実施の形態に従った半導体装置２００の断面図である。第１の実施の形態では、第２のドリフト領域のゲート電極間のピッチは第１のドリフト領域のゲート電極間のピッチと同じであった。しかし、本実施の形態では、第２のドリフト領域のゲート電極間のピッチＰ２が第１のドリフト領域のゲート電極間のピッチＰ１よりも狭い点で第１の実施の形態と異なる。
【００４６】
これにより、電界緩和層１８４がゲート電極を利用して自己整合的に形成された時点で、電界緩和層１８４の幅は電界緩和層１８４の幅よりも狭くなっている。その結果、ドレイン層１８６の幅を変えることなく、ＬＤＭＯＳ２０の電界緩和層１８４の幅はＬＤＭＯＳ１０のそれよりも狭くすることができる。即ち、本実施の形態では、電界緩和層１８４の幅は、ゲート電極間のピッチによって制御されている。
【００４７】
本実施の形態によれば、ピッチＰ２がピッチＰ１よりも狭いので、Ｌ２はＬ１よりも小さくなる。よって、本実施の形態は、第１の実施の形態と同様の効果を有する。
【００４８】
尚、第１および第２の実施の形態においては、電界緩和層１８４は、ゲート電極をマスクとして自己整合的に形成された。しかし、電界緩和層１８４は、フォトリソグラフィ技術によるレジストマスクを用いて形成され得る。この場合、電界緩和層１８４の幅は、レジストマスクによって制御される。
【００４９】
図４は、本発明に係る第３の実施の形態に従った半導体装置３００の断面図である。本実施の形態は、第２のドリフト領域にゲート電極が形成されていない点で第１および第２の実施の形態と異なる。従って、本実施の形態において、第２のドリフト領域には、ＬＤＭＯＳが形成されず、Ｎ−型の電界緩和層１８４およびＰ型のベース層１８０によってダイオード３０が形成されている。
【００５０】
第２のドリフト領域において、ドレイン層１８６の端から横方向へ延びている電界緩和層１８４の長さＬ３は、Ｌ１よりも短い。従って、ダイオード３０の耐圧はＬＤＭＯＳ１０のそれよりも低くなる。その結果、本実施の形態は、第１および第２の実施の形態と同様の効果を有する。
【００５１】
Ｌ３は、第２のドリフト領域におけるドレイン層１８６の幅を拡げることによって、Ｌ１よりも短くすることができる。また、Ｌ３は、ドレイン層１８６の幅を変更することなく、第２のドリフト領域における電界緩和層１８４の幅自体を狭くすることによってＬ１より短くしてもよい。
【００５２】
尚、ＬＤＭＯＳ１０の耐圧はドレイン層１８６の端からゲート電極の端までの電界緩和層１８４の長さによって決まるが、ダイオード３０の耐圧は、ゲート電極が無いので、ドレイン層１８６の端から延びている電界緩和層１８４の長さによって決まる。
【００５３】
ダイオード３０の耐圧はＬＤＭＯＳ１０のそれよりも低いので、本実施の形態は、第１および第２の実施の形態と同様の効果を有する。本実施の形態によれば、第２のドリフト領域のダイオード３０は、第１のドリフト領域のＬＤＭＯＳ１０を保護することができる。例えば、ＥＳＤ等によってドレイン電極に大きな電圧印加された場合に、第２のドリフト領域におけるドレイン層１８６、半導体層１３０、埋め込み層１４０および埋め込み層１５０から成る寄生ＮＰＮトランジスタは、第１のドリフト領域における同様の寄生ＮＰＮトランジスタよりも活性化し易くなる。よって、ダイオード３０に電流を集中させ、ＬＤＭＯＳ１０をＥＳＤ等から保護することができる。
【００５４】
図５は、本発明に係る第４の実施の形態に従った半導体装置４００の断面図である。本実施の形態は、第２のドリフト領域にディープ層１８５が設けられている点で第１の実施の形態と異なる。また、本実施の形態は、第２のドリフト層の電界緩和層１８４およびドレイン層１８６の幅が第１のドリフト層のそれらと同じである点で第１の実施の形態と異なる。
【００５５】
ディープ層１８５の下端から埋め込み層１４０までの距離ｄ２は、電界緩和層１８４またはドレイン層１８６の下端から埋め込み層１４０までの距離ｄ１よりも短い。ディープ層１８５の不純物濃度は電界緩和層１８４の不純物濃度よりも高い。よって、ディープ層１８５から半導体層１３０へ拡がる空乏層が容易に埋め込み層１４０に到達し得る。従って、ドレイン電極に高電圧が印加されたときに、ディープ層１８５と半導体層１３０との間のジャンクションが第１のドリフト領域のＬＤＭＯＳ１０よりも早く降伏する。従って、本実施の形態も、第１の実施の形態と同様の効果を得られる。
【００５６】
図６は、本発明に係る第５の実施の形態に従った半導体装置５００の断面図である。本実施の形態は、第２のドリフト領域にゲート電極が形成されていない点で第４の実施の形態と異なる。他の構成要素は、第４の実施の形態と同様である。本実施の形態は、第４の実施の形態と同様に動作する。従って、本実施の形態も第１の実施の形態と同様の効果を得ることができる。
【００５７】
第１から第５の実施の形態のＬＤＭＯＳ領域は、図１に示す平面形状を有していたが、ＬＤＭＯＳ領域はこのような平面形状に限定されない。
【００５８】
例えば、図７に示すように、ＬＤＭＯＳ領域は第１のＬＤＭＯＳ領域と第２のＬＤＭＯＳ領域とに分割されてもよい。分割されるＬＤＭＯＳ領域の数は特に限定しないが、各ＬＤＭＯＳ領域の第２のドリフト領域はそれぞれＰ型の接続領域１６０によって取り囲まれていることが好ましい。
【００５９】
図７に示すように、第２のドリフト領域の幅は、図１に示す幅Ｗよりも広い幅Ｗ´にしてもよい。また、第２のドリフト領域に形成されるＬＤＭＯＳまたはダイオードは、接続領域１６０に最も近くに１つだけ形成してもよいが、接続領域１６０の近傍に複数個形成してもよい。
【００６０】
第５の実施の形態において第２のドリフト領域に設けられるディープ層１８５は、接続領域１６０に最も近い１つのＬＤＭＯＳだけに形成してもよいが、接続領域１６０の近傍にある複数のＬＤＭＯＳに形成してもよい。
【００６１】
第１から第５の実施の形態は、Ｎ型の埋め込み層１５０およびＮ型の接続領域１７０を有するが、Ｎ型の埋め込み層１５０およびＮ型の接続領域１７０は必ずしも必須の構成要素ではない。これらの構成要素を有しない形態も上述の効果を有し得る。
【００６２】
上述の実施形態の各構成要素の導電型を交替しても、その効果は失われない。
【００６３】
【発明の効果】
本発明に従った半導体装置によれば、無効電流を低減させ、尚且つ、基板電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態に従ったＬＤＭＯＳ領域の平面図。
【図２】本発明に係る第１の実施の形態に従った半導体装置１００の断面図。
【図３】本発明に係る第２の実施の形態に従った半導体装置２００の断面図。
【図４】本発明に係る第３の実施の形態に従った半導体装置３００の断面図。
【図５】本発明に係る第４の実施の形態に従った半導体装置４００の断面図。
【図６】本発明に係る第５の実施の形態に従った半導体装置５００の断面図。
【図７】図１とは個となる実施の形態に従ったＬＤＭＯＳ領域の平面図。
【図８】ＬＤＭＯＳを用いた一般的な電源スイッチング回路の回路図。
【図９】ＬＤＭＯＳ２の拡大断面図。
【符号の説明】
１００、２００、３００、４００、５００ 半導体装置
１０、２０ ＬＤＭＯＳ
１１０ シリコン基板
１２０、１３０ 半導体層
１４０、１５０ 埋め込み層
１７０、１６０ 接続領域
１８０ ベース層
１８２ ソース層
１８４ 電界緩和層
１８６ ドレイン層
Ｌ１ ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さ
Ｌ２ ＬＤＭＯＳ１０におけるドレイン層の端からゲート電極の端までの電界緩和層の長さ
Claims (12)
- 主表面を有する半導体基板と、
前記半導体基板の主表面上に設けられた第１導電型の半導体層と、
前記半導体層と前記半導体基板との間に設けられた第１導電型の第１の埋め込み層と、
前記第１の埋め込み層の周囲に設けられ、前記半導体層の表面から前記第１の埋め込み層にまで達する第１導電型の第１の接続領域と、
前記第１の埋め込み層上にある前記半導体層の表面に設けられたスイッチング素子と、
前記スイッチング素子よりも前記第１の接続領域に近い前記半導体層の表面に設けられ、前記スイッチング素子よりも耐圧が低い低耐圧素子とを備えたことを特徴とする半導体装置。 - 前記第１の埋め込み層と前記半導体基板との間に、該第１の埋め込み層と隣接して設けられた第２導電型の第２の埋め込み層と、
前記第１の接続領域の周囲に設けられ、前記半導体層の表面から前記第２の埋め込み層にまで達する第２導電型の第２の接続領域とをさらに備えたことを特徴とする請求項１に記載の半導体装置。 - 前記第１の接続領域と前記第２の接続領域とは電気的に接続されていることを特ことを特徴とする請求項２に記載の半導体装置。
- 前記スイッチング素子は、
前記半導体層の表面に設けられた第１導電型の第１のベース層と、
前記第１のベース層内の前記半導体層の表面に設けられた前記第２導電型の第１のソース層と、
前記半導体層の表面において前記第１のソース層と離間して設けられた第２導電型の第１の電界緩和層と、
前記第１の電界緩和層内の前記半導体層の表面に設けられた第１のドレイン層と、
前記第１の電界緩和層と前記第１のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第１のゲート電極とを含む横型半導体素子であることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。 - 前記低耐圧素子は、
前記スイッチング素子と離間して前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、
前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層とを含み、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短いことを特徴とする請求項４に記載の半導体装置。 - 前記低耐圧素子は、
前記半導体層の表面に設けられた第１導電型の第２のベース層と、
前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、
前記第２の電界緩和層と、
前記第２のドレイン層と、
前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のソース層へ向かって延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のソース層へ向かって延びている前記第１の電界緩和層の長さよりも短いことを特徴とする請求項５に記載の半導体装置。 - 前記低耐圧素子は、
前記半導体層の表面に設けられた第１導電型の第２のベース層と、
前記第２のベース層内の前記半導体層の表面に設けられた前記第２導電型の第２のソース層と、
前記第２の電界緩和層と、
前記第２のドレイン層と、
前記第２の電界緩和層と前記第２のソース層との間の前記半導体層の表面上に絶縁膜を介して形成された第２のゲート電極とを備えた横型半導体素子であり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第２のゲート電極の端までの前記第１の電界緩和層の長さよりも短いことを特徴とする請求項５に記載の半導体装置。 - 前記低耐圧素子は、前記半導体層または前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から延びている前記第２の電界緩和層の長さは、前記第１のドレイン層の端から延びている前記第１の電界緩和層の長さよりも短いことを特徴とする請求項５に記載の半導体装置。 - 前記低耐圧素子は、前記半導体層またはまたは前記第２のベース層と前記第２の電界緩和層とから成るダイオードであり、
前記第２のドレイン層の端から前記第２のゲート電極の端までの前記第２の電界緩和層の長さは、前記第１のドレイン層の端から前記第１のゲート電極の端までの前記第１の電界緩和層の長さよりも短いことを特徴とする請求項５に記載の半導体装置。 - 前記低耐圧素子は、
前記半導体層の表面に設けられた第２導電型の第２の電界緩和層と、
前記第２の電界緩和層内の前記半導体層の表面に設けられた前記第２導電型の第２のドレイン層と、
前記第２の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第１のディープ層とを含むことを特徴とする請求項４に記載の半導体装置。 - 前記第１の接続領域の近傍の前記スイッチング素子は、前記第１の電界緩和層内の前記半導体層の表面に設けられ、前記第１の電界緩和層、第２の電界緩和層、前記第１のドレイン層および前記第２のドレイン層のいずれよりも深い第２導電型の第２のディープ層とを含むことを特徴とする請求項１０に記載の半導体装置。
- 前記第１のディープ層および第２のディープ層は、前記第１の電界緩和層および第２の電界緩和層よりも高濃度であり、ほぼ同じ深さまで拡散されていることを特徴とする請求項１１に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039765A JP3713490B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
| US10/438,069 US6914294B2 (en) | 2003-02-18 | 2003-05-15 | Semiconductor device |
| CNB2004100055814A CN1324716C (zh) | 2003-02-18 | 2004-02-18 | 半导体元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039765A JP3713490B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004253454A true JP2004253454A (ja) | 2004-09-09 |
| JP2004253454A5 JP2004253454A5 (ja) | 2005-07-07 |
| JP3713490B2 JP3713490B2 (ja) | 2005-11-09 |
Family
ID=32844481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003039765A Expired - Fee Related JP3713490B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6914294B2 (ja) |
| JP (1) | JP3713490B2 (ja) |
| CN (1) | CN1324716C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091445A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2011199153A (ja) * | 2010-03-23 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012134522A (ja) * | 2012-02-20 | 2012-07-12 | Toshiba Corp | 半導体装置 |
| JP2014103159A (ja) * | 2012-11-16 | 2014-06-05 | Toyota Motor Corp | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138698B2 (en) * | 2003-12-18 | 2006-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof |
| US7098509B2 (en) * | 2004-01-02 | 2006-08-29 | Semiconductor Components Industries, L.L.C. | High energy ESD structure and method |
| US7187033B2 (en) * | 2004-07-14 | 2007-03-06 | Texas Instruments Incorporated | Drain-extended MOS transistors with diode clamp and methods for making the same |
| US7468537B2 (en) * | 2004-12-15 | 2008-12-23 | Texas Instruments Incorporated | Drain extended PMOS transistors and methods for making the same |
| US20060163658A1 (en) * | 2005-01-21 | 2006-07-27 | Anderson Samuel J | Monolithic MOSFET and schottky diode for mobile phone boost converter |
| US7368786B2 (en) * | 2005-03-11 | 2008-05-06 | Freescale Semiconductor, Inc. | Process insensitive ESD protection device |
| EP1908121A4 (en) * | 2005-07-18 | 2009-09-30 | Texas Instruments Inc | DRAIN-ADVANCED MOSFETS WITH DIODE CLAMPING |
| US7335955B2 (en) * | 2005-12-14 | 2008-02-26 | Freescale Semiconductor, Inc. | ESD protection for passive integrated devices |
| US7608513B2 (en) * | 2007-01-25 | 2009-10-27 | Freescale Semiconductor, Inc. | Dual gate LDMOS device fabrication methods |
| KR20100111906A (ko) * | 2009-04-08 | 2010-10-18 | 삼성전자주식회사 | 반도체 장치 |
| JP5715804B2 (ja) | 2010-11-24 | 2015-05-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| KR102177257B1 (ko) * | 2014-04-15 | 2020-11-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9543299B1 (en) * | 2015-09-22 | 2017-01-10 | Texas Instruments Incorporated | P-N bimodal conduction resurf LDMOS |
| US9911845B2 (en) * | 2015-12-10 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage LDMOS transistor and methods for manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5146298A (en) | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
| DE69522936T2 (de) * | 1995-07-31 | 2002-08-29 | St Microelectronics Srl | Hochspannungstreiberschaltung für induktive Lasten |
| US6831331B2 (en) * | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
| JP3282512B2 (ja) * | 1996-04-15 | 2002-05-13 | 株式会社デンソー | パワーｍｏｓトランジスタ |
| US6252278B1 (en) * | 1998-05-18 | 2001-06-26 | Monolithic Power Systems, Inc. | Self-aligned lateral DMOS with spacer drift region |
| TW417307B (en) * | 1998-09-23 | 2001-01-01 | Koninkl Philips Electronics Nv | Semiconductor device |
| SE518797C2 (sv) * | 2000-07-19 | 2002-11-19 | Ericsson Telefon Ab L M | Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar |
| US20020053695A1 (en) * | 2000-11-07 | 2002-05-09 | Chorng-Wei Liaw | Split buried layer for high voltage LDMOS transistor |
| JP4526179B2 (ja) | 2000-11-21 | 2010-08-18 | 三菱電機株式会社 | 半導体装置 |
-
2003
- 2003-02-18 JP JP2003039765A patent/JP3713490B2/ja not_active Expired - Fee Related
- 2003-05-15 US US10/438,069 patent/US6914294B2/en not_active Expired - Lifetime
-
2004
- 2004-02-18 CN CNB2004100055814A patent/CN1324716C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091445A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置 |
| US8546877B2 (en) | 2006-09-29 | 2013-10-01 | Semiconductor Components Industries, Llc | Semiconductor device |
| JP2011199153A (ja) * | 2010-03-23 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012134522A (ja) * | 2012-02-20 | 2012-07-12 | Toshiba Corp | 半導体装置 |
| JP2014103159A (ja) * | 2012-11-16 | 2014-06-05 | Toyota Motor Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1324716C (zh) | 2007-07-04 |
| US20040159891A1 (en) | 2004-08-19 |
| JP3713490B2 (ja) | 2005-11-09 |
| US6914294B2 (en) | 2005-07-05 |
| CN1523677A (zh) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589042B2 (ja) | 半導体装置 | |
| JP3713490B2 (ja) | 半導体装置 | |
| US6137140A (en) | Integrated SCR-LDMOS power device | |
| JP4703196B2 (ja) | 半導体装置 | |
| JP5191132B2 (ja) | 半導体装置 | |
| JP2002094063A (ja) | 半導体装置 | |
| KR101015531B1 (ko) | 정전기 보호 소자 및 그 제조 방법 | |
| JP6011136B2 (ja) | 半導体装置 | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| JP2010109343A (ja) | 半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| KR20070004935A (ko) | 에벌런치 보호를 갖는 고 전류 ｍｏｓ 디바이스 및 동작방법 | |
| EP2846359A1 (en) | LVTSCR device | |
| KR100842340B1 (ko) | 반도체 집적회로 장치 | |
| KR940008225B1 (ko) | 전력스위칭용모스트랜지스터 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP4821086B2 (ja) | 半導体装置 | |
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2011054983A (ja) | 半導体装置 | |
| JP2009141071A (ja) | 静電気保護用半導体素子 | |
| JP2988047B2 (ja) | 半導体装置 | |
| JP4106804B2 (ja) | 集積回路用保護装置 | |
| KR20130120243A (ko) | 정전 방전 보호 소자 | |
| JP2008034586A (ja) | 半導体装置 | |
| JP2002076284A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |