JP2004200192A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2004200192A JP2004200192A JP2002363261A JP2002363261A JP2004200192A JP 2004200192 A JP2004200192 A JP 2004200192A JP 2002363261 A JP2002363261 A JP 2002363261A JP 2002363261 A JP2002363261 A JP 2002363261A JP 2004200192 A JP2004200192 A JP 2004200192A
- Authority
- JP
- Japan
- Prior art keywords
- state imaging
- solid
- imaging device
- region
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 105
- 239000007787 solid Substances 0.000 title abstract 3
- 239000012535 impurity Substances 0.000 claims abstract description 95
- 230000004888 barrier function Effects 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000002344 surface layer Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 8
- 238000005036 potential barrier Methods 0.000 abstract description 17
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】単位面積あたりの感度向上のためにオーバーフローバリアが深い位置に形成された場合であっても、隣接画素間の信号の混合を防止すること。
【解決手段】複数の受光画素部１と、各受光画素部１に蓄積された信号電荷を一方向に転送する転送レジスタ２とからなる撮像領域が、半導体基板の表層部側に形成された固体撮像素子において、前記転送レジスタ２の転送方向に沿って隣接する受光画素部１同士間に対応する位置に、前記撮像領域の全域にわたって当該転送方向と直交する方向に連続する不純物領域であるバリア領域１５を形成し、これにより十分なポテンシャルバリアを形成して信号の混合を防止する。
【選択図】 図２
【解決手段】複数の受光画素部１と、各受光画素部１に蓄積された信号電荷を一方向に転送する転送レジスタ２とからなる撮像領域が、半導体基板の表層部側に形成された固体撮像素子において、前記転送レジスタ２の転送方向に沿って隣接する受光画素部１同士間に対応する位置に、前記撮像領域の全域にわたって当該転送方向と直交する方向に連続する不純物領域であるバリア領域１５を形成し、これにより十分なポテンシャルバリアを形成して信号の混合を防止する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＣＤ（Charge Coupled Device）イメージセンサ等に用いて好適な固体撮像素子に関する。
【０００２】
【従来の技術】
近年、固体撮像素子の単位セルの小型化に伴い、単位面積あたりの感度を向上させる技術の開発が急務となっている。その一つの手段として、例えばｎ型半導体基板を用いたＣＣＤ型固体撮像素子において、通常基板表面から３μｍ程度の深さに形成される、いわゆるオーバーフローバリアを、より深い位置（例えば５〜１０μｍ）に形成することで、空乏層幅を伸ばし、これにより感度を向上させることが考えられる。ただし、オーバーフローバリアを深く形成すると、そのオーバーフローバリア領域に溜まったホール（正孔）が排出されず、飽和電荷量の現象が生じたり、いわゆるシェーディングが起きたりする等の問題が発生してしまう。このことから、従来は、例えば図８（ａ）に示すように、ＣＣＤ型固体撮像素子において、垂直転送レジスタ２１と平行な方向に隣接する画素２２ａ，２２ｂ間にＰ型不純物領域２３を形成することで、ポテンシャル障壁を緩和してオーバーフローバリア領域に溜まったホールを基板表面に排出し易くする技術が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−２８９０７６号公報
【０００４】
【発明が解決しようとする課題】
ところで、上述した従来の技術では、画素２２ａ，２２ｂ間にＰ型不純物領域２３を形成しているため、オーバーフローバリア領域のホールを基板表面に排出できるだけでなく、そのＰ型不純物領域２３によって画素２２ａ，２２ｂ間のバリアを大きくして、これら垂直方向に隣接する画素２２ａ，２２ｂ間における信号の混合が生じ難くすることもできる。しかしながら、従来におけるＰ型不純物領域２３は、例えば図８（ｂ）に示すように、画素２２ａ，２２ｂ間の一部分にしか形成されていないため、十分なポテンシャルバリアを形成できず、必ずしも信号の混合を防止できるものではない。
【０００５】
Ｐ型不純物領域２３を形成するためには、例えばボロン（Ｂ）をｎ型半導体基板にイオン注入する必要がある。ところが、従来におけるＰ型不純物領域２３は、ホールの排出を主目的としているため、ポテンシャル障壁を緩和できれば十分であり、このことから例えば数十ＫｅＶ程度のエネルギーのイオン注入によって、垂直転送レジスタ２１と同程度の深さに形成されている。そのために、垂直転送レジスタ２１のポテンシャルに影響を及ぼさないようにするため、すなわち垂直転送レジスタ２１における転送動作を阻害しないようにするためには、その垂直転送レジスタ２１との間にある一定の距離を保つ（隙間を空ける）必要がある。したがって、従来は、画素２２ａ，２２ｂ間に十分なポテンシャルバリアを形成できず、信号の混合を防止できないおそれが生じてしまうのである。
【０００６】
そこで、本発明は、単位面積あたりの感度向上のためにオーバーフローバリアが深い位置に形成された場合であっても、隣接画素間の信号の混合を防止することが可能な固体撮像素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために案出された固体撮像素子である。すなわち、複数の受光画素部と、各受光画素部に蓄積された信号電荷を転送する転送レジスタとからなる撮像領域が、半導体基板の表層部側に形成された固体撮像素子において、前記半導体基板内において前記転送レジスタの転送方向に沿って隣接する受光画素部同士間に対応する位置に、前記撮像領域の略全域にわたって当該転送方向と直交する方向に連続して形成された不純物領域部を備えることを特徴とするものである。
【０００８】
上記構成の固体撮像素子において、受光画素部は、光電変換によって入射光に応じた量の信号電荷を蓄積する。また、転送レジスタは、各受光画素部に蓄積された信号電荷を受け取って転送する。ここで、転送レジスタは、撮像領域を構成する転送レジスタであり、例えば複数の受光画素部が二次元行列状に配されたＣＣＤ型のものであれば、垂直転送レジスタがこれに該当する。
そして、上記構成の固体撮像素子では、不純物領域部が、転送レジスタの転送方向に沿って隣接する受光画素部同士間に対応する位置に形成されている。不純物領域部は、不純物領域からなるもので、例えば半導体基板がｐ型またはｎ型のいずれか一方の型であれば、それとは異なるｐ型またはｎ型のいずれか一方の型の不純物によって形成される。また、受光画素部同士間に対応する位置とは、受光画素部同士間の位置、すなわち各受光画素部と略同等の深さでこれら受光画素部の間に挟まれる位置の他に、各受光画素部よりも深く受光画素部同士間には挟まれないが、半導体基板の表層部側から平面的にみると受光画素部同士の間にある位置も含む。
さらに、不純物領域部は、撮像領域の略全域、すなわちその一端（その近傍を含む）から他端（その近傍を含む）までにわたって、転送レジスタの転送方向と直交する方向に連続して形成されている。つまり、例えば転送レジスタが垂直転送レジスタであれば、不純物領域部は、水平方向に連続して形成されている。
したがって、上記構成の固体撮像素子によれば、不純物領域部が連続して形成されているので、受光画素部同士間に十分なポテンシャルバリアを形成することができ、信号の混合を防止し得るようになる。
【０００９】
【発明の実施の形態】
以下、図面に基づき本発明に係る固体撮像素子について説明する。ここでは、本発明をｎ型半導体基板を用いたＣＣＤ型固体撮像素子に適用した場合を例に挙げて説明する。
【００１０】
〔第１の実施の形態〕
ここでは、請求項１および請求項２記載の発明に係る固体撮像素子について説明する。はじめに、固体撮像素子の概略構成について説明する。図１は、本発明が適用される固体撮像素子の概略構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、マトリクス状に二次元配列された複数のフォトセンサ１と、その二次元配列の列毎に配設された垂直転送レジスタ２と、垂直転送レジスタ２に沿って配設されたチャネルストップ３とを備えており、これらによって撮像領域４が構成されている。このうち、フォトセンサ１は、光電変換によって信号電荷を蓄積するためのもので、本発明における受光画素部として機能するものである。垂直転送レジスタ２は、各フォトセンサ１に蓄積された信号電荷を、二次元配列における垂直方向に転送するものである。チャネルストップ３は、各フォトセンサ１と垂直転送レジスタ２との間を分離するためのものである。
【００１１】
このような撮像領域４に加えて、固体撮像素子では、その撮像領域４の一端に配された水平転送レジスタ５と、水平転送レジスタ５の最終段に接続された出力部６とを備えている。水平転送レジスタ５は、各垂直転送レジスタ２から信号電荷を受け取って、これを二次元配列の水平方向へ転送するものである。出力部６は、フローティングディフージョンアンプやその他の処理回路等からなるもので、水平転送レジスタ５から出力される信号電荷に対して所定の信号処理を行うものである。
【００１２】
続いて、以上のような平面構造を有する固体撮像素子における断面構造について説明する。図２は、本発明に係る固体撮像素子の第１の実施の形態における要部構成例を示す模式図である。図例のように、固体撮像素子は、ｎ型のシリコン（以下「Ｓｉ」と記す）基板１０上に、ｎ-のエピタキシャル層１１と、ｐ型ウェル層からなるオーバーフローバリア領域１２と、このオーバーフローバリア領域１２よりもｐ型不純物の濃度が低濃度である高抵抗の半導体領域１３と、フォトセンサ１や垂直転送レジスタ２等とが、順に積層されてなる画素構造を有している。つまり、上述したフォトセンサ１や垂直転送レジスタ２等は、固体撮像素子を構成する半導体基板の表層部側に形成されている。そして、垂直転送レジスタ２のさらに上方には、その垂直転送レジスタ２に信号電荷の転送を行わせるための転送電極１４が形成されている。
【００１３】
このような断面構造において、オーバーフローバリア領域１２は、必ずしもｐ型ウェル層からなるものでなくても構わない。すなわち、Ｓｉ基板１０における不純物半導体の型を第１導電型とし、オーバーフローバリア領域１２における不純物半導体の型を第２導電型とすると、その第２導電型は、第１導電型と異なる型であればよい。したがって、Ｓｉ基板１０がｐ型の場合には、オーバーフローバリア領域１２は、ｎ型ウェル層からなるものとする。また、オーバーフローバリア領域１２上に形成される半導体領域１３は、必ずしもｐ型不純物からなるものでなくてもよく、第１導電型若しくは第２導電型または真性のいずれかであれば構わない。
【００１４】
ところで、ここで説明する固体撮像素子は、半導体領域１３内に形成された不純物領域部１５を備えている点に大きな特徴がある。不純物領域部１５は、オーバーフローバリア領域１２と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなり、好ましくはその不純物濃度がオーバーフローバリア領域１２より濃いものとする。そして、図２（ａ）に示すように、二次元配列の垂直方向に隣接するフォトセンサ１同士の間に対応する位置に配されているとともに、図２（ｂ）に示すように、撮像領域４の略全域にわたって二次元配列の水平方向に連続するように形成されている。ここで、フォトセンサ１同士間に対応する位置とは、フォトセンサ１同士間の位置、すなわち各フォトセンサ１と略同等の深さでこれらフォトセンサ１の間に挟まれる位置の他に、各フォトセンサ１よりも深くフォトセンサ１間には挟まれないが、半導体基板の表層部側から平面的にみるとフォトセンサ１同士の間にある位置も含む意である。また、撮像領域４の略全域とは、その撮像領域４の一端（その近傍を含む）から他端（その近傍を含む）までの意である。
【００１５】
さらに、不純物領域部１５は、半導体基板の表層部側からみて、垂直転送レジスタ２よりも深い位置に形成されている。これにより、不純物領域部１５は、垂直転送レジスタ２の形成位置を回避して、その下方側で水平方向に連続するようになっている。また、各フォトセンサ１同士間の対応位置に形成されているので、半導体基板の表層部側から平面的にみると、不純物領域部１５は、水平方向に延びるストライプ状に形成されていることになる。
【００１６】
このような不純物領域部１５を形成するためには、例えばｐ型不純物であるボロン（Ｂ）を、ｎ型のＳｉ基板１０に対してイオン注入すればよい。ただし、このとき、不純物領域部１５を垂直転送レジスタ２よりも深い位置に形成するために、その注入エネルギーは、数百ＫｅＶ以上であるものとする。さらには、不純物領域部１５を水平方向に連続させるべく、水平方向に延びるストライプ状に対応したパターニングを利用してイオン注入を行うようにする。なお、他の部分の製法については、従来と同様で構わないため、ここではその説明を省略する。
【００１７】
以上のように構成された固体撮像素子では、垂直方向に隣接する各フォトセンサ１同士間の対応位置に不純物領域部１５が形成されているとともに、その不純物領域部１５が撮像領域４の略全域にわたって水平方向に連続するように形成されている。つまり、従来のような画素間の一部分のみではなく、その全域にわたってバリア領域としての不純物領域部１５が形成される。そのために、垂直方向に隣接する各フォトセンサ１同士間に十分なポテンシャルバリアを形成することができ、垂直方向における信号電荷の混合を防止し得るようになる。したがって、本実施形態における固体撮像素子によれば、単位面積あたりの感度向上のためにオーバーフローバリア領域１２が深い位置に形成された場合であっても、隣接画素間の信号電荷の混合を防止することが可能になるといえる。
【００１８】
さらに、本実施形態における固体撮像素子によれば、不純物領域部１５が垂直転送レジスタ２よりも深い位置に形成されているため、垂直転送レジスタ２へのポテンシャルの干渉を排除することができる。すなわち、垂直転送レジスタ２における転送動作を阻害することなく、各フォトセンサ１同士間に十分なポテンシャルバリアを形成して、垂直方向における信号電荷の混合防止が図れるようになる。しかも、ｐ型不純物を深い位置にイオン注入するだけで形成することができ、しかも転送電極１４等については従来と同様の構成のものがそのまま利用できるので、構成の複雑化を招いてしまうことがなく非常に容易に実現することが可能である。
【００１９】
また、本実施形態における固体撮像素子では、半導体領域１３内に不純物領域部１５が形成されているので、オーバーフローバリア領域１２から半導体基板表面までの間の半導体領域１３によるホールに対するポテンシャル障壁を緩和して、オーバーフローバリア領域１２に蓄積されたホールを半導体基板表面に排出することができる。したがって、飽和電荷量の現象が生じたり、シェーディングが起きたりする等の問題が発生してしまうこともない。
【００２０】
これらのことから、本実施形態における固体撮像素子は、単位面積あたりの感度を向上させつつ、隣接画素間の信号の混合を防止し、さらにはシェーディング等の問題が生じてしまうこともないので、撮像画質の低下を招くことなく固体撮像素子の小型化に資することができるものであるといえる。
【００２１】
なお、本実施形態では、不純物領域部１５が垂直転送レジスタ２よりも深い位置に形成されている場合を例に挙げて説明したが、例えば不純物領域部１５が垂直転送レジスタ２よりも浅い位置に形成されていても良く、その場合であっても不純物領域部１５が水平方向に連続していれば、垂直方向における信号電荷の混合を防止し得るようになる。不純物領域部１５の位置は、垂直転送レジスタ２よりも深いことが望ましいが、特にこれに限定されるものではない。
【００２２】
〔第２の実施の形態〕
次に、請求項３記載の発明に係る固体撮像素子について説明する。ただし、ここでは、上述した第１の実施の形態との相違点についてのみ説明する。
【００２３】
図３は、本発明に係る固体撮像素子の第２の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５が、半導体基板の深さ方向に複数段形成されたものである。
【００２４】
このような不純物領域部１５を形成するためには、Ｓｉ基板１０に対するｐ型不純物のイオン注入を、それぞれ注入エネルギーを適宜変更させて、形成する段数の分だけ複数回に分けて行うようにすればよい。
【００２５】
以上のように構成された固体撮像素子では、水平方向に連続する不純物領域部１５が複数段形成されているため、垂直方向に隣接する各フォトセンサ１同士間に、第１の実施の形態の場合よりもさらに十分なポテンシャルバリアを形成することができる。したがって、第１の実施の形態の場合よりもさらに効果的に隣接画素間の信号電荷の混合を防止することが可能になる。
【００２６】
〔第３の実施の形態〕
次に、請求項４記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１または第２の実施の形態との相違点についてのみ説明する。
【００２７】
図４は、本発明に係る固体撮像素子の第３の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５とは別に、垂直方向に隣接する各フォトセンサ１同士間で、かつ、半導体基板の表面近傍に、チャネルストップ領域部１６が形成されたものである。チャネルストップ領域部１６は、オーバーフローバリア領域１２または不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。なお、チャネルストップ領域部１６の不純物濃度は、不純物領域部１５よりも高いことが望ましいが、それに限定されるものではない。
【００２８】
以上のように構成された固体撮像素子では、半導体基板の表面近傍にチャネルストップ領域部１６が形成され、これによりポテンシャルが０Ｖに近い領域が広がることになる。したがって、オーバーフローバリア領域１２に蓄積されたホールの半導体基板表面への排出を第１の実施の形態の場合よりもさらに効果的に行えるようになり、隣接画素間の信号電荷の混合防止に寄与するようになる。
【００２９】
〔第４の実施の形態〕
次に、請求項５記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第３の実施の形態との相違点についてのみ説明する。
【００３０】
図５は、本発明に係る固体撮像素子の第４の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子では、半導体基板の深層部側、すなわちフォトセンサ１および垂直転送レジスタ２よりも深層部側に形成されたオーバーフローバリア領域１２の深さ方向における界面、具体的には半導体領域１３との界面が凹凸状に形成され、その凹凸状の凸部分がフォトセンサ１同士間に対応する位置に配されている。すなわち、オーバーフローバリア領域１２は、各フォトセンサ１の下層領域では深く、その周囲の領域では浅く形成されている。なお、ここでいう深さ方向とは、固体撮像素子の表面から離れる方向のことである。ここでいう凹凸状とは、平坦でない状態のことであり、角張った凹凸が形成されている状態の他に、角がなだらかな場合をも含む。
【００３１】
このような凹凸状のオーバーフローバリア領域１２を形成するためには、例えば各フォトセンサ１を包囲する環状のフォトレジストパターンを設け、これによりオーバーフローバリア領域１２を形成する際に注入されるＳｉイオンの飛程を調節すればよい。Ｓｉイオンの飛程の調節は、フォトレジストの膜厚を調節して行う。
【００３２】
以上のように構成された固体撮像素子では、凹凸状のオーバーフローバリア領域１２を備えるとともに、凹凸状の凸部分がフォトセンサ１同士間に対応する位置に配されているので、その凸部分が信号電荷の移動を防止する横方向バリアとして機能することになる。したがって、水平方向に連続する不純物領域部１５とともに各フォトセンサ１同士間にて十分なポテンシャルバリアを形成することになり、第１の実施の形態の場合よりもさらに有効に隣接画素間の信号電荷の混合を防止することが可能になる。また、半導体基板の深層部側での信号電荷の移動を防止するため、その深層部を経由して発生するスミアを有効に防止でき、結果として画質向上を図ることができる。
【００３３】
〔第５の実施の形態〕
次に、請求項６記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第４の実施の形態との相違点についてのみ説明する。
【００３４】
図６は、本発明に係る固体撮像素子の第５の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５に加えて、垂直方向に隣接する各フォトセンサ１同士間で、かつ、半導体基板の表層部側からみて不純物領域部１５よりも浅い位置に、第１のバリア領域部１７が形成されたものである。第１のバリア領域部１７は、不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。また、その不純物濃度も、不純物領域部１５と同等でであってもよい。ただし、第１のバリア領域部１７は、不純物領域部１５のように水平方向に連続するものではなく、フォトセンサ１同士間の一部分のみに島状に形成されている。すなわち、第１のバリア領域部１７は、数十ＫｅＶ程度の比較的低エネルギーで形成されたものである。
【００３５】
以上のように構成された固体撮像素子では、水平方向に連続する不純物領域部１５によって隣接画素間の信号電荷の混合を防止できるのに加えて、島状に点在する第１のバリア領域部１７も設けられていることから、第１の実施の形態の場合よりもさらに一層隣接画素間のバリアを大きくして信号電荷の混合が生じ難くすることができる。したがって、特に感度向上のためにオーバーフローバリア領域１２が深く形成された場合に有効なものとなる。さらには、隣接画素間の表面付近のＰ型不純物濃度が薄く、不都合が生じる場合にも、非常に有効であるといえる。しかも、第１のバリア領域部１７の存在によって、オーバーフローバリア領域１２が深く形成された場合であっても、そのオーバーフローバリア領域１２に蓄積されたホールの半導体基板表面への排出を第１の実施の形態の場合よりもさらに一層効果的に、かつ、容易に行うことができるようになる。
【００３６】
〔第６の実施の形態〕
次に、請求項７および請求項８記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第５の実施の形態との相違点についてのみ説明する。
【００３７】
図７は、本発明に係る固体撮像素子の第６の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５に加えて、垂直転送レジスタ２の下方側にて、その垂直転送レジスタ２に沿うように、垂直方向に連続する第２のバリア領域部１８が形成されたものである。第２のバリア領域部１８は、不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。
【００３８】
また、第２のバリア領域部１８は、不純物領域部１５と同一の深さに形成されたものであっても、あるいは不純物領域部１５と異なる深さに形成されたものであってもよい。ただし、不純物領域部１５と同一の深さに形成されたものであれば、その不純物領域部１５および第２のバリア領域部１８は、例えばｐ型不純物をイオン注入する際のパターニングをストライプ状から格子状に変更することによって、一度のイオン注入によって形成することが可能となる。
【００３９】
以上のように構成された固体撮像素子では、不純物領域部１５に加えて第２のバリア領域部１８が形成されていることから、これらによってフォトセンサ１の部分が囲まれる。したがって、垂直方向における隣接画素間の信号電荷の混合を防止できるだけではなく、水平方向および斜め方向についても信号電荷の混合を防止することができる。
【００４０】
また、不純物領域部１５に加えて第２のバリア領域部１８を形成した場合には、上述した第４の実施の形態で説明したように、オーバーフローバリア領域１２を凹凸状に形成するとともに、その凹凸状の凸部分をフォトセンサ１同士間に対応する位置に配することも考えられる（図５参照）。このとき、本実施形態における固体撮像素子では、不純物領域部１５および第２のバリア領域部１８によって不純物領域が格子状に配されていることから、オーバーフローバリア領域１２における凸部分も、不純物領域部１５および第２のバリア領域部１８に対応して格子状に配置することが考えられる。このようにすれば、半導体基板の深層部側での垂直および水平の両方向の信号電荷の移動を防止できるため、その深層部を経由して発生するスミアを有効に防止でき、結果として画質向上を図ることができる。ただし、オーバーフローバリア領域１２における凸部分は、格子状ではなくストライプ状に配置しても良いことは勿論である。
【００４１】
なお、上述した第１〜第６の実施の形態は、本発明を実現した一具体例に過ぎず、本発明がこれに限定されないことはいうまでもない。例えば、上述の各実施形態では、フォトセンサ１がマトリクス状に二次元配列されており、不純物領域部１５が複数画素分にわたって水平方向に連続する場合を例に挙げたが、ライン型のＣＣＤセンサに本発明を適用する場合であれば、一列のフォトセンサとこれに沿う転送レジスタによって撮像領域が構成されるので、バリア領域部は、その転送レジスタによる転送方向と直交する方向に、撮像領域の略全域にわたって連続していればよい。
【００４２】
また、上述した第１〜第６の実施の形態では、本発明をｎ型半導体基板を用いたＣＣＤ型固体撮像素子に適用した場合を例に挙げて説明したが、本発明は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサのような他の固体撮像素子であっても、同様に適用することが考えられる。
【００４３】
【発明の効果】
以上に説明したように、本発明の請求項１に係る固体撮像素子は、受光画素部同士間に対応する位置にて撮像領域の略全域にわたって連続して形成された不純物領域部を備えているため、受光画素部同士間に十分なポテンシャルバリアを形成することができる。したがって、単位面積あたりの感度向上のためにオーバーフローバリアが深い位置に形成された場合であっても、隣接画素間の信号の混合を防止することが可能となり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。さらには、これらのことから、固体撮像素子の小型化に資することができるという効果を奏する。
【００４４】
また、本発明の請求項２に係る固体撮像素子によれば、不純物領域部が半導体基板の表層部側からみて転送レジスタよりも深い位置に形成されているため、転送レジスタにおける転送動作を阻害することなく、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間の信号電荷の混合防止が図れるようになり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４５】
また、本発明の請求項３に係る固体撮像素子によれば、半導体基板の深さ方向に不純物領域部が複数段形成されているため、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間の信号電荷の混合防止が図れるようになり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４６】
また、本発明の請求項４に係る固体撮像素子によれば、不純物領域部とは別に、転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、半導体基板の表面近傍にチャネルストップ領域部が形成されているため、これによりポテンシャルが０Ｖに近い領域が広がることになり、隣接画素間の信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４７】
また、本発明の請求項５に係る固体撮像素子によれば、凹凸状のオーバーフローバリアを備えるとともに、凹凸状の凸部分が受光画素部同士間に対応する位置に配されているので、その凸部分が信号電荷の移動を防止する横方向バリアとして機能することになり、例えば垂直方向のみならず水平方向に隣接する受光画素部間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４８】
また、本発明の請求項６に係る固体撮像素子によれば、不純物領域部に加えて、転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、半導体基板の表層部側からみて不純物領域部よりも浅い位置に第１のバリア領域部が形成されているので、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４９】
また、本発明の請求項７に係る固体撮像素子によれば、不純物領域部に加えて、転送レジスタに沿うように形成された第２のバリア領域部を備えているので、転送レジスタに沿ってポテンシャルバリアが形成されることになり、例えば垂直方向のみならず水平方向に隣接する受光画素部間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００５０】
また、本発明の請求項８に係る固体撮像素子によれば、転送レジスタに沿うように形成された第２のバリア領域部に加えて、凹凸状のオーバーフローバリアを備え、しかも凹凸状の凸部分が受光画素部同士間に対応する位置に配されているので、例えば垂直方向のみならず水平方向に隣接する受光画素部間にも十分なポテンシャルバリアが形成される。すなわち、例えば垂直方向のみならず水平方向に隣接する受光画素部間おける信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明が適用される固体撮像素子の概略構成例を示す模式図である。
【図２】本発明に係る固体撮像素子の第１の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＡ−Ａ断面図である。
【図３】本発明に係る固体撮像素子の第２の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＢ−Ｂ断面図である。
【図４】本発明に係る固体撮像素子の第３の実施の形態における要部構成例を示す模式図であり、図２中におけるＣ−Ｃ断面を示す図である。
【図５】本発明に係る固体撮像素子の第４の実施の形態における要部構成例を示す模式図であり、図２中におけるＤ−Ｄ断面を示す図である。
【図６】本発明に係る固体撮像素子の第５の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＥ−Ｅ断面図である。
【図７】本発明に係る固体撮像素子の第６の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＦ−Ｆ断面図、（ｃ）はＧ−Ｇ断面図である。
【図８】従来における固体撮像素子の要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＨ−Ｈ断面図である。
【符号の説明】
１…フォトセンサ、２…垂直転送レジスタ、３…チャネルストップ、４…撮像領域、５…水平転送レジスタ、６…出力部、１０…Ｓｉ基板、１１…エピタキシャル層、１２…オーバーフローバリア領域、１３…半導体領域、１４…転送電極、１５…バリア領域部、１６…チャネルストップ領域部、１７…第２のバリア領域部、１８…第３のバリア領域部
【発明の属する技術分野】
本発明は、例えばＣＣＤ（Charge Coupled Device）イメージセンサ等に用いて好適な固体撮像素子に関する。
【０００２】
【従来の技術】
近年、固体撮像素子の単位セルの小型化に伴い、単位面積あたりの感度を向上させる技術の開発が急務となっている。その一つの手段として、例えばｎ型半導体基板を用いたＣＣＤ型固体撮像素子において、通常基板表面から３μｍ程度の深さに形成される、いわゆるオーバーフローバリアを、より深い位置（例えば５〜１０μｍ）に形成することで、空乏層幅を伸ばし、これにより感度を向上させることが考えられる。ただし、オーバーフローバリアを深く形成すると、そのオーバーフローバリア領域に溜まったホール（正孔）が排出されず、飽和電荷量の現象が生じたり、いわゆるシェーディングが起きたりする等の問題が発生してしまう。このことから、従来は、例えば図８（ａ）に示すように、ＣＣＤ型固体撮像素子において、垂直転送レジスタ２１と平行な方向に隣接する画素２２ａ，２２ｂ間にＰ型不純物領域２３を形成することで、ポテンシャル障壁を緩和してオーバーフローバリア領域に溜まったホールを基板表面に排出し易くする技術が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−２８９０７６号公報
【０００４】
【発明が解決しようとする課題】
ところで、上述した従来の技術では、画素２２ａ，２２ｂ間にＰ型不純物領域２３を形成しているため、オーバーフローバリア領域のホールを基板表面に排出できるだけでなく、そのＰ型不純物領域２３によって画素２２ａ，２２ｂ間のバリアを大きくして、これら垂直方向に隣接する画素２２ａ，２２ｂ間における信号の混合が生じ難くすることもできる。しかしながら、従来におけるＰ型不純物領域２３は、例えば図８（ｂ）に示すように、画素２２ａ，２２ｂ間の一部分にしか形成されていないため、十分なポテンシャルバリアを形成できず、必ずしも信号の混合を防止できるものではない。
【０００５】
Ｐ型不純物領域２３を形成するためには、例えばボロン（Ｂ）をｎ型半導体基板にイオン注入する必要がある。ところが、従来におけるＰ型不純物領域２３は、ホールの排出を主目的としているため、ポテンシャル障壁を緩和できれば十分であり、このことから例えば数十ＫｅＶ程度のエネルギーのイオン注入によって、垂直転送レジスタ２１と同程度の深さに形成されている。そのために、垂直転送レジスタ２１のポテンシャルに影響を及ぼさないようにするため、すなわち垂直転送レジスタ２１における転送動作を阻害しないようにするためには、その垂直転送レジスタ２１との間にある一定の距離を保つ（隙間を空ける）必要がある。したがって、従来は、画素２２ａ，２２ｂ間に十分なポテンシャルバリアを形成できず、信号の混合を防止できないおそれが生じてしまうのである。
【０００６】
そこで、本発明は、単位面積あたりの感度向上のためにオーバーフローバリアが深い位置に形成された場合であっても、隣接画素間の信号の混合を防止することが可能な固体撮像素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために案出された固体撮像素子である。すなわち、複数の受光画素部と、各受光画素部に蓄積された信号電荷を転送する転送レジスタとからなる撮像領域が、半導体基板の表層部側に形成された固体撮像素子において、前記半導体基板内において前記転送レジスタの転送方向に沿って隣接する受光画素部同士間に対応する位置に、前記撮像領域の略全域にわたって当該転送方向と直交する方向に連続して形成された不純物領域部を備えることを特徴とするものである。
【０００８】
上記構成の固体撮像素子において、受光画素部は、光電変換によって入射光に応じた量の信号電荷を蓄積する。また、転送レジスタは、各受光画素部に蓄積された信号電荷を受け取って転送する。ここで、転送レジスタは、撮像領域を構成する転送レジスタであり、例えば複数の受光画素部が二次元行列状に配されたＣＣＤ型のものであれば、垂直転送レジスタがこれに該当する。
そして、上記構成の固体撮像素子では、不純物領域部が、転送レジスタの転送方向に沿って隣接する受光画素部同士間に対応する位置に形成されている。不純物領域部は、不純物領域からなるもので、例えば半導体基板がｐ型またはｎ型のいずれか一方の型であれば、それとは異なるｐ型またはｎ型のいずれか一方の型の不純物によって形成される。また、受光画素部同士間に対応する位置とは、受光画素部同士間の位置、すなわち各受光画素部と略同等の深さでこれら受光画素部の間に挟まれる位置の他に、各受光画素部よりも深く受光画素部同士間には挟まれないが、半導体基板の表層部側から平面的にみると受光画素部同士の間にある位置も含む。
さらに、不純物領域部は、撮像領域の略全域、すなわちその一端（その近傍を含む）から他端（その近傍を含む）までにわたって、転送レジスタの転送方向と直交する方向に連続して形成されている。つまり、例えば転送レジスタが垂直転送レジスタであれば、不純物領域部は、水平方向に連続して形成されている。
したがって、上記構成の固体撮像素子によれば、不純物領域部が連続して形成されているので、受光画素部同士間に十分なポテンシャルバリアを形成することができ、信号の混合を防止し得るようになる。
【０００９】
【発明の実施の形態】
以下、図面に基づき本発明に係る固体撮像素子について説明する。ここでは、本発明をｎ型半導体基板を用いたＣＣＤ型固体撮像素子に適用した場合を例に挙げて説明する。
【００１０】
〔第１の実施の形態〕
ここでは、請求項１および請求項２記載の発明に係る固体撮像素子について説明する。はじめに、固体撮像素子の概略構成について説明する。図１は、本発明が適用される固体撮像素子の概略構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、マトリクス状に二次元配列された複数のフォトセンサ１と、その二次元配列の列毎に配設された垂直転送レジスタ２と、垂直転送レジスタ２に沿って配設されたチャネルストップ３とを備えており、これらによって撮像領域４が構成されている。このうち、フォトセンサ１は、光電変換によって信号電荷を蓄積するためのもので、本発明における受光画素部として機能するものである。垂直転送レジスタ２は、各フォトセンサ１に蓄積された信号電荷を、二次元配列における垂直方向に転送するものである。チャネルストップ３は、各フォトセンサ１と垂直転送レジスタ２との間を分離するためのものである。
【００１１】
このような撮像領域４に加えて、固体撮像素子では、その撮像領域４の一端に配された水平転送レジスタ５と、水平転送レジスタ５の最終段に接続された出力部６とを備えている。水平転送レジスタ５は、各垂直転送レジスタ２から信号電荷を受け取って、これを二次元配列の水平方向へ転送するものである。出力部６は、フローティングディフージョンアンプやその他の処理回路等からなるもので、水平転送レジスタ５から出力される信号電荷に対して所定の信号処理を行うものである。
【００１２】
続いて、以上のような平面構造を有する固体撮像素子における断面構造について説明する。図２は、本発明に係る固体撮像素子の第１の実施の形態における要部構成例を示す模式図である。図例のように、固体撮像素子は、ｎ型のシリコン（以下「Ｓｉ」と記す）基板１０上に、ｎ-のエピタキシャル層１１と、ｐ型ウェル層からなるオーバーフローバリア領域１２と、このオーバーフローバリア領域１２よりもｐ型不純物の濃度が低濃度である高抵抗の半導体領域１３と、フォトセンサ１や垂直転送レジスタ２等とが、順に積層されてなる画素構造を有している。つまり、上述したフォトセンサ１や垂直転送レジスタ２等は、固体撮像素子を構成する半導体基板の表層部側に形成されている。そして、垂直転送レジスタ２のさらに上方には、その垂直転送レジスタ２に信号電荷の転送を行わせるための転送電極１４が形成されている。
【００１３】
このような断面構造において、オーバーフローバリア領域１２は、必ずしもｐ型ウェル層からなるものでなくても構わない。すなわち、Ｓｉ基板１０における不純物半導体の型を第１導電型とし、オーバーフローバリア領域１２における不純物半導体の型を第２導電型とすると、その第２導電型は、第１導電型と異なる型であればよい。したがって、Ｓｉ基板１０がｐ型の場合には、オーバーフローバリア領域１２は、ｎ型ウェル層からなるものとする。また、オーバーフローバリア領域１２上に形成される半導体領域１３は、必ずしもｐ型不純物からなるものでなくてもよく、第１導電型若しくは第２導電型または真性のいずれかであれば構わない。
【００１４】
ところで、ここで説明する固体撮像素子は、半導体領域１３内に形成された不純物領域部１５を備えている点に大きな特徴がある。不純物領域部１５は、オーバーフローバリア領域１２と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなり、好ましくはその不純物濃度がオーバーフローバリア領域１２より濃いものとする。そして、図２（ａ）に示すように、二次元配列の垂直方向に隣接するフォトセンサ１同士の間に対応する位置に配されているとともに、図２（ｂ）に示すように、撮像領域４の略全域にわたって二次元配列の水平方向に連続するように形成されている。ここで、フォトセンサ１同士間に対応する位置とは、フォトセンサ１同士間の位置、すなわち各フォトセンサ１と略同等の深さでこれらフォトセンサ１の間に挟まれる位置の他に、各フォトセンサ１よりも深くフォトセンサ１間には挟まれないが、半導体基板の表層部側から平面的にみるとフォトセンサ１同士の間にある位置も含む意である。また、撮像領域４の略全域とは、その撮像領域４の一端（その近傍を含む）から他端（その近傍を含む）までの意である。
【００１５】
さらに、不純物領域部１５は、半導体基板の表層部側からみて、垂直転送レジスタ２よりも深い位置に形成されている。これにより、不純物領域部１５は、垂直転送レジスタ２の形成位置を回避して、その下方側で水平方向に連続するようになっている。また、各フォトセンサ１同士間の対応位置に形成されているので、半導体基板の表層部側から平面的にみると、不純物領域部１５は、水平方向に延びるストライプ状に形成されていることになる。
【００１６】
このような不純物領域部１５を形成するためには、例えばｐ型不純物であるボロン（Ｂ）を、ｎ型のＳｉ基板１０に対してイオン注入すればよい。ただし、このとき、不純物領域部１５を垂直転送レジスタ２よりも深い位置に形成するために、その注入エネルギーは、数百ＫｅＶ以上であるものとする。さらには、不純物領域部１５を水平方向に連続させるべく、水平方向に延びるストライプ状に対応したパターニングを利用してイオン注入を行うようにする。なお、他の部分の製法については、従来と同様で構わないため、ここではその説明を省略する。
【００１７】
以上のように構成された固体撮像素子では、垂直方向に隣接する各フォトセンサ１同士間の対応位置に不純物領域部１５が形成されているとともに、その不純物領域部１５が撮像領域４の略全域にわたって水平方向に連続するように形成されている。つまり、従来のような画素間の一部分のみではなく、その全域にわたってバリア領域としての不純物領域部１５が形成される。そのために、垂直方向に隣接する各フォトセンサ１同士間に十分なポテンシャルバリアを形成することができ、垂直方向における信号電荷の混合を防止し得るようになる。したがって、本実施形態における固体撮像素子によれば、単位面積あたりの感度向上のためにオーバーフローバリア領域１２が深い位置に形成された場合であっても、隣接画素間の信号電荷の混合を防止することが可能になるといえる。
【００１８】
さらに、本実施形態における固体撮像素子によれば、不純物領域部１５が垂直転送レジスタ２よりも深い位置に形成されているため、垂直転送レジスタ２へのポテンシャルの干渉を排除することができる。すなわち、垂直転送レジスタ２における転送動作を阻害することなく、各フォトセンサ１同士間に十分なポテンシャルバリアを形成して、垂直方向における信号電荷の混合防止が図れるようになる。しかも、ｐ型不純物を深い位置にイオン注入するだけで形成することができ、しかも転送電極１４等については従来と同様の構成のものがそのまま利用できるので、構成の複雑化を招いてしまうことがなく非常に容易に実現することが可能である。
【００１９】
また、本実施形態における固体撮像素子では、半導体領域１３内に不純物領域部１５が形成されているので、オーバーフローバリア領域１２から半導体基板表面までの間の半導体領域１３によるホールに対するポテンシャル障壁を緩和して、オーバーフローバリア領域１２に蓄積されたホールを半導体基板表面に排出することができる。したがって、飽和電荷量の現象が生じたり、シェーディングが起きたりする等の問題が発生してしまうこともない。
【００２０】
これらのことから、本実施形態における固体撮像素子は、単位面積あたりの感度を向上させつつ、隣接画素間の信号の混合を防止し、さらにはシェーディング等の問題が生じてしまうこともないので、撮像画質の低下を招くことなく固体撮像素子の小型化に資することができるものであるといえる。
【００２１】
なお、本実施形態では、不純物領域部１５が垂直転送レジスタ２よりも深い位置に形成されている場合を例に挙げて説明したが、例えば不純物領域部１５が垂直転送レジスタ２よりも浅い位置に形成されていても良く、その場合であっても不純物領域部１５が水平方向に連続していれば、垂直方向における信号電荷の混合を防止し得るようになる。不純物領域部１５の位置は、垂直転送レジスタ２よりも深いことが望ましいが、特にこれに限定されるものではない。
【００２２】
〔第２の実施の形態〕
次に、請求項３記載の発明に係る固体撮像素子について説明する。ただし、ここでは、上述した第１の実施の形態との相違点についてのみ説明する。
【００２３】
図３は、本発明に係る固体撮像素子の第２の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５が、半導体基板の深さ方向に複数段形成されたものである。
【００２４】
このような不純物領域部１５を形成するためには、Ｓｉ基板１０に対するｐ型不純物のイオン注入を、それぞれ注入エネルギーを適宜変更させて、形成する段数の分だけ複数回に分けて行うようにすればよい。
【００２５】
以上のように構成された固体撮像素子では、水平方向に連続する不純物領域部１５が複数段形成されているため、垂直方向に隣接する各フォトセンサ１同士間に、第１の実施の形態の場合よりもさらに十分なポテンシャルバリアを形成することができる。したがって、第１の実施の形態の場合よりもさらに効果的に隣接画素間の信号電荷の混合を防止することが可能になる。
【００２６】
〔第３の実施の形態〕
次に、請求項４記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１または第２の実施の形態との相違点についてのみ説明する。
【００２７】
図４は、本発明に係る固体撮像素子の第３の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５とは別に、垂直方向に隣接する各フォトセンサ１同士間で、かつ、半導体基板の表面近傍に、チャネルストップ領域部１６が形成されたものである。チャネルストップ領域部１６は、オーバーフローバリア領域１２または不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。なお、チャネルストップ領域部１６の不純物濃度は、不純物領域部１５よりも高いことが望ましいが、それに限定されるものではない。
【００２８】
以上のように構成された固体撮像素子では、半導体基板の表面近傍にチャネルストップ領域部１６が形成され、これによりポテンシャルが０Ｖに近い領域が広がることになる。したがって、オーバーフローバリア領域１２に蓄積されたホールの半導体基板表面への排出を第１の実施の形態の場合よりもさらに効果的に行えるようになり、隣接画素間の信号電荷の混合防止に寄与するようになる。
【００２９】
〔第４の実施の形態〕
次に、請求項５記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第３の実施の形態との相違点についてのみ説明する。
【００３０】
図５は、本発明に係る固体撮像素子の第４の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子では、半導体基板の深層部側、すなわちフォトセンサ１および垂直転送レジスタ２よりも深層部側に形成されたオーバーフローバリア領域１２の深さ方向における界面、具体的には半導体領域１３との界面が凹凸状に形成され、その凹凸状の凸部分がフォトセンサ１同士間に対応する位置に配されている。すなわち、オーバーフローバリア領域１２は、各フォトセンサ１の下層領域では深く、その周囲の領域では浅く形成されている。なお、ここでいう深さ方向とは、固体撮像素子の表面から離れる方向のことである。ここでいう凹凸状とは、平坦でない状態のことであり、角張った凹凸が形成されている状態の他に、角がなだらかな場合をも含む。
【００３１】
このような凹凸状のオーバーフローバリア領域１２を形成するためには、例えば各フォトセンサ１を包囲する環状のフォトレジストパターンを設け、これによりオーバーフローバリア領域１２を形成する際に注入されるＳｉイオンの飛程を調節すればよい。Ｓｉイオンの飛程の調節は、フォトレジストの膜厚を調節して行う。
【００３２】
以上のように構成された固体撮像素子では、凹凸状のオーバーフローバリア領域１２を備えるとともに、凹凸状の凸部分がフォトセンサ１同士間に対応する位置に配されているので、その凸部分が信号電荷の移動を防止する横方向バリアとして機能することになる。したがって、水平方向に連続する不純物領域部１５とともに各フォトセンサ１同士間にて十分なポテンシャルバリアを形成することになり、第１の実施の形態の場合よりもさらに有効に隣接画素間の信号電荷の混合を防止することが可能になる。また、半導体基板の深層部側での信号電荷の移動を防止するため、その深層部を経由して発生するスミアを有効に防止でき、結果として画質向上を図ることができる。
【００３３】
〔第５の実施の形態〕
次に、請求項６記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第４の実施の形態との相違点についてのみ説明する。
【００３４】
図６は、本発明に係る固体撮像素子の第５の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５に加えて、垂直方向に隣接する各フォトセンサ１同士間で、かつ、半導体基板の表層部側からみて不純物領域部１５よりも浅い位置に、第１のバリア領域部１７が形成されたものである。第１のバリア領域部１７は、不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。また、その不純物濃度も、不純物領域部１５と同等でであってもよい。ただし、第１のバリア領域部１７は、不純物領域部１５のように水平方向に連続するものではなく、フォトセンサ１同士間の一部分のみに島状に形成されている。すなわち、第１のバリア領域部１７は、数十ＫｅＶ程度の比較的低エネルギーで形成されたものである。
【００３５】
以上のように構成された固体撮像素子では、水平方向に連続する不純物領域部１５によって隣接画素間の信号電荷の混合を防止できるのに加えて、島状に点在する第１のバリア領域部１７も設けられていることから、第１の実施の形態の場合よりもさらに一層隣接画素間のバリアを大きくして信号電荷の混合が生じ難くすることができる。したがって、特に感度向上のためにオーバーフローバリア領域１２が深く形成された場合に有効なものとなる。さらには、隣接画素間の表面付近のＰ型不純物濃度が薄く、不都合が生じる場合にも、非常に有効であるといえる。しかも、第１のバリア領域部１７の存在によって、オーバーフローバリア領域１２が深く形成された場合であっても、そのオーバーフローバリア領域１２に蓄積されたホールの半導体基板表面への排出を第１の実施の形態の場合よりもさらに一層効果的に、かつ、容易に行うことができるようになる。
【００３６】
〔第６の実施の形態〕
次に、請求項７および請求項８記載の発明に係る固体撮像素子について説明する。ただし、ここでも、上述した第１〜第５の実施の形態との相違点についてのみ説明する。
【００３７】
図７は、本発明に係る固体撮像素子の第６の実施の形態における要部構成例を示す模式図である。図例のように、ここで説明する固体撮像素子は、不純物領域部１５に加えて、垂直転送レジスタ２の下方側にて、その垂直転送レジスタ２に沿うように、垂直方向に連続する第２のバリア領域部１８が形成されたものである。第２のバリア領域部１８は、不純物領域部１５と同様に第２導電型の不純物、すなわち例えばｐ型の不純物領域からなるものである。
【００３８】
また、第２のバリア領域部１８は、不純物領域部１５と同一の深さに形成されたものであっても、あるいは不純物領域部１５と異なる深さに形成されたものであってもよい。ただし、不純物領域部１５と同一の深さに形成されたものであれば、その不純物領域部１５および第２のバリア領域部１８は、例えばｐ型不純物をイオン注入する際のパターニングをストライプ状から格子状に変更することによって、一度のイオン注入によって形成することが可能となる。
【００３９】
以上のように構成された固体撮像素子では、不純物領域部１５に加えて第２のバリア領域部１８が形成されていることから、これらによってフォトセンサ１の部分が囲まれる。したがって、垂直方向における隣接画素間の信号電荷の混合を防止できるだけではなく、水平方向および斜め方向についても信号電荷の混合を防止することができる。
【００４０】
また、不純物領域部１５に加えて第２のバリア領域部１８を形成した場合には、上述した第４の実施の形態で説明したように、オーバーフローバリア領域１２を凹凸状に形成するとともに、その凹凸状の凸部分をフォトセンサ１同士間に対応する位置に配することも考えられる（図５参照）。このとき、本実施形態における固体撮像素子では、不純物領域部１５および第２のバリア領域部１８によって不純物領域が格子状に配されていることから、オーバーフローバリア領域１２における凸部分も、不純物領域部１５および第２のバリア領域部１８に対応して格子状に配置することが考えられる。このようにすれば、半導体基板の深層部側での垂直および水平の両方向の信号電荷の移動を防止できるため、その深層部を経由して発生するスミアを有効に防止でき、結果として画質向上を図ることができる。ただし、オーバーフローバリア領域１２における凸部分は、格子状ではなくストライプ状に配置しても良いことは勿論である。
【００４１】
なお、上述した第１〜第６の実施の形態は、本発明を実現した一具体例に過ぎず、本発明がこれに限定されないことはいうまでもない。例えば、上述の各実施形態では、フォトセンサ１がマトリクス状に二次元配列されており、不純物領域部１５が複数画素分にわたって水平方向に連続する場合を例に挙げたが、ライン型のＣＣＤセンサに本発明を適用する場合であれば、一列のフォトセンサとこれに沿う転送レジスタによって撮像領域が構成されるので、バリア領域部は、その転送レジスタによる転送方向と直交する方向に、撮像領域の略全域にわたって連続していればよい。
【００４２】
また、上述した第１〜第６の実施の形態では、本発明をｎ型半導体基板を用いたＣＣＤ型固体撮像素子に適用した場合を例に挙げて説明したが、本発明は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサのような他の固体撮像素子であっても、同様に適用することが考えられる。
【００４３】
【発明の効果】
以上に説明したように、本発明の請求項１に係る固体撮像素子は、受光画素部同士間に対応する位置にて撮像領域の略全域にわたって連続して形成された不純物領域部を備えているため、受光画素部同士間に十分なポテンシャルバリアを形成することができる。したがって、単位面積あたりの感度向上のためにオーバーフローバリアが深い位置に形成された場合であっても、隣接画素間の信号の混合を防止することが可能となり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。さらには、これらのことから、固体撮像素子の小型化に資することができるという効果を奏する。
【００４４】
また、本発明の請求項２に係る固体撮像素子によれば、不純物領域部が半導体基板の表層部側からみて転送レジスタよりも深い位置に形成されているため、転送レジスタにおける転送動作を阻害することなく、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間の信号電荷の混合防止が図れるようになり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４５】
また、本発明の請求項３に係る固体撮像素子によれば、半導体基板の深さ方向に不純物領域部が複数段形成されているため、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間の信号電荷の混合防止が図れるようになり、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４６】
また、本発明の請求項４に係る固体撮像素子によれば、不純物領域部とは別に、転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、半導体基板の表面近傍にチャネルストップ領域部が形成されているため、これによりポテンシャルが０Ｖに近い領域が広がることになり、隣接画素間の信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４７】
また、本発明の請求項５に係る固体撮像素子によれば、凹凸状のオーバーフローバリアを備えるとともに、凹凸状の凸部分が受光画素部同士間に対応する位置に配されているので、その凸部分が信号電荷の移動を防止する横方向バリアとして機能することになり、例えば垂直方向のみならず水平方向に隣接する受光画素部間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４８】
また、本発明の請求項６に係る固体撮像素子によれば、不純物領域部に加えて、転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、半導体基板の表層部側からみて不純物領域部よりも浅い位置に第１のバリア領域部が形成されているので、受光画素部同士間に十分なポテンシャルバリアを形成して、隣接画素間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００４９】
また、本発明の請求項７に係る固体撮像素子によれば、不純物領域部に加えて、転送レジスタに沿うように形成された第２のバリア領域部を備えているので、転送レジスタに沿ってポテンシャルバリアが形成されることになり、例えば垂直方向のみならず水平方向に隣接する受光画素部間における信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【００５０】
また、本発明の請求項８に係る固体撮像素子によれば、転送レジスタに沿うように形成された第２のバリア領域部に加えて、凹凸状のオーバーフローバリアを備え、しかも凹凸状の凸部分が受光画素部同士間に対応する位置に配されているので、例えば垂直方向のみならず水平方向に隣接する受光画素部間にも十分なポテンシャルバリアが形成される。すなわち、例えば垂直方向のみならず水平方向に隣接する受光画素部間おける信号電荷の混合防止が図れ、またオーバーフローバリアに蓄積されたホールを素子表面側へ排出することもでき、結果として撮像画質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明が適用される固体撮像素子の概略構成例を示す模式図である。
【図２】本発明に係る固体撮像素子の第１の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＡ−Ａ断面図である。
【図３】本発明に係る固体撮像素子の第２の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＢ−Ｂ断面図である。
【図４】本発明に係る固体撮像素子の第３の実施の形態における要部構成例を示す模式図であり、図２中におけるＣ−Ｃ断面を示す図である。
【図５】本発明に係る固体撮像素子の第４の実施の形態における要部構成例を示す模式図であり、図２中におけるＤ−Ｄ断面を示す図である。
【図６】本発明に係る固体撮像素子の第５の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＥ−Ｅ断面図である。
【図７】本発明に係る固体撮像素子の第６の実施の形態における要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＦ−Ｆ断面図、（ｃ）はＧ−Ｇ断面図である。
【図８】従来における固体撮像素子の要部構成例を示す模式図であり、（ａ）はその平面図、（ｂ）はＨ−Ｈ断面図である。
【符号の説明】
１…フォトセンサ、２…垂直転送レジスタ、３…チャネルストップ、４…撮像領域、５…水平転送レジスタ、６…出力部、１０…Ｓｉ基板、１１…エピタキシャル層、１２…オーバーフローバリア領域、１３…半導体領域、１４…転送電極、１５…バリア領域部、１６…チャネルストップ領域部、１７…第２のバリア領域部、１８…第３のバリア領域部
Claims (8)
- 複数の受光画素部と、各受光画素部に蓄積された信号電荷を転送する転送レジスタとからなる撮像領域が、半導体基板の表層部側に形成された固体撮像素子において、
前記半導体基板内において前記転送レジスタの転送方向に沿って隣接する受光画素部同士間に対応する位置に、前記撮像領域の略全域にわたって当該転送方向と直交する方向に連続して形成された不純物領域部
を備えることを特徴とする固体撮像素子。 - 前記不純物領域部は、前記半導体基板の表層部側からみて前記転送レジスタよりも深い位置に形成されている
ことを特徴とする請求項１記載の固体撮像素子。 - 前記不純物領域部は、前記半導体基板の深さ方向に複数段形成されている
ことを特徴とする請求項１記載の固体撮像素子。 - 前記不純物領域部とは別に、前記転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、前記半導体基板の表面近傍に、不純物領域からなるチャネルストップ領域部が形成されている
ことを特徴とする請求項１記載の固体撮像素子。 - 前記受光画素部および前記転送レジスタよりも前記半導体基板内の深層部側に形成されたオーバーフローバリアを備えるとともに、
前記オーバーフローバリアは、前記半導体基板の深さ方向における界面が凹凸状に形成され、当該凹凸状の凸部分が前記受光画素部同士間に対応する位置に配されたものである
ことを特徴とする請求項１記載の固体撮像素子。 - 前記不純物領域部に加えて、前記転送レジスタの転送方向に沿って隣接する受光画素部同士の間で、かつ、前記半導体基板の表層部側からみて前記不純物領域部よりも浅い位置に、不純物領域からなる第１のバリア領域部が形成されている
ことを特徴とする請求項１記載の固体撮像素子。 - 前記不純物領域部に加えて、前記転送レジスタに沿うように形成された不純物領域からなる第２のバリア領域部を備えている
ことを特徴とする請求項１記載の固体撮像素子。 - 前記受光画素部および前記転送レジスタよりも前記半導体基板内の深層部側に形成されたオーバーフローバリアを備えるとともに、
前記オーバーフローバリアは、前記半導体基板の深さ方向における前記受光画素部または前記転送レジスタ側の界面が凹凸状に形成され、当該凹凸状の凸部分が前記受光画素部同士間に対応する位置に配されたものである
ことを特徴とする請求項７記載の固体撮像素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363261A JP4122960B2 (ja) | 2002-12-16 | 2002-12-16 | 固体撮像素子 |
| CNB2003801060989A CN100536159C (zh) | 2002-12-16 | 2003-12-05 | 固态摄像装置和固态摄像装置的制造方法 |
| US10/539,133 US20060163619A1 (en) | 2002-12-16 | 2003-12-05 | Solid-state imaging device and method for producing solid-state imaging device |
| PCT/JP2003/015596 WO2004055896A1 (ja) | 2002-12-16 | 2003-12-05 | 固体撮像素子及び固体撮像素子の製造方法 |
| KR1020057010691A KR20050084270A (ko) | 2002-12-16 | 2003-12-05 | 고체 촬상소자 및 고체 촬상소자의 제조방법 |
| AU2003289203A AU2003289203A1 (en) | 2002-12-16 | 2003-12-05 | Solid-state imaging device and method for producing solid-state imaging device |
| TW092134856A TWI231992B (en) | 2002-12-16 | 2003-12-10 | Solid state imaging device and manufacturing method of solid state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363261A JP4122960B2 (ja) | 2002-12-16 | 2002-12-16 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200192A true JP2004200192A (ja) | 2004-07-15 |
| JP4122960B2 JP4122960B2 (ja) | 2008-07-23 |
Family
ID=32588199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363261A Expired - Fee Related JP4122960B2 (ja) | 2002-12-16 | 2002-12-16 | 固体撮像素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060163619A1 (ja) |
| JP (1) | JP4122960B2 (ja) |
| KR (1) | KR20050084270A (ja) |
| CN (1) | CN100536159C (ja) |
| AU (1) | AU2003289203A1 (ja) |
| TW (1) | TWI231992B (ja) |
| WO (1) | WO2004055896A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327858A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2007088304A (ja) * | 2005-09-22 | 2007-04-05 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| JP2017107950A (ja) * | 2015-12-08 | 2017-06-15 | キヤノン株式会社 | 光電変換装置およびその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2133918B1 (en) | 2008-06-09 | 2015-01-28 | Sony Corporation | Solid-state imaging device, drive method thereof and electronic apparatus |
| TWI391729B (zh) * | 2008-07-16 | 2013-04-01 | Tpo Displays Corp | 液晶顯示裝置 |
| JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940499B2 (ja) * | 1996-11-29 | 1999-08-25 | 日本電気株式会社 | 固体撮像素子 |
| JP2001036062A (ja) * | 1999-07-23 | 2001-02-09 | Sony Corp | 固体撮像素子の製造方法および固体撮像素子 |
| JP2001257338A (ja) * | 2000-03-09 | 2001-09-21 | Iwate Toshiba Electronics Co Ltd | 固体撮像素子 |
| JP2002231924A (ja) * | 2001-01-30 | 2002-08-16 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP3530159B2 (ja) * | 2001-08-22 | 2004-05-24 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
-
2002
- 2002-12-16 JP JP2002363261A patent/JP4122960B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-05 AU AU2003289203A patent/AU2003289203A1/en not_active Abandoned
- 2003-12-05 CN CNB2003801060989A patent/CN100536159C/zh not_active Expired - Fee Related
- 2003-12-05 KR KR1020057010691A patent/KR20050084270A/ko not_active Application Discontinuation
- 2003-12-05 US US10/539,133 patent/US20060163619A1/en not_active Abandoned
- 2003-12-05 WO PCT/JP2003/015596 patent/WO2004055896A1/ja active Application Filing
- 2003-12-10 TW TW092134856A patent/TWI231992B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327858A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2007088304A (ja) * | 2005-09-22 | 2007-04-05 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| US9343496B2 (en) | 2005-09-22 | 2016-05-17 | Sony Corporation | Solid-state imaging device, production method thereof and camera |
| JP2017107950A (ja) * | 2015-12-08 | 2017-06-15 | キヤノン株式会社 | 光電変換装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004055896A1 (ja) | 2004-07-01 |
| CN1726594A (zh) | 2006-01-25 |
| TWI231992B (en) | 2005-05-01 |
| KR20050084270A (ko) | 2005-08-26 |
| JP4122960B2 (ja) | 2008-07-23 |
| AU2003289203A1 (en) | 2004-07-09 |
| CN100536159C (zh) | 2009-09-02 |
| US20060163619A1 (en) | 2006-07-27 |
| TW200421604A (en) | 2004-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5441986B2 (ja) | 固体撮像装置およびカメラ | |
| JP5230058B2 (ja) | 固体撮像装置およびカメラ | |
| US8349640B2 (en) | Method of manufacturing solid-state image sensor | |
| TWI416718B (zh) | 具有多重通道子區域之傳輸閘極的影像感測器 | |
| US7816755B2 (en) | Photoelectric conversion device with isolation arrangement that reduces pixel space without reducing resolution or sensitivity | |
| JP5679653B2 (ja) | 光電変換装置およびそれを用いた撮像システム | |
| JP2003258232A (ja) | 固体撮像素子 | |
| US20050230720A1 (en) | Solid-state image sensor | |
| JP2004165462A (ja) | 固体撮像素子及びその製造方法 | |
| TWI363420B (en) | Solid state imaging device and imaging apparatus | |
| US20130126952A1 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| KR100834300B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| JP4613821B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP4122960B2 (ja) | 固体撮像素子 | |
| JP2011054596A (ja) | Ｃｃｄイメージセンサ | |
| JP7316046B2 (ja) | 光電変換装置およびカメラ | |
| JP2001057421A (ja) | 固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP2002164529A (ja) | 固体撮像素子およびその製造方法 | |
| US20070023803A1 (en) | CMOS image sensor and method of fabricating the same | |
| JP4490075B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2002368204A (ja) | 固体撮像素子及びその製造方法 | |
| JPH04176171A (ja) | 固体撮像装置 | |
| JP2002198507A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |