JP2004070074A - 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器 - Google Patents
電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP2004070074A JP2004070074A JP2002230292A JP2002230292A JP2004070074A JP 2004070074 A JP2004070074 A JP 2004070074A JP 2002230292 A JP2002230292 A JP 2002230292A JP 2002230292 A JP2002230292 A JP 2002230292A JP 2004070074 A JP2004070074 A JP 2004070074A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- data voltage
- data
- optical device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims description 54
- 239000011368 organic material Substances 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Abstract
【課題】低消費電力と十分な表示品位との両立を図ることができる電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】走査線Ｙｎとデータ線Ｘｍとの交差部に対応して設けられた画素回路２０の有機ＥＬ素子２１はデータ線Ｘｍを介して供給されるデジタルデータＶＤＧＤＡＴＡｍ又はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が供給される。そして、低消費電力化を図るためにデジタル階調で中間調を制御するときにはデジタルデータＶＤＧＤＡＴＡｍが画素回路２０に供給される。また、表示品位をあげるためにアナログ階調で中間調を制御するときにはアナログデータ電圧ＶＡＮＤＡＴＡｍが画素回路２０に供給される。
【選択図】 図２
【解決手段】走査線Ｙｎとデータ線Ｘｍとの交差部に対応して設けられた画素回路２０の有機ＥＬ素子２１はデータ線Ｘｍを介して供給されるデジタルデータＶＤＧＤＡＴＡｍ又はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が供給される。そして、低消費電力化を図るためにデジタル階調で中間調を制御するときにはデジタルデータＶＤＧＤＡＴＡｍが画素回路２０に供給される。また、表示品位をあげるためにアナログ階調で中間調を制御するときにはアナログデータ電圧ＶＡＮＤＡＴＡｍが画素回路２０に供給される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、電気光学装置としての表示装置は、有機ＥＬ素子を用いた電気光学装置が注目されている。この種の電気光学装置には、有機ＥＬ素子の中間調を制御する駆動方式としてアナログ階調法があり、そのアナログ階調法の一つとして有機ＥＬ素子に電流を供給する駆動用トランジスタのゲート・ソース間電圧を同トランジスタの閾値電圧にして駆動する方式がある。この方式は、輝度階調に応じてＤＡ変換回路から供給される電圧（データ電圧）を画素回路の保持キャパシタに保持させる。保持キャパシタに充電されたデータ電圧は、薄膜トランジスタ（ＴＦＴ）よりなる駆動トランジスタのゲート端子に供給される。駆動トランジスタはデータ電圧に応じた値の駆動電流を有機ＥＬ素子に供給する。
【０００３】
【発明が解決しようとする課題】
ところで、このアナログ階調で用いられるＤＡ変換回路は、画素回路で採用されている薄膜トランジスタ（ＴＦＴ）で構成することは精度の面で難しく、外付けのＩＣドライバーを使用することが一般的であった。
【０００４】
しかしながら、外付けのＩＣドライバーで構成されたＤＡ変換回路は、表示パネル上で形成されるＴＦＴドライバー回路に比べて消費電力が大きくなる問題があった。そこで、多値（アナログ値）を生成するＤＡ変換回路を必要としないことから消費電力を低減を図ることができるデジタル階調法が考えられる。しかしながら、デジタル階調法は表示品位がアナログ階調法に比べて劣るという問題があった。
【０００５】
本発明は、上記問題点を解消するためになされたものであって、その目的は低消費電力と十分な表示品位を両立することができる電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明における電子回路は、走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介してデータ線から供給されるデータ信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電子素子に供給する第２のトランジスタとを含み、前記容量素子は、前記データ信号としての２値のデータ電圧及び多値のデータ電圧のいずれかが供給された場合でも前記データ信号に応じた電荷量を蓄積可能した。
【０００７】
これによれば、２値のデータ電圧と多値のデータ電圧を使い分けることによって、例えば、デジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【０００８】
この電子回路において、２値のデータ電圧と多値のデータ電圧が同一の第１のスイッチングトランジスタを介して供給される。
これによれば、例えば、前記デジタル階調及びアナログ階調を行う場合にも、第１のスイッチングトランジスタを介してそれぞれデジタル階調ための２値のデータ電圧及びアナログ諧調のための多値のデータ電圧が容量素子にそれぞれ供給される。
【０００９】
この電子回路おいて、容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。
これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。
【００１０】
この電子回路おいて、多値のデータ電圧に基づいた導通状態で導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。
【００１１】
これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。
【００１２】
この電子回路おいて、多値のデータ電圧に基づいた導通状態で前記電子素子の駆動タイミングを決定する第５のトランジスタを備えた。
これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に応じた電流量を電子素子に供給し駆動を開始される。
【００１３】
この電子回路おいて、電子素子はＥＬ素子である。
これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。
【００１４】
この電子回路おいて、ＥＬ素子は、発光層が有機材料で構成されている。
これによれば、ＥＬ素子は、発光層が有機材料で形成された有機ＥＬ素子である。
【００１５】
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路とを含む電気光学装置であって、前記複数の単位回路の各々に前記複数のデータ線を介してデータ信号として２値のデータ電圧を出力する第１のデータ電圧出力回路と、前記複数の単位回路の各々に前記複数のデータ線を介して多値のデータ電圧を出力するための第２のデータ電圧出力回路とを備えている。
【００１６】
これによれば、第１のデータ電圧出力回路から２値のデータ電圧を入力すればデジタル諧調が、第２のデータ電圧出力回路から多値のデータ電圧を入力すればアナログ階調が行うことができる。
【００１７】
この電気光学装置において、２値のデータ電圧と多値のデータ電圧とが同一のデータ線を介して供給される。
これによれば、デジタル諧調及びアナログ諧調を行う場合、いずれの場合にも同一のデータ線を介して２値のデータ電圧と多値のデータ電圧とが供給される。
【００１８】
この電気光学装置において、前記２値のデータ電圧と前記多値のデータ電圧はそれぞれ別々のデータ線を介して供給される。
これによれば、デジタル諧調を行う場合とアナログ諧調を行う場合とで、それぞれ異なるデータ線を介して単位回路に２値のデータ電圧と多値のデータ電圧とが供給される。
【００１９】
本発明における電気光学装置は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路を含み、画像データに基づいて前記電気光学素子をデジタル階調するための２値のデータ電圧又は前記電気光学素子をアナログ階調するための多値のデータ電圧のいずれかを生成し出力する制御手段を設けた。
【００２０】
これによれば、制御手段は、電気光学素子に対してデジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【００２１】
この電気光学装置おいて、単位回路は，前記走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介して前記データ線から供給されるデジタル階調のための２値のデータ電圧又はアナログ階調のための多値のデータ電圧を電荷量として保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電気光学素子に供給する第２のトランジスタとからなる。
【００２２】
これによれば、容量素子はデジタル階調のときは２値のデータ電圧を保持し、第２のトランジスタはその保持した２値のデータ電圧に基づいて導通・非導通になる。容量素子はアナログ階調のときは多値のデータ電圧を保持し、第２のトランジスタはその保持した多値のデータ電圧に相対した導通状態になる。
【００２３】
この電気光学装置おいて、単位回路は前記容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。
これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。
【００２４】
この電気光学装置おいて、単位回路は前記アナログ階調時に導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。
【００２５】
これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。
【００２６】
この電気光学装置おいて、単位回路が前記アナログ階調時に前記電気光学素子の駆動タイミングを決定する第５のトランジスタを備えた。
これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に相対した電流量を電気光学素子に供給し発光を開始される。
【００２７】
この電気光学装置おいて、電気光学素子はＥＬ素子である。
これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。
【００２８】
この電気光学装置において、ＥＬ素子は、発光層が有機材料で構成されている。
これによれば、ＥＬ素子は発光層が有機材料で形成された有機ＥＬ素子である。
【００２９】
この電気光学装置において、前記制御手段は、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００３０】
これによれば、制御手段によって、電気光学素子に対して低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調を表現することができる。
【００３１】
この電気光学装置において、前記制御手段は、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００３２】
これによれば、制御手段によって、表示品位を必要としない場合には電気光学素子に対してデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。
【００３３】
この電気光学装置において、制御手段は、電気光学素子をデジタル階調するための２値のデータ電圧を生成するための２値データ電圧生成回路と、電気光学素子をアナログ階調するための多値のデータ電圧を生成する多値データ電圧生成回路とを備えた。
【００３４】
これによれば、２値データ電圧生成回路にてデジタル階調するための２値のデータ電圧が生成され、多値データ電圧生成回路にてアナログ階調するための多値のデータ電圧が生成される。
【００３５】
この電気光学装置において、制御手段と前記各データ線との間には、２値データ電圧生成回路からの２値のデータ電圧を出力する第１の出力回路と、多値データ電圧生成回路からの多値のデータ電圧を出力する第２の出力回路とを備えるとともに、その第１の出力回路からの２値のデータ電圧と第２の出力回路からの多値のデータ電圧のいずれかを一方を前記データ線に出力する切り替え回路を備えた。
【００３６】
これによれば、切り替え回路によってデジタル階調のときには第１の出力回路から２値のデータ電圧が、アナログ階調のときには第２の出力回路から多値のデータ電圧がデータ線に出力される。
【００３７】
この電気光学装置において、デジタル階調は、時分割階調である。
これによれば、電気光学素子は時分割階調にて中間調が制御される。
この電気光学装置において、時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。
【００３８】
これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。
【００３９】
本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００４０】
これによれば、電気光学素子は低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調が制御される。
本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００４１】
これによれば、電気光学素子は表示品位を必要としない場合にはデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調が制御される。
この電気光学装置の駆動方法において、デジタル階調は、時分割階調である。
【００４２】
これによれば、電気光学素子は時分割階調にて中間調が制御される。
この電気光学装置の駆動方法において、前記時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。
【００４３】
これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。
【００４４】
本発明における電子機器は、請求項８〜２２のいずれか１つに記載の電気光学装置を実装した。
これによれば、低消費電力と十分な表示品位を両立することができる。
【００４５】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図３に従って説明する。
【００４６】
図１は、電気光学装置としての有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図を示す。図１において、有機ＥＬディスプレイ１０は、中間調をデジタル階調及びアナログ階調のいずれの方法でも表現できるディスプレイである。詳述すると、本実施形態では、デジタル階調は時分割階調であって、その時分割階調法のなかの、順次選択される一つの走査線に対応した画素回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法で６４階調を表現するようになっている。又、アナログ階調においては、電気光学素子に多値のデータ電圧に応じた電流レベルの電流を供給する駆動用トランジスタのゲート・ソース間電圧を同トランジスタの閾値電圧にして駆動する方式で階調を表現するようになっている。
【００４７】
因みに、この時分割階調は、図３に示すように、１画像を表示するための走査（１フレーム）を、６つに分割しその分割されたフレームをサブフレームＳＦ１〜ＳＦ６としている。そして、各サブフレームＳＦ１〜ＳＦ６において、各走査線を順番に選択すると同時にその選択れた走査線上の有機ＥＬ素子を点灯させ一定時間（発光時間）後に個々に順番に消灯させるようにした方式である。
【００４８】
各サブフレームＳＦ１〜ＳＦ６はそれぞれ発光時間（発光期間）ＴＬ１〜ＴＬ６からなり、これら発光時間（発光期間）ＴＬ１〜ＴＬ６は以下のように設定している。
３２ＴＬ１＝１６ＴＬ２＝８ＴＬ３＝４ＴＬ４＝２ＴＬ５＝ＴＬ６
つまり、各発光時間ＴＬ１〜ＴＬ６は、
ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５：ＴＬ６＝１：２：４：８：１６：３２
となる時間比を設定している。
【００４９】
そして、「７」の輝度階調を得る場合には、第１〜第３サブフレームＳＦ１〜ＳＦ３の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第４〜第６サブフレームＳＦ４〜ＳＦ６の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５０】
又、「３２」の輝度階調を得る場合には、第６サブフレームＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１〜第５サブフレームＳＦ１〜ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５１】
さらに、「４４」の輝度階調を得る場合には、第３、第４及び第６サブフレームＳＦ３，ＳＦ４，ＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１、第２及び第５サブフレームＳＦ１，ＳＦ２，ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５２】
このようにして、１フレーム毎に各サブフレームＳＦ１〜ＳＦ６を適宜選択することで、中間調を得ることができる。
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４を備えている。
【００５３】
有機ＥＬディスプレイ１０の表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４が１チップの半導体集積回路装置によって構成されていてもよい。また、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１３と走査線駆動回路１２とが一体的に形成されていてもよい。走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００５４】
表示パネル部１１は、図１に示すように、マトリクス状に配列された複数の電子回路又は単位回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿ってのびる複数（ｍ本）のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる複数（ｎ本）の走査線Ｙ１〜Ｙｎ（ｎは整数）との交差部に対応して配置されている。そして、各画素回路２０は、対応する各データ線Ｘ１〜Ｘｍと各走査線Ｙ１〜Ｙｎとの間にそれぞれ接続されることにより、マトリクス状に配列されている。各画素回路２０には電子素子又は電気光学素子として発光層が有機材料で構成された有機ＥＬ素子２１を有している。尚、画素回路２０内に形成れる後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００５５】
図２は、画素回路２０の内部回路構成を説明するための電気回路図を示す。尚、説明の便宜上、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの点に配置され、両データ線Ｘｍと走査線Ｙｎとの間に接続された画素回路２０について説明する。
【００５６】
画素回路２０は、駆動用トランジスタＱ１、スイッチング用トランジスタＱ２、リセット用トランジスタＱ３、補償用トランジスタＱ４、開始用トランジスタＱ５、容量素子としての保持キャパシタＣ１及びコンデンサＣ２を備えている。第１のトランジスタとしてのスイッチング用トランジスタＱ２、第３のトランジスタとしてのリセット用トランジスタＱ３、第４のトランジスタとしての補償用トランジスタＱ４及び第５のトランジスタとしての開始用トランジスタＱ５はＮチャネルＦＥＴよりなる構成されている。第２のトランジスタとしての駆動用トランジスタＱ１はＰチャネルＦＥＴよりなる構成されている。
【００５７】
駆動用トランジスタＱ１は、ドレインが開始用トランジスタＱ５を介して前記有機ＥＬ素子２１の陽極に接続され、ソースが電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。又、駆動用トランジスタＱ１のゲートとドレインとの間には、補償用トランジスタＱ４が接続されている。補償用トランジスタＱ４のゲートは、走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続され、その第２の副走査線Ｙｎ２から第２走査信号ＳＣｎ２が入力される。
【００５８】
さらに、駆動用トランジスタＱ１のゲートは、コンデンサＣ２及びスイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳＲＥＳＴｎが入力される。開始用トランジスタＱ５のゲートは、前記走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、その第３の副走査線Ｙｎ３から第３走査信号ＳＣｎ３が入力される。
【００５９】
そして、このように構成された画素回路２０において、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルを有する電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への前記電流供給を遮断して行う時分割階調が以下のように行われる。図４に示すように、各サブフレームＳＦ１〜ＳＦ６において、第２走査信号ＳＣｎ２及び第３走査信号ＳＣｎ３に基づいて補償用トランジスタＱ４が非導通（オフ）状態及び開始用トランジスタＱ５が導通（オン）状態に保持される。そして、各サブフレームＳＦ１〜ＳＦ６において、スイッチング用トランジスタＱ２とリセット用トランジスタＱ３とを所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１及びリセット信号ＳＲＥＳＴｎを出力することによってデジタル階調による中間調を表現するようになっている。
【００６０】
つまり、補償用トランジスタＱ４が非導通状態及び開始用トランジスタＱ５が導通状態に保持される状態において、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍから出力されている２値、すなわち、「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。この「Ｌレベル」又は「Ｈレベル」からなるデジタルデータＶＤＧＤＡＴＡｍは、前記駆動用トランジスタＱ１をオン状態又はオフ状態のいずれかにするためのデータである。尚、デジタルデータＶＤＧＤＡＴＡｍが保持された保持キャパシタＣ１は、走査信号ＳＣｎ１が消失しスイッチング用トランジスタＱ２がオフ状態になっても先に蓄積したデジタルデータＶＤＧＤＡＴＡｍを保持する。
【００６１】
そして、前記駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【００６２】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶＤＧＤＡＴＡｍは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶＯＥＬの電位となる。つまり、保持キャパシタＣ１はリセットされる。
【００６３】
保持キャパシタＣ１がリセットされると、駆動用トランジスタＱ１はオフ状態となり、先のデジタルデータＶＤＧＤＡＴＡｍに基づいて発光していた有機ＥＬ素子２１がその発光が停止する。そして、次に実行される発光動作を待つ。つまり、時分割階調が行われる時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【００６４】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調が以下のように行われる。図５に示すように、リセット信号ＳＲＥＳＴｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２、補償用トランジスタＱ４、開始用トランジスタＱ５とを所定のタイミングでオン・オフ制御する第１〜第３走査信号ＳＣｎ１〜ＳＣｎ３を出力することによってアナログ階調による中間調を表現するようになっている。
【００６５】
つまり、リセット用トランジスタＱ３が非導通状態持される状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶＯＥＬ）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。さらに、前のサイクル周期（Ｈレベルの走査信号ＳＣｎ１が出力前）において、第３の副走査線Ｙｎ３に出力されているＨレベルの走査信号ＳＣｎ３によって、開始用トランジスタＱ５はオン状態にあるので、有機ＥＬ素子２１は電流が流れる状態にある。その結果、駆動用トランジスタＱ１のドレイン電位は、有機ＥＬ素子２１の接地電位に対して十分に近い状態にある。従って、駆動用トランジスタＱ１のドレイン電位は、十分マイナス方向に振れており、駆動用トランジスタＱ１はオープン状態を確保される。
【００６６】
続いて、第２の副走査線Ｙｎ２に出力されている走査信号ＳＣｎ２がＬレベルからＨレベルになると、補償用トランジスタＱ４はオン状態となる。又、第３の副走査線Ｙｎ３に走査信号ＳＣｎ３が消失して（Ｌレベルになって）、開始用トランジスタＱ５はオフ状態となる。
【００６７】
補償用トランジスタＱ４のオン及び開始用トランジスタＱ５のオフによって、駆動用トランジスタＱ１のゲートに、電源電圧ＶＯＥＬの電流が回りこみ、同ゲートの電位を押し上げる。そして、駆動用トランジスタＱ１は、ゲートにかかる電圧が、電源電圧ＶＯＥＬから同駆動用トランジスタＱ１の閾値電圧Ｖｔｈを引いた電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）まで押し上げられると、オフする。
【００６８】
次に、第２の副走査線Ｙｎ２の走査信号ＳＣｎ２がＬレベルなると、補償用トランジスタＱ４はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持される。
【００６９】
駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶＡＮＤＡＴＡｍ（＜ＶＯＥＬ）が供給される。このとき、駆動用トランジスタＱ１及び補償用トランジスタＱ４はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がる。この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１がＬレベルになってスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がった電位に保持される。
【００７０】
続いて、第３の副走査線Ｙｎ３からＨレベルの走査信号ＳＣｎ３が出力されて、開始用トランジスタＱ５がオン状態する。開始用トランジスタＱ５のオンによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となり、そのアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【００７１】
走査線駆動回路１２は、前記複数の走査線Ｙ１〜Ｙｎの中の１本を選択、即ち走査信号を出力してその選択された走査線に接続された画素回路２０群を駆動するための回路である。走査線駆動回路１２は、制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。
【００７２】
詳述すると、前記したように、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断する階調方法において、１フレームを構成する各サブフレームＳＦ１〜ＳＦ６において、各走査線Ｙ１〜Ｙｎ上の画素回路群を順次駆動させる必要がある。そのため、走査線駆動回路１２は、１フレームの画像を表示するために、各サブフレームＳＦ１〜ＳＦ６の期間において、各走査線Ｙ１〜Ｙｎを順番に選択するように走査信号ＳＣ１〜ＳＣｎを順番に生成し出力するようになっている。また、走査線駆動回路１２は、各走査線Ｙ１〜Ｙｎに対して対応する走査信号ＳＣ１〜ＳＣｎをそれぞれ出力し所定時間（発光時間）経過すると、その対応する走査線Ｙ１〜Ｙｎにリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎをそれぞれ出力するようになっている。
【００７３】
つまり、各サブフレームＳＦ１〜ＳＦ６において、それぞれ発光時間ＴＬ１〜ＴＬ６だけ発光させるように設定している。
一方、走査線駆動回路１２は、前記したアナログ階調において、前記したように制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。
【００７４】
データ線駆動回路１３は、前記各データ線Ｘ１〜Ｘｍ毎に、図２に示すように第１のデータ電圧出力回路としてのデジタルデータ電圧出力回路１３ａと第２のデータ電圧出力回路としてのアナログデータ電圧出力回路１３ｂを備えている。デジタルデータ電圧出力回路１３ａは、制御回路１４からの前記デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを入力し、このデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを前記走査信号ＳＣ１〜ＳＣｎに同期して第１スイッチＱ１１を介して対応するデータ線Ｘ１〜Ｘｍに出力される。一方、アナログデータ電圧出力回路１３ｂは、制御回路１４から前記アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを入力し、このアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを前記走査信号ＳＣ１〜ＳＣｎに同期して第２スイッチＱ１２を介して対応するデータ線Ｘ１〜Ｘｍに出力する。
【００７５】
第１スイッチＱ１１及び第２スイッチＱ１２は、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍとアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍのいずれかを選択し各データ線Ｘ１〜Ｘｍに出力させるスイッチであって、ＮチャネルＦＥＴよりな構成されている。そして、第１スイッチＱ１１はゲート端子に第１制御信号ＳＧ１が制御回路１４から入力されるとオンし、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを各データ線Ｘ１〜Ｘｍに出力させる。第２スイッチＱ１２はゲート端子に第２制御信号ＳＧ２が制御回路１４から入力されるとオンし、アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを各データ線Ｘ１〜Ｘｍに出力させる。
【００７６】
尚、各データ線Ｘ１〜Ｘｍは、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍや、アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍが供給されていない状態では、バイアス電圧（電源電圧ＶＯＥＬ）が供給されている。
【００７７】
つまり、前記走査線駆動回路１２が１つの走査線に走査信号を出力した時、デジタル階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを出力する。また、アナログ階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを出力する。
【００７８】
制御手段、２値データ電圧生成回路、多値データ電圧生成回路としての制御回路１４は、図示しない外部装置から画像データＤを入力し、同画像データＤに基づいて中間調の制御をデジタル階調で行うかアナログ階調で行うかを判断する。本実施形態では、画像データＤが文字等の静止画を表示する第１の表示データとしての画像データの場合には、デジタル階調で中間調の制御を行う。又、画像データＤがアニメ、ムービーのような動画を表示する第２の表示データとしての画像データの場合には、アナログ階調で中間調の制御を行う。言い換えると、制御回路１４は、静止画等も表示品位を特に必要としない場合にはデジタル階調（時分割階調）で、動画等の表示品位を必要とする場合にはアナログ階調で行うように走査線駆動回路１２及びデータ線駆動回路１３を制御する。
【００７９】
そして、制御回路１４は、時分割階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、１フレームを６つに分割しその分割された６つのサブフレームＳＦ１〜ＳＦ６を使って１つの画像を６４階調で表現する。
【００８０】
制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを生成する。このとき、制御回路１４は、「１」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第１サブフレームＳＦ１に、「２」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第２サブフレームＳＦ２に、「４」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第３サブフレームＳＦ３にそれぞれ作成する。さらに、制御回路１４は、「８」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第４サブフレームＳＦ４に、「１６」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第５サブフレームＳＦ５にそれぞれ作成する。さらにまた、制御回路１４は、「３２」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第６サブフレームＳＦ６に作成する。
【００８１】
そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。
【００８２】
制御回路１４は、デジタル階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００８３】
又、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを順番に出力させるタイミングを制御する。因みに、走査線駆動回路１２は、第１サブフレームＳＦ１においては、走査信号ＳＣ１〜ＳＣｎが出力されてＴＬ１時間経過後にリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。因みに、第２サブフレームＳＦ２においては、走査信号ＳＣｎ１が出力されてＴＬ２（＝２×ＴＬ１）時間経過後に、第３サブフレームＳＦ３においては、走査信号ＳＣｎ１が出力されてＴＬ３（＝４×ＴＬ１）時間経過後に、第４サブフレームＳＦ４においては、走査信号ＳＣｎ１が出力されてＴＬ４（＝８×ＴＬ１）時間経過後に、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。又、第５サブフレームＳＦ５においては、走査信号ＳＣｎ１が出力されてＴＬ５（＝１６×ＴＬ１）時間経過後に、第６サブフレームＳＦ６においては、走査信号ＳＣｎ１が出力されてＴＬ６（＝３２×ＴＬ１）時間経過後に、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。
【００８４】
一方、制御回路１４は、アナログ階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを１フレームの画像データＤに基づいて生成する。制御回路１４は、その生成したアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。
【００８５】
制御回路１４は、アナログ階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００８６】
次に、上記のように構成した有機ＥＬディスプレイ１０の作用を説明する。
制御回路１４は、外部装置から画像データＤが入力されると、その画像データＤが静止画又は動画のデータかを判断する。そして、画像データＤが静止画のデータの場合、デジタル階調モードとなる。画像データＤが動画のデータの場合、アナログ階調モードとなる。
【００８７】
（デジタル階調モード）
まず、デジタル階調モードについて説明する。制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを生成する。そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。
【００８８】
又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。さらに、制御回路１４は、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを順番に出力させるタイミングを制御する。
【００８９】
そして、走査線駆動回路１２は、第１サブフレームＳＦ１のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してＴＬ１時間経過後、リセット信号ＳＲＥＳＴｎを出力する。
【００９０】
一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０に第１サブフレームＳＦ１におけるデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを順次出力する。従って、選択された走査線上の各画素回路２０はデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍに基づいて動作（点灯又は消灯）する。そして、各画素回路２０はＴＬ１時間経過後のリセット信号ＳＲＥＳＴｎに応答して消灯動作する。
【００９１】
第１サブフレームＳＦ１の最後の走査線Ｙ１〜Ｙｎ上の各画素回路２０へのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍの供給が終了すると、走査線駆動回路１２は第２サブフレームＳＦ２のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してＴＬ２（＝２×ＴＬ１）時間経過後、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを出力する。
【００９２】
一方、データ線駆動回路１３は、前記と同様に、選択された走査線上の各画素回路２０に第２サブフレームＳＦ２におけるデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを順次出力する。そして、選択された走査線上の各画素回路２０は前記同様にデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍに基づいて動作（点灯又は消灯）し、ＴＬ２時間経過後のリセット信号ＳＲＥＳＴｎに応答して消灯動作する。
【００９３】
以後、第３サブフレームＳＦ３〜第６サブフレームＳＦ６についても、同様な動作が繰り返されて１フレームの画像が表現される。そして、１フレームの画像表示動作が終了すると、次の１フレームのための画像表示動作が同様に行われる。
【００９４】
（アナログ階調モード）
次に、アナログ階調モードについて説明する。制御回路１４は、１フレームの画像データＤに基づいて順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを生成する。制御回路１４は、その生成したアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００９５】
そして、走査線駆動回路１２は、走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０にアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを順次出力する。従って、選択された走査線上の各画素回路２０の有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【００９６】
次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。
本実施形態によれば、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現した。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現した。
【００９７】
従って、有機ＥＬディスプレイ１０は、低消費電力と十分な表示品位を両立することができる。
（第２実施形態）
次に、本発明の第２実施形態について図６に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。
【００９８】
図６に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４、開始用トランジスタＱ５及びコンデンサＣ２を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００９９】
さらに、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳＲＥＳＴｎが入力される。
【０１００】
従って、本実施形態では、走査線Ｙｎは、第１の副走査線Ｙｎ１と第４の副走査線Ｙｎ４で構成され、第２の副走査線Ｙｎ２と第３の副走査線Ｙｎ３が省略されている。
【０１０１】
この画素回路２０において、デジタル階調を行なう場合、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。
【０１０２】
駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【０１０３】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶＤＧＤＡＴＡｍは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶＯＥＬの電位となる。つまり、保持キャパシタＣ１はリセットされる。
【０１０４】
従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【０１０５】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、リセット信号ＳＲＥＳＴｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２を所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１を出力することによってアナログ階調による中間調を表現するようになっている。
【０１０６】
つまり、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してアナログデータ電圧出力回路１３ｂから供給されたアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。駆動用トランジスタＱ１は、この保持キャパシタＣ１に蓄積されたアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となる。その駆動用トランジスタＱ１の導通状態に応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【０１０７】
本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。
【０１０８】
（第３実施形態）
次に、本発明の第３実施形態について図７に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。
【０１０９】
図７に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４及び開始用トランジスタＱ５を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【０１１０】
又、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。
【０１１１】
さらに、リセット用トランジスタＱ３は、そのソースが前記電源線Ｌ１に接続されているとともに、ゲートが前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続されている。又、リセット用トランジスタＱ３のドレインは、Ｐチャネルのトランジスタよりなる補償用トランジスタＱ６のソースに接続されている。補償用トランジスタＱ６のドレインは、前記駆動用トランジスタＱ１のゲートに接続されている。又、補償用トランジスタＱ６は、そのゲートとドレインが互いに接続、即ちダイオード接続されている。
【０１１２】
この画素回路２０において、デジタル階調を行なう場合、リセット用トランジスタＱ３がオフ状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。
【０１１３】
駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【０１１４】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加され、補償用トランジスタＱ６がオンされる。補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、電源電圧ＶＯＥＬから補償用トランジスタＱ６の閾値電圧分を引いた電圧となる。つまり、デジタルデータＶＤＧＤＡＴＡｍの内容に基づいて駆動用トランジスタＱ１がオンし有機ＥＬ素子２１は駆動電流が供給され発光している場合は、駆動用トランジスタＱ１のゲート電圧は上昇する。すなわち、保持キャパシタＣ１はリセットされ、駆動用トランジスタＱ１はオフし有機ＥＬ素子２１は発光を停止する。
【０１１５】
従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【０１１６】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、まず、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶＯＥＬ）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。
【０１１７】
続いて、第４の副走査線Ｙｎ４にＨレベルのリセット信号ＳＲＥＳＴｎを出力して、リセット用トランジスタＱ３をオン状態にする。リセット用トランジスタＱ３がオン状態となると、電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加される。これにより、補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、補償用トランジスタＱ６の閾値電圧（Ｖｔｈ）まで押し上げられると、駆動用トランジスタＱ１はオフする。
【０１１８】
次に、リセット信号ＳＲＥＳＴｎが消失すると、リセット用トランジスタＱ３はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持される。
【０１１９】
駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶＡＮＤＡＴＡｍ（＜ＶＯＥＬ）が供給される。このとき、駆動用トランジスタＱ１及びリセット用トランジスタＱ３はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がる。
【０１２０】
この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１が消失してスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、コンデンサＣ２はフローティング状態となり、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がった電位に保持される。
【０１２１】
これによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となり、そのアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。そして、次の発光動作まで発光する。
【０１２２】
本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。
【０１２３】
（第４実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０を搭載した電子機器の適用について図８及び図９に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２４】
図８は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図８において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１２５】
図９は、携帯電話の構成を示す斜視図を示す。図９において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１２６】
尚、本発明の実施形態は、以下のように変更してもよい。
○前記第１〜第３実施形態では、図１、図６及び図７に示すように、デジタルデータＶＤＧＤＡＴＡｍ及びアナログデータ電圧ＶＡＮＤＡＴＡｍを共通のスイッチング用トランジスタＱ２を介して保持キャパシタＣ１に供給した。これを図１０、図１１及び図１２に示すように、データ線Ｘｍを第１副データ線Ｘｍ１と第２副データ線Ｘｍ２で構成する。第１副データ線Ｘｍ１はデジタルデータ電圧出力回路１３ａを第１スイッチＱ１１を介して接続する。第２副データ線Ｘｍ２はアナログデータ電圧出力回路１３ｂを第２スイッチＱ１２を介して接続する。そして、第１副データ線Ｘｍ１と第１スイッチング用トランジスタＱ２ａと接続し、第２副データ線Ｘｍ２と第２スイッチング用トランジスタＱ２ｂと接続する。
【０１２７】
このように構成して、第１スイッチング用トランジスタＱ２ａをオンさせて、デジタルデータ電圧出力回路１３ａからのデジタルデータＶＤＧＤＡＴＡｍを保持キャパシタＣ１に供給させる。又、第２スイッチング用トランジスタＱ２ｂをオンさせて、アナログデータ電圧出力回路１３ｂを保持キャパシタＣ１に供給させる。
【０１２８】
つまり、デジタルデータＶＤＧＤＡＴＡｍ及びアナログデータ電圧ＶＡＮＤＡＴＡｍをそれぞれ異なる第１スイッチング用トランジスタＱ２ａと第２スイッチング用トランジスタＱ２ｂを介して保持キャパシタＣ１に供給するようにしてもよい。
【０１２９】
この場合にもそれぞれ前記第１〜第３実施形態と同様な効果を有する。
○前記第１実施形態では、デジタル階調について順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断するといった時分割階調で行った。これに代えて同時点灯法を用いた時分割階調で実施してもよい。さらに、デジタル階調の一つとして、面積階調で実施してもよい。つまり、画素回路２０をサブ画素としてそのサブ画素の複数個を組にする。そして、デジタル階調を行う場合、その組に属するサブ画素の適宜の数をそれぞれ非発光、発光の２つの状態に制御することによって中間調を表現するようにしてもよい。
【０１３０】
○前記第１実施形態では、リセット用トランジスタＱ３にゲートに第４の副走査線Ｙｎ４を介してリセット信号ＳＲＥＳＴｎを入力させて、時分割階調での保持キャパシタＣ１に保持した２値のデータ電圧ＶＤＧＤＡＴＡｍをリセットさせた。
【０１３１】
これを、第４の副走査線Ｙｎ４を省略する。また、リセット用トランジスタＱ３をＮチャネルＦＥＴからＰチャネルＦＥＴに変更し、そのＰチャネルＦＥＴに変更したリセット用トランジスタＱ３のゲートを前記第１の副走査線Ｙｎ１に接続する。そして、第１の副走査線Ｙｎ１に出力する第１走査信号ＳＣｎ１を３値の信号にする。つまり、第１走査信号ＳＣｎ１は、スイッチング用トランジスタＱ２のみを導通状態にするプラス電位、スイッチング用トランジスタＱ２及びリセット用トランジスタＱ３をともに非導通状態にする０電位、リセット用トランジスタＱ３のみを導通状態にするマイナス電位となる信号である。
【０１３２】
従って、この場合にも前記と同様な効果を奏するとともに、第４の副走査線Ｙｎ４を省略した分だけ、回路規模を小型化できるとともに、画素回路２０の開口率を上げることができる。
【０１３３】
○前記第１実施形態では、時分割階調において、リセット用トランジスタＱ３を使って所定時間後リセットした。これを、以下に説明する時分割階調方法にも応用してもよい。即ち、全ての画素回路２０にデータ電圧を書き込む際、有機ＥＬ素子２１の対向電極（陰極）側に逆バイアス電圧を印加した状態で行う。データ電圧の書き込み終了後、有機ＥＬ素子２１の対向電極側に順バイアス電圧を印加して、前記データ電圧に応じた電流レベルを有する電流を供給する。そして、所定期間経過後、再び逆バイアス電圧を有機ＥＬ素子２１の対向電極側に印加してリセットする。
【０１３４】
○前記実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の発光素子を駆動する電子回路に具体化してもよい。
【０１３５】
○前記実施形態では、有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【０１３６】
【発明の効果】
本発明によれば、低消費電力と十分な表示品位の両立を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図２】同じく画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図３】本実施形態の時分割諧調を説明するための説明図。
【図４】時分割諧調における走査線の選択を説明するためのタイミングチャート。
【図５】アナログ階調における走査線の選択を説明するためのタイミングチャート。
【図６】第２実施形態の画素回路を説明するための回路図。
【図７】第３実施形態の画素回路を説明するための回路図。
【図８】第４実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【図９】第４実施形態を説明するための携帯電話の構成を示す斜視図。
【図１０】第１実施形態の画素回路の別例を説明するための回路図。
【図１１】第２実施形態の画素回路の別例を説明するための回路図。
【図１２】第３実施形態の画素回路の別例を説明するための回路図。
【符号の説明】
１０ 電気光学装置としての有機ＥＬディスプレイ
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１４ 制御手段としての制御回路
２０ 電子回路又は単位回路としての画素回路
２１ 電子素子又は電気光学素子としての有機ＥＬ素子
６０ 電子機器としてのパーソナルコンピュータ
７０ 電子機器としての携帯電話
１３ａ 第１の出力回路としてのデジタルデータ電圧電流出力回路
１３ｂ 第２の出力回路としてのアナログデータ電圧出力回路
Ｑ１ 第２のトランジスタとしての駆動用トランジスタ
Ｑ２ 第１のトランジスタとしてのスイッチング用トランジスタ
Ｑ３ 第３のトランジスタとしてのリセット用トランジスタ
Ｑ４ 第４のトランジスタとしての補償用トランジスタ
Ｑ５ 第５のトランジスタとしての開始用トランジスタ
Ｃ１ 容量素子としての保持キャパシタ
Ｙ１〜Ｙｎ 走査線
Ｘ１〜Ｘｍ データ線
ＳＣｎ 走査信号
ＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍ ２値のデータ電圧としてのデジタルデータ
ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍ 多値のデータ電圧としてのアナログデータ電圧
【発明の属する技術分野】
本発明は電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、電気光学装置としての表示装置は、有機ＥＬ素子を用いた電気光学装置が注目されている。この種の電気光学装置には、有機ＥＬ素子の中間調を制御する駆動方式としてアナログ階調法があり、そのアナログ階調法の一つとして有機ＥＬ素子に電流を供給する駆動用トランジスタのゲート・ソース間電圧を同トランジスタの閾値電圧にして駆動する方式がある。この方式は、輝度階調に応じてＤＡ変換回路から供給される電圧（データ電圧）を画素回路の保持キャパシタに保持させる。保持キャパシタに充電されたデータ電圧は、薄膜トランジスタ（ＴＦＴ）よりなる駆動トランジスタのゲート端子に供給される。駆動トランジスタはデータ電圧に応じた値の駆動電流を有機ＥＬ素子に供給する。
【０００３】
【発明が解決しようとする課題】
ところで、このアナログ階調で用いられるＤＡ変換回路は、画素回路で採用されている薄膜トランジスタ（ＴＦＴ）で構成することは精度の面で難しく、外付けのＩＣドライバーを使用することが一般的であった。
【０００４】
しかしながら、外付けのＩＣドライバーで構成されたＤＡ変換回路は、表示パネル上で形成されるＴＦＴドライバー回路に比べて消費電力が大きくなる問題があった。そこで、多値（アナログ値）を生成するＤＡ変換回路を必要としないことから消費電力を低減を図ることができるデジタル階調法が考えられる。しかしながら、デジタル階調法は表示品位がアナログ階調法に比べて劣るという問題があった。
【０００５】
本発明は、上記問題点を解消するためになされたものであって、その目的は低消費電力と十分な表示品位を両立することができる電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明における電子回路は、走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介してデータ線から供給されるデータ信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電子素子に供給する第２のトランジスタとを含み、前記容量素子は、前記データ信号としての２値のデータ電圧及び多値のデータ電圧のいずれかが供給された場合でも前記データ信号に応じた電荷量を蓄積可能した。
【０００７】
これによれば、２値のデータ電圧と多値のデータ電圧を使い分けることによって、例えば、デジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【０００８】
この電子回路において、２値のデータ電圧と多値のデータ電圧が同一の第１のスイッチングトランジスタを介して供給される。
これによれば、例えば、前記デジタル階調及びアナログ階調を行う場合にも、第１のスイッチングトランジスタを介してそれぞれデジタル階調ための２値のデータ電圧及びアナログ諧調のための多値のデータ電圧が容量素子にそれぞれ供給される。
【０００９】
この電子回路おいて、容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。
これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。
【００１０】
この電子回路おいて、多値のデータ電圧に基づいた導通状態で導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。
【００１１】
これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。
【００１２】
この電子回路おいて、多値のデータ電圧に基づいた導通状態で前記電子素子の駆動タイミングを決定する第５のトランジスタを備えた。
これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に応じた電流量を電子素子に供給し駆動を開始される。
【００１３】
この電子回路おいて、電子素子はＥＬ素子である。
これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。
【００１４】
この電子回路おいて、ＥＬ素子は、発光層が有機材料で構成されている。
これによれば、ＥＬ素子は、発光層が有機材料で形成された有機ＥＬ素子である。
【００１５】
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路とを含む電気光学装置であって、前記複数の単位回路の各々に前記複数のデータ線を介してデータ信号として２値のデータ電圧を出力する第１のデータ電圧出力回路と、前記複数の単位回路の各々に前記複数のデータ線を介して多値のデータ電圧を出力するための第２のデータ電圧出力回路とを備えている。
【００１６】
これによれば、第１のデータ電圧出力回路から２値のデータ電圧を入力すればデジタル諧調が、第２のデータ電圧出力回路から多値のデータ電圧を入力すればアナログ階調が行うことができる。
【００１７】
この電気光学装置において、２値のデータ電圧と多値のデータ電圧とが同一のデータ線を介して供給される。
これによれば、デジタル諧調及びアナログ諧調を行う場合、いずれの場合にも同一のデータ線を介して２値のデータ電圧と多値のデータ電圧とが供給される。
【００１８】
この電気光学装置において、前記２値のデータ電圧と前記多値のデータ電圧はそれぞれ別々のデータ線を介して供給される。
これによれば、デジタル諧調を行う場合とアナログ諧調を行う場合とで、それぞれ異なるデータ線を介して単位回路に２値のデータ電圧と多値のデータ電圧とが供給される。
【００１９】
本発明における電気光学装置は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路を含み、画像データに基づいて前記電気光学素子をデジタル階調するための２値のデータ電圧又は前記電気光学素子をアナログ階調するための多値のデータ電圧のいずれかを生成し出力する制御手段を設けた。
【００２０】
これによれば、制御手段は、電気光学素子に対してデジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【００２１】
この電気光学装置おいて、単位回路は，前記走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介して前記データ線から供給されるデジタル階調のための２値のデータ電圧又はアナログ階調のための多値のデータ電圧を電荷量として保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電気光学素子に供給する第２のトランジスタとからなる。
【００２２】
これによれば、容量素子はデジタル階調のときは２値のデータ電圧を保持し、第２のトランジスタはその保持した２値のデータ電圧に基づいて導通・非導通になる。容量素子はアナログ階調のときは多値のデータ電圧を保持し、第２のトランジスタはその保持した多値のデータ電圧に相対した導通状態になる。
【００２３】
この電気光学装置おいて、単位回路は前記容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。
これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。
【００２４】
この電気光学装置おいて、単位回路は前記アナログ階調時に導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。
【００２５】
これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。
【００２６】
この電気光学装置おいて、単位回路が前記アナログ階調時に前記電気光学素子の駆動タイミングを決定する第５のトランジスタを備えた。
これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に相対した電流量を電気光学素子に供給し発光を開始される。
【００２７】
この電気光学装置おいて、電気光学素子はＥＬ素子である。
これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。
【００２８】
この電気光学装置において、ＥＬ素子は、発光層が有機材料で構成されている。
これによれば、ＥＬ素子は発光層が有機材料で形成された有機ＥＬ素子である。
【００２９】
この電気光学装置において、前記制御手段は、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００３０】
これによれば、制御手段によって、電気光学素子に対して低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調を表現することができる。
【００３１】
この電気光学装置において、前記制御手段は、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００３２】
これによれば、制御手段によって、表示品位を必要としない場合には電気光学素子に対してデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。
【００３３】
この電気光学装置において、制御手段は、電気光学素子をデジタル階調するための２値のデータ電圧を生成するための２値データ電圧生成回路と、電気光学素子をアナログ階調するための多値のデータ電圧を生成する多値データ電圧生成回路とを備えた。
【００３４】
これによれば、２値データ電圧生成回路にてデジタル階調するための２値のデータ電圧が生成され、多値データ電圧生成回路にてアナログ階調するための多値のデータ電圧が生成される。
【００３５】
この電気光学装置において、制御手段と前記各データ線との間には、２値データ電圧生成回路からの２値のデータ電圧を出力する第１の出力回路と、多値データ電圧生成回路からの多値のデータ電圧を出力する第２の出力回路とを備えるとともに、その第１の出力回路からの２値のデータ電圧と第２の出力回路からの多値のデータ電圧のいずれかを一方を前記データ線に出力する切り替え回路を備えた。
【００３６】
これによれば、切り替え回路によってデジタル階調のときには第１の出力回路から２値のデータ電圧が、アナログ階調のときには第２の出力回路から多値のデータ電圧がデータ線に出力される。
【００３７】
この電気光学装置において、デジタル階調は、時分割階調である。
これによれば、電気光学素子は時分割階調にて中間調が制御される。
この電気光学装置において、時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。
【００３８】
これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。
【００３９】
本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００４０】
これによれば、電気光学素子は低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調が制御される。
本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。
【００４１】
これによれば、電気光学素子は表示品位を必要としない場合にはデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調が制御される。
この電気光学装置の駆動方法において、デジタル階調は、時分割階調である。
【００４２】
これによれば、電気光学素子は時分割階調にて中間調が制御される。
この電気光学装置の駆動方法において、前記時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。
【００４３】
これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。
【００４４】
本発明における電子機器は、請求項８〜２２のいずれか１つに記載の電気光学装置を実装した。
これによれば、低消費電力と十分な表示品位を両立することができる。
【００４５】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図３に従って説明する。
【００４６】
図１は、電気光学装置としての有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図を示す。図１において、有機ＥＬディスプレイ１０は、中間調をデジタル階調及びアナログ階調のいずれの方法でも表現できるディスプレイである。詳述すると、本実施形態では、デジタル階調は時分割階調であって、その時分割階調法のなかの、順次選択される一つの走査線に対応した画素回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法で６４階調を表現するようになっている。又、アナログ階調においては、電気光学素子に多値のデータ電圧に応じた電流レベルの電流を供給する駆動用トランジスタのゲート・ソース間電圧を同トランジスタの閾値電圧にして駆動する方式で階調を表現するようになっている。
【００４７】
因みに、この時分割階調は、図３に示すように、１画像を表示するための走査（１フレーム）を、６つに分割しその分割されたフレームをサブフレームＳＦ１〜ＳＦ６としている。そして、各サブフレームＳＦ１〜ＳＦ６において、各走査線を順番に選択すると同時にその選択れた走査線上の有機ＥＬ素子を点灯させ一定時間（発光時間）後に個々に順番に消灯させるようにした方式である。
【００４８】
各サブフレームＳＦ１〜ＳＦ６はそれぞれ発光時間（発光期間）ＴＬ１〜ＴＬ６からなり、これら発光時間（発光期間）ＴＬ１〜ＴＬ６は以下のように設定している。
３２ＴＬ１＝１６ＴＬ２＝８ＴＬ３＝４ＴＬ４＝２ＴＬ５＝ＴＬ６
つまり、各発光時間ＴＬ１〜ＴＬ６は、
ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５：ＴＬ６＝１：２：４：８：１６：３２
となる時間比を設定している。
【００４９】
そして、「７」の輝度階調を得る場合には、第１〜第３サブフレームＳＦ１〜ＳＦ３の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第４〜第６サブフレームＳＦ４〜ＳＦ６の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５０】
又、「３２」の輝度階調を得る場合には、第６サブフレームＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１〜第５サブフレームＳＦ１〜ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５１】
さらに、「４４」の輝度階調を得る場合には、第３、第４及び第６サブフレームＳＦ３，ＳＦ４，ＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１、第２及び第５サブフレームＳＦ１，ＳＦ２，ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。
【００５２】
このようにして、１フレーム毎に各サブフレームＳＦ１〜ＳＦ６を適宜選択することで、中間調を得ることができる。
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４を備えている。
【００５３】
有機ＥＬディスプレイ１０の表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４が１チップの半導体集積回路装置によって構成されていてもよい。また、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１３と走査線駆動回路１２とが一体的に形成されていてもよい。走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００５４】
表示パネル部１１は、図１に示すように、マトリクス状に配列された複数の電子回路又は単位回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿ってのびる複数（ｍ本）のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる複数（ｎ本）の走査線Ｙ１〜Ｙｎ（ｎは整数）との交差部に対応して配置されている。そして、各画素回路２０は、対応する各データ線Ｘ１〜Ｘｍと各走査線Ｙ１〜Ｙｎとの間にそれぞれ接続されることにより、マトリクス状に配列されている。各画素回路２０には電子素子又は電気光学素子として発光層が有機材料で構成された有機ＥＬ素子２１を有している。尚、画素回路２０内に形成れる後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００５５】
図２は、画素回路２０の内部回路構成を説明するための電気回路図を示す。尚、説明の便宜上、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの点に配置され、両データ線Ｘｍと走査線Ｙｎとの間に接続された画素回路２０について説明する。
【００５６】
画素回路２０は、駆動用トランジスタＱ１、スイッチング用トランジスタＱ２、リセット用トランジスタＱ３、補償用トランジスタＱ４、開始用トランジスタＱ５、容量素子としての保持キャパシタＣ１及びコンデンサＣ２を備えている。第１のトランジスタとしてのスイッチング用トランジスタＱ２、第３のトランジスタとしてのリセット用トランジスタＱ３、第４のトランジスタとしての補償用トランジスタＱ４及び第５のトランジスタとしての開始用トランジスタＱ５はＮチャネルＦＥＴよりなる構成されている。第２のトランジスタとしての駆動用トランジスタＱ１はＰチャネルＦＥＴよりなる構成されている。
【００５７】
駆動用トランジスタＱ１は、ドレインが開始用トランジスタＱ５を介して前記有機ＥＬ素子２１の陽極に接続され、ソースが電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。又、駆動用トランジスタＱ１のゲートとドレインとの間には、補償用トランジスタＱ４が接続されている。補償用トランジスタＱ４のゲートは、走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続され、その第２の副走査線Ｙｎ２から第２走査信号ＳＣｎ２が入力される。
【００５８】
さらに、駆動用トランジスタＱ１のゲートは、コンデンサＣ２及びスイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳＲＥＳＴｎが入力される。開始用トランジスタＱ５のゲートは、前記走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、その第３の副走査線Ｙｎ３から第３走査信号ＳＣｎ３が入力される。
【００５９】
そして、このように構成された画素回路２０において、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルを有する電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への前記電流供給を遮断して行う時分割階調が以下のように行われる。図４に示すように、各サブフレームＳＦ１〜ＳＦ６において、第２走査信号ＳＣｎ２及び第３走査信号ＳＣｎ３に基づいて補償用トランジスタＱ４が非導通（オフ）状態及び開始用トランジスタＱ５が導通（オン）状態に保持される。そして、各サブフレームＳＦ１〜ＳＦ６において、スイッチング用トランジスタＱ２とリセット用トランジスタＱ３とを所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１及びリセット信号ＳＲＥＳＴｎを出力することによってデジタル階調による中間調を表現するようになっている。
【００６０】
つまり、補償用トランジスタＱ４が非導通状態及び開始用トランジスタＱ５が導通状態に保持される状態において、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍから出力されている２値、すなわち、「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。この「Ｌレベル」又は「Ｈレベル」からなるデジタルデータＶＤＧＤＡＴＡｍは、前記駆動用トランジスタＱ１をオン状態又はオフ状態のいずれかにするためのデータである。尚、デジタルデータＶＤＧＤＡＴＡｍが保持された保持キャパシタＣ１は、走査信号ＳＣｎ１が消失しスイッチング用トランジスタＱ２がオフ状態になっても先に蓄積したデジタルデータＶＤＧＤＡＴＡｍを保持する。
【００６１】
そして、前記駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【００６２】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶＤＧＤＡＴＡｍは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶＯＥＬの電位となる。つまり、保持キャパシタＣ１はリセットされる。
【００６３】
保持キャパシタＣ１がリセットされると、駆動用トランジスタＱ１はオフ状態となり、先のデジタルデータＶＤＧＤＡＴＡｍに基づいて発光していた有機ＥＬ素子２１がその発光が停止する。そして、次に実行される発光動作を待つ。つまり、時分割階調が行われる時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【００６４】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調が以下のように行われる。図５に示すように、リセット信号ＳＲＥＳＴｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２、補償用トランジスタＱ４、開始用トランジスタＱ５とを所定のタイミングでオン・オフ制御する第１〜第３走査信号ＳＣｎ１〜ＳＣｎ３を出力することによってアナログ階調による中間調を表現するようになっている。
【００６５】
つまり、リセット用トランジスタＱ３が非導通状態持される状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶＯＥＬ）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。さらに、前のサイクル周期（Ｈレベルの走査信号ＳＣｎ１が出力前）において、第３の副走査線Ｙｎ３に出力されているＨレベルの走査信号ＳＣｎ３によって、開始用トランジスタＱ５はオン状態にあるので、有機ＥＬ素子２１は電流が流れる状態にある。その結果、駆動用トランジスタＱ１のドレイン電位は、有機ＥＬ素子２１の接地電位に対して十分に近い状態にある。従って、駆動用トランジスタＱ１のドレイン電位は、十分マイナス方向に振れており、駆動用トランジスタＱ１はオープン状態を確保される。
【００６６】
続いて、第２の副走査線Ｙｎ２に出力されている走査信号ＳＣｎ２がＬレベルからＨレベルになると、補償用トランジスタＱ４はオン状態となる。又、第３の副走査線Ｙｎ３に走査信号ＳＣｎ３が消失して（Ｌレベルになって）、開始用トランジスタＱ５はオフ状態となる。
【００６７】
補償用トランジスタＱ４のオン及び開始用トランジスタＱ５のオフによって、駆動用トランジスタＱ１のゲートに、電源電圧ＶＯＥＬの電流が回りこみ、同ゲートの電位を押し上げる。そして、駆動用トランジスタＱ１は、ゲートにかかる電圧が、電源電圧ＶＯＥＬから同駆動用トランジスタＱ１の閾値電圧Ｖｔｈを引いた電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）まで押し上げられると、オフする。
【００６８】
次に、第２の副走査線Ｙｎ２の走査信号ＳＣｎ２がＬレベルなると、補償用トランジスタＱ４はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持される。
【００６９】
駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶＡＮＤＡＴＡｍ（＜ＶＯＥＬ）が供給される。このとき、駆動用トランジスタＱ１及び補償用トランジスタＱ４はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がる。この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１がＬレベルになってスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がった電位に保持される。
【００７０】
続いて、第３の副走査線Ｙｎ３からＨレベルの走査信号ＳＣｎ３が出力されて、開始用トランジスタＱ５がオン状態する。開始用トランジスタＱ５のオンによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となり、そのアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【００７１】
走査線駆動回路１２は、前記複数の走査線Ｙ１〜Ｙｎの中の１本を選択、即ち走査信号を出力してその選択された走査線に接続された画素回路２０群を駆動するための回路である。走査線駆動回路１２は、制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。
【００７２】
詳述すると、前記したように、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断する階調方法において、１フレームを構成する各サブフレームＳＦ１〜ＳＦ６において、各走査線Ｙ１〜Ｙｎ上の画素回路群を順次駆動させる必要がある。そのため、走査線駆動回路１２は、１フレームの画像を表示するために、各サブフレームＳＦ１〜ＳＦ６の期間において、各走査線Ｙ１〜Ｙｎを順番に選択するように走査信号ＳＣ１〜ＳＣｎを順番に生成し出力するようになっている。また、走査線駆動回路１２は、各走査線Ｙ１〜Ｙｎに対して対応する走査信号ＳＣ１〜ＳＣｎをそれぞれ出力し所定時間（発光時間）経過すると、その対応する走査線Ｙ１〜Ｙｎにリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎをそれぞれ出力するようになっている。
【００７３】
つまり、各サブフレームＳＦ１〜ＳＦ６において、それぞれ発光時間ＴＬ１〜ＴＬ６だけ発光させるように設定している。
一方、走査線駆動回路１２は、前記したアナログ階調において、前記したように制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。
【００７４】
データ線駆動回路１３は、前記各データ線Ｘ１〜Ｘｍ毎に、図２に示すように第１のデータ電圧出力回路としてのデジタルデータ電圧出力回路１３ａと第２のデータ電圧出力回路としてのアナログデータ電圧出力回路１３ｂを備えている。デジタルデータ電圧出力回路１３ａは、制御回路１４からの前記デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを入力し、このデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを前記走査信号ＳＣ１〜ＳＣｎに同期して第１スイッチＱ１１を介して対応するデータ線Ｘ１〜Ｘｍに出力される。一方、アナログデータ電圧出力回路１３ｂは、制御回路１４から前記アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを入力し、このアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを前記走査信号ＳＣ１〜ＳＣｎに同期して第２スイッチＱ１２を介して対応するデータ線Ｘ１〜Ｘｍに出力する。
【００７５】
第１スイッチＱ１１及び第２スイッチＱ１２は、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍとアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍのいずれかを選択し各データ線Ｘ１〜Ｘｍに出力させるスイッチであって、ＮチャネルＦＥＴよりな構成されている。そして、第１スイッチＱ１１はゲート端子に第１制御信号ＳＧ１が制御回路１４から入力されるとオンし、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを各データ線Ｘ１〜Ｘｍに出力させる。第２スイッチＱ１２はゲート端子に第２制御信号ＳＧ２が制御回路１４から入力されるとオンし、アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを各データ線Ｘ１〜Ｘｍに出力させる。
【００７６】
尚、各データ線Ｘ１〜Ｘｍは、デジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍや、アナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍが供給されていない状態では、バイアス電圧（電源電圧ＶＯＥＬ）が供給されている。
【００７７】
つまり、前記走査線駆動回路１２が１つの走査線に走査信号を出力した時、デジタル階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを出力する。また、アナログ階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを出力する。
【００７８】
制御手段、２値データ電圧生成回路、多値データ電圧生成回路としての制御回路１４は、図示しない外部装置から画像データＤを入力し、同画像データＤに基づいて中間調の制御をデジタル階調で行うかアナログ階調で行うかを判断する。本実施形態では、画像データＤが文字等の静止画を表示する第１の表示データとしての画像データの場合には、デジタル階調で中間調の制御を行う。又、画像データＤがアニメ、ムービーのような動画を表示する第２の表示データとしての画像データの場合には、アナログ階調で中間調の制御を行う。言い換えると、制御回路１４は、静止画等も表示品位を特に必要としない場合にはデジタル階調（時分割階調）で、動画等の表示品位を必要とする場合にはアナログ階調で行うように走査線駆動回路１２及びデータ線駆動回路１３を制御する。
【００７９】
そして、制御回路１４は、時分割階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、１フレームを６つに分割しその分割された６つのサブフレームＳＦ１〜ＳＦ６を使って１つの画像を６４階調で表現する。
【００８０】
制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを生成する。このとき、制御回路１４は、「１」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第１サブフレームＳＦ１に、「２」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第２サブフレームＳＦ２に、「４」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第３サブフレームＳＦ３にそれぞれ作成する。さらに、制御回路１４は、「８」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第４サブフレームＳＦ４に、「１６」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第５サブフレームＳＦ５にそれぞれ作成する。さらにまた、制御回路１４は、「３２」の諧調を表現するためのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを第６サブフレームＳＦ６に作成する。
【００８１】
そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。
【００８２】
制御回路１４は、デジタル階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００８３】
又、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを順番に出力させるタイミングを制御する。因みに、走査線駆動回路１２は、第１サブフレームＳＦ１においては、走査信号ＳＣ１〜ＳＣｎが出力されてＴＬ１時間経過後にリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。因みに、第２サブフレームＳＦ２においては、走査信号ＳＣｎ１が出力されてＴＬ２（＝２×ＴＬ１）時間経過後に、第３サブフレームＳＦ３においては、走査信号ＳＣｎ１が出力されてＴＬ３（＝４×ＴＬ１）時間経過後に、第４サブフレームＳＦ４においては、走査信号ＳＣｎ１が出力されてＴＬ４（＝８×ＴＬ１）時間経過後に、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。又、第５サブフレームＳＦ５においては、走査信号ＳＣｎ１が出力されてＴＬ５（＝１６×ＴＬ１）時間経過後に、第６サブフレームＳＦ６においては、走査信号ＳＣｎ１が出力されてＴＬ６（＝３２×ＴＬ１）時間経過後に、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎがそれぞれ出力するようになっている。
【００８４】
一方、制御回路１４は、アナログ階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを１フレームの画像データＤに基づいて生成する。制御回路１４は、その生成したアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。
【００８５】
制御回路１４は、アナログ階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００８６】
次に、上記のように構成した有機ＥＬディスプレイ１０の作用を説明する。
制御回路１４は、外部装置から画像データＤが入力されると、その画像データＤが静止画又は動画のデータかを判断する。そして、画像データＤが静止画のデータの場合、デジタル階調モードとなる。画像データＤが動画のデータの場合、アナログ階調モードとなる。
【００８７】
（デジタル階調モード）
まず、デジタル階調モードについて説明する。制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを生成する。そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。
【００８８】
又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。さらに、制御回路１４は、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを順番に出力させるタイミングを制御する。
【００８９】
そして、走査線駆動回路１２は、第１サブフレームＳＦ１のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してＴＬ１時間経過後、リセット信号ＳＲＥＳＴｎを出力する。
【００９０】
一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０に第１サブフレームＳＦ１におけるデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを順次出力する。従って、選択された走査線上の各画素回路２０はデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍに基づいて動作（点灯又は消灯）する。そして、各画素回路２０はＴＬ１時間経過後のリセット信号ＳＲＥＳＴｎに応答して消灯動作する。
【００９１】
第１サブフレームＳＦ１の最後の走査線Ｙ１〜Ｙｎ上の各画素回路２０へのデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍの供給が終了すると、走査線駆動回路１２は第２サブフレームＳＦ２のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してＴＬ２（＝２×ＴＬ１）時間経過後、リセット信号ＳＲＥＳＴ１〜ＳＲＥＳＴｎを出力する。
【００９２】
一方、データ線駆動回路１３は、前記と同様に、選択された走査線上の各画素回路２０に第２サブフレームＳＦ２におけるデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍを順次出力する。そして、選択された走査線上の各画素回路２０は前記同様にデジタルデータＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍに基づいて動作（点灯又は消灯）し、ＴＬ２時間経過後のリセット信号ＳＲＥＳＴｎに応答して消灯動作する。
【００９３】
以後、第３サブフレームＳＦ３〜第６サブフレームＳＦ６についても、同様な動作が繰り返されて１フレームの画像が表現される。そして、１フレームの画像表示動作が終了すると、次の１フレームのための画像表示動作が同様に行われる。
【００９４】
（アナログ階調モード）
次に、アナログ階調モードについて説明する。制御回路１４は、１フレームの画像データＤに基づいて順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを生成する。制御回路１４は、その生成したアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。
【００９５】
そして、走査線駆動回路１２は、走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０にアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍを順次出力する。従って、選択された走査線上の各画素回路２０の有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【００９６】
次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。
本実施形態によれば、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現した。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現した。
【００９７】
従って、有機ＥＬディスプレイ１０は、低消費電力と十分な表示品位を両立することができる。
（第２実施形態）
次に、本発明の第２実施形態について図６に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。
【００９８】
図６に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４、開始用トランジスタＱ５及びコンデンサＣ２を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００９９】
さらに、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳＲＥＳＴｎが入力される。
【０１００】
従って、本実施形態では、走査線Ｙｎは、第１の副走査線Ｙｎ１と第４の副走査線Ｙｎ４で構成され、第２の副走査線Ｙｎ２と第３の副走査線Ｙｎ３が省略されている。
【０１０１】
この画素回路２０において、デジタル階調を行なう場合、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。
【０１０２】
駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【０１０３】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶＤＧＤＡＴＡｍは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶＯＥＬの電位となる。つまり、保持キャパシタＣ１はリセットされる。
【０１０４】
従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【０１０５】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、リセット信号ＳＲＥＳＴｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２を所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１を出力することによってアナログ階調による中間調を表現するようになっている。
【０１０６】
つまり、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してアナログデータ電圧出力回路１３ｂから供給されたアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。駆動用トランジスタＱ１は、この保持キャパシタＣ１に蓄積されたアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となる。その駆動用トランジスタＱ１の導通状態に応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。
【０１０７】
本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。
【０１０８】
（第３実施形態）
次に、本発明の第３実施形態について図７に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。
【０１０９】
図７に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４及び開始用トランジスタＱ５を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶＯＥＬが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【０１１０】
又、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。
【０１１１】
さらに、リセット用トランジスタＱ３は、そのソースが前記電源線Ｌ１に接続されているとともに、ゲートが前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続されている。又、リセット用トランジスタＱ３のドレインは、Ｐチャネルのトランジスタよりなる補償用トランジスタＱ６のソースに接続されている。補償用トランジスタＱ６のドレインは、前記駆動用トランジスタＱ１のゲートに接続されている。又、補償用トランジスタＱ６は、そのゲートとドレインが互いに接続、即ちダイオード接続されている。
【０１１２】
この画素回路２０において、デジタル階調を行なう場合、リセット用トランジスタＱ３がオフ状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶＤＧＤＡＴＡｍに応じた電荷量が前記保持キャパシタＣ１に蓄積される。
【０１１３】
駆動用トランジスタＱ１は、蓄積されるデジタルデータＶＤＧＤＡＴＡｍの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。
【０１１４】
次に、第４の副走査線Ｙｎ４にリセット信号ＳＲＥＳＴｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加され、補償用トランジスタＱ６がオンされる。補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、電源電圧ＶＯＥＬから補償用トランジスタＱ６の閾値電圧分を引いた電圧となる。つまり、デジタルデータＶＤＧＤＡＴＡｍの内容に基づいて駆動用トランジスタＱ１がオンし有機ＥＬ素子２１は駆動電流が供給され発光している場合は、駆動用トランジスタＱ１のゲート電圧は上昇する。すなわち、保持キャパシタＣ１はリセットされ、駆動用トランジスタＱ１はオフし有機ＥＬ素子２１は発光を停止する。
【０１１５】
従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴＬ１〜ＴＬ６は、走査信号ＳＣｎ１が出力されてからリセット信号ＳＲＥＳＴｎが出力されるまでの間が発光期間となる。
【０１１６】
一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、まず、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶＯＥＬ）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。
【０１１７】
続いて、第４の副走査線Ｙｎ４にＨレベルのリセット信号ＳＲＥＳＴｎを出力して、リセット用トランジスタＱ３をオン状態にする。リセット用トランジスタＱ３がオン状態となると、電源電圧ＶＯＥＬが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加される。これにより、補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、補償用トランジスタＱ６の閾値電圧（Ｖｔｈ）まで押し上げられると、駆動用トランジスタＱ１はオフする。
【０１１８】
次に、リセット信号ＳＲＥＳＴｎが消失すると、リセット用トランジスタＱ３はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持される。
【０１１９】
駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶＯＥＬ−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶＡＮＤＡＴＡｍ（＜ＶＯＥＬ）が供給される。このとき、駆動用トランジスタＱ１及びリセット用トランジスタＱ３はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がる。
【０１２０】
この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１が消失してスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、コンデンサＣ２はフローティング状態となり、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶＡＮＤＡＴＡｍに応じて下がった電位に保持される。
【０１２１】
これによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶＡＮＤＡＴＡｍの値に応じた導通状態となり、そのアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶＡＮＤＡＴＡｍに応じた輝度で発光する。そして、次の発光動作まで発光する。
【０１２２】
本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。
【０１２３】
（第４実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０を搭載した電子機器の適用について図８及び図９に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２４】
図８は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図８において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１２５】
図９は、携帯電話の構成を示す斜視図を示す。図９において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１２６】
尚、本発明の実施形態は、以下のように変更してもよい。
○前記第１〜第３実施形態では、図１、図６及び図７に示すように、デジタルデータＶＤＧＤＡＴＡｍ及びアナログデータ電圧ＶＡＮＤＡＴＡｍを共通のスイッチング用トランジスタＱ２を介して保持キャパシタＣ１に供給した。これを図１０、図１１及び図１２に示すように、データ線Ｘｍを第１副データ線Ｘｍ１と第２副データ線Ｘｍ２で構成する。第１副データ線Ｘｍ１はデジタルデータ電圧出力回路１３ａを第１スイッチＱ１１を介して接続する。第２副データ線Ｘｍ２はアナログデータ電圧出力回路１３ｂを第２スイッチＱ１２を介して接続する。そして、第１副データ線Ｘｍ１と第１スイッチング用トランジスタＱ２ａと接続し、第２副データ線Ｘｍ２と第２スイッチング用トランジスタＱ２ｂと接続する。
【０１２７】
このように構成して、第１スイッチング用トランジスタＱ２ａをオンさせて、デジタルデータ電圧出力回路１３ａからのデジタルデータＶＤＧＤＡＴＡｍを保持キャパシタＣ１に供給させる。又、第２スイッチング用トランジスタＱ２ｂをオンさせて、アナログデータ電圧出力回路１３ｂを保持キャパシタＣ１に供給させる。
【０１２８】
つまり、デジタルデータＶＤＧＤＡＴＡｍ及びアナログデータ電圧ＶＡＮＤＡＴＡｍをそれぞれ異なる第１スイッチング用トランジスタＱ２ａと第２スイッチング用トランジスタＱ２ｂを介して保持キャパシタＣ１に供給するようにしてもよい。
【０１２９】
この場合にもそれぞれ前記第１〜第３実施形態と同様な効果を有する。
○前記第１実施形態では、デジタル階調について順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断するといった時分割階調で行った。これに代えて同時点灯法を用いた時分割階調で実施してもよい。さらに、デジタル階調の一つとして、面積階調で実施してもよい。つまり、画素回路２０をサブ画素としてそのサブ画素の複数個を組にする。そして、デジタル階調を行う場合、その組に属するサブ画素の適宜の数をそれぞれ非発光、発光の２つの状態に制御することによって中間調を表現するようにしてもよい。
【０１３０】
○前記第１実施形態では、リセット用トランジスタＱ３にゲートに第４の副走査線Ｙｎ４を介してリセット信号ＳＲＥＳＴｎを入力させて、時分割階調での保持キャパシタＣ１に保持した２値のデータ電圧ＶＤＧＤＡＴＡｍをリセットさせた。
【０１３１】
これを、第４の副走査線Ｙｎ４を省略する。また、リセット用トランジスタＱ３をＮチャネルＦＥＴからＰチャネルＦＥＴに変更し、そのＰチャネルＦＥＴに変更したリセット用トランジスタＱ３のゲートを前記第１の副走査線Ｙｎ１に接続する。そして、第１の副走査線Ｙｎ１に出力する第１走査信号ＳＣｎ１を３値の信号にする。つまり、第１走査信号ＳＣｎ１は、スイッチング用トランジスタＱ２のみを導通状態にするプラス電位、スイッチング用トランジスタＱ２及びリセット用トランジスタＱ３をともに非導通状態にする０電位、リセット用トランジスタＱ３のみを導通状態にするマイナス電位となる信号である。
【０１３２】
従って、この場合にも前記と同様な効果を奏するとともに、第４の副走査線Ｙｎ４を省略した分だけ、回路規模を小型化できるとともに、画素回路２０の開口率を上げることができる。
【０１３３】
○前記第１実施形態では、時分割階調において、リセット用トランジスタＱ３を使って所定時間後リセットした。これを、以下に説明する時分割階調方法にも応用してもよい。即ち、全ての画素回路２０にデータ電圧を書き込む際、有機ＥＬ素子２１の対向電極（陰極）側に逆バイアス電圧を印加した状態で行う。データ電圧の書き込み終了後、有機ＥＬ素子２１の対向電極側に順バイアス電圧を印加して、前記データ電圧に応じた電流レベルを有する電流を供給する。そして、所定期間経過後、再び逆バイアス電圧を有機ＥＬ素子２１の対向電極側に印加してリセットする。
【０１３４】
○前記実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の発光素子を駆動する電子回路に具体化してもよい。
【０１３５】
○前記実施形態では、有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【０１３６】
【発明の効果】
本発明によれば、低消費電力と十分な表示品位の両立を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図２】同じく画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図３】本実施形態の時分割諧調を説明するための説明図。
【図４】時分割諧調における走査線の選択を説明するためのタイミングチャート。
【図５】アナログ階調における走査線の選択を説明するためのタイミングチャート。
【図６】第２実施形態の画素回路を説明するための回路図。
【図７】第３実施形態の画素回路を説明するための回路図。
【図８】第４実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【図９】第４実施形態を説明するための携帯電話の構成を示す斜視図。
【図１０】第１実施形態の画素回路の別例を説明するための回路図。
【図１１】第２実施形態の画素回路の別例を説明するための回路図。
【図１２】第３実施形態の画素回路の別例を説明するための回路図。
【符号の説明】
１０ 電気光学装置としての有機ＥＬディスプレイ
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１４ 制御手段としての制御回路
２０ 電子回路又は単位回路としての画素回路
２１ 電子素子又は電気光学素子としての有機ＥＬ素子
６０ 電子機器としてのパーソナルコンピュータ
７０ 電子機器としての携帯電話
１３ａ 第１の出力回路としてのデジタルデータ電圧電流出力回路
１３ｂ 第２の出力回路としてのアナログデータ電圧出力回路
Ｑ１ 第２のトランジスタとしての駆動用トランジスタ
Ｑ２ 第１のトランジスタとしてのスイッチング用トランジスタ
Ｑ３ 第３のトランジスタとしてのリセット用トランジスタ
Ｑ４ 第４のトランジスタとしての補償用トランジスタ
Ｑ５ 第５のトランジスタとしての開始用トランジスタ
Ｃ１ 容量素子としての保持キャパシタ
Ｙ１〜Ｙｎ 走査線
Ｘ１〜Ｘｍ データ線
ＳＣｎ 走査信号
ＶＤＧＤＡＴＡ１〜ＶＤＧＤＡＴＡｍ ２値のデータ電圧としてのデジタルデータ
ＶＡＮＤＡＴＡ１〜ＶＡＮＤＡＴＡｍ 多値のデータ電圧としてのアナログデータ電圧
Claims (28)
- 走査線が選択されたとき導通する第１のトランジスタと、
前記第１のトランジスタを介してデータ線から供給されるデータ信号に応じた電荷量を保持する容量素子と、
前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電子素子に供給する第２のトランジスタと
を含み、
前記容量素子は、前記データ信号としての２値のデータ電圧及び多値のデータ電圧のいずれかが供給された場合でも前記データ信号に応じた電荷量を蓄積可能であることを特徴とする電子回路。 - 請求項１に記載の電子回路において、
前記２値のデータ電圧と多値のデータ電圧が同一の第１のスイッチングトランジスタを介して供給されることを特徴とする電子回路。 - 請求項１又は２に記載の電子回路において、
前記容量素子に保持された電荷量をリセットする第３のトランジスタを備えたことを特徴とする電子回路。 - 請求項１〜３のいずれか１つに記載の電子回路において、
前記多値のデータ電圧に基づいた導通状態で導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続したことを特徴とする電子回路。 - 請求項１〜４のいずれか１つに記載の電子回路において、
前記多値のデータ電圧に基づいた導通状態で前記電子素子の駆動タイミングを決定する第５のトランジスタを備えたこと特徴とする電子回路。 - 請求項１〜５のいずれか１つに記載の電子回路において、
前記電子素子はＥＬ素子であることを特徴とする電子回路。 - 請求項６に記載の電子回路において、
前記ＥＬ素子は、発光層が有機材料で構成されていることを特徴とする電子回路。 - 複数の走査線と、複数のデータ線と、複数の単位回路とを含む電気光学装置であって、
前記複数の単位回路の各々に前記複数のデータ線を介してデータ信号として２値のデータ電圧を出力する第１のデータ電圧出力回路と、
前記複数の単位回路の各々に前記複数のデータ線を介して多値のデータ電圧を出力するための第２のデータ電圧出力回路と
を備えたことを特徴とする電気光学装置。 - 請求項８に記載の電気光学装置において、
前記２値のデータ電圧と前記多値のデータ電圧とが同一のデータ線を介して供給されることを特徴とする電気光学装置。 - 請求項８に記載の電気光学装置において、
前記２値のデータ電圧と前記多値のデータ電圧はそれぞれ別々のデータ線を介して供給されることを特徴とする電気光学装置。 - 複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路を含み、
画像データに基づいて前記電気光学素子をデジタル階調するための２値のデータ電圧又は前記電気光学素子をアナログ階調するための多値のデータ電圧のいずれかを生成し出力する制御手段を設けたことを特徴とする電気光学装置。 - 請求項１１に記載の電気光学装置において、
前記単位回路は，
前記走査線が選択されたとき導通する第１のトランジスタと、
前記第１のトランジスタを介して前記データ線から供給されるデジタル階調のための２値のデータ電圧又はアナログ階調のための多値のデータ電圧を電荷量として保持する容量素子と、
前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電気光学素子に供給する第２のトランジスタと
からなることを特徴とする電気光学装置。 - 請求項１２に記載の電気光学装置において、
前記単位回路は、
前記容量素子に保持された電荷量をリセットする第３のトランジスタを備えたことを特徴とする電気光学装置。 - 請求項１２又は１３に記載の電気光学装置において、
前記単位回路は、
前記アナログ階調時に導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続したことを特徴とする電気光学装置。 - 請求項１１〜１４のいずれか１つに記載の電気光学装置において、
前記単位回路は、
前記アナログ階調時に前記電気光学素子の駆動タイミングを決定する第５のトランジスタを備えたこと特徴とする電気光学装置。 - 請求項１１〜１５のいずれか１つに記載の電気光学装置において、
前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。 - 請求項１６に記載の電気光学装置において、
前記ＥＬ素子は、発光層が有機材料で構成されていることを特徴とする電気光学装置。 - 請求項１１〜１７いずれか１つに記載の電気光学装置において、
前記制御手段は、
低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動することを特徴とする電気光学装置。 - 請求項１１〜１８のいずれか１つに記載の電気光学装置において、
前記制御手段は、
画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動することを特徴とする電気光学装置。 - 請求項１８又は１９に記載の電気光学装置において、
前記制御手段は、
前記電気光学素子をデジタル階調するための２値のデータ電圧を生成するための２値データ電圧生成回路と、
前記電気光学素子をアナログ階調するための多値のデータ電圧を生成する多値データ電圧生成回路と
を備えたことを特徴とする電気光学装置。 - 請求項１８〜２０のいずれか１つに記載の電気光学装置において、
前記制御手段と前記各データ線との間には、２値データ電圧生成回路からの２値のデータ電圧を出力する第１の出力回路と、多値データ電圧生成回路からの多値のデータ電圧を出力する第２の出力回路とを備えるとともに、その第１の出力回路からの２値のデータ電圧と第２の出力回路からの多値のデータ電圧のいずれかを一方を前記データ線に出力する切り替え回路を備えたことを特徴とする電気光学装置。 - 請求項１１〜２１のいずれか１つに記載の電気光学装置において、
前記デジタル階調は、時分割階調であることを特徴とする電気光学装置。 - 請求項２２に記載の電気光学装置において、
前記時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への電流供給を遮断する階調方法であることを特徴とする電気光学装置。 - 複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、
低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動することを特徴とする電気光学装置の駆動方法。 - 複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、
画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動することを特徴とする電気光学装置の駆動方法。 - 請求項２４又は２５に記載の電気光学装置の駆動方法において、
前記デジタル階調は、時分割階調であることを特徴とする電気光学装置の駆動方法。 - 請求項２６に記載の電気光学装置の駆動方法において、
前記時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への電流供給を遮断する階調方法であることを特徴とする電気光学装置の駆動方法。 - 請求項８〜２３のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230292A JP3829778B2 (ja) | 2002-08-07 | 2002-08-07 | 電子回路、電気光学装置、及び電子機器 |
| US10/630,860 US7145530B2 (en) | 2002-08-07 | 2003-07-31 | Electronic circuit, electro-optical device, method for driving electro-optical device and electronic apparatus |
| US11/451,431 US7589699B2 (en) | 2002-08-07 | 2006-06-13 | Electronic circuit, electro-optical device, method for driving electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230292A JP3829778B2 (ja) | 2002-08-07 | 2002-08-07 | 電子回路、電気光学装置、及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005215465A Division JP3982544B2 (ja) | 2005-07-26 | 2005-07-26 | 電子回路、電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004070074A true JP2004070074A (ja) | 2004-03-04 |
| JP3829778B2 JP3829778B2 (ja) | 2006-10-04 |
Family
ID=32016419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002230292A Expired - Fee Related JP3829778B2 (ja) | 2002-08-07 | 2002-08-07 | 電子回路、電気光学装置、及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7145530B2 (ja) |
| JP (1) | JP3829778B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039544A (ja) * | 2004-07-28 | 2006-02-09 | Samsung Sdi Co Ltd | 画素回路及びこれを用いた有機発光表示装置 |
| WO2006030653A1 (ja) * | 2004-09-17 | 2006-03-23 | Sharp Kabushiki Kaisha | ディスプレイの制御回路、表示装置、並びに、そのプログラムおよび記録媒体 |
| JP2006146153A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Sdi Co Ltd | 発光表示装置 |
| JP2006163371A (ja) * | 2004-12-09 | 2006-06-22 | Samsung Sdi Co Ltd | 画素回路及び発光表示装置 |
| JP2006337992A (ja) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2006350316A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2006350311A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2007187779A (ja) * | 2006-01-12 | 2007-07-26 | Seiko Epson Corp | 電子回路、電子装置、その駆動方法および電子機器 |
| JP2007206590A (ja) * | 2006-02-06 | 2007-08-16 | Seiko Epson Corp | 画素回路、その駆動方法、表示装置および電子機器 |
| US7417607B2 (en) | 2003-08-21 | 2008-08-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2008216529A (ja) * | 2007-03-02 | 2008-09-18 | Toppan Printing Co Ltd | 有機ｅｌディスプレイおよびその製造方法 |
| US7528808B2 (en) | 2004-03-04 | 2009-05-05 | Seiko Epson Corporation | Pixel circuit |
| US8063859B2 (en) | 2001-10-26 | 2011-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US8330683B2 (en) | 2004-03-26 | 2012-12-11 | Lg Display Co., Ltd. | Driving method of organic electroluminescence display |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| US8599124B2 (en) | 2005-05-20 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US8823610B2 (en) | 2003-08-29 | 2014-09-02 | Seiko Espon Corporation | Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device |
| JP2015007812A (ja) * | 2005-04-20 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示モジュール、及び電子機器 |
| US8994756B2 (en) | 2005-05-02 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device in which analog signal and digital signal are supplied to source driver |
| JP2016035585A (ja) * | 2005-03-18 | 2016-03-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2016105202A (ja) * | 2004-11-30 | 2016-06-09 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| WO2016101293A1 (zh) * | 2014-12-24 | 2016-06-30 | 深圳市华星光电技术有限公司 | 驱动电路 |
| CN110544455A (zh) * | 2019-02-27 | 2019-12-06 | 友达光电股份有限公司 | 像素电路与其驱动方法 |
| CN111179833A (zh) * | 2020-02-11 | 2020-05-19 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
Families Citing this family (88)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100637433B1 (ko) * | 2004-05-24 | 2006-10-20 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
| JP3829778B2 (ja) * | 2002-08-07 | 2006-10-04 | セイコーエプソン株式会社 | 電子回路、電気光学装置、及び電子機器 |
| JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JP3918770B2 (ja) * | 2003-04-25 | 2007-05-23 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| KR100536235B1 (ko) * | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
| TW200534202A (en) * | 2004-04-09 | 2005-10-16 | Toppoly Optoelectronics Corp | Active matrix oled pixel structure and driving method thereof |
| JP2005311591A (ja) * | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
| JP4393980B2 (ja) * | 2004-06-14 | 2010-01-06 | シャープ株式会社 | 表示装置 |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| KR100612392B1 (ko) * | 2004-10-13 | 2006-08-16 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 발광 표시 패널 |
| KR100688801B1 (ko) * | 2004-11-22 | 2007-03-02 | 삼성에스디아이 주식회사 | 델타 화소회로 및 발광 표시장치 |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| WO2006063448A1 (en) | 2004-12-15 | 2006-06-22 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| KR100604066B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 발광 표시장치 |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| US7595778B2 (en) * | 2005-04-15 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device using the same |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| CN102663977B (zh) | 2005-06-08 | 2015-11-18 | 伊格尼斯创新有限公司 | 用于驱动发光器件显示器的方法和系统 |
| US8629819B2 (en) * | 2005-07-14 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US7683913B2 (en) * | 2005-08-22 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CA2518276A1 (en) * | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| KR100732853B1 (ko) * | 2006-02-28 | 2007-06-27 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 유기 발광 표시장치 |
| KR100719662B1 (ko) * | 2006-02-28 | 2007-05-17 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 유기 발광 표시장치와 그의 구동방법 |
| TW200746022A (en) | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| US8179343B2 (en) * | 2007-06-29 | 2012-05-15 | Canon Kabushiki Kaisha | Display apparatus and driving method of display apparatus |
| CN101765873B (zh) * | 2007-10-18 | 2012-07-25 | 夏普株式会社 | 电流驱动型显示装置 |
| JP2009237041A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置及び画像表示方法 |
| CA2660598A1 (en) | 2008-04-18 | 2009-06-22 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| US20100001934A1 (en) * | 2008-07-04 | 2010-01-07 | Hon-Yuan Leo | Display Panel and Multi-Branch Pixel Structure Thereof |
| KR101509113B1 (ko) * | 2008-12-05 | 2015-04-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| JP5499638B2 (ja) * | 2009-10-30 | 2014-05-21 | セイコーエプソン株式会社 | 電気泳動表示装置とその駆動方法、及び電子機器 |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| JP2011145344A (ja) | 2010-01-12 | 2011-07-28 | Seiko Epson Corp | 電気光学装置とその駆動方法、及び電子機器 |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| KR101683215B1 (ko) * | 2010-08-10 | 2016-12-07 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| KR101790705B1 (ko) * | 2010-08-25 | 2017-10-27 | 삼성디스플레이 주식회사 | 양방향 주사 구동 장치 및 이를 이용한 표시 장치 |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| WO2012164475A2 (en) | 2011-05-27 | 2012-12-06 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| WO2014108879A1 (en) | 2013-01-14 | 2014-07-17 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| CN103198793B (zh) * | 2013-03-29 | 2015-04-29 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| WO2014174427A1 (en) | 2013-04-22 | 2014-10-30 | Ignis Innovation Inc. | Inspection system for oled display panels |
| CN107452314B (zh) | 2013-08-12 | 2021-08-24 | 伊格尼斯创新公司 | 用于要被显示器显示的图像的补偿图像数据的方法和装置 |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10192479B2 (en) | 2014-04-08 | 2019-01-29 | Ignis Innovation Inc. | Display system using system level resources to calculate compensation parameters for a display module in a portable device |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| JP6892576B2 (ja) * | 2017-04-28 | 2021-06-23 | 天馬微電子有限公司 | 表示装置 |
| CN110675820A (zh) * | 2019-09-02 | 2020-01-10 | 深圳市华星光电半导体显示技术有限公司 | 阀值电压补偿像素电路 |
| US20230124629A1 (en) * | 2021-10-20 | 2023-04-20 | Innolux Corporation | Electronic device |
| KR20230093619A (ko) * | 2021-12-20 | 2023-06-27 | 엘지디스플레이 주식회사 | 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치 |
| KR20230093616A (ko) * | 2021-12-20 | 2023-06-27 | 엘지디스플레이 주식회사 | 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015232A1 (en) * | 1999-08-19 | 2001-03-01 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display device |
| JP2002032048A (ja) * | 2000-05-09 | 2002-01-31 | Sharp Corp | 画像表示装置およびそれを用いた電子機器 |
| JP2002175029A (ja) * | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置及び表示装置 |
| JP2002207442A (ja) * | 2000-11-06 | 2002-07-26 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2003099007A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005510768A (ja) * | 2001-11-28 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセンス表示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3063453B2 (ja) | 1993-04-16 | 2000-07-12 | 凸版印刷株式会社 | 有機薄膜ｅｌ素子の駆動方法 |
| JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
| US5903246A (en) | 1997-04-04 | 1999-05-11 | Sarnoff Corporation | Circuit and method for driving an organic light emitting diode (O-LED) display |
| US5952789A (en) | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| US6229508B1 (en) | 1997-09-29 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JP3252897B2 (ja) | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| US6433835B1 (en) * | 1998-04-17 | 2002-08-13 | Encamera Sciences Corporation | Expanded information capacity for existing communication transmission systems |
| JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| JP3877049B2 (ja) | 2000-06-27 | 2007-02-07 | 株式会社日立製作所 | 画像表示装置及びその駆動方法 |
| US6738034B2 (en) * | 2000-06-27 | 2004-05-18 | Hitachi, Ltd. | Picture image display device and method of driving the same |
| JP2002189447A (ja) | 2001-10-01 | 2002-07-05 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
| JP2003280615A (ja) * | 2002-01-16 | 2003-10-02 | Sharp Corp | 階調表示基準電圧発生回路およびそれを用いた液晶表示装置 |
| JP4123084B2 (ja) * | 2002-07-31 | 2008-07-23 | セイコーエプソン株式会社 | 電子回路、電気光学装置、及び電子機器 |
| JP3829778B2 (ja) * | 2002-08-07 | 2006-10-04 | セイコーエプソン株式会社 | 電子回路、電気光学装置、及び電子機器 |
-
2002
- 2002-08-07 JP JP2002230292A patent/JP3829778B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-31 US US10/630,860 patent/US7145530B2/en active Active
-
2006
- 2006-06-13 US US11/451,431 patent/US7589699B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015232A1 (en) * | 1999-08-19 | 2001-03-01 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display device |
| JP2002032048A (ja) * | 2000-05-09 | 2002-01-31 | Sharp Corp | 画像表示装置およびそれを用いた電子機器 |
| JP2002175029A (ja) * | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置及び表示装置 |
| JP2002207442A (ja) * | 2000-11-06 | 2002-07-26 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2003099007A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005510768A (ja) * | 2001-11-28 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセンス表示装置 |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9601560B2 (en) | 2001-10-26 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method |
| US8305306B2 (en) | 2001-10-26 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US8063859B2 (en) | 2001-10-26 | 2011-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US9171870B2 (en) | 2001-10-26 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US8941314B2 (en) | 2001-10-26 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US10043862B2 (en) | 2001-10-26 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US7417607B2 (en) | 2003-08-21 | 2008-08-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| US8823610B2 (en) | 2003-08-29 | 2014-09-02 | Seiko Espon Corporation | Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device |
| US7528808B2 (en) | 2004-03-04 | 2009-05-05 | Seiko Epson Corporation | Pixel circuit |
| US8330683B2 (en) | 2004-03-26 | 2012-12-11 | Lg Display Co., Ltd. | Driving method of organic electroluminescence display |
| JP2006039544A (ja) * | 2004-07-28 | 2006-02-09 | Samsung Sdi Co Ltd | 画素回路及びこれを用いた有機発光表示装置 |
| WO2006030653A1 (ja) * | 2004-09-17 | 2006-03-23 | Sharp Kabushiki Kaisha | ディスプレイの制御回路、表示装置、並びに、そのプログラムおよび記録媒体 |
| JP2006146153A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Sdi Co Ltd | 発光表示装置 |
| JP2016105202A (ja) * | 2004-11-30 | 2016-06-09 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| JP2006163371A (ja) * | 2004-12-09 | 2006-06-22 | Samsung Sdi Co Ltd | 画素回路及び発光表示装置 |
| JP2016035585A (ja) * | 2005-03-18 | 2016-03-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015007812A (ja) * | 2005-04-20 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示モジュール、及び電子機器 |
| US8994756B2 (en) | 2005-05-02 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device in which analog signal and digital signal are supplied to source driver |
| JP2006337992A (ja) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| US8599124B2 (en) | 2005-05-20 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2006350311A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2006350316A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2007187779A (ja) * | 2006-01-12 | 2007-07-26 | Seiko Epson Corp | 電子回路、電子装置、その駆動方法および電子機器 |
| JP2007206590A (ja) * | 2006-02-06 | 2007-08-16 | Seiko Epson Corp | 画素回路、その駆動方法、表示装置および電子機器 |
| JP2008216529A (ja) * | 2007-03-02 | 2008-09-18 | Toppan Printing Co Ltd | 有機ｅｌディスプレイおよびその製造方法 |
| WO2016101293A1 (zh) * | 2014-12-24 | 2016-06-30 | 深圳市华星光电技术有限公司 | 驱动电路 |
| GB2550710A (en) * | 2014-12-24 | 2017-11-29 | Shenzhen China Star Optoelect | Driving circuit |
| EA033062B1 (ru) * | 2014-12-24 | 2019-08-30 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Схема управления |
| EA033062B9 (ru) * | 2014-12-24 | 2020-05-15 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Схема управления |
| GB2550710B (en) * | 2014-12-24 | 2021-08-11 | Shenzhen China Star Optoelect | Driving circuit |
| CN110544455A (zh) * | 2019-02-27 | 2019-12-06 | 友达光电股份有限公司 | 像素电路与其驱动方法 |
| CN111179833A (zh) * | 2020-02-11 | 2020-05-19 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3829778B2 (ja) | 2006-10-04 |
| US20060227083A1 (en) | 2006-10-12 |
| US20040100427A1 (en) | 2004-05-27 |
| US7145530B2 (en) | 2006-12-05 |
| US7589699B2 (en) | 2009-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829778B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| TWI405163B (zh) | 顯示裝置之驅動方法 | |
| US20040155841A1 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| TWI415046B (zh) | 用以顯示灰階之顯示裝置的驅動方法 | |
| JP4244617B2 (ja) | 電気光学装置、電気光学装置の駆動方法 | |
| JP2011081336A (ja) | 有機電界発光表示装置及びその駆動方法 | |
| KR20050107320A (ko) | 전자 장치, 전기 광학 장치 및 전자 기기 | |
| KR100807233B1 (ko) | 전기 광학 장치, 전자 기기 및 전기 광학 장치의 구동 방법 | |
| JPWO2003019517A1 (ja) | 電子装置の駆動方法、電子装置、半導体集積回路及び電子機器 | |
| US7525520B2 (en) | Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP2006259530A (ja) | 有機ｅｌ装置及びその駆動方法並びに電子機器 | |
| JP4172250B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2007256728A (ja) | 表示装置及び電子機器 | |
| JP2006209093A (ja) | 表示装置の駆動方法 | |
| JP3982544B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP4337327B2 (ja) | ディスプレイ及び電子機器 | |
| JP2003330412A (ja) | アクティブマトリックス型ディスプレイ及びスイッチ回路 | |
| JP4107071B2 (ja) | 電子回路、電気光学装置、電気光学装置の制御方法及び電子機器 | |
| JP4655497B2 (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
| JP2004139043A (ja) | 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004004638A (ja) | 発光装置の駆動方法 | |
| JP2005141149A (ja) | 電気光学装置及び電子機器 | |
| JP2010181903A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2008304494A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050111 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3829778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |