明 細 書
ディスプレイの制御回路、表示装置、並びに、そのプログラムおよび記録 媒体
技術分野
[0001] 本発明は、予め定められた複数の符号ィ匕方法のうち、いずれの符号ィ匕方法でェン コードされた映像信号が入力された場合でも、入力された映像信号をデコードしてデ イスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディ スプレイを制御するディスプレイの制御回路、それを備える表示装置、並びに、その プログラムおよび記録媒体に関するものである。
背景技術
[0002] 従来から、後述する特許文献 1 (特開平 10— 269328号公報)および特許文献 2 ( 特開平 11— 317887号公報)【こ示すよう【こ、 FPGA (Field Programmable Gate Arra y )は広く使用されている。例えば、特許文献 1には、表示部を有する ICカードに FP GA (Field Programmable Gate Array )を設け、通信機能を利用して、 ICカード内部 に構築されたロジックを変更することによって、 ICカードの用途を変更する構成が記 載されている。また、特許文献 2には、画像出力機器の種類に応じて FPGAで構成さ れた画像処理回路の動作モードを切り換え可能な画像処理装置が記載されている。
[0003] 一方、複数の符号化方法のいずれかで符号化された映像信号を表示する際には、 汎用のパーソナルコンピュータ(PC)が広く使用されており、当該 PCでは、 CPU (Ce ntral Processing Unit )力 映像信号の符号化方法に対応するデコードプログラムに 従って、当該映像信号をデコードして、表示装置に表示させている。
[0004] また、 PCが表示可能な符号ィ匕方法の増大に伴なつて、 PCのモニタ画面にテレビ ジョン放送を表示可能な PCも、使用されている。さらに、それとは逆に、 PCのグラフィ ックカードがテレビジョン受像機の入力可能な映像信号を出力したり、 PC力 モニタ への信号を変換するスキャンコンバータなどを用いて、 PCの画面を、テレビジョン放 送の受像機に表示することも行われて 、る。
[0005] しかしながら、上記 PCでは、 CPUによるソフトウェア'コーデックが行われているた
め、信号処理の負荷が大きい。したがって、滑らかに映像を表示するためには、高速 な CPU、および、膨大なメモリが必要になり、発熱 ·消費電力の増大を引き起こしてし まう。ここで、特に、モパイル端末では、発熱 ·消費電力の削減が強く要求されるため 、発熱 ·消費電力の増大は、特に問題になる。
[0006] また、 PCのモニタ上に、テレビジョン放送を表示すると、 PCのモニタは、 PC用の駆 動方法 (絵造りの方法)、すなわち、主に静止画を表示するための駆動方法で駆動さ れているため、テレビジョン放送の受像機で、テレビジョン放送を見る場合よりも、動 画性能や迫力の点で劣るという問題がある。これとは逆に、テレビジョン放送の受像 機で PCの画面を見る場合は、当該受像機は、テレビジョン放送用の駆動方法、すな わち、動画像表示用の駆動方法で駆動される。したがって、インパルス駆動やエッジ 強調等の画像処理が行われるため、ユーザの目に負担が力かってしまう。
[0007] なお、上記特許文献 1の ICカードは、用途に応じて、 ICカード内のロジックを切り換 える構成であり、上記特許文献 2の画像処理装置は、画像出力機器に応じて、画像 処理装置内の動作モードを切り換える構成である。したがって、仮に、上記 PCと各特 許文献とを組み合わせたとしても、回路規模や消費電力等の削減と、各符号化方法 で符号化された映像信号によって伝送される映像を表示品質向上とを達成すること はできない。
発明の開示
[0008] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、各符号化方 法で符号ィ匕された映像信号によって伝送される映像を高品質に表示できるように、デ イスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減可能なディスプ レイの制御回路を実現することにある。
[0009] 本発明に係るディスプレイの制御回路は、上記課題を解決するために、予め定めら れた複数の符号化方法のうち、 V、ずれの符号ィヒ方法でエンコードされた映像信号が 入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき 映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディ スプレイの制御回路において、プログラム可能な論理回路と、上記各符号化方法に 対応したプログラムセットであって、入力された映像信号をデコードする処理を行う第
1の論理回路および上記ディスプレイを駆動する処理を行う第 2の論理回路を、上記 プログラム可能な論理回路に形成させるプログラムセットを記憶する記憶回路と、上 記映像信号の符号ィ匕方法に応じて、上記プログラム可能な論理回路をプログラムす るプログラムセットを切り換える切り換え回路とを備え、上記記憶回路に記憶された複 数のプログラムセットのうちの第 1のプログラムセットと、第 2のプログラムセットとでは、 それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを 駆動する際の駆動方法が、互いに異なっていることを特徴としている。なお、互いに 異なる駆動方法としては、例えば、暗表示期間を設けるか否かが互いに異なる駆動 方法、暗表示期間の長さが互いに異なる駆動方法、エッジ強調処理の有無が互いに 異なる駆動方法、エッジ強調処理の程度が互いに異なる駆動方法、階調遷移強調 の程度が互いに異なる駆動方法、インタレース Zプログレッシブ変換の有無または方 法が互いに異なる駆動方法、スケーリング変換 (解像度変換)の有無または方法が互 いに異なる駆動方法などが挙げられる。
[0010] 上記構成において、ディスプレイの制御回路に設けられたプログラム可能な論理回 路をプログラムするプログラムセットは、ディスプレイの制御回路に入力される映像信 号の符号化方法に応じて切り換えられる。
[0011] したがって、あるプログラムセットでプログラムされているときに使用される論理回路 と、他のプログラムセットでプログラムされているときに使用される論理回路との双方を 、プログラム可能な論理回路によって実現することができる。すなわち、あるプロダラ ムセットでプログラムされている間には、他のプログラムセットでプログラムされている 間に形成されて 、た論理回路を形成しな ヽようにすることができる。
[0012] この結果、以下の構成、すなわち、あるプログラムセットによって行われる処理のた めの回路と、他のプログラムセットによって行われる処理のための回路との双方を、デ イスプレイの制御回路に設ける構成と比較して、ディスプレイの制御回路の回路規模 、消費電力、寸法および重量を削減できる。これにより、上記各符号化方法で符号化 された映像信号による映像の表示を制御できるにも拘わらず、物理的にコンパクトで 安価なディスプレイの制御回路を実現できる。
[0013] また、上記各プログラムセットには、対応する符号化方法の映像信号をデコードす
る論理回路を上記プログラム可能な論理回路に形成するためのプログラムだけでは なぐ上記ディスプレイを制御する論理回路を形成するためのプログラムも含まれて いる。さらに、上記記憶回路に記憶された複数のプログラムセットのうちの第 1のプロ グラムセットと、第 2のプログラムセットとでは、それぞれによってプログラムされたプロ グラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異な つている。したがって、映像信号の符号ィ匕方法に応じたデコード方法によって、映像 信号をデコードするだけではなぐ当該符号化方法で符号化された映像信号に適し た駆動方法でディスプレイを駆動できる。
[0014] ここで、一般に、適切な符号化方法は、映像の種類によって異なっている。例えば 、動画に適した符号化方法と、静止画に適した符号化方法とは互いに異なっている ことが多ぐ特に、圧縮率を向上させようとすると、より映像の性質に応じた符号ィ匕方 法を採用する必要がある。
[0015] したがって、映像信号の符号ィ匕方法で符号化された映像信号に適した駆動方法で ディスプレイを駆動することによって、各符号化方法の!/ヽずれを駆動する場合でもデ イスプレイを駆動する際の駆動方法が固定されている構成と比較して、より高品質な 映像をディスプレイに表示させることができる。
[0016] また、上記構成に加えて、上記第 1のプログラムセットの場合の駆動方法は、動画 表示用の駆動方法であり、上記第 2のプログラムセットの場合の駆動方法は、静止画 表示用の駆動方法であってもよ 、。
[0017] ここで、一般に、動画表示に最適な駆動方法と静止画表示に最適な駆動方法とは 互いに異なっていることが多い。したがって、ディスプレイの駆動方法を固定すると、 動画または静止画の双方で画質の良好な表示を行うことが難しい。また、動画に適し た符号ィ匕方法と静止画に適した符号ィ匕方法とは互いに異なっている。
[0018] この結果、映像信号の符号化方法に応じて、動画表示用の駆動方法と静止画表示 用の駆動方法とを切り換えることによって、動画に適した符号化方法で符号化された 映像信号が入力された場合は、動画用の駆動方法でディスプレイを駆動し、静止画 に適した符号化方法で符号化された映像信号が入力された場合は、静止画用の駆 動方法でディスプレイを駆動できる。したがって、いずれの符号化方法の映像信号が
入力された場合でも、高品質な映像を表示できる。
[0019] さらに、上記構成に加えて、上記第 1のプログラムセットの場合の駆動方法は、上記 ディスプレイの画素の輝度を上記デコードされた映像を表示するための輝度に制御 する表示期間の合間に、暗表示するための輝度に制御する暗表示期間を設ける駆 動方法であり、上記第 2のプログラムセットの場合の駆動方法は、上記暗表示期間を 設けず、常時表示期間とする駆動方法であるか、あるいは、上記第 1のプログラムセ ットの場合と比較して、表示期間と暗表示期間との比率が異なる駆動方法であっても よい。
[0020] ここで、暗表示期間を設けないか、暗表示期間の長さが短すぎると、ディスプレイの 輝度を向上できる一方で、動きの多い映像を表示する場合にボケ (動きボケ)が発生 する可能性が高くなつてしまう。これに対して、暗表示期間の長さが長すぎると、より
、映像であっても動きボケの発生を抑止できる一方で、ディスプレイの輝度 が低下してしまう。
[0021] したがって、暗表示期間の長さは、動きボケの抑制とディスプレイの輝度向上とのバ ランスが最も良いように設定することが望ましい。ただし、映像信号の種類が互いに 異なり、適切な符号ィ匕方法が互いに異なっている映像信号同士では、映像の動き量 の想定値等も互いに異なることが多 、ので、 、ずれの符号化方法の映像信号を表示 する場合にもバランスがよ 、ように、暗表示期間の長さを設定することが難し 、。
[0022] これに対して、上記構成では、映像信号の符号化方法に応じて、暗表示期間の長 さ(0も含む)を切り換えることができる。したがって、いずれの符号化方法の映像信号 が入力された場合でも、高品質な映像を表示できる。
[0023] さらに、上記構成に加えて、上記第 1のプログラムセットの場合の駆動方法は、映像 のエッジ強調処理を含む駆動方法であり、上記第 2のプログラムセットの場合の駆動 方法は、映像のエッジ強調処理を含まない駆動方法である力、あるいは、上記第 1の プログラムセットの場合と比較して、エッジの強調の程度の少な 、駆動方法であって ちょい。
[0024] ここで、エッジを強調すると、動きの多!、映像を表示する場合でも、ボケが視認され る可能性を抑制できる一方で、必要以上にエッジを強調すると、入力された映像信号
の示す映像とは異なる映像が表示されたり、目に負担力かかってしまう。したがって、 エッジ強調処理の有無またはエッジ強調の程度は、両者のバランスを取るように設定 することが望ましい。ところが、映像信号の種類が互いに異なり、適切な符号化方法 が互いに異なって 、る映像信号同士では、映像の動き量の想定値等も互いに異なる ことが多いので、いずれの符号ィ匕方法の映像信号を表示する場合にもバランスがよ いように、エッジ強調の程度を設定することが難しい。
[0025] これに対して、上記構成では、映像信号の符号ィ匕方法に応じて、エッジ強調の程 度 (強調しないことも含む)を切り換えることができる。したがって、いずれの符号化方 法の映像信号が入力された場合でも、高品質な映像を表示できる。
[0026] また、上記構成に加えて、さらに、上記プログラム不可能な回路であって、インタレ ースの映像信号を、プログレッシブの映像信号に変換する変換回路と、上記映像信 号の符号ィヒ方法に応じて、当該変換回路へ電力供給するか否かを制御する電力供 給制御回路とを備え、上記第 1の論理回路は、上記変換回路へ電力が供給されてい る場合は、デコードした映像信号を、上記変換回路を介して、上記第 2の論理回路へ 出力すると共に、上記変換回路へ電力が供給されていない場合は、デコードした映 像信号を、上記変換回路を介さず、上記第 2の論理回路へ出力してもよい。さらに、 上記構成に加えて、上記プログラム不可能な回路であって、映像信号の解像度を変 換する変換回路と、上記映像信号の符号化方法に応じて、当該変換回路へ電力供 給するか否かを制御する電力供給制御回路とを備え、上記第 1の論理回路は、上記 変換回路へ電力が供給されている場合は、デコードした映像信号を、上記変換回路 を介して、上記第 2の論理回路へ出力すると共に、上記変換回路へ電力が供給され ていない場合は、デコードした映像信号を、上記変換回路を介さず、上記第 2の論理 回路へ出力してもよい。
[0027] ここで、インタレースの映像信号をプログレッシブな映像信号に変換する処理 (IZP 変換処理)、あるいは、解像度を変換する処理は、表示品質を向上させようとすると、 比較的複雑な処理が必要になり、当該処理もプログラム可能な論理回路で実現しよ うとすると、ディスプレイの制御回路全体の回路規模が増大する虞れがある。
[0028] これに対して、上記構成では、プログラム不可能な変換回路が設けられており、当
該変換回路が IZP変換ある 、は解像度変換処理を行うので、プログラム可能な論理 回路の回路規模の増大を防止できる。
[0029] なお、この場合でも、デコード処理やディスプレイの制御処理は、プログラム可能な 論理回路で行われて!/ヽるので、符号化方法毎にデコード処理や制御処理を行う構 成よりも、ディスプレイの制御回路の回路規模や消費電力等を削減できる。
[0030] さらに、上記構成では、電力供給制御回路が、映像信号の符号ィ匕方法に応じて、 変換回路へ電力供給する力否かを制御するので、 IZP変換や解像度変換が不要な 映像に適した符号ィ匕方法の場合は、変換回路への電力供給を停止できる。したがつ て、常時、変換回路へ電力を供給する構成よりも、ディスプレイの制御回路の消費電 力を削減できる。
[0031] ところで、上記切り換え回路は、例えば、ユーザ力 の指示などに応じて、映像信号 の符号ィ匕方法を判定してもよいが、上記構成に加えて、上記切り換え回路は、上記 映像信号として入力されるデータ列、あるいは、当該映像信号と共に入力されるデー タ列を解析して、上記映像信号の符号化方法を判定してもよい。なお、映像信号と共 に入力されるデータ列としては、例えば、映像信号を伝送する場合に映像信号を示 すデータ列に付されるヘッダなどが挙げられる。
[0032] 当該構成では、上記映像信号として入力されるデータ列、あるいは、当該映像信号 と共に入力されるデータ列の解析によって、上記映像信号の符号化方法が判定され るので、自動的に映像信号の符号化方法を判定でき、ユーザが逐次指示する構成よ りも、ユーザの手間を削減できる。
[0033] また、上記構成に加えて、上記第 1の論理回路が形成されるプログラム可能な論理 回路と、上記第 2の論理回路が形成されるプログラム可能な論理回路とは、別のチッ プに設けられていてもよい。
[0034] 当該構成では、両プログラム可能な論理回路の一方のみをプログラムすることがで きる。例えば、駆動方法を変更せず、デコード方法のみを切り換える場合は、第 1の 論理回路が形成されるプログラム可能な論理回路のみをプログラムできる。したがつ て、プログラムの切り換え時間を短縮できる。また、各プログラムの規模が小さくなるの で、プログラム修正時のコンパイルの時間も短縮できる。力!]えて、各プログラム可能な
論理回路の回路規模力 、さくなるので、ディスプレイの制御回路を製造する際、その プログラム可能な論理回路として使用可能な素子 (製品)の選択肢を増やすことがで きる。
[0035] さらに、本発明に係る表示装置は、上記課題を解決するために、上記ディスプレイ の制御回路と、当該ディスプレイの制御回路によって制御されるディスプレイとを備え ていることを特徴としている。
[0036] ここで、上記ディスプレイの制御回路は、上述したように、各符号化方法で符号化さ れた映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを 制御できるにも拘わらず、回路規模や消費電力等を削減できる。したがって、当該デ イスプレイの制御回路を備えることによって、高品質な表示が可能で、し力も、物理的 にコンパクトで安価な表示装置を実現できる。
[0037] また、本発明に係るプログラムは、上記課題を解決するために、映像信号の符号ィ匕 方法に応じて、上記プログラム可能な論理回路をプログラムするプログラムセットを切 り換える切り換え回路を備えたディスプレイの制御回路であって、予め定められた複 数の符号ィ匕方法のうち、 、ずれの符号ィ匕方法でエンコードされた映像信号が入力さ れた場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を 取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイ の制御回路に設けられたプログラム可能な論理回路をプログラムするプログラムであ つて、上記各符号ィ匕方法に対応したプログラムセットを含み、当該各プログラムセット は、入力された映像信号をデコードする処理を行う第 1の論理回路および上記ディス プレイを駆動する処理を行う第 2の論理回路を、上記プログラム可能な論理回路に形 成させるプログラムセットであり、上記記憶回路に記憶された複数のプログラムセット のうちの第 1のプログラムセットと、第 2のプログラムセットとでは、それぞれによってプ ログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方 法力 互いに異なっていることを特徴としている。また、本発明に係る記録媒体には、 当該プログラムが記録されて 、る。
[0038] 当該プログラムが上記プログラム可能な論理回路によって読み取り可能な記憶回 路に格納されると、当該プログラム可能な論理回路を含むディスプレイの制御回路は
、上記ディスプレイの制御回路として動作する。したがって、上述したディスプレイの 制御回路と同様に、各符号化方法で符号化された映像信号によって伝送される映像 を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消 費電力等を削減できる。
[0039] 本発明によれば、入力された映像信号をデコードする処理を行う第 1の論理回路と 上記ディスプレイを駆動する処理を行う第 2の論理回路とをプログラム可能な論理回 路に形成させるプログラムセットを、ディスプレイの制御回路に入力される映像信号の 符号ィ匕方法に応じて切り換えることができるので、各符号化方法で符号化された映 像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御で きるにも拘わらず、回路規模や消費電力等を削減できる。したがって、テレビジョン放 送とコンピュータのデスクトップ画面とを切り換えて表示可能なディスプレイの制御回 路をはじめとして、種々のディスプレイの制御回路として広く使用できる。
図面の簡単な説明
[0040] [図 1]本発明の実施形態を示すものであり、各プログラムセットによって、ディスプレイ 端末に設けられたプログラマブルロジック ICに実現される機能ブロックを示すブロック 図である。
[図 2]上記ディスプレイ端末を含むネットワークシステムの要部構成を示すシステム構 成図である。
[図 3]上記ディスプレイ端末を組み立てる前の状態を模式的に示した図面である。
[図 4]上記ディスプレイ端末の要部構成を示すブロック図である。
[図 5]上記ディスプレイ端末の動作を示すフローチャートである。
[図 6]上記プログラマブルロジック ICに実現される機能ブロックを示すものであり、ネッ トワークシステムに含まれるコンピュータからのデスクトップ画面を表示している状態を 示すブロック図である。
[図 7]上記プログラマブルロジック ICを含むコントローラ部の層構造を示す図面である
[図 8]本発明の他の実施形態を示すものであり、各プログラムセットによって、ディスプ レイ端末に設けられたプログラマブルロジック ICに実現される機能ブロックを示すプロ
ック図である。
[図 9]変形例を示すものであり、ディスプレイ端末の要部構成を示すブロック図である
[図 10]他の変形例を示すものであり、ディスプレイ端末の要部構成を示すブロック図 である。
発明を実施するための最良の形態
[0041] 〔第 1の実施形態〕
本発明の一実施形態について図 1ないし図 7に基づいて説明すると以下の通りで ある。すなわち、図 2に示すように、本実施形態に係るネットワークシステム 1は、テレ ビジョン放送およびコンピュータのデスクトップ画面を、テレビジョン放送の受信機お よびコンピュータ本体力 離れた場所力 確認可能なシステムであって、テレビジョン 放送を受信する受信機本体 2と、例えば、パーソナルコンピュータなど力 なるコンビ ユータ 3と、無線伝送経路を介して、両装置 2· 3と通信可能なディスプレイ端末 (表示 装置) 4とを備えている。
[0042] なお、両装置 2· 3とディスプレイ端末 4とが互いに通信できれば、例えば、両装置 2· 3が有線のローカルエリアネットワーク(LAN)によって互いに接続され、当該 LANに 接続された無線ルータを介して、両装置2.3がディスプレイ端末 4と通信してもよ 、が 、以下では、一例として、両装置 2· 3が、それぞれ無線通信機能を有しており、例え ば、 IEEE (米国電気電子技術者協会) 802. l ibなど、予め定められた規格に従つ て、両装置 2· 3がディスプレイ端末 4と直接通信できる場合について説明する。
[0043] 上記受信機本体 2は、所望のチャンネルのテレビジョン放送を、例えば、アンテナな どによって受信すると共に、当該テレビジョン放送を、予め定められた映像フォーマツ ト(例えば、 MPEG (Moving Picture Experts Group ) 2など)にエンコードし、当該フ ォーマットの映像データを、予め定められた無線通信の規格に従って、ディスプレイ 端末 4に送信できる。これにより、ディスプレイ端末 4は、受信機本体 2から離れて配 置可能であるにも拘わらず、選局されたテレビジョン放送を表示できる。
[0044] 本実施形態に係る受信機本体 2は、無線通信時の物理層の規格として、 IEEE80 2. l ibを採用している。また、本実施形態に係る受信機本体 2は、データリンク層の
媒体アクセス制御(MAC)の方式として、帯域保証型の MACプロトコルを採用して いる。
[0045] 本実施形態では、帯域保証型の MACプロトコルの一例として、 IEEE802. l ieを 採用している。当該 IEEE802. l ieでは、ある機器力 ある通信チャネルを用いて通 信している間(より詳細には、当該機器と通信相手との間でコネクションが確立されて いる間中;実際には、ディスプレイ端末 4が受信機本体 2からのテレビジョン放送を表 示している間中)、当該通信チャネルを占有し続ける。したがって、他の機器は、当該 通信チャネルで通信できない代わりに、現在通信チャネルを占有している機器は、通 信チャネルを共有する場合よりも効率よぐ映像データを送信できる。この結果、例え ば、物理層の規格として、 IEEE802. l ibを採用し、送信するデータが MPEG2で エンコードされた映像データであったとしても、受信機本体 2は、ディスプレイ端末 4 におけるコマ落ち等の不具合を発生させることなぐ映像データをディスプレイ端末 4 へ送信し続けることができる。
[0046] なお、上記帯域保証型の MACプロトコルとして、 IEEEの規格に準拠しな 、独自プ ロトコルを使用してもよい。このような帯域保証型の MACプロトコルの例として、例え ば、シャープ株式会社が開発した SS700という名称で商品化されている MACプロト コルを用いても動作することが確認されている。このように、 IEEEの規格に準拠しな い独自の MACプロトコルを用いることによって、動画コンテンツがパソコンを通過す ることで、動画コンテンツがパソコンに取り込まれコピーされることを防止でき、この点 では、著作権保護の観点から好ましい。
[0047] また、本実施形態に係る受信機本体 2は、上記映像データを送信する際、データリ ンク層(MAC層)の上層には、ネットワーク層およびトランスポート層(例えば、 TCP / IP: Transmission control Protocol I Internet Protocol )を設け * 、 プリケ ~~ンョ ン層カも MAC層へ、上記映像データを直接渡している。ここで、上述したように、ネ ットワークシステム 1では、受信機本体 2とディスプレイ端末 4とが直接通信しており、 受信機本体 2は、帯域保証型の MACプロトコルを採用している。したがって、ネットヮ ーク層およびトランスポート層が設けられていないにも拘わらず、受信機本体 2は、何 ら支障なぐディスプレイ端末 4へ映像データを送信できる。また、これに伴なつて、受
信機本体 2およびディスプレイ端末 4での処理が簡略化されている。
[0048] さらに、受信機本体 2は、ディスプレイ端末 4から、例えば、選局指示などの操作受 付を示す操作データを受信すると、当該操作データの示す操作に応じた処理 (例え ば、選局処理など)を行うことができる。
[0049] カロえて、本実施形態に係る受信機本体 2は、テレビジョン放送あるいは外部力 入 力された映像の録画装置、および、録画した映像を示す映像データ、あるいは、図示 しな 、記録装置力 読み出された映像データの配信装置としての機能も兼ねて 、る 。なお、以下では、説明の便宜上、両映像データを録画映像データと称する。
[0050] 具体的には、本実施形態に係る受信機本体 2は、テレビジョン放送、外部から入力 された映像、あるいは、図示しない記録装置力 読み出された映像を、予め定められ たフォーマットでエンコードすると共に、エンコードされた映像データを、上記録画映 像データとして、上記記録装置に格納することができる。本実施形態では、当該フォ 一マットの一例として、 MPEG4が採用されている。
[0051] また、上記受信機本体 2は、テレビジョン放送をエンコードして作成した映像データ を送信する場合と同様に、上記記録装置に記録された、上記フォーマットの映像デ ータ (録画映像データ)を、予め定められた無線通信の規格に従って、ディスプレイ 端末 4に送信できる。なお、本実施形態に係る受信機本体 2は、テレビジョン放送の 映像データを送信する場合と同様に、録画映像データを、帯域保証型の MACプロト コル(例えば、 IEEE802. l ie)で送信している。
[0052] これにより、ディスプレイ端末 4は、受信機本体 2から離れて配置可能であるにも拘 わらず、受信機本体 2がアクセス可能な記録装置に記録された録画映像データの示 す映像を表示できる。
[0053] さらに、受信機本体 2は、ディスプレイ端末 4から、例えば、録画映像データの選択 指示や選択のためのリスト表示などの操作受付を示す操作データを受信すると、当 該操作データの示す操作に応じた処理 (例えば、選択した録画映像データの送信処 理ゃ選択可能な録画映像データのリストの送信処理など)を行うことができる。
[0054] また、コンピュータ 3は、リモートデスクトップシステムのサーバとして動作可能である 。コンピュータ 3は、コンピュータ 3のディスプレイ(図示せず)に表示されているデスク
トップ画面自体、あるいは、仮想のデスクトップ画面を、予め定められた手順でェンコ ード (符号化)すると共に、エンコードされた映像データを、クライアント装置としての ディスプレイ端末 4へ送信できる。これにより、コンピュータ 3は、当該デスクトップ画面 を、クライアントとなるディスプレイ端末 4に表示させることができる。なお、デスクトップ 画面は、一部のみが変更され、残余の部分が変化しないことも多い。そこで、本実施 形態に係るコンピュータ 3は、デスクトップ画面全体を符号化したデータ列を送信する だけではなぐデスクトップ画面のうちの一部のみを符号ィ匕したデータ列も送信できる ように構成されている。この場合であっても、ディスプレイ端末 4は、画面の一部のみ を符号化して生成されたデータ列と、これまでに受信したデータ列とから、デスクトツ プ画面全体を復元できる。
[0055] また、コンピュータ 3は、例えば、ポインティングデバイスによって入力される位置情 報や、キーボードなどによって入力されるキャラクタ情報など、上記ディスプレイ端末 4からの入力操作を示す操作データを受け付ける。コンピュータ 3は、当該操作デー タに基づ 、て、上記キーボードおよびポインティングデバイスなどの入力装置がコン ピュータ 3に接続されている場合と同様の処理を行って、クライアント(ディスプレイ端 末 4)からの操作データの操作を、上記デスクトップ画面への操作として反映させるこ とがでさる。
[0056] この結果、ディスプレイ端末 4は、コンピュータ 3から離れて配置可能であるにも拘わ らず、コンピュータ 3に有線で接続されたディスプレイと同様にコンピュータ 3のデスク トップ画面をユーザへ表示できると共に、コンピュータ 3に有線で接続された入力装 置(図示せず)と同様に、ユーザの操作を受け付け、コンピュータ 3へ伝えることがで きる。
[0057] また、本実施形態に係るコンピュータ 3は、無線通信時の物理層として、 IEEE802 . l ibを採用しており、本実施形態に係る受信機本体 2は、データリンク層の媒体ァク セス制御(MAC)の方式として、ベストエフオート型の MACプロトコルを採用している
[0058] 本実施形態では、ベストエフオート型の MACプロトコルの一例として、 IEEE802.
11を採用している。当該 IEEE802. 11では、ある機器力 ある通信チャネルを用い
てパケットを送受信する際、当該機器と通信相手との間でコネクションが確立されて いる間であっても、実際に送受するパケットがない場合は、予め定められたタイミング (例えば、各パケットの通信が終了する毎など)で通信チャネルを開放するように構成 されている。したがって、ネットワークシステム 1内に無線通信可能な機器が複数存在 する場合であっても、上記占有する構成とは異なり、他の機器の通信を阻害すること がなぐこれら複数の機器間で、通信チャネルを共有できる。なお、この場合であって も、デスクトップ画面は、テレビジョン放送を示す映像データと比較して、リアルタイム に表示する必要が余りないので、コンピュータ 3は、何ら支障なぐディスプレイ端末 4 へデスクトップ画面を表示させることができる。
[0059] なお、本実施形態に係るコンピュータ 3にて動作しているリモートデスクトップシステ ムのサーノ《(図示せず)は、 TCPZIPで通信するように構成されている。これに伴な つて、本実施形態に係るコンピュータ 3では、上記データリンク層(MAC層 ZLLC層 )の上層に、ネットワーク層およびトランスポート層としての TCPZIP層が設けられて いる。当該 TCPZIP層は、上記サーバから、リモートデスクトップシステム用のプロト コルのデータ列を受け取ると、当該データ列に、例えば、 TCPZIPプロトコルのへッ ダなど、 TCP/IPプロトコルでの伝送用のデータを付カ卩して、 TCP/IPプロトコルの フォーマットのデータ列を生成する。
[0060] そして、当該 TCP/IP層は、当該データ列を送信するように、上記データリンク層 へ指示できる。同様に、 TCPZIP層は、当該データリンク層から、 IPプロトコルのフォ 一マットのデータ列を受け取ると、当該データ列から、 TCPZIPプロトコルでの伝送 用のデータを取り除いて、リモートデスクトップシステム用のプロトコルのデータ列を生 成し、上記サーバへ渡すことができる。
[0061] 一方、本実施形態に係るディスプレイ端末 4には、図 3に示すように、無線通信する ためのアンテナとしてのフィルムアンテナ 11と、当該フィルムアンテナ 11に接続され、 ベースバンド信号と無線信号との間の変復調を行う無線通信用 IC (Integrated Circui t) 12と、例えば、液晶表示パネルなど力もなるディスプレイ 13と、無線通信用 IC12 およびディスプレイ 13の間に介在し、無線通信用 IC 12を介してコンピュータ 3により 表示が指示された映像を表示するように、ディスプレイ 13を制御可能なコントローラ
部(ディスプレイの制御回路) 14とが設けられている。
[0062] 本実施形態に係るディスプレイ 13は、例えば、液晶表示装置によって実現されて おり、図 4に示すように、マトリクス状に配された画素を有する画素アレイ 21と、当該画 素アレイ 21のデータ信号線を駆動するデータ信号線駆動回路 22と、画素アレイ 21 の走査信号線を駆動する走査信号線駆動回路 23とを備えている。上記画素アレイ 2 1は、複数のデータ信号線と、各データ信号線に、それぞれ交差する複数の走査信 号線とを備えており、データ信号線および走査信号線の組み合わせ毎に、画素が設 けられている。
[0063] ここで、走査信号線駆動回路 23は、上記各走査信号線へ、例えば、電圧信号など 、選択期間カゝ否かを示す信号を出力している。また、走査信号線駆動回路 23は、選 択期間を示す信号を出力している走査信号線を、外部から与えられるタイミング信号 に基づいて変更している。これにより、各走査信号線は、予め定められたタイミングで 、順次選択される。
[0064] さらに、データ信号線駆動回路 22は、映像信号として時分割で入力される各画素 への映像データを、所定のタイミングでサンプリングするなどして、それぞれ抽出する 。さらに、データ信号線駆動回路 22は、走査信号線駆動回路 23が選択中の走査信 号線に対応する各画素へ、当該各画素に対応するデータ信号線をそれぞれ介して 、各画素への映像データに応じた出力信号を出力する。
[0065] 一方、各画素は、自らに対応する走査信号線が選択されている間に、自らに対応 するデータ信号線に与えられた出力信号に応じて、発光する際の輝度や透過率など を調整して、自らの明るさを決定する。
[0066] ここで、走査信号線駆動回路 23は、走査信号線を順次選択して!/、る。したがって、 画素アレイ 21の全画素を構成する画素を、それぞれへの映像データが示す明るさ( 階調)に設定でき、画素アレイ 21へ表示される画像を更新できる。
[0067] また、本実施形態に係るディスプレイ 13は、ディスプレイ 13のデータ信号線駆動回 路 22および走査信号線駆動回路 23を制御するタイミングコントローラを備えておら ず、両駆動回路 22· 23は、コントローラ部 14に直接 (タイミングコントローラを介さず に)接続されている。
[0068] 一方、本実施形態に係るコントローラ部 14には、プログラム可能な論理回路を含む プログラマブルロジック IC31 · 32と、両プログラマブルロジック IC31 · 32の間に配さ れ、例えば、インタレース信号からプログレッシブ信号への変換 (IZP変換)やスケー リング処理などの解像度変換処理を行う解像度変換回路 (変換回路) 33が設けられ ている。さらに、上記コントローラ部 14は、上記各プログラマブルロジック IC31 ' 32を プログラムするためのプログラムセットをそれぞれ記憶する ROM (Read Only Memory ) 41 ·42を備えている。さらに上記コントローラ部 14は、プログラムセットの切り換えタ イミングになったことを検出したときに、上記プログラマブルロジック IC31 · 32が読み 込むべきプログラムセットを出力するように、当該 ROM41 '42を制御すると共に、上 記プログラマブルロジック IC31 · 32へ、 ROM41 ·42からのプログラムの読み込みを 指示するプログラムセット選択回路 43も備えて!/、る。プログラマブルロジック IC31 · 3 2は、それぞれに対応する ROM41 ·42に格納された複数のプログラムセットのいず れかに従って、自らの論理回路をプログラムできる。なお、上記 ROM41 '42が特許 請求の範囲に記載の記憶回路に対応しており、プログラムセット選択回路 43が切り 換え回路および電力供給制御回路に対応する。
[0069] ここで、上記 ROM41 ·42は、書き換え不可であってもよいが、本実施形態では、新 たなプログラムセットを追カ卩したり、プログラムセットを変更できるように、例えば、 Flas h ROMなどの書き換え可能な不揮発性の ROMによって実現されている。さらに、 図示しない書き込み回路が、無線通信用 IC12が受信したデータ列、あるいは、後述 する IF用 IC16がメモリカード 15から読み出したデータ列に従って、 ROM41 ·42に プログラムセットを追加したり、 ROM41 ·42に記憶されたプログラムセットを更新した りでさる。
[0070] 上述したように、本実施形態に係るディスプレイ端末 4は、テレビジョン放送およびコ ンピュータの画面などの複数の種類の映像を表示可能であり、ディスプレイ端末 4の コントローラ部 14には、各種類の映像に、それぞれ適した符号ィ匕方法でエンコードさ れた映像データが入力される。これに伴なつて、上記各プログラムセットには、テレビ ジョン放送を表示する際に用いられるプログラムセット Pla'P2aと、コンピュータ画面 を表示する際に用いられるプログラムセット Plb 'P2bとが含まれている。上記プログ
ラマブルロジック IC31 · 32は、コントローラ部 14に入力される映像データの符号ィ匕方 法に応じたプログラムセットによって、プログラムされる。
[0071] ここで、上記プログラムセット選択回路 43は、小規模なマイクロコンピュータなどによ つて実現されていてもよいし、本実施形態のように、例えば、小規模な PLD (Program mable Logic Device)によって実現されてもよい。また、本実施形態では、プログラム セット選択回路 43は、 ROM41 ·42へ出力すべきプログラムセットを示すデータ選択 信号を出力し、 ROM41 '42は、当該データ選択信号に応じたプログラムセットを出 力している。さらに、本実施形態では、プログラムセット選択回路 43は、リセット信号を 各プログラマブルロジック IC31 · 32へ入力することによって、各プログラマブルロジッ ク IC31 · 32へプログラムの読み込み(プログラムセットの切り換え)を指示して!/、る。
[0072] また、上記プログラムセット選択回路 43は、プログラムセットの切り換えタイミングや 切り換えるべきプログラムセットを、例えば、映像データのフォーマットを解析したり、 ユーザ力もの入力内容を判断するなどして、上記プログラムセット選択回路 43自身 で判断してもよい。しかし、本実施形態では、プログラマブルロジック IC32が、プログ ラムセットの切り換えタイミングや切り換えるべきプログラムセットを判定し、切り換える べきプログラムセットを示すフォーマット選択信号を出力して 、るので、上記プロダラ ムセット選択回路 43は、当該フォーマット選択信号に基づいて、プログラムセットの切 り換えタイミングや切り換えるべきプログラムセットを判定している。
[0073] また、電源投入時やユーザ力も初期化が指示された場合などの初期化時点には、 上記プログラムセット選択回路 43は、予め定められたプログラムセットに切り換えるこ とがでさる。
[0074] さらに、本実施形態に係るプログラムセット選択回路 43は、選択中のプログラムセッ トあるいは選択すべきプログラムセットに応じて、解像度変換回路 33へ電力を供給す る力否かを制御することができる。
[0075] 上記プログラマブルロジック IC31 ' 32および複数のプログラムセットについて、より 詳細に説明する。本実施形態に係るプログラマブルロジック IC31 ' 32には、それぞ れ、論理回路として、例えば、組み合わせ論理回路および順序論理回路が設けられ ており、プログラマブルロジック IC31 ' 32は、自らの論理回路間の接続をプログラム
セットに従って変更できる。本実施形態では、プログラマブルロジック IC31 ' 32として 、 FPGA (Field Programmable Gate Array )を採用している力 プログラム可能な論 理回路を含んでいれば、例えば、 PAL (Programmable Array Logic)、 PLA (Program mable Logic Array)等、他のプログラマブルロジック回路を好適に使用できる。
[0076] 上記両プログラマブルロジック IC31 · 32のうち、プログラマブルロジック IC31は、デ コード処理を含むデータ処理を行って、無線通信用 IC12から入力された信号を、ビ ットマップ形式の映像データに変換するために設けられて 、る。上記 ROM41には、 テレビジョン放送およびコンピュータ画面をそれぞれ表示するためのプログラムセット Pla 'Plbが格納されている。
[0077] 上記プログラムセット Plaによって自らの論理回路をプログラムした場合、上記プロ グラマブルロジック IC31には、図 1に示す各ブロック 51a〜53aが形成される。より詳 細には、上記プログラマブルロジック IC31aには、無線通信用 IC 12と通信するため のインターフェース(IF)回路 51aと、当該 IF回路 51aを介して、無線通信用 IC12か ら受信したデジタル信号列を、予め定められた帯域保証型の MACプロトコルに従つ て解析し、予め定められた映像フォーマットのデータ列へと変換する帯域保証型の MAC層処理回路 52aと、当該データ列を解析 (デコード)して、ビットマップ形式の映 像データを出力するデコーダ回路 (第 1の論理回路) 53aとが設けられる。
[0078] なお、以下では、いずれのプログラムセットによってプログラムされたプログラマブル ロジック IC力、あるいは、いずれのプログラムセットによって実現されるブロックかを区 別する場合には、各プログラマブルロジック ICおよびブロックの参照符号の末尾に、 プログラムセットの末尾と同じ参照符号を付して記載する。例えば、図 1の場合は、プ ログラムセット Plaによってプログラムされているので、プログラマブルロジック IC31を 31aで参照する。また、図 1、後述の図 6および図 8では、説明の便宜上、プログラマ ブルロジック IC内のブロックのうち、プログラマブルロジック ICに現在構成されて!、る ブロックを実線で示す。プログラマブルロジック IC内に形成可能である力 現在のプ ログラムセットに従って論理回路が接続された場合には形成されていないブロックは 、破線あるいは参照符号を 0で囲むことによって示して 、る。
[0079] ここで、本実施形態に係るテレビジョン放送の受信機本体 2は、上述したように、予
め定められた映像フォーマットの映像データとして、 MPEG2の規格に従った手順で エンコードされた映像データを送信しているので、上記デコーダ回路 53aは、 MPEG 2の規格に従った手順で、 MAC層処理回路 52aから入力されたデータ列をデコード している。
[0080] 同様に、上記受信機本体 2は、帯域保証型の MACプロトコルとして、 IEEE802. 1 leに従って、当該映像データを送信しているので、上記 MAC層処理回路 52aは、 I EEE802. l ieの規格に従った手順で、 IF回路 51aが入力したデータ列から上記映 像データを抽出している。なお、当該 MAC層処理回路 52aは、必要に応じ、 IF回路 51aを介して、例えば、再送処理など、無線通信に必要な処理を無線通信用 IC12に 指示できる。
[0081] これにより、上記プログラマブルロジック IC3 laは、無線通信用 IC12からの信号を デコードして、ビットマップ形式の映像データを生成し、解像度変換回路 33に出力で きる。
[0082] なお、本実施形態に係る受信機本体 2は、受信機本体 2が受信したテレビジョン放 送を MPEG2の規格に従った手順でエンコードして送信して 、る。当該受信機本体 2の送信する映像信号は、テレビジョン放送に応じた解像度で、しかも、インターレー スの映像信号である。したがって、デコードされた映像データも、ディスプレイ 13の解 像度ではなぐテレビジョン放送に応じた解像度になり、し力も、インターレースの映 像データになる。なお、上記解像度は、例えば、 SD (Standard definition ) -TV,力 つ、 NTSCフォーマットの場合、 720 X 480画素であり、 SD— TV、かつ、 PALフォ 一マットの場合は、 720 X 576画素である。また、 HD (High definition )—TVの場合 、解像度は、 1920 X 1080画素である。
[0083] また、本実施形態に係る解像度変換回路 33は、当該映像データを、 IZP変換する と共にスケーリング処理して、解像度がディスプレイ端末 4のディスプレイ 13の解像度 と同一で、しかも、プログレッシブの映像データを出力する。ここで、 IZP変換の方法 としては、種々の方法が考えられるが、本実施形態に係る解像度変換回路 33は、一 例として、動き適応型の IZP変換方法を採用している。解像度変換回路 33は、当該 方法を実行する専用の回路として実現されている。これにより、単純に前の水平ライ
ンを複写するような IZP変換方法を採用する構成と比較して、比較的高度な IZP変 換によって、高品質なプログレッシブの映像データを出力できるにも拘わらず、プログ ラマブルロジック IC31 · 32によって I/P変換する構成よりも、コントローラ部 14全体 の回路規模を削減できる。なお、上記 IZP変換は、テレビジョン放送を表示する表示 装置では、広く行われているので、当該 IZP変換を行う専用回路は、容易に入手で きる。
[0084] 一方、上記両プログラマブルロジック IC31 · 32のうち、プログラマブルロジック IC32 は、階調変換処理と駆動処理とを行うために設けられている。階調変換処理は、例え ば、ガンマ変換処理やコントラストの変更処理やエッジの強調処理あるいは後述する 階調遷移強調処理などを行う処理である。駆動処理は、後述するインパルス型の駆 動方法 (インパルス駆動)およびホールド型の駆動方法 (ホールド駆動)のうち、デイス プレイ端末 4の表示すべき映像の種類 (映像データの符号ィヒ方法)に応じた駆動方 法で、ディスプレイ 13のデータ信号線駆動回路 22および走査信号線駆動回路 23 ( 図 4参照)を駆動する処理である。また、プログラマブルロジック IC32は、上記 ROM 42に格納されたプログラムセット P2a'P2bのうち、いずれに従って自らの論理回路を プログラムするかを切り換えることによって、ディスプレイ端末 4の表示すべき映像の 種類に応じた階調変換処理を選択すると共に、映像の種類に応じて、インパルス型 の駆動方法で駆動するか、ホールド型の駆動方法で駆動するかを切り換えることが できる。
[0085] より詳細には、上記プログラムセット P2aによって自らの論理回路をプログラムした 場合、上記プログラマブルロジック IC32には、上記階調変換処理を行う階調変換処 理回路 61aと、上記駆動処理を行うインパルス型のドライバ制御回路 62aとが形成さ れる。なお、解像度変換回路 61a〜61dおよびドライバ制御回路 62a〜62dが特許 請求の範囲に記載の第 2の論理回路に対応する。
[0086] 上記階調変換処理回路 61aは、テレビジョン放送の表示に適した階調変換処理を 行うように構成されている。本実施形態では、上記階調変換処理回路 61aが上述し た全ての階調変換処理を行っている。上記階調変換処理回路 61aは、テレビジョン 放送に適したように予め定められたパラメータに従って、コントラスト処理、ガンマ変換
処理、エッジ強調処理を行っている。また、テレビジョン放送は、静止画を表示するこ とが多 、コンピュータ画面の表示とは異なって、動きが多!、映像を表示する頻度が高 い。したがって、ディスプレイ 13が液晶表示パネルを含んでいる場合のように、デイス プレイ 13の応答速度が動きの多い映像の表示には充分ではない場合には、静止画 を表示するときよりも大きな程度で階調遷移を強調することによって、ディスプレイ 13 の応答不足に起因する動きボケの発生を抑えることが望ましい。したがって、階調変 換処理回路 61 aは、ディスプレイ 13の画素アレイ 21を構成する各画素に対して繰り 返し表示が指示される階調の時間変化を検出して、各画素における階調遷移をそれ ぞれ強調している。
[0087] また、上記インパルス型のドライバ制御回路 62aは、コンピュータの画面を表示する 場合とは異なって、動きの多い映像を高品質に表示できるように、インパルス型の駆 動方法で、上記両駆動回路 22 · 23を駆動できるように構成されている。具体的には、 インパルス型のドライバ制御回路 62aは、上記両駆動回路 22 · 23が、図 4に示す画 素アレイ 21の各画素の階調を、解像度変換回路 33から指示された階調に応じた階 調 (通常表示用の階調)に設定する合間に、暗表示用の階調に設定するように、上 記両駆動回路 22 · 23へ指示して 、る。
[0088] なお、上記暗表示用の階調は、例えば、黒を示す階調など、予め暗表示用に定め られた階調であってもよい。また、例えば、上記通常表示用の階調に予め定められた 定数をかけて、当該通常表示用の階調よりも暗い暗表示用の階調を生成するなどし て、上記通常表示用の階調に基づいて暗表示用の階調を生成してもよい。さらに、 上記通常表示用の階調になるように画素の階調を制御している期間(通常表示期間 )の長さと、上記暗表示用の階調になるように画素の階調を制御している期間(暗表 示期間)の長さとは、テレビジョン放送を表示する際に、動きボケの抑制とディスプレ ィ 13の画面の輝度向上との双方をバランスよく達成できるように設定されている。
[0089] また、上記インパルス型のドライバ制御回路 62aから、両駆動回路 22 · 23へ指示す る方法は、例えば、上記両駆動回路 22 · 23がホールド型の駆動方法で画素を駆動 するモードとインパルス型の駆動方法で画素を駆動するモードとを備え、外部から両 モードを切り換え可能な場合であれば、上記インパルス型のドライバ制御回路 62aが
モード切り換えを指示する方法であってもよい。また、上記両駆動回路 22· 23がモー ド切り換えできない場合であっても、インパルス型のドライバ制御回路 62aが、表示用 の階調をデータ信号線駆動回路 22へ伝送する合間に、暗表示用の階調を伝送する こと〖こよって、インパルス駆動を指示してもよい。なお、この場合は、暗表示用の階調 も伝送 Z表示できるように、フレームレートを上げるように、走査信号線駆動回路 23 へ指示する。
[0090] これにより、両プログラマブルロジック IC31.32がプログラムセット Pla'P2aに従つ て自らの論理回路を接続した場合、コントローラ部 14は、無線通信用 IC12によって 受信された受信機本体 2からのテレビジョン放送を表示するように、ディスプレイ 13の 両駆動回路 22 · 23を制御できる。
[0091] カロえて、本実施形態に係るドライバ制御回路 62aは、ディスプレイ 13のバックライト の輝度も調整できるように構成されていると共に、ノ ックライトの輝度を、テレビジョン 放送の表示に適した輝度 (より詳細には、後述する静止画表示時よりも高い輝度)に 設定できる。これにより、ドライバ制御回路 62aは、さらに、テレビジョン放送の表示に 適したように、ディスプレイ 13を駆動できる。
[0092] 続いて、コンピュータ画面表示用のプログラムセット Plb 'P2bについて説明する。
上記プログラムセット P2bによって自らの論理回路をプログラムした場合、上記プログ ラマブルロジック IC32 (32b)には、上記階調変換処理を行う階調変換処理回路 6 lb と、上記駆動処理を行うホールド型のドライバ制御回路 62bとが形成される。
[0093] 上記階調変換処理回路 61bは、コンピュータ画面の表示に適した階調変換処理を 行うように構成されている。本実施形態に係る上記階調変換処理回路 61bは、上述 した階調変換処理のうち、階調遷移強調処理を除く処理を行っている。すなわち上 記階調変換処理回路 61bは、コンピュータ画面の表示に適したように予め定められ たパラメータに従って、コントラスト処理、ガンマ変換処理、エッジ強調処理を行って いる。
[0094] ここで、当該階調変換処理回路 61bは、階調遷移を強調していないが、上記コンビ ユータ画面は、テレビジョン放送と異なって、主として静止画を表示することが多い。 したがって、ディスプレイ 13が液晶表示パネルを含んでいる場合のように、動画表示
には応答速度が不足する場合でも、何ら支障なぐコンピュータの画面を表示できる 。また、階調遷移を強調していないので、階調遷移の強調し過ぎに起因する画質低 下の発生も防止できる。したがって、コンピュータ画面を表示する際の表示品質を向 上できる。
[0095] また、上記ホールド型のドライバ制御回路 62bは、テレビジョン放送を表示する場合 とは異なって、主として静止画を高品質に表示できるように、ホールド型の駆動方法 で、上記両駆動回路 22· 23を駆動できるように構成されている。具体的には、ホール ド型のドライバ制御回路 62bは、上記両駆動回路 22· 23が、図 4に示す画素アレイ 2 1の各画素の階調を、上記表示用の階調に設定する合間に暗表示用の階調に設定 することはない。上記ドライバ制御回路 62bは、各画素に対して、当該画素への表示 用の階調を次々に連続して設定するように、上記両駆動回路 22· 23へ指示している 。なお、指示方法は、インノ ルス型駆動の場合と同様に、モードの切り換え指示であ つてもよいし、暗表示用の階調を含まず、表示用の階調のみを伝送すると共に、当該 階調を正しく受信できるように、上記両駆動回路 22· 23に動作タイミングを指示しても よい。
[0096] さらに、上記ホールド型のドライバ制御回路 62bは、ディスプレイ 13のバックライトの 輝度を、コンピュータ画面の表示に適した輝度 (より詳細には、上記テレビジョン放送 表示時あるいは動画表示時よりも低い輝度)に設定できる。これにより、ディスプレイ 端末 4は、その消費電力を低減させると共に、視聴者の目への負担が少なぐより見 やすい画面を表示できる。
[0097] また、上記プログラムセット Plbによって自らの論理回路をプログラムした場合、上 記プログラマブルロジック IC31 (31b)には、図 1中、破線に示すように IF回路 5 lbと 、ベストエフオート型の MAC層処理回路 52bと、 TCPZIP処理回路 53bと、アプリケ ーシヨン処理回路 54bとが形成される。 IF回路 51bは無線通信用 IC12と通信し、 M AC層処理回路 52bは当該 IF回路 51bを介して、無線通信用 IC12から受信したデ ジタル信号列を、予め定められたベストエフオート型の MACプロトコルに従って解析 して、 IPプロトコルのデータ列へと変換する。、 TCP/IP処理回路 53bは当該データ 列を解析して、 TCP/IPプロトコルで伝送するためのデータを取り除き、リモートデス
クトップシステム用のプロトコルのデータ列へと復元する。アプリケーション処理回路 5 4bは当該データ列を、当該プロトコルに従って解析して、図示しない RAMに格納さ れている映像データが当該データ列の指示するデスクトップ画面を示すように、 RA Mに格納されて 、る映像データを更新する。
[0098] ここで、上記データ列は、これまでにディスプレイ端末 4に送信されてきたデータ列 と合わせて、コンピュータ 3のデスクトップ画面を復元できるように符号化されたデータ 列である。上記アプリケーション処理回路 54bは、上述したように映像データを更新 すること〖こよって、当該符号ィ匕されたデータ列(映像データ)を、デスクトップ画面を示 すように復号している。また、上記アプリケーション処理回路 54bも特許請求に範囲 に記載の第 1の論理回路に対応する。
[0099] さらに、本実施形態に係るコントローラ部 14では、後述するように、コンピュータ画 面を表示する場合は、解像度変換回路 33が動作を停止するように構成されて ヽる。 上記プログラマブルロジック IC32bの階調変換処理回路 61bは、解像度変換回路 3 3から映像データを受け取る代わりに、上記 RAMから映像データを読み出すように 構成されている。
[0100] これにより、両プログラマブルロジック IC31.32がプログラムセット Plb 'P2bに従つ て自らの論理回路を接続した場合、コントローラ部 14は、無線通信用 IC12によって 受信されたコンピュータ 3からの指示に従ってディスプレイ 13の両駆動回路 22· 23を 制御でき、両駆動回路 22· 23が画素アレイ 21にデスクトップ画面を表示するように制 御できる。
[0101] ところで、本実施形態に係るディスプレイ端末 4は、テレビジョン放送やデスクトップ 画面を表示するだけではなぐテレビジョン放送に対する操作 (例えば、選局指示)や デスクトップ画面への操作を受け付けることができる。
[0102] 具体的には、本実施形態に係るディスプレイ 13には、図 4に示すように、ディスプレ ィ端末 4のユーザの操作を受け付ける入力装置 24が設けられて 、る。本実施形態で は、ディスプレイ端末 4を持ち運びやすいように、入力装置 24として、ディスプレイ 13 の画面上に配置されたタツチパネルを採用している。
[0103] 一方、コントローラ部 14には、上記入力装置 24から、操作の有無および操作の内
容 (例えば、いずれの座標がタツチされた力など)を示す入力信号が入力されている
。また、上記各プログラムセット Pla〜P2bは、コントローラ部 14力 当該入力信号に 応じたデータ列の送信を、無線通信用 IC12へ指示できるように構成されている。
[0104] なお、当該入力信号を受け付ける IC、および、無線通信用 IC 12へ指示する ICは、 それぞれ、コントローラ部 14の上記両プログラマブルロジック IC31 ' 32のいずれであ つてもよいし、双方であってもよい。また、受け付け処理、および、指示のための処理 を行う回路は、コントローラ部 14の上記両プログラマブルロジック IC31 ' 32のいずれ で実現されていてもよいし、両 ICが協働して、各回路を実現してもよい。ただし、以下 では、一例として、プログラマブルロジック IC32が入力信号の受け付けと、そのため の処理とを行うと共に、プログラマブルロジック IC31が、無線通信用 IC 12への指示と 、そのための処理とを行う構成について説明する。
[0105] 具体的には、プログラムセット P2aに従って自らの論理回路が接続されているプログ ラマブルロジック IC32aには、上記入力装置 24からの入力信号を受け付ける入力受 付回路 63aが形成される。当該入力受付回路 63aは、入力信号を解析して、操作の 有無と、操作があった場合、受け付けた操作が予め定められた操作 (例えば、選局操 作)であるか否かを判定できる。さらに、入力受付回路 63aは、当該予め定められた 操作を受け付けた場合、当該操作に対応する操作データを生成し、プログラマブル ロジック IC31aに形成された帯域保証型の MAC層処理回路 52aへ、当該操作デー タを送信するように指示できる。これに伴なつて、上記 MAC層処理回路 52aを構成 する論理回路には、例えば、操作データに、予め定められた MACプロトコル (この例 では、 IEEE802. l ie)に従って伝送するためのデータを付加するなどして、当該 M ACプロトコルのデータ列を生成し、当該データ列を IF回路 51aを介して無線通信用 IC 12へ伝送する論理回路が含まれている。
[0106] これにより、各プログラマブルロジック IC31 ' 32がテレビジョン放送表示用のプログ ラムセット Pla'P2aに従って自らの論理回路を接続している期間中、コントローラ部 1 4は、入力装置 24がテレビジョン放送に対する操作を受け付けた場合、無線通信用 I C 12を制御して、当該無線通信用 IC 12に当該操作を示す操作データを送信させる ことができる。
[0107] 同様に、プログラムセット P2bに従って自らの論理回路が接続されているプログラマ ブルロジック IC32bには、上記入力装置 24からの入力信号を受け付けて、プロダラ マブルロジック IC31bに形成されたアプリケーション処理回路 54bへ上記入力信号を 送信する入力受付回路 63bが形成される。また、アプリケーション処理回路 54bを構 成する論理回路には、上記入力信号に基づいて入力装置 24が受け付けた操作を特 定すると共に、リモートデスクトップシステム用のプロトコルのデータ列であって、当該 操作をコンピュータ 3へ通知するデータ列を生成し、当該データ列を TCP/IP処理 回路 53bへ送信する論理回路が含まれて ヽる。
[0108] また、 TCP/IP処理回路 53bを構成する論理回路には、 IPプロトコルのデータ列 をリモートデスクトップシステム用のプロトコルへ変換する論理回路が含まれている。 さらに、例えば、リモートデスクトップシステム用のプロトコルのデータ列へ、 TCPZIP プロトコルで通信するためのヘッダを付カ卩するなどして、リモートデスクトップシステム 用のプロトコルのデータ列を IPプロトコルのデータ列へ変換し、当該データ列を、ベ ストエフオート型の MAC層処理回路 52bへ送信する論理回路も含まれている。
[0109] さらに、当該 MAC層処理回路 52bを構成する論理回路には、例えば、操作データ に、予め定められた MACプロトコル(この例では、 IEEE802. 11)に従って伝送する ためのデータを付加するなどして、当該 MACプロトコルのデータ列を生成し、当該 データ列を IF回路 51aを介して無線通信用 IC12へ伝送するための論理回路が含ま れている。
[0110] これにより、各プログラマブルロジック IC31 ' 32がコンピュータ画面表示用のプログ ラムセット Plb'P2bに従って自らの論理回路を接続している期間中、コントローラ部 1 4は、入力装置 24がデスクトップ画面への操作を受け付けた場合、無線通信用 IC12 を制御して、当該無線通信用 IC12に当該操作を示す操作データを送信させることが できる。
[0111] また、プログラムセット Plbに従って自らの論理回路が接続されているプログラマブ ルロジック IC31bには、 ARP (Address Resolution Protocol)処理を行う ARP処理回 路 55bが形成される。当該 ARP処理回路 55bは、 TCPZIP処理回路 53bからのデ 一タ列を解析して、送信先の IPアドレスを特定する。また、当該 ARP処理回路 55bは
、以下のようにして、当該 IPアドレスに対応する MACアドレスを特定して、当該 MAC アドレス宛てへ上記データ列を送信するように、 MAC層処理回路 52bへ指示できる 。すなわち、当該 ARP処理回路 55bは、当該 IPアドレスを含むデータ列を、ブロード キャストアドレスとして予め定められた MACアドレス宛てに送信するように、 MAC層 処理回路 52bへ指示する。これに従って、 MAC層処理回路 52bが無線通信用 IC1 2を制御して、当該データ列をブロードキャストすると、ディスプレイ端末 4と通信可能 な機器のうち、上記データ列に含まれる IPアドレスが自らの IPアドレスである機器は、 自らの MACアドレスを含むデータ列を、ディスプレイ端末 4へ返信する。当該データ 列が MAC層処理回路 52bによって復元され、 ARP処理回路 55bが当該データ列を 受け取ると、 ARP処理回路 55bは、当該データ列から上記 MACアドレスを抽出し、 上記 TCP/IP処理回路 53bからのデータ列を、当該 MACアドレス宛てに送信する よう MAC層処理回路 52bに指示する。これにより、ディスプレイ端末 4は、 TCP/IP 処理回路 53bから受け取ったデータ列の送信先の IPアドレスに対応する MACァドレ スが不明な場合であっても、何ら支障なく TCP/IPプロトコルで通信できる。
[0112] ここで、上記 ARP処理回路 55bは、 TCP/IP処理回路 53bがデータ列を送信する 度に、上記処理を行ってもよい。しかし、本実施形態に係る ARP処理回路 55bでは、 MACアドレスと当該 MACアドレスに対応する IPアドレスとの対応関係を、図示しな いメモリに記憶させている。 ARP処理回路 55bは、 TCPZIP処理回路 53bから、送 信先の IPアドレスを受け取ると、当該 IPアドレスに対応する MACアドレスが当該メモ リに記憶されていると、上記処理を省略して、上記 TCPZIP処理回路 53bからのデ ータ列を、当該メモリから読み出した MACアドレス宛てに送信するよう MAC層処理 回路 52bに指示できる。
[0113] また、上記 ARP処理回路 55bは、 MAC層処理回路 52bによって復元されたデー タ列が、 IPアドレスに対応する MACアドレスの問!、合わせであるか否かを判定して おり、問い合わせであった場合は、上記 MAC層処理回路 52bへ指示して、自機器 の MACアドレスとして予め記憶されて!、る MACアドレスを含むデータ列を、上記問 い合わせへの回答として、当該問い合わせの送信元へ返信させることができる。
[0114] さらに、上記プログラムセット P2aおよび P2bによって、プログラマブルロジック IC32
に形成される回路の中には、フォーマット判定回路 (切り換え回路) 64aおよび 64bが 含まれている。上記フォーマット判定回路 64a' 64bは、コントローラ部 14に入力され る映像データの符号ィ匕方法を判定する。その結果、これまでの符号ィ匕方法と異なつ た符号ィ匕方法の映像データが入力される場合は、図 4に示すプログラムセット選択回 路 43へ指示して、当該符号ィヒ方法に対応付けて記憶されたプログラムセットに、各 プログラマブルロジック IC31 · 32のプログラムを切り換えさせることができる。
[0115] また、本実施形態に係る上記フォーマット判定回路 64a, 64bは、ユーザの操作に 基づいて、映像データの符号化方法の変更の有無、および、新たな符号化方法を判 定するように構成されている。
[0116] 具体的には、入力受付回路 63a ' 63bは、入力装置 24からの信号に基づいて、入 力装置 24がユーザから、ユーザから、表示すべき映像の種類 (テレビジョン放送か、 デスクトップ画面力 の変更操作を受け付けたか否かを判定している。一方、フォーマ ット判定回路 64a (64b)には、ディスプレイ端末 4が表示可能な映像の種類と、その 種類の映像を表示する際に、コントローラ部 14へ入力される映像データの符号化方 法との対応関係が、例えば、論理回路間の接続などの形態で記憶されている。フォ 一マット判定回路 64a (64b)は、入力受付回路 63a (63b)から、新たな種類の映像 表示指示を受け付けたことが通知されると、当該種類に対応する符号化方法に変更 されたことを、上記プログラムセット選択回路 43へ通知して、各プログラマブルロジッ ク IC31 .32のプログラムを、当該符号化方法に対応するプログラムセットに切り換え るさせることができる。
[0117] これにより、プログラマブルロジック IC31 ' 32の論理回路の接続を、現在の状態か ら、指示された種類の映像を表示するための状態へと変更することができる。なお、 上記各入力受付回路 63a' 63bは、入力装置 24からの入力信号に基づいて、デイス プレイ端末 4が表示する映像の種類 (テレビジョン放送力 デスクトップ画面力 )の変 更指示を受け付けた力否かを判定して 、る。
[0118] 例えば、テレビジョン放送を表示しているとき、プログラマブルロジック IC32aには、 入力受付回路 63aおよびフォーマット判定回路 64aが形成されている。そして、ディ スプレイ端末 4の入力装置 24がデスクトップ画面を表示する指示を受け付けたことを
入力受付回路 63aが検出すると、フォーマット判定回路 64aは、プログラムセット選択 回路 43へデスクトップ画面に対応するプログラムセット Plb 'P2bへの切り換えを示す フォーマット選択信号を出力する。さらに、プログラムセット選択回路 43が、 ROM41 •42へ、プログラムセット Plb'P2bを出力させると共に、プログラマブルロジック IC31 •32へプログラムの切り換えを指示すると、プログラマブルロジック IC31 ' 32は、当該 プログラムセット Plb 'P2bに従って、自らの論理回路の接続を変更する。
[0119] これ〖こより、プログラマブルロジック IC31 · 32の論理回路の接続は、プログラマブル ロジック IC3 la ' 32aの状態から、プログラマブルロジック IC3 lb' 32bの状態へと変化 し、ディスプレイ端末 4は、コンピュータ 3のデスクトップ画面を表示できるようになる。
[0120] また、コンピュータ画面を表示する場合には、 IZP変換やスケーリング処理が不要 なので、プログラムセット選択回路 43は、当該プログラムセット Plb'P2bをプログラマ ブルロジック IC31 · 32へ読み込ませる場合には、解像度変換回路 33への電力供給 を停止するように構成されている。したがって、プログラムセット Plb'P2bによってプ ログラマブルロジック IC31 · 32の論理回路が接続される場合、解像度変換回路 33へ の電力供給を停止し、解像度変換回路 33の動作を停止させることができる。
[0121] なお、本実施形態では、上記無線通信用 IC12とプログラマブルロジック IC31とは 、 f列 XJ¾、 Pし I (Peripheral component Interconnect)ノ ス、 I¾ A (Industry Standard A rchitecture )バスあるいは独自バスなどのバスによって接続されている。上記 IF回路 51a〜51c (—部後述)には、バスを制御する回路も含まれている。また、本実施形態 に係るディスプレイ 13の上記両駆動回路 22· 23は、 LVDS (Low Voltage Differentia 1 Signaling)によって駆動されている。これに伴なつて、プログラマブルロジック IC32を 構成する論理回路のうち、少なくとも、ディスプレイ 13と接続される論理回路は、 LV DS信号を出力できるように構成されて 、る。上記ドライバ制御回路 62a〜62d (—部 後述)は、上記制御信号および映像信号を、 LVDS信号として、上記両駆動回路 22 •23へ出力している。
[0122] また、本実施形態に係るディスプレイ端末 4は、無線通信用 IC12の受信した映像 信号を表示するだけではなぐ他のインターフェース回路によって取得された映像信 号も表示できるように構成されて 、る。
[0123] 具体的には、本実施形態に係るディスプレイ端末 4には、図 4に示すように、他のィ ンタフェース回路として、蓄積型の記録媒体としてのメモリカード 15へのインタフエ一 ス用 IC16が設けられている。当該 IF用 IC16は、無線通信用 IC12と同様に、プログ ラマブルロジック IC31に接続されている。当該プログラマブルロジック IC31は、無線 通信用 IC12からの映像の代わりに、 IF用 IC16の取得した映像を表示するように、デ イスプレイ 13を制御することができる。なお、当該メモリカード 15としては、例えば、コ ンパクトフラッシュ (登録商標)、スマートメディア(商標)あるいは Memory Stick (商標) などが挙げられる。
[0124] また、コントローラ部 14の ROM41.42には、上記プログラムセット Pla'P2aと Plb '
P2bとが格納されているだけではなぐメモリカード 15に格納されていた映像データ の示す映像を表示するために、静止画表示用のプログラムセット Pic · P2cも格納さ れている。
[0125] ディスプレイ 13へメモリカード 15の映像を表示する場合、上記プログラマブルロジッ ク IC31 ' 32は、プログラムセット Plc'P2cに従ってそれぞれ自らの論理回路を接続 する。これにより、プログラマブルロジック IC31 ' 32には、図 1に示す各ブロック 51c' 52c · 61c · 62cが形成され、プログラマブルロジック IC31c · 32cとして動作できる。
[0126] より詳細には、上記メモリカード 15には、予め定められた画像フォーマットの画像デ ータが格納されている。当該画像フォーマットとしては、例えば、 JPEG (Joint Photogr aphic Experts Group)フォーマット力举げられる。
[0127] 一方、プログラマブルロジック IC31cには、 IF回路 51cとデコーダ回路(第 1の論理 回路) 52cとが形成される。 IF回路 51cは、上記画像フォーマットの画像データを上 記メモリカード 15から読み出すように、上記 IF用 IC16を制御する。デコーダ回路 52 cは、上記 IF用 IC16および IF回路 51cを介して、メモリカード 15から読み出した画像 データを、上記画像フォーマットに従ったデータ列であるとして解析 (デコード)して、 上記画像を示す映像データを、図示しな ヽ RAMへ書き込む。
[0128] また、プログラマブルロジック IC32cには、プログラマブルロジック IC32bと略同様の 階調変換処理回路 61cおよびホールド型のドライバ制御回路 62cとが形成される。た だし、この場合、階調変換処理回路 61cがコントラスト処理、ガンマ変換処理、エッジ
強調処理等の階調変換処理を行う際のパラメータは、上記メモリカード 15に格納され ていた静止画の表示に適したように予め定められている。また、ドライバ制御回路 62 cは、ディスプレイ 13のバックライトの輝度を、静止画表示に適した輝度 (より詳細には 、上記テレビジョン放送表示時あるいは動画表示時よりも低い輝度)に設定できる。こ れにより、ディスプレイ端末 4は、その消費電力を低減させると共に、視聴者の目への 負担が少なぐより見やすい画面を表示できる。
[0129] これにより、各プログラマブルロジック IC31 ' 32が静止画表示用のプログラムセット Plc 'P2cに従って自らの論理回路を接続している期間中、コントローラ部 14は、メモ リカード 15に格納された画像を表示するように、ディスプレイ 13の上記両駆動回路 2 2· 23を制御できる。
[0130] また、上記コンピュータ画面表示用のプログラムセットに従ってプログラムされる場 合と同様に、プログラマブルロジック IC32cには、ディスプレイ 13の入力装置 24から の入力信号を受け付ける入力受付回路 63cと、表示すべき映像の種類の切り換え操 作を入力受付回路 63cが受け付けたことを検出すると、当該種類に対応するプロダラ ムセットへの切り換えを、プログラムセット選択回路 43へ指示するフォーマット判定回 路 64cとが形成される。
[0131] 上記入力受付回路 63cは、入力信号を解析して、操作の有無と、操作があった場 合、受け付けた操作が予め定められた操作である力ゝ否カゝとを判定できる。さらに、入 力受付回路 63cは、当該予め定められた操作を受け付けた場合、当該操作に対応 する処理を行うよう、プログラマブルロジック1じ32。の他のブロック61じ〜62 64 または、プログラマブルロジック IC32cに接続された外部回路 (例えば、プログラマブ ルロジック IC31など)へ指示することができる。
[0132] 例えば、本実施形態に係る入力受付回路 63cは、上記予め定められた操作として 、表示している画像の変更操作を受け付けることができる。当該操作を受け付けた場 合、入力受付回路 63cは、プログラマブルロジック IC31cの IF回路 51cへ指示して IF 用 IC16を制御させる。これにより、 IF用 IC16は、指示された画像データをメモリカー ド 15から読み出すことができる。この結果、ディスプレイ端末 4は、操作に応じて、現 在表示中の画像を切り換えることができる。
[0133] また、フォーマット判定回路 64cは、上述したフォーマット判定回路 64a' 64bと同様 に、現在表示している種類以外の種類の映像の表示指示を受け付けると、プロダラ ムセット選択回路 43へ指示して、プログラマブルロジック IC31 · 32の論理回路の接 続を切り換えさせることができる。
[0134] さらに、本実施形態に係る受信機本体 2は、上述したように、テレビジョン放送だけ ではなぐテレビジョン放送を録画した映像信号も予め定められたフォーマット (例え ば、 MPEG4)で送信しているので、図 4に示す上記 ROM41 '42には、録画映像表 示用のプログラムセット Pld'P2dが格納されている。
[0135] 当該録画映像表示用のプログラムセット Pld'P2dによって、プログラマブルロジック IC31.32に形成される回路は、図 1中、 51d〜64dに示すように、テレビジョン放送 表示用のプログラムセット Plc'Pldによって形成される回路 51a〜64aと略同様であ る。ただし、デコーダ回路 53dは、上記フォーマットの映像信号をデコードできるよう に形成されている。また、階調変換処理回路 61は、例えば、階調変換処理回路 61d が階調変換する際のパラメータを録画映像の表示に適した値に設定するなどして、 録画映像の表示に適した階調変換を行うように設定されている。同様に、インパルス 型のドライバ制御回路 62dも、例えば、暗表示期間の長さを録画表示に適した値に 設定するなどして、録画データの表示に適した駆動方法で、図 4に示すディスプレイ 13の両駆動回路 22· 23を制御するように設定されている。さらに、ドライバ制御回路 62dは、ディスプレイ 13のバックライトの輝度も、録画データの表示に適した輝度(例 えば、静止画表示時よりも高い輝度)に設定できる。
[0136] 上記構成では、ディスプレイ端末 4の入力装置 24が、ユーザから、表示する映像の 種類の変更指示を受け付けていない間(図 5に示す S1にて、 NOの間)、ディスプレイ 端末 4のプログラマブルロジック IC31 · 32は、それぞれに対応する ROM41 ·42に格 納されている複数のプログラムセット(Pla〜Pldおよび P2a〜P2d)のうち、 自らが表 示可能な映像の種類のうち、現在表示して!ヽる種類の映像を表示 Z操作するための プログラムセットに従って、自らの論理回路を接続している。
[0137] この状態では、図 1に示すように、プログラマブルロジック IC31 ' 32には、プログラマ ブルロジック IC31 ' 32に形成可能なブロック群である、ブロック群(51a〜64a)と、ブ
ロック群(51b〜64b)と、ブロック群(51c〜64c)と、ブロック群(51d〜64d)とのうち 、現在のプログラムセットに従ったブロック群のみが形成されている。
[0138] 当該ブロック群は、 S2において、無線通信用 IC12または IF用 IC16からの信号に よって表示が指示された映像を表示するように、ディスプレイ 13を制御している。また 、この状態では、上記ブロック群は、入力装置 24からの入力信号に応じて無線通信 用 IC12または IF用 IC16を制御している。例えば、図 1は、受信機本体 2からのテレ ビジョン放送を表示する場合を示しており、ブロック群 51a〜64aが形成されている。
[0139] これにより、ディスプレイ端末 4は、受信機本体 2からのテレビジョン放送または録画 映像、コンピュータ 3からのデスクトップ画面、あるいはメモリカード 15からの画像をデ イスプレイ 13に表示できる。また、ディスプレイ端末 4は、選局操作、デスクトップ画面 への操作、あるいは、画像の切り換え操作などの操作を受け付け、操作を示す操作 データを受信機本体 2またはコンピュータ 3へ送信したり、操作に応じた画像データを メモリカード 15から読み出して表示したりできる。
[0140] 上記状態において、ディスプレイ端末 4の入力装置 24力 ユーザから、表示すべき 映像の種類の変更指示を受け付けると(S1にて YESの場合)、プログラムセット選択 回路 43は、 S3において、指示された種類の映像を表示するためのプログラムセット に従って、それぞれの論理回路を接続し直すように、プログラマブルロジック IC31 ' 3 2へ指示する。これにより、例えば、図 6に示すように、デスクトップ画面を表示するた めのブロック群(51b〜57b)が、プログラマブルロジック IC31 ' 32に形成される。なお 、図 6は、コンピュータ画面の表示への切り換え指示を受け付けた場合を例示してい る。また、本実施形態に係るプログラマブルロジック IC31 ' 32が ROM41 '42からプ ログラムセットを読み込み、自らの論理回路の接続を切り換える時間は、例えば、 1〔 ms〕程度なので、ユーザを待たせることなぐ切り換え指示を実行できる。
[0141] このように、本実施形態に係るディスプレイ端末 4には、ディスプレイ端末 4へ入力 可能な映像データの符号ィ匕方法のそれぞれに対応するプログラムセット Pla〜Pld' P2a〜P2dが記憶されている。ディスプレイ端末 4は、符号化方法に応じて、プロダラ マブルロジック IC31 · 32をプログラムするプログラムセットを切り換えて!/、る。
[0142] したがって、プログラマブルロジック IC31 · 32に形成可能なブロック群のうち、現在
入力されて ヽる映像データの符号ィ匕方法をデコードし、当該映像データの示す映像 を表示するようにディスプレイ 13を駆動するために必要なブロック群のみ力 プロダラ マブルロジック IC31 ' 32に形成される。残余のブロック群は、他の符号化方法でェン コードされた映像データが入力されるときまで形成されない。
[0143] この結果、以下の構成、すなわち、汎用の高速な CPUと主記憶装置とを備え、当 該 CPUに繰り返し処理をさせて、上記動作を行わせる構成と比較して、同様に回路 規模、消費電力、発熱量、寸法および重量、さらにはコストを大幅に削減できる。
[0144] また、ディスプレイ端末 4へ入力可能な映像データの符号ィ匕方法毎に、それぞれを 表示するための ICを設ける構成と比較しても、ディスプレイ端末 4を構成するチップ 数を削減でき、ディスプレイ端末 4の回路規模、消費電力、発熱量、寸法および重量 、さらにはコストを大幅に削減できる。
[0145] さらに、上記ディスプレイ端末 4では、プログラマブルロジック IC31 · 32がデコード 処理およびディスプレイ 13の駆動処理を行っているので、一度、ディスプレイ端末 4 が設計されて力ゝらの仕様変更に対してもフレキシビリティを持たせることができる。例 えば、最初に設計されたプログラマブルロジック ICの回路規模で収まり、 IZOピンの 位置の変更が無く動作できるような回路プログラムであれば、上記プログラマブル口 ジック IC31 · 32のプログラム可能な論理回路を、当該回路プログラムでプログラムす ることによって、容易に機能を追加することができる。
[0146] さらに、本実施形態に係るディスプレイ端末 4では、ディスプレイ端末 4へ入力され る映像データの符号ィ匕方法に応じて、プログラマブルロジック IC32の論理回路を接 続するためのプログラムセットを切り換えることによって、デコード方法だけではなぐ ディスプレイ 13を駆動する際の駆動方法をも切り換えることができる。
[0147] したがって、複数の符号ィ匕方法でエンコードされた映像データのいずれを表示する 場合でも、固定された駆動方法でディスプレイ 13を駆動する構成とは異なって、映像 データの符号化方法に応じた駆動方法で、ディスプレイ 13を駆動できる。この結果、 より表示品質の高い映像表示を実現できる。
[0148] 特に、本実施形態に係るディスプレイ端末 4では、上記駆動方法として、静止画用 の駆動方法と、動画用の駆動方法とを切り換えている。また、上記ディスプレイ端末 4
では、暗表示期間を設けるか否か、あるいは、暗表示期間の長さ(あるいは通常表示 期間に対する比率)もディスプレイ端末 4へ入力される映像データの符号化方法に応 じて切り換えられる。
[0149] したがって、いずれの符号ィ匕方法でエンコードされた映像データを表示する場合で あっても、動きボケの抑制とディスプレイ 13の画面の輝度向上との双方をバランスよく 達成でき、より高品質な映像を表示可能なディスプレイ端末 4を実現できる。
[0150] カ卩えて、本実施形態に係るディスプレイ端末 4では、無線通信用 IC12からディスプ レイ端末 4までの映像信号の経路にぉ 、て、プログラマブルロジック IC31 · 32とは別 に、解像度変換回路 33を設けている。ここで、解像度変換回路 33は、例えば、 I/P 変換やスケーリング処理など、比較的複雑な処理を行う回路であって、し力も、他の 装置でも広く使用されているために、当該装置用の回路を流用しやすい。したがって 、、当該解像度変換回路 33と同じ動作をプログラマブルロジック IC31 ' 32に実行さ せる構成よりも、余りチップ数を増加させることなしにプログラマブルロジック IC31 · 32 の回路規模を大幅に削減できる。
[0151] さら〖こ、上記ディスプレイ端末 4では、ディスプレイ端末 4へ入力される映像データの 符号化方法に応じて、解像度変換回路 33への電力供給 Z供給停止が制御されて いる。したがって、上記解像度変換回路 33の処理が不要な符号ィ匕方法でエンコード された映像データを表示する場合には、解像度変換回路 33への電力供給を停止す ることができ、常時、電力供給する場合よりも、ディスプレイ端末 4の消費電力を削減 できる。
[0152] なお、本実施形態に係るディスプレイ端末 4では、テレビジョン放送、録画映像およ びメモリカード 15の画像を表示できるだけではなぐコンピュータのデスクトップ画面 を表示できるにも拘わらず、コントローラ部 14は、以下の 3つの動作を行うだけでよい :すなわち(1)無線通信用 IC12または IF用 IC16からの信号の示す映像を表示する ようにディスプレイ 13を制御する動作と、 (2)入力装置 24からの入力信号に基づ 、 て、入力装置 24が受け付けた操作を示す操作データを送信するように無線通信用 I C12を制御する動作、または、入力装置 24からの入力信号に基づいて、入力装置 2 4が受け付けた操作に応じて、 IF用 IC16が読み出す画像を変更する動作と、(3)入
力装置 24が受け付けた操作に応じて、プログラマブルロジック IC31 · 32の動作を変 更する動作である。
[0153] したがって、上記 CPUのように逐次制御方式で制御される構成、すなわち、記憶装 置に命令を記憶させ、そこから命令を 1つずつ読み出して実行し、結果を返すという 動作を繰り返す構成と異なり、プログラムのフローチャートの逐次ステートが論理回路 として同時に並存するプログラマブルロジック IC31 ' 32を用いても、何ら支障なぐ上 記各動作を行わせることができる。また、プログラマブルロジック IC31 ' 32は、 CPUを 設けたシステムとは異なり、中央での集中処理という考えがなぐ処理が集中する部 分が存在しない。また、命令と、データとがそれぞれ別の伝送経路で伝送されており 、 CPUのように、命令とデータとの双方を伝送するための共通のバスが存在していな い。したがって、 CPUで処理する場合と比較して、回路全体の動作周波数を大幅に 低減できる。
[0154] より詳細には、逐次ステートのロジック回路は専用処理回路であるため、所望の演 算結果を得るのに低いクロック周波数で命令を実行できる。また、処理が集中するボ トルネック部分が少な 、ために、ボトルネック部分のクロック周波数を上げる必要がな い。したがって、消費電力を削減できる。さらに、処理動作中にプログラムを生成 Z処 理する必要がないので、プログラムの生成 Z処理に要する分の消費電力を削減でき る。
[0155] また、汎用性、拡張性を持たせるための各種制御(プログラム制御、 DMA制御、チ ャネル制御)および各種周辺装置の制御をする必要がないので、その制御回路の分 だけ、消費電力と回路規模とを削減できる。
[0156] これらの結果、ソフトウェアで処理して 、た処理を、低消費電力でノヽードウエア処理 でき、ソフトウェアで処理していた処理を、プログラマブルロジック IC31 ' 32として、容 易に 1チップ化できる。例えば、 CPUで処理した場合、 12〔W〕を消費していたのに 対して、プログラマブルロジック IC31 ' 32で処理した場合、消費電力を 1〔W〕以下に まで低減できる。
[0157] また、図 7に示すように、プログラマブルロジック IC31a〜31dは、 OS (Operating Sy stem)の処理を行って 、な 、。例えば、テレビジョン放送を表示する場合(図中破線
の場合)には、 MAC (LLC)層の上に、デコード処理を行う層と、インターレース Zプ ログレツシブ変換やスケーリング処理を行う層とが形成されている。そのため、デコー ド処理を行う層は、 MAC (LLC)層から、 OSを介すことなぐ MACプロトコルで伝送 されたデータ列を受け取つている。同様に、コンピュータ 3からのデスクトップ画面を 表示する場合(図中、実線の場合)には、 TCP/IP層の上に、アプリケーション層(V NC層)が形成される。したがって、当該アプリケーション層は、 OSを介すことなぐ T CPZIP層へ、送信先へ送信するデータ列を渡すと共に、 TCP/IP層から、 OSを介 すことなぐ TCPプロトコルで伝送されたデータ列(リモートデスクトップシステム用の プロトコルのデータ列)を受け取つている。なお、上記 MAC (LLC)層は、 MAC層処 理回路 52a ' 52b ' 52dによって実現されている。また、上記デコード処理を行う層は、 デコーダ回路 53a' 52c ' 53dによって実現され、 TCPZlP層およびアプリケーション 層は、 TCPZIP処理回路 53bおよびアプリケーション処理回路 54bによって、それぞ れ実現されている。さらに、インターレース Zプログレッシブ変換やスケーリング処理 を行う層は、解像度変換回路 33によって実現されている。
[0158] このように、上記各層が、 OSを介さずに、通信しているので、ロジック信号に変換さ れた以降の画像データがディスプレイ 13へ転送されるまでの一連の動作を簡略ィ匕で きる。この結果、当該動作を、プログラマブルロジック IC31 ' 32によって実行している にも拘わらず、プログラマブルロジック IC31 · 32の回路規模を大幅に削減できる。
[0159] ところで、一般に、上記両駆動回路の動作タイミングは、画素アレイと、ディスプレイ へ入力される画像データのフォーマットとの組み合わせ毎に異なっていることが多い 。したがって、ディスプレイにおいて、上記両駆動回路の動作タイミングを制御するタ イミングコントローラは、画素アレイと別個のチップに収められることが多い。この結果 、ディスプレイにタイミングコントローラとして動作する回路を設けると、ディスプレイを 構成する素子の数が増加して、ディスプレイの構成が複雑になりがちである。
[0160] これに対して、本実施形態に係るディスプレイ端末 4では、ディスプレイ 13にタイミン グコントローラが設けられておらず、プログラマブルロジック IC32がディスプレイ 13の データ信号線駆動回路 22および走査信号線駆動回路 23を直接制御している (プロ グラマブルロジック IC32の端子が両駆動回路 22· 23の端子に接続されている)。こ
の結果、上記タイミングコントローラをディスプレイ 13に設け、プログラマブルロジック I C31が当該タイミングコントローラと通信する構成と比較して、ディスプレイ 13の構成 を簡略化できる。
[0161] また、上記プログラマブルロジック IC32は、読み込むプログラムセットを変更するこ とによって、動作を変更できる。したがって、画素アレイと、ディスプレイへ入力される 画像データのフォーマットとの組み合わせが変化したとしても、プログラムセットをそれ ぞれに合わせて変更するだけで、両駆動回路 22· 23の動作タイミングを、当該組み 合わせに合うようにして制御できる。これにより、ハードウェアとしては、同じプログラマ ブルロジック IC32を使用できるので、ディスプレイ 13にタイミングコントローラとして動 作する回路を設ける構成とは異なり、当該回路を別個のチップに分ける必要がない。 したがって、当該回路を別個のチップに分ける場合と比較して、チップの外部と接続 するための端子やインターフェース回路あるいは配線などを削減できる。これらの結 果、ディスプレイ 13にタイミングコントローラを設ける構成と比較して、ディスプレイ端 末 4全体の回路構成を簡略化できる。
[0162] 〔第 2の実施形態〕
ところで、上記第 1の実施形態では、ディスプレイ端末 4がユーザ力 の入力に基づ いて、映像データの符号ィ匕方法を判定する場合について説明した。これに対して、 本実施形態では、ディスプレイ端末 4が、外部の装置 (例えば、受信機本体 2ゃコン ピュータ 3など)力も受信したデータ列、あるいは、例えば、メモリカード 15などの記録 媒体力 読み出したデータ列に基づいて、映像データの符号ィ匕方法を判定する構 成について説明する。なお、当該判定は、プログラマブルロジック IC31 ' 32の外部に 設けた回路によって行ってもよいが、以下では、プログラマブルロジック IC31 ' 32が 行う場合を例にして説明する。
[0163] すなわち、本実施形態に係るディスプレイ端末 4の ROM41 ·42〖こは、上記プロダラ ムセット Pla〜Pld'P2a〜P2dに代えて、プログラムセット PI la〜Pl ld'P12a〜l 2dが記憶されている。これらのうち、プログラムセット P12a〜P12dは、上記プロダラ ムセット P2a〜P2dと略同様である力 プログラマブルロジック IC32の論理回路に、フ ォーマット判定回路 64a〜64dを形成させるためのプログラムが省略されている。また
、プログラムセット Pl la〜Pl ldは、上記プログラムセット Pla〜Pldと略同様である 1S プログラマブルロジック IC31の論理回路にフォーマット判定回路(切り換え回路) 71a〜71dを構成させるためのプログラムが追加されている。
[0164] プログラマブルロジック IC31 ' 32力 これらのプログラムセット Pl la〜Pl ld'P12a 〜P2dに従って自らの論理回路を接続した場合、図 8に示すように、デコーダ回路 5 3a' 52c ' 53d、あるいは、アプリケーション処理回路 54bよりも前(図の例では、各回 路の直前)に、それぞれ、フォーマット判定回路 71a〜71dが形成される。なお、図 8 は、プログラムセット PI laに従って接続されている場合を例示しており、上記各フォ 一マット判定回路 71a〜71dのうち、フォーマット判定回路 71aが形成されている状 態を示している。
[0165] 上記各フォーマット判定回路 71a〜71dは、外部の装置 (例えば、受信機本体 2や コンピュータ 3など)力も受信したデータ列、あるいは、例えば、メモリカード 15などの 記録媒体力も読み出したデータ列を解析して、入力された映像データのフォーマット を特定する。さらに、当該特定されたフォーマットが、これまでのフォーマットと異なつ て!ヽれば、当該フォーマットを示すフォーマット選択信号をプログラムセット選択回路 43へ出力する。
[0166] 例えば、一般に、符号ィ匕された映像データを示すデータ列には、データのフォーマ ット (符号化方法)を示す情報 (フォーマット情報)が含まれて!/ヽることが多!ヽ。したが つて、コントローラ部 14に入力される映像データ力 このようなフォーマットを採用して いる場合には、上記各フォーマット判定回路 71a〜71d (—部後述)は、データ列から 、フォーマット情報を抽出し、それに基づいて、映像データの符号化方法を判定する と共に、符号化方法に対応して予め記憶されて 、るプログラムセットへの切り換えを 指示できる。また、受信機本体 2やコンピュータ 3などの送信装置が、符号化された映 像データを示すデータ列に、映像データの符号ィヒ方法を示すフォーマット情報をへ ッダとして付加した上で送信する構成の場合は、上記各フォーマット判定回路 71a〜 71dは、ヘッダとして付加されたフォーマット情報に基づいて、映像データの符号ィ匕 方法を判定できる。
[0167] これにより、プログラマブルロジック IC31 ' 32は、上記プログラムセット Pl la〜Pl l
d · P 12a〜P 12dのうち、上記特定されたフォーマットに対応するプログラムセットに従 つて、 自らの論理回路を接続し直すことができる。したがって、ディスプレイ端末 4は、 何ら支障なぐ入力される映像データを表示できる。
[0168] ところで、上記第 1および第 2の実施形態では、 2つのプログラマブルロジック IC31 •32と、それに対応する ROM41 '42が設けられている場合について説明した力 チ ップ数の削減が強く求められる場合には、例えば、図 9に示すように、図 4に示す両プ ログラマブルロジック IC31 · 32を 1つのプログラマブルロジック IC (プログラム可能な 論理回路) 34によって実現してもよい。なお、図 9の例では、 ROM41.42も 1つの R OM (記憶回路) 44にまとめられて 、る。
[0169] 当該変形例に係る構成では、図 4の構成と比較して、チップ数を削減できる。また、 これに伴なつて、各チップ間の配線も不要になるので、基板面積 (フットプリント)、基 板のレイヤー数を縮小でき、製造コストを削減できる。
[0170] ただし、上記各実施形態のように、プログラマブルロジック ICをプログラマブルロジッ ク IC31 · 32に分けた場合は、両プログラマブルロジック IC31 · 32の一方のプログラム のみを書き換えることができる。したがって、例えば、駆動方法を変更せず、デコード 方法のみを切り換える場合は、プログラマブルロジック IC31のみのプログラムを切り 換えることができる。したがって、プログラムの切り換え時間を短縮できる。また、各プ ログラムの規模が小さくなるので、プログラム修正時のコンパイルの時間も短縮できる 。カロえて、現時点では、一般的なプログラマブルロジック IC31 ' 32の回路規模は、ブ ロック群全てを形成するには充分ではな 、ことが多 、ので、複数のプログラマブル口 ジック IC31 ' 32に分割することによって、ディスプレイ端末 4を製造する際に、プログ ラマブルロジック IC31 · 32として使用可能なプログラマブルロジック ICの選択肢が多 くなる。
[0171] ところで、上記第 1および第 2の実施形態では、余りチップ数を増やすことなぐ表示 品質を大幅に向上させるために、プログラマブルロジック IC31 ' 32とは別に、解像度 変換回路 33を設けている。しかし、表示品質の向上よりも、回路規模およびチップ数 の削減の方が強く求められる場合には、図 10に示すように、解像度変換回路 33と同 様の処理を行う回路を、プログラマブルロジック IC31 ' 32によって実現してもよい。な
お、図 10では、図 4と同様に、プログラマブルロジック IC31 ' 32が設けられている場 合を例示している力 図 9と同様に、これらのプログラマブルロジック IC31 ' 32をまと めてもよい。
[0172] この場合であっても、 IZP変換処理やスケーリング処理の手順が比較的簡単であ れば、回路規模を余り増大させることなぐ IZP変換処理やスケーリング処理を行うこ とができる。このような処理としては、例えば、ある水平ラインを次の水平ラインへ複写 することによる IZP変換処理やスケーリング処理などが挙げられる。また、ある画素へ のデータを次の画素のデータとしても利用することによるスケーリング処理も挙げられ る。
[0173] ただし、上記各実施形態のように、解像度変換回路 33を別に設けた方が、動き適 応型の IZP変換処理などの比較的複雑な IZP変換処理あるいはスケーリング処理 を実施できるので、画質の向上と、チップ数および消費電力の削減とのバランスのと れたディスプレイ端末 4を実現できる。
[0174] また、上記各実施形態では、上述したように、ディスプレイ(13)力 タイミングコント ローラが省略されており、コントローラ部(14)力 両駆動回路(22· 23)の動作タイミ ングをも直接 (タイミングコントローラを介さず)制御している構成について説明した。 しかし、本発明は、この構成に限るものではなぐ以下の構成、すなわち、コントローラ 部がタイミングコントローラを介して、両駆動回路に接続されており、タイミングコント口 一ラが両駆動回路の動作タイミングを制御する構成にも適用できる。
[0175] ただし、上記各実施形態のように、コントローラ部が、両駆動回路の動作タイミング をも直接制御して 、る構成では、ディスプレイ力もタイミングコントローラを省略できる ので、ディスプレイ端末 (4)全体の回路規模を削減できる。
[0176] より詳細に説明すると、上記両駆動回路の動作タイミングは、ディスプレイの画素ァ レイ(12)とディスプレイへ入力される画像データとの組み合わせ毎に異なっているこ とが多い。したがって、ディスプレイにおいて、上記両駆動回路の動作タイミングを制 御するタイミングコントローラは、画素アレイと別個のチップに収められることが多い。 この結果、ディスプレイにタイミングコントローラとして動作する回路を設けると、デイス プレイの素子数が増加して、ディスプレイの構成が複雑になりがちである。
[0177] これに対して、上記構成では、プログラマブルロジック IC (31 · 32- 34)を含むコント ローラ部が、上記ディスプレイの走査信号線およびデータ信号線を駆動する駆動回 路の動作タイミングを制御する。この結果、上記タイミングコントローラをディスプレイ に設け、コントローラ部が当該タイミングコントローラと通信する構成と比較して、ディ スプレイの構成を簡略ィ匕できる。
[0178] また、上記プログラマブルロジック ICは、読み込むプログラムセットを変更することに よって、動作タイミングを変更できる。したがって、ディスプレイの画素アレイとディスプ レイへ入力される画像データとの組み合わせ毎に、駆動回路の動作タイミングが異な つていたとしても、プログラムセットを、それぞれに対応して変更するだけで、ハードウ エアとしては、同じプログラマブルロジック ICを使用できる。これにより、ディスプレイに タイミングコントローラとして動作する回路を設ける構成とは異なり、別個のチップに分 ける必要がない。したがって、チップの外部と接続するための端子やインターフエ一 ス回路あるいは配線などを削減できる。これらの結果、ディスプレイ端末全体の回路 規模を削減できる。
[0179] さらに、上記では、プログラムセット選択回路 43をプログラマブルロジック IC (31 - 32 ; 34)とは別体に設けると共に、当該プログラムセット選択回路 (43)がプログラマブル ロジック IC (32; 34)に形成されるフォーマット判定回路(64a〜64d; 71a〜71d)の 指示に応じて、各プログラマブルロジック ICのプログラムを切り換える場合にっ 、て 説明したが、これに限るものではない。映像データの符号ィ匕方法に応じて、プロダラ マブルロジック ICのプログラムを切り換えることができれば、例えば、フォーマット判定 回路を、プログラムセット選択回路と同様に、小規模の PLDやマイクロコンピュータに よって実現してもよい。この場合、プログラムセット選択回路とフォーマット判定回路と を 1チップの ICに集積してもよい。また、これとは逆に、プログラムセット選択回路をフ ォーマット判定回路と同様にプログラマブルロジック ICによって実現してもよい。
[0180] ただし、上記のように、プログラムセットを切り換えるタイミングおよび切り換えるべき プログラムセットを判定し、プログラマブルロジック ICへ切り換えを指示する回路のうち 、切り換えるタイミングおよび切り換えるべきプログラムセットを判定するフォーマット判 定回路が、プログラマブルロジック ICによって形成されていれば、プログラマブルロジ
ック ICのプログラムを更新すること〖こよって、判定方法を変更できる。したがって、ディ スプレイ端末 4が表示可能な映像データの符号ィ匕方法が追加あるいは訂正された場 合でも、何ら支障なく判定でき、よりフレキシビリティの高いディスプレイ端末 4を実現 できる。
[0181] ところで、上記では、帯域保証型の MACプロトコルで通信する場合と、ベストエフォ ート型の MACプロトコルで通信する場合とで、物理層として動作する無線通信用 IC 12が共用されており、プログラマブルロジック IC31内に、帯域保証型の MAC層処 理回路 52a、または、ベストエフオート型の MAC層処理回路 52bが形成される場合 を例にして説明したが、これに限るものではない。
[0182] 例えば、無線通信用 IC12が、双方の MACプロトコルでの処理が可能であれば、 各 MAC層処理回路 52a ' 52bをプログラマブルロジック IC31に形成せず、 IF回路 5 la' 51bが、無線通信用 IC12を制御して、それぞれの MACプロトコルでデータ列を 伝送させてもよい。また、状況 (本実施形態では、テレビジョン放送を表示する力、デ スクトップ画面を表示する力 )毎に、物理層(必要に応じて MAC層を含む)として動 作する無線通信用 IC12を、別個に設け、プログラマブルロジック IC31の IF回路 51a •5 lbは、いずれ力と通信してもよい。
[0183] また、上記では、階調変換処理回路 61a〜61dおよびドライバ制御回路 62a〜62d の双方をプログラマブルロジック IC32に形成し、駆動方法として、以下の全て、すな わち、エッジ強調や階調遷移強調の程度または有無と、暗表示期間の長さと、バック ライトの輝度との全てを、映像信号の符号ィ匕方法に応じて変更しているが、これに限 るものではない。階調変換処理回路 61a〜61dおよびドライバ制御回路 62a〜62d の一方をプログラマブルロジック IC32に形成したり、各プログラムセット間で、エッジ 強調や階調遷移強調の程度または有無と、暗表示期間の長さと、バックライトの輝度 とのいずれか 1つまたは複数を変更したりしてもよい。
[0184] いずれの場合であっても、以下の 3条件が成立すれば、略同様の効果が得られる: すなわち、(1)プログラムセットが、各符号ィ匕方法に対応して記憶されており、(2)各 プログラムセットは、入力された映像信号をデコードする処理を行う第 1の論理回路お よび上記ディスプレイを駆動する処理を行う第 2の論理回路を、上記プログラム可能
な論理回路に形成させるプログラムセットであると共に、 (3)上記記憶回路に記憶さ れた複数のプログラムセットのうち、第 1のプログラムセットと第 2のプログラムセットとで 、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを 駆動する際の駆動方法が、互いに異なっている。
[0185] ただし、本実施形態のように、無線通信用 IC12を単数とし、プログラマブルロジック IC31内に MAC層処理回路 52aを形成する構成をとれば、無線通信用 IC12が複数 の構成、または、無線通信用 IC12が複数の MACプロトコルを処理する構成と比較 して、ディスプレイ端末 4の回路規模、消費電力、寸法および重量を削減できる。
[0186] さらに、本実施形態のように、エッジ強調や階調遷移強調の程度または有無と、暗 表示期間の長さと、バックライトの輝度との全てを、符号化方法に応じて切り換えれば 、いずれかを切り換えない場合よりも、さらに、表示品質を向上できる。
[0187] また、上記では、ディスプレイ端末 4が携帯型である場合を例にして説明したが、こ れに限るものではな 、。受信機本体 2またはコンピュータ 3と有線の伝送経路を介し て通信する据え置き型の装置であってもよ 、。
[0188] この場合であっても、上記プログラムセットのうち、いずれを読み込ませるかによって 、プログラマブルロジック IC (31〜32' 34)の論理回路の接続を変更する構成によつ て、ディスプレイ端末 4の回路規模、消費電力、寸法および重量を削減できる。
[0189] ただし、ノ ッテリによって駆動する携帯型のディスプレイ端末 4は、消費電力の削減 が稼動時間の増大に直結する。また、携帯する場合、寸法および重量はできる限り 小さく軽い方が望ましい。したがって、携帯型のディスプレイ端末 4に特に好適に使 用できる。
[0190] さらに、本実施形態では、 ROM41 -42 (44)に複数のプログラムセットが予め記憶 されている場合を例にして説明した力 これに限るものではない。プログラマブルロジ ック IC31 ' 32 (34)が読み込むプログラムセットを切り換える前に、プログラムセットが プログラマブルロジック IC力もアクセス可能な記憶装置に格納されて 、れば、上記 R OMに代えて Z加えて、当該記憶装置を設けた構成でも同様の効果が得られる。
[0191] この場合、プログラムセットは、例えば、記録媒体に格納されて配付されるか、ある いは、有線または無線の通信路を介して伝送するための通信手段で送信して配付さ
れる。そして、上記記憶装置への書き込みが可能な装置によって当該記憶装置へ書 き込まれる。また、上記記録媒体を上記記憶装置として用いてもよい。いずれの場合 であっても、当該プログラムセットが上記記憶装置に格納されると、当該記憶装置に アクセスするプログラマブルロジック ICは、上記と同様に動作できるので、同様の効 果が得られる。
[0192] なお、配付用の記録媒体にプログラムを格納する際の形式は、例えば、プログラマ ブルロジック IC31が読み取り可能な形式であってもよいし、ソースコードや、インタプ リトまたはコンパイルの途中で生成される中間コードとして格納されて 、てもよ 、。 Vヽ ずれの場合であっても、符号化された情報の解凍、符号化された情報の復号、インタ プリト、コンパイル、などの処理、あるいは、各処理の組み合わせによって、上記プロ グラマブルロジック IC31をプログラム可能な形式に変換可能であれば、プログラムを 記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
産業上の利用の可能性
[0193] 本発明によれば、入力された映像信号をデコードする処理を行う第 1の論理回路と 上記ディスプレイを駆動する処理を行う第 2の論理回路とをプログラム可能な論理回 路に形成させる複数のプログラムセットを、ディスプレイの制御回路に入力される映像 信号の符号ィ匕方法に応じて切り換えることができるので、各符号化方法で符号化さ れた映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを 制御できるにも拘わらず、回路規模や消費電力等を削減できる。したがって、テレビ ジョン放送とコンピュータのデスクトップ画面とを切り換えて表示可能なディスプレイの 制御回路をはじめとして、種々のディスプレイの制御回路として広く使用できる。