JP2004063571A

JP2004063571A - セラミック電子部品の製造方法

Info

Publication number: JP2004063571A
Application number: JP2002216731A
Authority: JP
Inventors: Kosaku Kida; 喜田　耕作; Shinichi Kobayashi; 小林　真一; Isamu Kawatani; 川谷　勇; Shuji Watabe; 渡部　修司; Akiyoshi Ubata; 宇畑　明美
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-07-25
Filing date: 2002-07-25
Publication date: 2004-02-26

Abstract

【課題】スパッタリングにより電極を形成した場合の電極中のストレスを低減でき、該ストレスによる特性の変化が生じ難く、かつリード端子の引っ張り強度の劣化が生じ難いセラミック電子部品の製造方法を提供する。
【解決手段】チタン酸バリウム系強誘電体セラミックスからなる板状のセラミック素子１の両面にスパッタリングにより電極膜２を形成し、電極膜２を２５０〜４００℃の温度で熱処理した後、電極膜２にリード端子４を接合する、セラミック電子部品の製造方法。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、リード端子付の板状のセラミック電子部品に関し、より詳細には、板状のセラミック素子の両面に電極膜が形成されており、該電極膜にリード端子が接合されているセラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
特開２００１−２６７１７４号公報には、円板型セラミック素子の両主面に電極が形成されており、かつ該電極にリード端子が半田により接合されているリード端子付きのセラミック電子部品が開示されている。ここでは、セラミック素子の両主面に形成された電極は、セラミック素子の表面から順に第１〜第４の電極層を積層した構造を有する。第１の電極層が、ＮｉＴｉ合金からなり、第２の電極層がＣｕ、Ａｇ及びＡｕからなる群より選択された少なくとも１種からなり、第３の電極層がＮｉＴｉ合金からなり、第４の電極層がＣｕ、Ａｇ及びＡｕからなる群から選択された少なくとも１種により構成されている。
【０００３】
この先行技術に記載のセラミック電子部品では、最外層の第４の電極層が上記材料により構成されているので、リード端子の電極への半田付け性が良好である。また、セラミック素子の両主面に形成された電極が上記のような四層構造なので、高温下における電極の劣化が少なく、高温下にて使用されたとしても、Ｓｎの拡散等によるリード端子の引っ張り強度の劣化が少ないとされている。
【０００４】
また、上記先行技術では、上記第１〜第４の電極層はマグネトロンスパッタリング法により形成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、スパッタリングにより第１〜第４の電極層を順次形成した場合、成膜時の膜応力、並びにセラミック素子と電極材料との熱膨張係数差により、セラミック素子において面方向にストレスが加わりがちであった。従って、セラミック素子として、チタン酸バリウム系強誘電体セラミックスを用いた場合には、上記ストレスにより結晶構造が歪み、特性が変化するという問題があった。そのため、目的とする特性を得ることができないことがあった。
【０００６】
また、上記先行技術では、リード端子の電極への半田付け性は良好であるが、上記ストレスの影響により、電極とセラミックとの界面における接合強度が低下し、リード端子を引っ張る方向に力が加えられた場合の引っ張り強度が劣化するという問題もあった。
【０００７】
本発明の目的は、上述した従来技術の欠点を解消し、リード端子を容易かつ確実に半田付けできるだけでなく、スパッタリングにより電極を形成した場合であっても、上記ストレスによる特性の変化が生じ難く、かつ上記ストレスによりリード端子の上記引っ張り強度の劣化が生じ難いセラミック電子部品の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係るセラミック電子部品の製造方法は、チタン酸バリウム系強誘電体セラミックスからなる板状のセラミック素子を用意する工程と、前記セラミック素子の両主面に、スパッタリングにより電極膜を形成する工程と、前記電極膜を２５０〜４００℃の温度で熱処理する工程と、前記電極膜にリード端子を接合する工程とを備えることを特徴とする。
【０００９】
本発明に係るセラミック電子部品の製造方法では、上記チタン酸バリウム系強誘電体セラミックスからなるセラミック素子が用いられており、スパッタリングにより電極膜が形成されるが、電極膜を形成した後に、電極膜が２５０〜４００℃の温度で熱処理される。従って、加熱に際して発生する上記ストレスを緩和するあるいはなくすことができる。従って、特性の変化が生じ難く、かつ電極とセラミック素子表面との接合強度の劣化も生じ難い。
【００１０】
本発明の製造方法のある特定の局面では、リード端子を接合した後に、セラミック素子を覆うように外装樹脂が形成され、それによって耐湿性などの耐環境特性に優れたセラミック電子部品を提供することができる。
【００１１】
本発明の製造方法の他の特定の局面では、スパッタリングによる電極膜が多層構造であり、複数の金属膜を順次スパッタリングすることにより形成される。このように、本発明においては、上記電極は、複数の金属膜を積層することにより構成されていてもよい。
【００１２】
本発明の別の特定の局面では、上記複数の金属膜が、Ｓｎよりも酸素との結合力が強い第１の金属膜と、第１の金属膜の外側に形成されており、第１の金属膜に比べて半田付け性に優れた金属からなる第２の金属膜を有し、従って、半田付けにより、リード端子を第２の金属膜に容易にかつ確実に接合することができる。
【００１３】
本発明のより限定的な局面では、上記複数の金属として、セラミック素子の表面側から、ＮｉＴｉ合金からなる第１の電極層、Ｃｕ、Ａｇ及びＡｕからなる群から選択された少なくとも１種からなる第２の電極層、第２の電極層上に形成されており、かつＮｉＴｉ合金からなる第３の電極層及びＣｕ、Ａｇ及びＡｕからなる群から選択された少なくとも１種からなる第４の電極層が形成されている。この場合には、第４の電極層が半田付け性に優れており、半田付けによりリード端子を電極に容易にかつ確実に接合することができる。また、高温下で使用されたとしても、電極の劣化が生じ難く、かつ高温下で使用されたとしても、リード端子の引っ張り強度の劣化がより一層生じ難い。
【００１４】
本発明の製造方法のさらに他の特定の局面では、上記リード端子が半田付けにより前記電極膜に接合される。熱処理により、電極膜に応力がほとんど残留しておらず、電極膜とセラミック素子との接合強度の低下が生じ難いため、半田付けされたリード端子の引っ張り強度が高められたセラミック電子部品を提供することができる。
【００１５】
【発明の実施の形態】
以下、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００１６】
チタン酸バリウムを主成分とするセラミックスからなり、直径１０．０ｍｍ及び厚み１．０ｍｍの円板状のセラミック素子を用意した。図１に示すように、セラミック素子１の両主面１ａ，１ｂ上に、第１〜第４の電極層２ａ〜２ｄをスパッタリングにより順に形成した。すなわち、第１の電極層２ａとして厚み０．５μｍのＮｉＴｉ膜を形成した。次に、第２の電極層２ｂとして、厚み０．５μｍのＣｕ膜を形成した。さらに、第３の電極層２ｃとして厚み０．３μｍのＮｉＴｉ膜を形成した。次に、第４の電極層２ｄとして厚み０．３μｍのＣｕ膜を形成した。第１〜第４の電極層２ａ〜２ｄからなる電極２の総厚みは１．６μｍであり、電極２の直径は９．０ｍｍとした。
【００１７】
次に、上記のようにして電極２，２が形成されたセラミック素子１を、窒素雰囲気中において、下記の表１に示す種々の条件で熱処理した。比較のために、熱処理を施さないセラミック素子も用意した。
【００１８】
次に、各セラミック素子において、第４の電極層２ｄ上に、Ｓｎ及びＣｕを重量比で９９．３：０．７の割合で含む半田３を用い、リフロー法により、直径０．２６ｍｍのＳｎメッキ銅線からなるリード端子４を接合した。このようにして、図１及び図２に示すリード端子付きセラミックコンデンサとしてセラミック電子部品５を得た。
【００１９】
上記のようにして得た各リード端子付きセラミック電子部品の▲１▼電極強度及び▲２▼温度特性を下記の要領で評価した。
▲１▼電極強度…試料のセラミック素子を固定し、引っ張り試験機を用い、リード端子を１２０ｍｍ／分の速度で引っ張った。リード端子がセラミック素子から取り外された際の引っ張り強度を、電極強度とした。
【００２０】
▲２▼温度特性…上記各リード端子付きセラミック電子部品に、セラミック素子部分を覆うようにエポキシ樹脂からなる外装樹脂を粉体塗装し、１５０℃の雰囲気で１時間熱処理を行った。しかる後、交流１．０Ｖｒ．ｍ．ｓ及び１ｋＨｚで静電容量値の温度特性を測定した。温度特性は、−２５℃及び＋８５℃において評価した。
【００２１】
結果を下記の表１及び表２に示す。
【００２２】
【表１】

【００２３】
【表２】

【００２４】
表１から明らかなように、試料番号３〜６のセラミック電子部品では、熱処理が施されていない試料番号１のセラミック電子部品に比べて、電極強度が高められていることがわかる。１５０℃で６０分維持された試料番号２のセラミック電子部品では、試料１に比べて電極強度の平均値が若干低下していた。
【００２５】
なお、試料番号７では、５５０℃の温度で６０分間維持したが、電極強度が著しく低下していた。これは、５５０℃では、電極膜が酸化し、半田付けが不完全であったためである。また、静電容量温度特性については、試料番号３〜６では、熱処理を施さなかった試料番号１や１５０℃で熱処理が行われた試料番号２に比べて低温側において温度特性が改善されていることがわかる。
【００２６】
よって、熱処理温度は、２５０〜４５０℃の範囲とすべきことがわかる。
また、上記実験例では、第１の電極層２ａ及び第３の電極層２ｃとして、ＮｉＴｉ合金を用いたが、Ｔｉ、Ｎｉ、Ｗ、Ｖ、Ｃｒ、Ｎｉまたはこれらの各種合金により第１，第３の電極層２ａ，２ｃを構成してもよい。すなわち、これらのＳｎよりも酸素との結合力が強く、Ｓｎバリア効果を有する金属を用いて、第１，第３の電極層２ａ，２ｃを形成することにより、上記実験例と同様に、リード端子の接合強度を高めることができる。また、第２，第４の電極層２ｂ，２ｄは、上記実験例では、Ｃｕにより構成されていたが、半田付け性に優れた他の金属、例えば、Ａｕ、Ａｇ、Ｎｉまたはこれら合金などにより構成されてもよい。
【００２７】
さらに、上記実験例では、第１〜第４の電極層２ａ〜２ｄにより電極が形成されていたが、Ｓｎよりも酸素との結合力が強い第１の金属膜と、第１の金属膜の外側に形成されており、第１の金属膜に比べて半田付け性に優れた金属からなる第２の金属膜とを有する２層構造の電極膜を形成してもよい。
【００２８】
また、上記実験例では、円板状のセラミック素子１を用いたが、角板状などの他の板状のセラミック素子を用いてもよく、セラミックコンデンサ以外のセラミック電子部品にも本発明を適用することができる。
【００２９】
【発明の効果】
本発明に係るセラミック電子部品の製造方法では、チタン酸バリウム系強誘電体セラミックスからなる板状のセラミック素子の両面にスパッタリングにより電極膜が形成され、該電極膜が２５０〜４００℃の温度で熱処理される。従って、成膜時に発生した電極膜中のストレスが熱処理により開放される。よって、電極膜とセラミック素子との界面における電極膜の密着強度が高められるため、電極膜に接合されたリード端子の引っ張り強度を効果的に高めることができる。
【００３０】
また、上記成膜時のストレスは、セラミック素子の面方向に生じるが、本発明では、このストレスが開放されるため、強誘電体セラミックスからなるセラミック素子においてその結晶構造に歪みが生じ難い。従って、特性のばらつきの少ない、所望とする特性のセラミック電子部品を安定に供給することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例で得られるセラミック電子部品を説明するための正面断面図。
【図２】図１に示したセラミック電子部品の正面図。
【符号の説明】
１…セラミック素子
２…電極膜
２ａ〜２ｄ…第１〜第４の電極層
３…半田
４…リード端子
５…セラミック電子部品

Claims

チタン酸バリウム系強誘電体セラミックスからなる板状のセラミック素子を用意する工程と、
前記セラミック素子の両主面に、スパッタリングにより電極膜を形成する工程と、
前記電極膜を２５０〜４００℃の温度で熱処理する工程と、
前記電極膜にリード端子を接合する工程とを備えることを特徴とする、セラミック電子部品の製造方法。
前記リード端子を接合した後に、前記セラミック素子を覆うように外装樹脂を形成する工程をさらに備える、請求項１に記載のセラミック電子部品の製造方法。
前記スパッタリングによる電極膜が多層構造であり、複数の金属膜を順次スパッタリングすることにより形成される、請求項１または２に記載のセラミック電子部品の製造方法。
前記複数の金属膜が、Ｓｎよりも酸素との結合力が強い第１の金属膜と、第１の金属膜の外側に形成されており、第１の金属膜に比べて半田付け性に優れた金属からなる第２の金属膜とを備える、請求項３に記載のセラミック電子部品の製造方法。
前記複数の金属膜がＮｉＴｉ合金からなる第１の電極層と、Ｃｕ、Ａｇ及びＡｕからなる群から選択された第２の電極層と、ＮｉＴｉ合金からなる第３の電極層と、Ｃｕ、Ａｇ及びＡｕからなる第４の電極層である、請求項３に記載のセラミック電子部品の製造方法。
前記リード端子が半田付けにより前記電極膜に接合される、請求項１〜５のいずれかに記載セラミック電子部品の製造方法。