JP2004055769A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004055769A
JP2004055769A JP2002210176A JP2002210176A JP2004055769A JP 2004055769 A JP2004055769 A JP 2004055769A JP 2002210176 A JP2002210176 A JP 2002210176A JP 2002210176 A JP2002210176 A JP 2002210176A JP 2004055769 A JP2004055769 A JP 2004055769A
Authority
JP
Japan
Prior art keywords
integrated circuit
capacitor
semiconductor integrated
semiconductor device
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002210176A
Other languages
English (en)
Other versions
JP4077261B2 (ja
Inventor
Kenji Shioga
塩賀　健司
John Baniecki
ジョン　ベネキ
Kazuaki Kurihara
栗原　和明
Yasuo Yamagishi
山岸　康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002210176A priority Critical patent/JP4077261B2/ja
Priority to US10/619,483 priority patent/US6894396B2/en
Publication of JP2004055769A publication Critical patent/JP2004055769A/ja
Priority to US11/104,436 priority patent/US20050179128A1/en
Application granted granted Critical
Publication of JP4077261B2 publication Critical patent/JP4077261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インターポーザ構造を使用することなく、半導体集積回路素子の近傍の最短距離にデカップリングキャパシタを実装することが可能な半導体装置を提供する。
【解決手段】支持基板１と、支持基板上に実装された半導体集積回路素子２と、半導体集積回路素子の高周波領域での安定動作を可能にする薄膜キャパシタ２０とを備える半導体装置において、薄膜キャパシタ２０が半導体集積回路素子２下面の電極パッドに電気的に接続され、かつ、支持基板１上における薄膜キャパシタ２０の基板を含めた厚さが半導体集積回路素子のバンプ高さよりも小さい。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、コンピュータ等の電子機器に使用される半導体集積回路素子を実装してなる半導体装置に関する。より詳細には、半導体集積回路素子の近傍に電源供給用デカップリングキャパシタを配置して半導体集積回路素子の高周波領域における動作を安定化させることが可能な半導体装置に関する。
【従来の技術】
従来、電源電圧変動および基板内の高周波ノイズによる半導体集積回路素子の誤動作防止対策として、デカップリングキャパシタ（バイパスコンデンサ）を、回路配線基板の半導体集積回路素子の近傍に実装した半導体装置が知られている。このような半導体装置では、上記キャパシタとして、積層チップキャパシタが通常用いられる。
【０００２】
図１は、積層チップキャパシタを実装した従来の半導体装置を示す。
【０００３】
図１の半導体装置においては、パッケージ基板１にＢＧＡ（ボールグリッドアレイ）接続された半導体集積回路素子２に対して、パッケージ下部に積層チップキャパシタ４がバンプ接続されている。このパッケージ基板１は、例えば、マルチチップモジュール（ＭＣＭ）基板等である。積層チップキャパシタ４の高さが回路配線基板（マザーボード）３と干渉するために、回路配線基板３のキャパシタ実装部分はくり貫いて形成してある。この場合、半導体集積回路素子２とキャパシタ４間のインダクタンスが問題となる。
【０００４】
図１のような半導体装置の場合、パッケージ基板１内で、積層チップキャパシタ４と半導体集積回路素子２と間の配線の引き回しが必要になり、この引き回し配線でインダクタンスが存在することから、高速動作の半導体集積回路素子２に対しての電源電圧変動の抑止、および高周波リップル吸収の効果は薄れてくる。電圧変動を抑えるためにキャパシタに求められることは、等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）の低減である。特に、配線の引き回しによるインダクタンスの増加は、デカップリングキャパシタの高周波特性を妨げている。
【０００５】
この問題を回避するため、半導体集積回路素子近傍にキャパシタを配置し、半導体集積回路素子の電源、グランドからキャパシタまでの配線引き回しを最短にすることにより、インダクタンスの低減が可能となる。そこで、特開平４−２１１１９１号公報には、セラミック回路基板上に誘電体薄膜を形成し、インダクタンスを低減することにより電源系に対するノイズの低減を実現することが考案されている。
【０００６】
また、特開平７−１７６４５３号公報、特開２００１−６８５８３号公報、特開２００１−３５９９０号公報には、ビアホールを有する支持基板上に形成された薄膜型キャパシタの上面パッドを半導体集積回路素子に、下面パッドは回路基板に接続し、インダクタンスを低減することが考案されている。
【０００７】
図２は、キャパシタ内蔵インターポーザを実装した従来の半導体装置を示す。図２の（Ａ）においては、パッケージ基板１上にＢＧＡ接続された半導体集積回路素子２に対して、半導体集積回路素子２下部にキャパシタ内蔵インターポーザ５がＢＧＡ接続されている。この場合、インターポーザ５の高さがパッケージ基板１と干渉するため、パッケージ基板１のインターポーザ実装部分はくり貫いてある。図２の（Ｂ）の構成では、パッケージ基板１と半導体集積回路素子２との間にキャパシタ内蔵インターポーザ５がＢＧＡ接続により実装されている。
【０００８】
図１に比べて、図２の半導体装置の場合は、半導体集積回路素子とキャパシタの接続距離は短くなるが、インターポーザ型を使用すると、製造工程が増加し、技術的にも困難となり、低コスト化は難しくなる。また、素子間接続数が増加するので信頼性の面でも問題がある。また、図２（Ａ）のようにキャパシタ自体の厚みのため、半導体集積回路素子の実装用パッケージを加工しなければならない。
【発明が解決しようとする課題】
従来、半導体集積回路素子の近傍にキャパシタを配置するには、図２に示したように、支持基板と半導体集積回路素子間にインターポーザ型のチップキャパシタを適用しなければならなかった。しかし、インターポーザ型キャパシタを作製するには、基板にスルービアを形成しなければならず、導体とセラミックスを同時焼成するプロセスによるものや、シリコン等の基板に貫通孔を形成して導体を充填してスルービアを形成しなければならない。これらは、製造上、技術的に困難であり、低コスト化を見込むことができなかった。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、インターポーザ構造や積層チップキャパシタを使用することなく、半導体集積回路素子の近傍の最短距離にデカップリングキャパシタを実装することを可能とし、キャパシタのデカップリング機能を最大限に引き出すことができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備える半導体装置であって、前記キャパシタが、前記半導体集積回路素子下面の電極パッドに電気的に接続され、前記支持基板上における前記キャパシタの基板を含めた厚さが前記半導体集積回路素子のバンプ高さよりも小さいか、あるいは等しいことを特徴とする。本発明の半導体装置では、キャパシタをシリコンやガラス等の平滑性を有する基板上に作製し、このキャパシタを基板側から薄型化することで、半導体集積回路素子のパッケージ実装時のバンプ高さより小さいか、あるいは同程度の高さにすることで、半導体集積回路素子とキャパシタ間を最短距離にすることができる。
【００１０】
請求項２に記載した発明は、請求項１記載の半導体装置において、前記キャパシタの基板の背面が、前記半導体集積回路素子を実装するための前記支持基板表面に接触することを特徴とする。
【００１１】
請求項３に記載した発明は、支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備え、前記半導体集積回路素子とリードフレームとがワイヤボンディングにより電気的に接続される半導体装置であって、前記キャパシタは、前記半導体集積回路素子上面の電極パッドに電気的に接続され、前記半導体集積回路素子上面における前記キャパシタの基板を含めた高さが、前記ワイヤボンディングのワイヤ高さよりも低いことを特徴とする。本発明の半導体装置では、キャパシタをシリコンやガラス等の平滑性を有する基板上に作製し、このキャパシタを基板側から薄型化することで、半導体集積回路素子のパッケージ実装時のワイヤボンディングのワイヤ高さよりも低くしてあり、半導体集積回路素子とキャパシタ間を最短距離にすることができる。
【００１２】
請求項４に記載した発明は、請求項１又は３記載の半導体装置において、前記支持基板がシリコンであることを特徴とする。
【００１３】
請求項５に記載した発明は、請求項１記載の半導体装置において、前記キャパシタの誘電体層を構成する誘電体酸化物が、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、Ｎｂの中、少なくとも１つの元素を含む複合酸化物であることを特徴とする。
【００１４】
請求項６に記載した発明は、請求項１記載の半導体装置において、前記キャパシタの誘電体層を間に挟み込んで形成される上部電極及び下部電極が、Ｐｔ、Ａｕ、Ｃｕ、Ｐｂ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物、Ｃｒの中、少なくとも１つ以上の金属元素又は金属酸化物を含有することを特徴とする。
【００１５】
請求項７に記載した発明は、請求項１記載の半導体装置において、前記キャパシタが、前記基板及び電極パッドを含めた厚さが５０μｍ以下となるよう構成したことを特徴とする。
【００１６】
請求項８に記載した発明は、請求項１記載の半導体装置において、前記キャパシタが、前記基板上に誘電体層を間に挟み込んで形成される上部電極及び下部電極を含む薄膜キャパシタであることを特徴とする。
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を参照しながら具体的に説明する。
【００１７】
図３に、本発明の半導体装置の第１の実施形態の構成を示す。図３の（Ａ）は、本発明の半導体装置の第１の実施形態の構成例を示し、（Ｂ）はこの実施形態の半導体装置の部分拡大図である。
【００１８】
図３の実施形態において、半導体装置１０は、支持基板としてのパッケージ基板１と、パッケージ基板１上に実装された半導体集積回路素子２と、半導体集積回路素子２の高周波領域における動作を安定化するデカップリングキャパシタとして配置される薄膜キャパシタ２０とから構成される。薄膜キャパシタ２０は、半導体集積回路素子２下面の電極パッド部に電気的に接続されると共に、支持基板１上における薄膜キャパシタ２０の基板を含めた厚さが半導体集積回路素子２の半田バンプ高さＨよりも小さく構成されている。
【００１９】
この薄膜キャパシタ２０は、例えば、シリコンやガラス等の平滑性を有する基板上に、誘電体層を間に挟み込んだ上部電極層と下部電極層を形成することにより作製される。この薄膜キャパシタ２０の電極パッド及び基板を含めた厚さは５０μｍ以下まで薄型化してある。薄膜キャパシタ２０と半導体集積回路素子２の電極パッド部どうしを、例えば、Ａｕ−Ａｕの超音波接合を利用して電気的に接続することで実装される。
【００２０】
図３の（Ｂ）に示したように、半導体集積回路素子２をパッケージ基板１に半田バンプにより接合する際に用いられる半田バンプの高さＨ（ここでは、パッケージ基板１及び半導体集積回路素子２の各電極パッドの厚さを含む高さとする）は、７０μｍ程度である。また、パッケージ基板１の電極パッド及び半導体集積回路素子２の電極パッドの厚さは共に、１０μｍ程度である。したがって、この実施形態の薄膜キャパシタ２０は、支持基板１上における薄膜キャパシタ２０の基板を含めた厚さが半導体集積回路素子２の半田バンプ高さＨよりも小さく、もしくは同程度の高さに構成することができる。
【００２１】
この実施形態では、図３の（Ｂ）のように、薄膜キャパシタ２０の基板背面が、パッケージ基板１の表面に接触する構成にしてある。このように構成することで、半導体集積回路素子２をパッケージ基板１に接続する際に、半田バンプ高さが規定されることになる。このように半導体集積回路素子２とパッケージ基板１間の距離が規定されると、半田溶融時に、半導体集積回路素子２とパッケージ基板１の電極パッドにより半田の広がりが制限されるため、半田の表面張力により接続部の形状は球欠体となることが防止され、円柱形状になる。このため、半田と半導体集積回路素子２およびパッケージ基板１上の電極パッドとの接着部分に応力集中が生じることを防止できる。
【００２２】
なお、特開昭５７−１１８６５０号公報に記載されたように、半田溶融時に、支持基板の電極と回路素子の電極間の半田接続部を球欠体ではなく、円柱形状に形成すると、同一半田量でも接続高さが高くなり、温度変化により生じる応力が、半田接続部に均一にしかも高さ増加分だけ減少して分配される。ため、回路素子の半田接続部の接続信頼性が向上する。
【００２３】
図４に、本発明の半導体装置の第２の実施形態の構成を示す。
【００２４】
図４の実施形態において、半導体装置１１は、支持基板としてのパッケージ基板１と、パッケージ基板１上に実装された半導体集積回路素子２と、半導体集積回路素子２の高周波領域における動作を安定化するデカップリングキャパシタとして配置される薄膜キャパシタ２０とから構成される。この半導体装置１１は、半導体集積回路素子２とリードフレーム１６とがワイヤボンディングにより電気的に接続される構成であり、樹脂モールド１８に封止された状態で使用される。
【００２５】
この実施形態において、薄膜キャパシタ２０は、半導体集積回路素子２上面の電極パッド部に電気的に接続されると共に、半導体集積回路素子２の上面における薄膜キャパシタ２０の基板を含めた高さＨ１がボンディングワイヤ１７のワイヤ高さＨ２も小さく構成されている。
【００２６】
図３の実施形態と同様に、この薄膜キャパシタ２０は、例えば、シリコンやガラス等の平滑性を有する基板上に、誘電体層を間に挟み込んだ上部電極層と下部電極層を形成することにより作製される。この薄膜キャパシタ２０の電極パッド及び基板を含めた厚さは５０μｍ以下まで薄型化してある。薄膜キャパシタ２０と半導体集積回路素子２の電極パッド部どうしを、例えば、Ａｕ−Ａｕの超音波接合を利用して電気的に接続することで実装される。
【００２７】
この実施形態では、薄膜キャパシタ２０の基板を含めた厚さＨ１が、半導体集積回路素子２表面からのボンディングワイヤ１７のワイヤ高さＨ２よりも小さいことを特徴とする。図４に示したように、ワイヤボンディングのリードフレーム１６からのワイヤ高さは１５０μｍ程度であり、薄膜キャパシタ２０を内蔵っする本実施形態の半導体装置１１は容易に作製することができる。
【００２８】
図４の半導体装置１１においても、第１の実施形態と同様、薄膜キャパシタ２０は、その支持基板としてのシリコンウェハーの背面を研磨して、厚さ５０μｍ以下に薄型化してある。また、薄膜キャパシタ２０と半導体集積回路素子２の各電極端子どうしを、Ａｕ−Ａｕの超音波接合法を用いて実装してある。上述したように、ボンディングワイヤ１７のワイヤ高さは１５０μｍ程度であり、樹脂モールド１８を形成する際に、薄膜キャパシタ２０が干渉することがない。したがって、薄膜キャパシタ２０を内蔵する半導体装置１１が容易に作製することができる。
【００２９】
図５は、本発明に係る薄膜キャパシタの製造方法の実施例を説明するための図である。図６は、図５の薄膜キャパシタを実装した本発明の半導体装置の詳細構造を示す。
【００３０】
図５の（ａ）に示したように、支持基板にはシリコンウェハー２１を用いている。支持基板にシリコンを使用することで、背面研磨による薄型化が容易である。シリコンは３０μｍ程度に薄く研磨しても割れにくいため、本発明に係る薄膜キャパシタ２０の支持基板として好適である。また、半導体集積回路素子２と薄膜キャパシタ２０との熱膨張係数をほぼ同じレベルに合わせることができ、実装ストレスを回避することができる。
【００３１】
図５の（ｂ）、（ｃ）、（ｄ）に示したように、シリコンウェハー２１上に下部電極層２３、誘電体層２４、上部電極層２５の薄膜を順次成膜する。この実施例では、厚さ０．３ｍｍのＳｉＯ２熱酸化膜が形成されたシリコンウェハー２１を用い、まず、このシリコンウェハー２１上に下部電極材料としてＴｉＯ２（０．０５μｍ）／Ｐｔ（０．１μｍ）をスパッタリング法により成膜を行う。次に、同一真空系内で、高誘電体材料（Ｂａ、Ｓｒ）ＴｉＯ３（以下、ＢＳＴという）をスパッタリング法により成膜する。さらに、その上に、Ｐｔ（０．１μｍ）をスパッタリング法により成膜してある。
【００３２】
本発明に係る薄膜キャパシタ２０の、誘電体層２４を構成する誘電体酸化物として好適な構成材料としては、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、鉛（Ｐｂ）、スズ（Ｚｒ）、ビスマス（Ｂｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、ニオブ（Ｎｂ）等の中、少なくとも１つの元素を含む複合酸化物を適用することができる。薄膜キャパシタ２０の誘電体層２４に好適な誘電体酸化物として、上記実施例の（Ｂａ，Ｓｒ）ＴｉＯ３の他、例えば、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、Ｔａ２Ｏ５等を挙げることができる。
【００３３】
また、本発明に係る薄膜キャパシタ２０において、誘電体層２４を間に挟み込んで形成される上部電極層２５及び下部電極層２３に好適な構成材料として、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ルテニウム酸化物、イリジウム（Ｉｒ）、イリジウム酸化物、クロム（Ｃｒ）等の中、少なくとも１つ以上の金属元素又は金属酸化物を含有するものを適用することができる。
【００３４】
次に、図５の（ｅ）に示したように、フォトリソグラフィ法により、上部電極層２５および誘電体層２４の開口部をパターニングする。さらに、Ａｒイオンミリングを使用して、Ｐｔ、ＢＳＴの一括ドライエッチングを行う。
【００３５】
次に、図５の（ｆ）、（ｇ）に示したように、ポリイミド絶縁層２６を成膜して、Ｃｒ膜０．０５μｍ、Ｃｕ膜１μｍ、Ａｕ膜１０μｍを順次積層して電極パッド２２が形成してある。図６に示したように、この電極パッド２２には、半導体集積回路素子２の電極パッド１２とＡｕ−Ａｕ超音波接合を行なうため、薄膜キャパシタ２０側は、直径４０μｍ、厚さ１０μｍ程度のＡｕ最表面パッドが形成され、半導体集積回路素子２側には、厚さ０．２μｍ程度のＡｕ最表面パッドが形成されている。半導体集積回路素子２の電極パッド１２は、Ｃｕ膜３μｍ、Ｎｉ膜２μｍ、Ａｕ膜０．２μｍを積層して形成してある。
【００３６】
その後、図５の（ｈ）、図６の（Ａ）に示したように、シリコンウェハー２１の背面２１ａを研磨して、薄膜キャパシタ２０の基板２１を含む厚さ（電極パッド２２を除く）を４０μｍまで薄型化させる。これは、半導体集積回路素子２の実装高さ（バンプ高さ）と同程度の厚さにするためである。
【００３７】
このようにして作製された薄膜キャパシタ２０を適用することによって、薄膜キャパシタを内蔵した本発明の半導体装置を得ることができる。
【００３８】
図６の（Ｂ）に示したように、薄膜キャパシタ２０の電極パッド２２と半導体集積回路素子２の電極パッド１２とのＡｕ−Ａｕ超音波接合によって、薄膜キャパシタ２０の電極部と半導体集積回路素子２の電極部とが接合され、本発明の半導体装置１０が完成する。
【００３９】
図６の実施例の半導体装置１０においては、薄膜キャパシタ２０の厚さは、半導体集積回路素子２の半田バンプ高さＨよりある程度小さくしてあり、薄膜キャパシタ２０の基板の背面２１ａはパッケージ基板１の表面に接触していない。この実施例のように、完成品としての半導体装置１０を使用する際に、半導体集積回路素子２の半田接合部の温度変化による応力変動の影響が直接、薄膜キャパシタ２０に伝わらないように構成してもよい。半田疲労寿命を延ばすことができ、半田接合の電気的接続の信頼性を向上することができる。
【００４０】
以上の図５及び図６の説明では、図３の実施形態に基づいて薄膜キャパシタ２０及び半導体装置１０の作製方法を述べてきたが、同様にして、図４の半導体装置１１も容易に作製することができる。すなわち、図６の（Ａ）に示した薄膜キャパシタ２０を上下反転させた状態で、薄膜キャパシタ２０の電極パッド２２と半導体集積回路素子２の電極パッド１２とのＡｕ−Ａｕ超音波接合によって、薄膜キャパシタ２０の電極部と半導体集積回路素子２の電極部とを接合して、図４の半導体装置１１を作製できる。
【００４１】
（付記１）
支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備える半導体装置であって、前記キャパシタは、前記半導体集積回路素子下面の電極パッドに電気的に接続され、前記支持基板上における前記キャパシタの基板を含めた厚さが前記半導体集積回路素子のバンプ高さより小さいか、あるいは等しいことを特徴とする半導体装置。
【００４２】
（付記２）
前記キャパシタの基板の背面は、前記半導体集積回路素子を実装するための前記支持基板表面に接触することを特徴とする付記１記載の半導体装置。
【００４３】
（付記３）
支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備え、前記半導体集積回路素子とリードフレームとがワイヤボンディングにより電気的に接続される半導体装置であって、前記キャパシタは、前記半導体集積回路素子上面の電極パッドに電気的に接続され、前記半導体集積回路素子上面における前記キャパシタの基板を含めた高さが、前記ワイヤボンディングのワイヤ高さよりも低いことを特徴とする半導体装置。
【００４４】
（付記４）
前記支持基板はシリコンであることを特徴とする付記１又は３記載の半導体装置。
【００４５】
（付記５）
前記キャパシタの誘電体層を構成する誘電体酸化物が、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、Ｎｂの中、少なくとも１つの元素を含む複合酸化物であることを特徴とする付記１記載の半導体装置。
【００４６】
（付記６）
前記キャパシタにおいて、誘電体層を間に挟み込んで形成される上部電極及び下部電極が、Ｐｔ、Ａｕ、Ｃｕ、Ｐｂ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物、Ｃｒの中、少なくとも１つ以上の金属元素又は金属酸化物を含有することを特徴とする付記１記載の半導体装置。
【００４７】
（付記７）
前記キャパシタは、前記基板及び電極パッドを含めた厚さが５０μｍ以下となるよう構成したことを特徴とする付記１記載の半導体装置。
【００４８】
（付記８）
前記キャパシタは、前記基板上に誘電体層を間に挟み込んで形成される上部電極及び下部電極を含む薄膜キャパシタであることを特徴とする付記１記載の半導体装置。
【００４９】
（付記９）
前記キャパシタの基板の背面は、前記半導体集積回路素子を実装するための前記支持基板表面に接触しないよう構成したことを特徴とする付記１記載の半導体装置。
【００５０】
（付記１０）
前記キャパシタは樹脂モールドにより封止されることを特徴とする付記３記載の半導体装置。
【発明の効果】
以上説明したように、本発明の半導体装置によれば、半導体集積回路素子の直下に薄膜キャパシタを実装し、両者の距離を最短することができるため、キャパシタの低抵抗化および低インダクタンス化を達成させることができ、半導体集積回路素子の高周波領域（ＧＨｚ帯）での動作を安定化することを可能にする半導体装置を提供できる。さらに、半導体パッケージとして、キャパシタの部品高さを調整することにより、半田疲労寿命を延ばすことができ、半田接合の電気的接続の信頼性を向上することができる。
【図面の簡単な説明】
【図１】積層チップキャパシタを実装した従来の半導体装置を示す図である。
【図２】キャパシタ内蔵インターポーザを実装した従来の半導体装置を示す図である。
【図３】本発明の半導体装置の第１の実施形態の構成を示す図である。
【図４】本発明の半導体装置の第２の実施形態の構成を示す図である。
【図５】本発明に係る薄膜キャパシタの製造方法を説明するための説明図である。
【図６】図５の薄膜キャパシタを実装した本発明の半導体装置の詳細構造を示す図である。
【符号の説明】
１　パッケージ基板
２　半導体集積回路素子
３　回路配線基板
４　積層チップキャパシタ
５　キャパシタ内蔵インターポーザ
１０、１１　半導体装置
１２　電極パッド
１５　半田バンプ
１６　リードフレーム
１７　ボンディングワイヤ
１８　樹脂モールド
２０　薄膜キャパシタ
２１　シリコンウェハー
２１ａ　研磨面
２２　電極パッド
２３　下部電極層
２４　誘電体層
２５　上部電極層
２６　ポリイミド絶縁層

Claims (8)

  1. 支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備える半導体装置であって、
    前記キャパシタは、前記半導体集積回路素子下面の電極パッドに電気的に接続され、前記支持基板上における前記キャパシタの基板を含めた厚さが前記半導体集積回路素子のバンプ高さより小さいか、あるいは等しいことを特徴とする半導体装置。
  2. 前記キャパシタの基板の背面は、前記半導体集積回路素子を実装するための前記支持基板表面に接触することを特徴とする請求項１記載の半導体装置。
  3. 支持基板と、前記支持基板上に実装された半導体集積回路素子と、前記半導体集積回路素子の高周波領域での安定動作を可能にするキャパシタとを備え、前記半導体集積回路素子とリードフレームとがワイヤボンディングにより電気的に接続される半導体装置であって、
    前記キャパシタは、前記半導体集積回路素子上面の電極パッドに電気的に接続され、前記半導体集積回路素子上面における前記キャパシタの基板を含めた高さが、前記ワイヤボンディングのワイヤ高さよりも低いことを特徴とする半導体装置。
  4. 前記支持基板はシリコンであることを特徴とする請求項１又は３記載の半導体装置。
  5. 前記キャパシタの誘電体層を構成する誘電体酸化物が、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、Ｎｂの中、少なくとも１つの元素を含む複合酸化物であることを特徴とする請求項１記載の半導体装置。
  6. 前記キャパシタにおいて、誘電体層を間に挟み込んで形成される上部電極及び下部電極が、Ｐｔ、Ａｕ、Ｃｕ、Ｐｂ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物、Ｃｒの中、少なくとも１つ以上の金属元素又は金属酸化物を含有することを特徴とする請求項１記載の半導体装置。
  7. 前記キャパシタは、前記基板及び電極パッドを含めた厚さが５０μｍ以下となるよう構成したことを特徴とする請求項１記載の半導体装置。
  8. 前記キャパシタは、前記基板上に誘電体層を間に挟み込んで形成される上部電極及び下部電極を含む薄膜キャパシタであることを特徴とする請求項１記載の半導体装置。
JP2002210176A 2002-07-18 2002-07-18 半導体装置 Expired - Fee Related JP4077261B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002210176A JP4077261B2 (ja) 2002-07-18 2002-07-18 半導体装置
US10/619,483 US6894396B2 (en) 2002-07-18 2003-07-16 Semiconductor device with capacitor
US11/104,436 US20050179128A1 (en) 2002-07-18 2005-04-13 Semiconductor device with capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002210176A JP4077261B2 (ja) 2002-07-18 2002-07-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007166722A Division JP4538473B2 (ja) 2007-06-25 2007-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2004055769A true JP2004055769A (ja) 2004-02-19
JP4077261B2 JP4077261B2 (ja) 2008-04-16

Family

ID=30437562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002210176A Expired - Fee Related JP4077261B2 (ja) 2002-07-18 2002-07-18 半導体装置

Country Status (2)

Country Link
US (2) US6894396B2 (ja)
JP (1) JP4077261B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005561A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd キャパシタ内蔵両面実装回路基板を有する電子装置
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
US7884443B2 (en) 2005-09-06 2011-02-08 Panasonic Corporation Semiconductor device having a mounting substrate with a capacitor interposed therebetween
US8894836B2 (en) 2005-06-03 2014-11-25 Murata Manufacturing Co., Ltd. Electronic device and method for manufacturing the same
WO2016052221A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 半導体パッケージおよびその実装構造

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
US7183644B2 (en) * 2004-04-26 2007-02-27 Intel Corporation Integrated circuit package with improved power signal connection
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7916263B2 (en) * 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US7064043B1 (en) * 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
TW200735443A (en) * 2006-03-03 2007-09-16 Apogee Power Inc Compound battery set
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
US7791192B1 (en) 2006-01-27 2010-09-07 Xilinx, Inc. Circuit for and method of implementing a capacitor in an integrated circuit
KR100778227B1 (ko) * 2006-08-23 2007-11-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20080280463A1 (en) * 2007-05-09 2008-11-13 Mercury Computer Systems, Inc. Rugged Chip Packaging
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
US7564130B1 (en) * 2007-07-06 2009-07-21 National Semiconductor Corporation Power micro surface-mount device package
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
KR100925665B1 (ko) * 2007-12-10 2009-11-06 주식회사 네패스 시스템 인 패키지 및 그 제조 방법
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
JP5450188B2 (ja) * 2010-03-16 2014-03-26 株式会社東芝 放射線検出装置、放射線検出装置の製造方法および画像撮影装置
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
US9660017B2 (en) * 2015-01-20 2017-05-23 Mediatek Inc. Microelectronic package with surface mounted passive element
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
US9553079B1 (en) * 2015-12-15 2017-01-24 International Business Machines Corporation Flip chip assembly with connected component
US10403560B2 (en) * 2018-09-28 2019-09-03 Intel Corporation Thermal cooling system
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
US11342316B2 (en) * 2020-01-16 2022-05-24 Mediatek Inc. Semiconductor package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5404265A (en) 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
JPH0697237A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置及びその製造方法
JP3191529B2 (ja) 1993-10-14 2001-07-23 株式会社村田製作所 セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
US5548474A (en) * 1994-03-01 1996-08-20 Avx Corporation Electrical components such as capacitors having electrodes with an insulating edge
JPH09199374A (ja) * 1995-11-13 1997-07-31 Shinko Electric Ind Co Ltd 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
US6222260B1 (en) * 1998-05-07 2001-04-24 Vlsi Technology, Inc. Integrated circuit device with integral decoupling capacitor
JP2000223655A (ja) * 1999-01-29 2000-08-11 Rohm Co Ltd 半導体装置
JP3414333B2 (ja) 1999-10-01 2003-06-09 日本電気株式会社 コンデンサ実装構造および方法
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894836B2 (en) 2005-06-03 2014-11-25 Murata Manufacturing Co., Ltd. Electronic device and method for manufacturing the same
JP2007005561A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd キャパシタ内蔵両面実装回路基板を有する電子装置
JP4486553B2 (ja) * 2005-06-23 2010-06-23 富士通株式会社 キャパシタ内蔵両面実装回路基板を有する電子装置
US7884443B2 (en) 2005-09-06 2011-02-08 Panasonic Corporation Semiconductor device having a mounting substrate with a capacitor interposed therebetween
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
WO2016052221A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 半導体パッケージおよびその実装構造
JP5994958B2 (ja) * 2014-09-30 2016-09-21 株式会社村田製作所 半導体パッケージおよびその実装構造
JPWO2016052221A1 (ja) * 2014-09-30 2017-04-27 株式会社村田製作所 半導体パッケージおよびその実装構造

Also Published As

Publication number Publication date
JP4077261B2 (ja) 2008-04-16
US6894396B2 (en) 2005-05-17
US20040012085A1 (en) 2004-01-22
US20050179128A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
JP4077261B2 (ja) 半導体装置
US6875638B2 (en) Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
US6891248B2 (en) Semiconductor component with on board capacitor
TWI396271B (zh) 半導體裝置及其製造方法
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US6624501B2 (en) Capacitor and semiconductor device
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US8097954B2 (en) Adhesive layer forming a capacitor dielectric between semiconductor chips
US8474126B2 (en) Manufacturing method of semiconductor device
US20040183187A1 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP2004128219A (ja) 付加機能を有する半導体装置及びその製造方法
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JPWO2002103793A1 (ja) 半導体装置およびその製造方法
US20020070446A1 (en) Semiconductor device and method for the production thereof
JP4538473B2 (ja) 半導体装置
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP2005332896A (ja) 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
JP2002217354A (ja) 半導体装置
JP4811437B2 (ja) Ｉｃチップ上への電子部品の実装
JP4738228B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006019443A (ja) 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JP2005302873A (ja) 半導体装置、電子機器および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080131

R150 Certificate of patent or registration of utility model

Ref document number: 4077261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees