JP2003536344A

JP2003536344A - 信号のデジタル記述を与えるための方法及び装置

Info

Publication number: JP2003536344A
Application number: JP2002504028A
Authority: JP
Inventors: セリナアンダーソンバランタイン; アドリアンシーンコフィー; マーティンジョンソン; ロビンジョーンズ
Original assignee: Qinetiq Ltd
Current assignee: Qinetiq Ltd
Priority date: 2000-06-21
Filing date: 2001-06-20
Publication date: 2003-12-02
Also published as: DE60122334D1; ATE336827T1; EP1295399B1; AU2001274254A1; KR100787789B1; DE60122334T2; US20030179018A1; US6803868B2; CN100403654C; WO2001099286A1; EP1295399A1; CA2410422A1; CN1437796A; GB0015148D0; KR20030043796A

Abstract

(57)【要約】信号１０自体に適応する、信号のデジタル記述を与えるための装置である。アナログ・デジタル変換器２のような一定レートのサンプリング手段が、一定レートで信号１０をサンプリングして、信号の第１デジタル記述１２を与える。第１デジタル記述１２に応答して、変換手段１４が信号の変遷に基づく第２デジタル記述を与える。変換手段は、所定の閾値レベルにいつ交差したかを求め、所定の閾値レベルと交差する間の時間間隔を測定することができる。変換手段１４は、論理配列とタイマ計数器を備えることができ、サンプリング手段を作動させるのと同一のクロックからのクロック信号１６によって作動される。また、ＡＤＣ２と同一のクロック６からの信号によって作動される変換手段１４を付加することによって、信号１０を適応的にサンプリングするように従来のＡＤＣ２を適応させる方法も提供される。

Description

【発明の詳細な説明】

【０００１】（技術分野）本発明は、信号のデジタル記述、特に適応デジタル記述を与えるための方法及
び装置に関する。

【０００２】（背景技術）従来のアナログ・デジタル変換器（ＡＤＣ）は、よく知られている。これらの
変換器は、アナログ入力信号を入力信号のデジタル記述へ変換することができる
。種々のタイプのＡＤＣが知られている。恐らく、最も簡単なＡＤＣは、出力が
ゼロボルトの基準電圧に交差する時に、出力が論理ゼロから論理１に変化するゼ
ロ交差弁別器であろう。より高度なＡＤＣは、各々が独自の基準電圧を持つ多数
の閾値交差弁別器を備え、該弁別器において、隣接する基準電圧は共通の量だけ
離間されるか、又は同等な効果を達成するために他の幾つかの手段を有する。例
えば、二進コードで表される１６個の弁別器の出力は、入力電圧が２つの特定基
準電圧の間のどこかにかかっていることを示すであろう。しかしながら、入力に
おけるかなりの量のノイズについては、入力信号は、変換処理の間に静的なもの
とみなすことはできず、出力デジタル記述を素早く変化させることになり、ほと
んど不確定となる。この問題を克服するために、入力信号は、「トラック・ホー
ルド」回路を使って一定に保たれ、その結果として「ホールド」位相の間に得ら
れた疑しくない信号記述が、等しい時間間隔で生じるサンプルパルスによってレ
ジスタにラッチされる。

【０００３】アナログの入力信号が、所定の一定のレートで周期的にサンプリングされ、デ
ジタル記述に変換されるというアナログ・デジタル変換が標準的である。高周波
数成分を持つアナログ信号を変換するには、より高いサンプリングレートを用い
て出力のデジタル情報量を増やさなければならない。更に、サンプリングレート
が高いと、比較的低い周波数を持つアナログ入力部分に関する不要なデジタル情
報量が増加することになる。高周波数成分と低周波数成分の両方を持つアナログ
信号については、サンプリングレートが低いと高周波数成分を正確に同定するこ
とができないので、低いサンプリングレートは適切ではない。通常は、規則的な
サンプリングレートの選択は、周知のナイキスト・サンプリング基準、即ちサン
プリングレートが信号の最大周波数成分の２倍より大きくなければならないとい
うサンプリング基準を条件とする。

【０００４】一定レートでのサンプリングに代わるものについては、国際特許出願第ＰＣＴ
／ＵＳ９８／２７５９２号に記載がある。入力信号の振幅が所定の閾値レベルを
超える量まで変化する時には、デジタルメッセージは、振幅の変化、その変化の
極性、及びその変化の経過時間についての情報を含む出力である。したがって、
サンプリングは、信号自体が所定の量だけ変化する時にのみ行われ、それにより
サンプリングレートはその信号自体によって決定される。これは、適応サンプリ
ング技術の一例である。本明細書で用いられる「適応」という用語は、デジタル
出力の生成が信号の変遷に基づいているサンプリングシステムを示すのに使われ
る。

【０００５】また、ＰＣＴ／ＵＳ９８／２７５９２号に記載されるシステムは、フィードバ
ックを必要とするシステムである。信号が閾値レベルと交差すると、装置のレベ
ルがリセットされることになる。このようにレベルを変化させる必要があるのは
、このシステムが、通常のＡＤＣのようなフロースルー・システムに比べて、本
質的に遅いことを意味する。したがって本発明の目的は、適応性があり、上述の短所の少なくとも幾つかを
軽減する、信号のデジタル記述を与える方法と装置を提供することである。

【０００６】（発明の開示）本発明によれば、信号のデジタル記述を与えるための装置が提供され、該装置
は、クロックによって決定された一定のレートで信号をサンプリングして、各サ
ンプリング時間における信号の振幅についての情報を含む第１デジタル記述を与
えるためのサンプリング手段と、第１デジタル記述に応答して第２デジタル記述
を与えるための変換手段とを有する、この変換手段は、第１デジタル記述を使用
して、信号の変遷に基づく第２デジタル記述を与えるものである。これは、第１デジタル記述によって表されるような信号の変遷を用いて、どん
な記述が出力に適応するかを決定するという適応サンプリングの一例である。

【０００７】第２デジタル記述を与えるのに信号自体の変遷を用いることによって、第２デ
ジタル信号の出力は、第１デジタル記述よりかなり低くすることができる。例え
ば、信号の変化速度が遅いときには、この事実を用いて、第１デジタル記述より
少ない情報をもつ、よりコンパクトなデジタル記述を与えることができる。第１
デジタル記述は、一定レートでサンプリングされ、そのため信号の低周波数成分
をオーバーサンプリングするが、第２デジタル記述はこれを避けることができる
。

【０００８】また、第２デジタル記述は、特定の用途にさらに適した形式の、信号について
の情報を提供する。例えば、波形マッチングの用途では、異なった時間スケール
で変遷する類似の波形をマッチさせることが望ましい。絶えずサンプリングされ
る第１デジタル記述は、サンプリング過程に対して時間的な依存性をもつが、信
号の変遷を用いる第２デジタル記述は、これを避けることができる。更に、一定レートで行われるサンプリング手段を用いて第１デジタル記述を生
成することによって、高速成分と従来のデジタルサンプリング技術を用いること
ができ、サンプリングの適応部分をデジタル形態で行うことができる。

【０００９】第２デジタル記述は、デジタル表現であることが好ましい。本明細書を通して
用いられる「デジタル記述」という用語は、信号についての情報を含むどんなデ
ジタル出力をも意味するように用いられる。しかしながら「デジタル表現」とい
う用語は、どんな予備的な処理をも必要とすることなく、デジタル・アナログ変
換器のような適切な再構成器にデジタル記述を送り込むことによって、信号を直
接に再生できるような方法で信号をデジタル記述することを意味するように用い
られる。例えば、ＰＣＴ／ＵＳ９８／２７５９２で与えられるデジタルメッセー
ジは、前処理を必要とし、そのためデジタル表現を構成しない。

【００１０】便宜的な実施形態の１つでは、変換手段は、信号が所定の閾値レベルと交差し
たことを判断し、所定の第１閾値レベルと交差してからこれと異なる所定の第２
閾値レベルと交差するまでの時間間隔を求めて、信号の第２デジタル記述を与え
ることが可能である。この変換手段は、所定の閾値レベル交差間の時間間隔を求
めるために、クロック信号のサイクル数を計数するタイマ計数手段を備えること
が好都合である。

【００１１】信号が所定の閾値レベルと交差する間の時間間隔を測定することによって、い
つサンプリングするかを決定するために、信号の変化速度が使用される。例えば
、信号がゆっくり変化しているときは、冗長なサンプリングはなく、単により長
い時間間隔が記録される。これにより、第２デジタル記述は第１デジタル記述よ
りずっと少ないデジタル出力をもつことになる。

【００１２】サンプリング手段は、クロックによって決定される規則的なレートでサンプリ
ングを行う。サンプリング手段の出力は、そのとき信号のどんな振幅がサンプリ
ングされるかの推定値を与える。変換手段は、第１デジタル記述を参照し、その
信号からいつ所定の閾値レベルと交差したかを求め、異なる所定の閾値レベルと
交差したことを該交換手段が測定するまでの時間間隔の計時を開始する。

【００１３】信号が所定の閾値レベルと交差した時間は、正確には分からない。しかしなが
ら、時間間隔は、閾値レベルと交差する間に生ずるクロックサイクル数を計数す
ることによってデジタル的に測定される。この方法は、本質的に、クロックサイ
クル間の時間に等しい時間間隔の測定において最大の誤差を伴う。時間間隔の測
定誤差は、いつ所定の閾値に交差したかを求める際のどんな誤差よりも抜きんで
て大きい。この誤差があるので、いつ所定の閾値レベルと交差したかを正確に知
る必要はない。

【００１４】サンプリング手段と変換手段を作動させるクロック信号は、同一のクロックか
ら派生することが好ましい。サンプリング手段と変換手段の両方を作動させるた
めに同一のクロックから派生した信号を用いることにより、クロックが同期化さ
れていないことに起因する誤差が導入されないことが保証され、完全に独立した
クロック信号の使用に比べてシステムの誤差が減少する。サンプリング手段と変
換手段のために独立したクロック信号が使用される場合には、変換手段のクロッ
ク信号がサンプリング手段のクロック信号より高速であることが好ましい。クロ
ック信号が同一のクロックから派生する場合は、クロック信号は同じ速度で伝わ
ることが好ましい。しかし、クロックは、システムが如何に設定されるかによっ
て１又は０のいずれかの最小の時間間隔の表示を与えることになる。最小の時間
間隔に別の数が必要とされる場合には、変換手段のクロックは、ファクタＫだけ
より高速にすることができ、ここでＫは、最小の時間間隔に望ましい数である。

【００１５】サンプリング手段はアナログ・デジタル変換器を備えることが好ましい。高速
ＡＤＣは容易に入手可能である。使用されるＡＤＣは、サンプル・フラッシュＡ
ＤＣであることが好都合である。サンプリング手段は、入力信号の最も速い変化速度を制限するように働くアン
チ・エイリアシング・フィルタを備えることが好ましい。変換手段は論理ゲート配列を有することが好都合である。恐らく変換手段は、
適切にプログラム化された「フィールド・プログラマブル・ゲート・アレイ」（
ＦＰＧＡ）又は「特定用途向け集積回路」（ＡＳＩＣ）を有することになる。

【００１６】第２デジタル記述は、所定の閾値レベルと交差する間の経過時間に関する情報
から構成することができる。また、変換手段は、信号が所定の閾値レベルにどち
らの方向に交差したかを判断する手段を備えることが有利であり、第２デジタル
記述は、信号が所定の閾値レベルに上か又は下のどちら方向に交差したかを示す
ための上／下デジタル出力信号を含む。

【００１７】本発明の第２の態様では、信号のデジタル記述を与えるための方法が提供され
、該方法は、第１クロック信号によって決定された一定のレートで信号をサンプ
リングして、各サンプリング時間における信号の振幅についての情報をもつ第１
デジタル記述を与え、第１デジタル記述をモニタリングし、信号の変遷に基づい
て信号の第２デジタル記述を生成するステップを含む。第２デジタル記述はデジタル表現であることが好ましい。

【００１８】特定の実施形態の１つにおいては、この方法は、いつ所定の閾値レベルと交差
したかを求め、第２クロック信号を用いて、信号が所定の第１閾値レベルと交差
してからこれと異なる所定の第２閾値レベルと交差するまでの信号の経過時間を
求め、信号の第２デジタル記述を与えるステップを含む。信号のサンプリングレートは、連続したサンプル間で信号が１つより多い所定
の閾値レベルと交差しないようにするのに充分なものであることが好ましい。こ
れは、デジタル表現が与えられる時に重要である。

【００１９】本方法は、所定の閾値レベルと交差する際の信号の変化方向を判断し、第２デ
ジタル記述において上又は下の変化方向についてのデジタル出力を与えるステッ
プを含むことが好都合である。第２クロック信号は、第１クロック信号と同一のクロックから派生することが
好ましい。第１及び第２クロック信号は、同じレートで送ることが好都合である
。これに次ぐ他の好ましい方法としては、第１及び第２クロック信号が異なるク
ロックから派生され、この場合、第２クロック信号が第１クロック信号より速く
有利に送られる。

【００２０】本発明は、既存の通常のＡＤＣに適用可能であり、適応サンプリングを可能に
する。したがって、本発明の第３の態様では、一定のサンプリングレートのＡＤ
Ｃを、適応サンプリングを行うように適応させる方法が提供され、該方法は、ク
ロック信号に応答して一定のレートで信号をサンプリングするアナログ・デジタ
ル変換器を用意し、該アナログ・デジタル変換器の出力を変換手段に導入すると
いうステップを含み、この変換手段は、アナログ・デジタル変換器の出力に対す
る応答性があり、信号の変遷に基づいて第２デジタル記述を生成することができ
る。第２デジタル記述はデジタル表現であることが好ましい。

【００２１】１つの例においては、変換手段は、信号が所定の閾値レベルにいつ交差したか
を求め、信号がこの交差から他の所定の閾値レベルと交差するまでの経過時間を
求め、信号のデジタル記述を与えることができる。本方法は、アナログ・デジタル変換器のサンプリングレートを制御するのと同
一のクロックから、クロック信号を変換手段に与えるステップを含むことが好都
合である。変換手段は、論理ゲート配列を有することが好ましい。変換手段はタイマ計数
器を含むことが好都合である。アナログ・デジタル変換手段のサンプリングレートは、連続したサンプル間で
信号が１つより多い所定の閾値レベルと交差しないように適応されることが好ま
しい。

【００２２】（発明を実施するための最良の形態）本発明を、単なる一例としての付属の図面を参照しながら更に説明する。従来のＡＤＣでは、入力アナログシステムが一定のレートでサンプリングし、
次いで、サンプルが元の信号のデジタル記述（実際はデジタル表現である）を与
えるように変換される。このサンプリング過程は図１に示される。高周波数成分
を持つアナログ信号を変換するには、比較的短いサンプリング時間Δｔを用いな
ければならない。しかしながら、その結果として出力デジタルコードのレートが
増加することになる。更に、サンプリングレートが高いと、比較的低い周波数を
持つアナログ入力部分に関する不要なデジタルコードの量が増えることになる。
通常は、アナログ信号の最大周波数成分が未知である場合には、入力に対して適
用された帯域制限フィルタによってサンプリング周波数が求められ、該サンプリ
ング周波数は、このフィルタの帯域幅の少なくとも２倍でなければならない。

【００２３】図１ａでは、ナイキスト基準によって決定された最小のサンプリングレートよ
り僅かに大きいレートでサンプリングが行われる。信号が、サンプル間でＡＤＣ
の多くのレベルと交差しうることが分かる。図１ｂは、通常のサンプリング過程
を示すものであり、この過程においては、信号が非常にオーバーサンプリングさ
れ、即ちサンプリングレートが、ナイキスト基準によって決定される最小のレー
トより非常に大きくなる。ＡＤＣが種々の時間ｔ₁．．．ｔ_nでサンプリングする
ことが分かる。ＡＤＣは、レベルＮ₀．．．Ｎ_mとして示される、或る数の異なる
閾値電圧を持つ。各サンプリング時間におけるＡＤＣの読取値は、そのサンプリ
ング時間における信号の振幅が２つの何らかの特定レベルの間にあるという指標
を与える。各レベルは、隣接するレベルから一定量Δｖだけ離れている。

【００２４】したがって、ＡＤＣからのデジタル記述出力は、サンプリングする間に信号が
どんな電圧レベルであったかのデジタル記述となる。各サンプルは一定の時間だ
け隔てられるので、この情報は、次にその信号を再構成するのに用いることがで
きる。しかし、本発明によれば、一定のレートで単にサンプリングのみを行うのでは
なく、いつサンプリングを行うかを決定するために信号自体を用いることが実現
される。通常のＡＤＣによって与えられるデジタル記述は、まさに信号のデジタ
ル記述そのものであり、このデジタル記述を適応サンプリングの土台として使用
できることも実現される。

【００２５】図２は、本発明の実施形態の概略を示す。第１クロック信号４によって作動さ
れる従来のＡＤＣ２が一定レートでサンプリングする。また、このＡＤＣは、Ａ
ＤＣに進むことができる入力信号１０の最大周波数を規定するために、アンチ・
エイリアシング・フィルタ８を備える。ＡＤＣは、入力信号１０をサンプリング
して、第１デジタル記述１２を与える。これまで記載したような配列が従来のも
のである。しかしながら、この装置は論理配列１４も備える。この論理配列は、第１デジ
タル記述１２に応答して、所定の閾値レベルといつ交差したかを判断する。また
、論理配列はタイマ計数器を含む。

【００２６】図１ｂに戻ると、そこに示される信号についてのＡＤＣによるデジタル記述出
力は、単に、サンプリングした時の信号のレベルのデジタル順位と見なすことが
できる。これは、この場合にはＮ₁、Ｎ₁、Ｎ₂、Ｎ₂、Ｎ₂、Ｎ₃、Ｎ₂、Ｎ₁として
表すことができる。サンプリング時間ｔ₂からサンプリング時間ｔ₃までの間に、ＡＤＣからの出力
レベルは、Ｎ₁からＮ₂に変化することが分かる。これは、信号が所定の閾値レベ
ルと交差し、その所定の閾値がレベルＮ₂であることを示すのに用いることがで
きる。ＡＤＣの出力がデジタルコードであることから、それぞれのレベルは数字
で表される。したがって、どれか１つのサンプリング時間における出力をとり、
その前の時間における出力を差し引くと、所定の閾値レベルと交差したかどうか
が明らかになる。この簡単な例においては、その結果は、レベルとの交差がない
場合はゼロとなり、１つのレベルと交差した場合には＋１か又は−１となる。

【００２７】図２に戻ると、論理配列１４は、所定の閾値レベルと交差したことを判断する
と、別のレベルでの交差が起こるまで時間間隔を計り始める。論理配列１４は、
クロック６からの第２クロック信号１６によりクロックサイクル数を数える。図１ｂに示された例では、ｔ₅からｔ₆までの間の時間において、ＡＤＣによる
出力レベルがＮ₂からＮ₃に再び変化することが分かる。論理配列１４が、再びこ
の変化を求める。論理配列１４は、第２クロック信号１６の或るサイクル数を計
数し、それによりこの数を、Ｎ₁と交差してからＮ₂と交差するまでの間の時間間
隔の記述として出力する。また、タイマ計数器が、リセットされて次の時間間隔
のために計数し始める。

【００２８】また、レベル交差の方向を求めることができ、第２デジタル記述の一部とする
ことができる。図１を再び参照すれば、前のサンプリング時点でのレベルから現
在のサンプリング時点でのレベルを差し引きする操作によって、時間ｔ₃におい
て＋１という結果が得られ、これは、レベル交差があり、信号が上向きに交差し
たことを示すことが分かる。時間ｔ₄においては、その結果はレベル交差がなか
ったことを示すゼロとなるであろう。しかし、時間ｔ₉においては、同じ操作に
よって−１が与えられ、この結果は、レベル交差があり、信号が下向きに移行し
たことを示している。レベル交差の方向に関する情報は、装置による第２デジタル記述出力の一部と
して含まれ得る。

【００２９】対象となる所定の閾値レベルは、ＡＤＣの１つより多いレベルにすることがで
き、論理はそれに応じて配列される。例えば、対象となる所定の閾値レベルが２
ΔＶだけ離れている場合には、論理配列は、所定の閾値レベル交差がいつであっ
たかを求め、対象となる閾値レベルでないＡＤＣレベルとの交差は無視すること
が可能でなければならない。図１ｂにおいて、仮にレベルＮ₁とＮ₃が対象となる
所定の閾値レベルであり、Ｎ₂はそうでないとすれば、論理は、レベルＮ₁からレ
ベルＮ₂への交差については所定の閾値レベル交差を表さず、レベルＮ₂からＮ₃
への交差が所定の閾値レベル交差を表すと判断できなければならない。当業者は
、例えば、対象となる所定の閾値レベルにおける値を論理配列に保存し、この所
定レベルと今サンプリングされたレベルとの差が±２になって初めて、別の所定
の閾値レベルが検出されるというように、こうした結果を如何にして達成するか
をよく知っているであろう。

【００３０】更に、論理配列は、対象となる特定の所定の閾値レベルと交差すると時間間隔
を計り始め、対象となる異なるレベルと交差して初めて計るのを止めるようにな
っていることが好ましい。従って、仮にＡＤＣの全てのレベルが所定の閾値レベ
ルであるとすれば、論理配列は、信号がレベルＮ₂からレベルＮ₃へ交差する時間
ｔ₆において所定の閾値交差を検出する。しかし、論理配列は、信号がレベルＮ₂ からレベルＮ₁へ交差する時間ｔ_gまで時間間隔を計るのをやめない。従って、こ
のシステムは、同じ閾値レベルと再交差する信号を無視することになる。

【００３１】その理由は、実際には、入力信号がほとんど疑いなくかなりのノイズを有する
ことである。このノイズは、実際上、フィルタによって許容された最も速い変化
速度における信号の変調となる。したがって、「真」の信号が実際には１度しか
交差しないのに、ノイズのある信号では、該信号が、通常は交差してから同じ閾
値レベルと素早く連続的に数回再交差する。従って、複数の誤った読みが得られ
るのを避けるために、システムは、異なる所定の閾値レベルと交差する時にのみ
１つの時間間隔を記録する。再び図１ｂを参照すると、特定の所定の閾値交差が起こる絶対的な時間は、正
確には測定されないことがわかる。従って、第１デジタル記述から得られたレベ
ル交差の指標は、近似的なものにすぎない。

【００３２】そのため、時間間隔の測定に導入される誤差が存在し、その誤差は、ある一定
の最小周波数以上でサンプリング周波数に比例し、ΔＶに依存する。しかしなが
ら、レベル交差間の時間間隔の測定は、レベル間で交差する間のクロック信号の
サイクル数を計数することによってデジタル的に行われる。この処理では、本質
的に、時間間隔タイマの１クロックサイクルに等しい誤差が入る。この誤差、即ち時間間隔測定における誤差は、所定の閾値レベルにいつ交差し
たかを正確に検出しないことによって導入される誤差より大きく、そのため所定
の閾値レベルといつ交差したかを正確に知る必要はない。有用な第２デジタル記
述を生成し、信号のデジタル表現を生成するには、連続したサンプル間の時間に
おいて、信号が１つより多い所定の閾値レベルと交差しないことを保障すること
が重要である。したがって、信号が２ΔＶだけ移行する時間内に、システムは２
つのサンプルを取るべきであり、それが最小のサンプリング周波数を決定する基
準である。

【００３３】ほとんどのＡＤＣは、ＡＤＣに進むことができる最大周波数すなわち帯域制限
周波数ｆ_blを規定するために、信号に対するフィルタを備える。ＡＤＣは、ΔＶ
だけ離れたＮ個のレベルを弁別することができ、従って最大振幅はＮΔＶである
。図３に示すような、帯域制限周波数で入力され、ＮΔＶに等しい振幅を持つ正
弦波を想像する。信号が最も速く変化するのは、Ｎ／２レベルと交差する領域で
あることが分かる。したがって、ΔＶの各変化における少なくとも１つのサンプ
ルについては、ＡＤＣは、時間間隔Ｓ₁で又はそれより速くサンプリングを行わ
ねばならず、ここで、Ｓ₁＝ｓｉｎ^-1（２／Ｎ）／（２πｆ_bl）である。したがって、最小のサンプリング周波数ｆ_samは、ｆ_sam＝（２πｆ_bl）／ｓｉｎ^-1（２／Ｎ）である。

【００３４】このレートでのサンプリングは、各レベル交差が検出されることを保証すべき
である。勿論、ＡＤＣの全てのレベルが、対象となる閾値レベルであるとは限ら
ず、３つの所定の閾値レベル、すなわち３ΔＶが必要とされる場合は、ＡＤＣが
作用する必要があるサンプリングレートは、それに対応して減少される。再び図２を参照すると、論理手段は、サンプリングするＡＤＣを制御するのに
使用されるのと同一のクロックから派生したクロック信号のサイクルを数えるこ
とによって、所定の閾値レベル交差間の経過時間を求める。従って、クロック６
が信号を論理配列に与え、次いで論理配列が第１クロック信号をＡＤＣ２に与え
る。２つのクロック信号が同一のクロックから派生することを保証することによ
って、該信号を位相ロックすることができる。このことは、時間間隔測定の開始
時と実際にサンプリングした時との差によって生ずる誤差がないことを保証する
。従って、誤差は、計数器クロックの１クロックサイクルに等しくなるように固
定される。

【００３５】異なるクロック信号を使用すると、２つの異なる信号間のうなり周波数によっ
てシステムに誤差が導入されることになる。しかし、クロック信号が論理配列の
タイマ計数器に使用される場合には、そのクロック信号は、時間間隔測定の誤差
を減らすために、ＡＤＣより高速で動いている安定なクロックシステムからであ
ることが好ましいであろう。上記のシステムは、普通はアンチ・エイリアシング・フィルタを備える必要が
ある従来のＡＤＣを使用して、適応デジタル記述を与えるために、既存のＡＤＣ
を従来の一定のレートでサンプリングを行うように適応させることができる第１
デジタル記述を生成する。図２によれば、既存のＡＤＣ１２は、ＡＤＣからのデジタル記述を処理するた
めに加えられたある論理１４を有する。既存のＡＤＣ配列は、ＡＤＣが上記の最
小サンプリング周波数を達成するのに充分なほどオーバーサンプリングしない。

【００３６】したがって、ＡＤＣは、異なるクロック信号を用いてより高速でサンプリング
を行うこともできるし、ＡＤＣに進むことができる帯域制限周波数が減るように
フィルタを変えることもできる。新しいクロック信号を導入する場合には、既存
のサンプリングクロックを、同様に信号を論理配列１４に供給する、より高速の
クロックに代えることもできる。もしくは、既存のＡＤＣクロックは、該クロッ
クから派生される、より高速の信号と共に使用してもよい。より高速のサンプリ
ング信号をＡＤＣに供給することは、比較的簡単であり、複雑で高価なフィルタ
を取り替える必要性を回避する。また、ＡＤＣが対処できる帯域幅は、サンプリ
ングレートが増加するにつれて大きくなる。増加するサンプリングレートにＡＤ
Ｃが対処できないなら、フィルタを変えるよりＡＤＣをアップグレードするほう
が普通は容易である。しかしながら、ＡＤＣが、それ以上高速で作動することが
できず、取り替えることもできない場合には、充分なオーバーサンプリングを達
成するために、ＡＤＣに進むことが可能な最大周波数を制限することが必要であ
る。これは、既存のフィルタを取り替えるか又は改造すること、或いは他のフィ
ルタを付加することによって達成可能である。本実施形態では、ＡＤＣクロック
は論理配列につながっており、この信号を使用して論理配列を制御することがで
きる。

【００３７】図４には、上記の適応サンプリングを実装するのに適したシステムが示されて
おり、同じ構成部品には同じ符号が付されている。ＡＤＣ２が、入力信号１０を
受け取り、第１デジタル記述１２を与える。この出力は、前のデジタル出力を遅
延させる遅延配置２０、２２に送られ、減算器２４がこの出力の差を論理２６に
送るようにされる。次いで、論理２６が、レベル変化の方向２８と時間間隔３０
を示す出力を与える。ＡＤＣからの出力に異なる形式のものがあることは、当業者には明白である。
例えば、出力は、二進コード、二進化十進コーディング又は温度計コーディング
とすることができる。使用される論理配列は、当業者によって容易に認識される
ように、使用されるコーディングにより異なる。

【００３８】上記の説明は、適応サンプリングの有用な形態の１つにしぼられているが、当
業者には他の案も可能であることは明らかである。例えば、信号のより長い履歴
、即ち、対象とされる交差した過去の所定の閾値レベルの幾つかに関する情報も
使用することができる。本発明は、適応サンプリングのどれか１つの形態に限定
されるものと理解されるべきではない。

【図面の簡単な説明】

【図１ａ】信号が一定の時間間隔でサンプリングされる従来のアナログ・デジタルサンプ
リング過程を示す図である。

【図１ｂ】信号が非常にオーバーサンプリングされる従来のサンプリング過程を示す図で
ある。

【図２】本発明の実施形態のブロック図である。

【図３】アナログ・デジタル変換器の最大振幅で帯域制限された入力信号を示す図であ
る。

【図４】信号がいつ所定の閾値レベルと交差したかを求め、所定の閾値レベルと交差す
る間の経過時間を求めるための論理配列を示す図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＣ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者コフィーアドリアンシーンイギリスウスターシャーダブリューアール14 ３ピーエスモルヴァーンセントアンドリュースロードディーイーアールエイモルヴァーン (72)発明者ジョンソンマーティンイギリスウスターシャーダブリューアール14 ３ピーエスモルヴァーンセントアンドリュースロードディーイーアールエイモルヴァーン (72)発明者ジョーンズロビンイギリスウスターシャーダブリューアール14 ３ピーエスモルヴァーンセントアンドリュースロードディーイーアールエイモルヴァーンＦターム(参考） 5J022 AA01 BA00 CA07 CA10 CE05

Claims

【特許請求の範囲】

【請求項１】信号のデジタル記述を与えるための装置であって、クロックによって決定された一定のレートで信号をサンプリングして、各サン
プリング時間における信号の振幅に関する情報を含む第１デジタル記述を与える
ためのサンプリング手段と、前記第１デジタル記述に応答して第２デジタル記述を与えるための変換手段と
、を備え、前記変換手段が、前記第１デジタル記述を用いて信号の変遷に基づき第
２デジタル記述を生成することを特徴とする装置。
【請求項２】前記第２デジタル記述が、前記第１デジタル記述より低いデ
ジタル出力を有することを特徴とする請求項１に記載の装置。
【請求項３】前記変換手段が、信号が所定の閾値レベルと交差したことを
判断し、所定の第１閾値レベルと交差してからこれと異なる所定の第２閾値レベ
ルと交差するまでの時間間隔を求めて、前記信号の第２デジタル記述を与えるこ
とが可能であることを特徴とする請求項１又は請求項２に記載の装置。
【請求項４】前記変換手段が、所定の閾値レベル交差間の時間間隔を求め
るために、クロック信号のサイクル数を計数するタイマ計数手段を備えることを
特徴とする請求項３に記載の装置。
【請求項５】前記サンプリング手段と前記変換手段を作動させる前記クロ
ック信号が、同一のクロックから派生することを特徴とする請求項４に記載の装
置。
【請求項６】前記サンプリング手段が、後続するサンプル間で前記信号が
１つより多い所定の閾値レベルと交差しないように適応されたレートで実行され
ることを特徴とする上記請求項のいずれかに記載の装置。
【請求項７】前記サンプリング手段がアナログ・デジタル変換器を備える
ことを特徴とする上記請求項のいずれかに記載の装置。
【請求項８】前記アナログ・デジタル変換器がフラッシュ・アナログ・デ
ジタル変換器を含むことを特徴とする請求項７に記載の装置。
【請求項９】前記サンプリング手段が、入力信号の最も速い変化速度を制
限するように働くアンチ・エイリアシング・フィルタを備えることを特徴とする
上記請求項のいずれかに記載の装置。
【請求項１０】前記変換手段が論理ゲート配列を有することを特徴とする
上記請求項のいずれかに記載の装置。
【請求項１１】前記変換手段が、所定の閾値レベルに信号がどの方向に交
差したかを求めるための手段を含み、前記第２デジタル記述が、所定の閾値レベ
ルに信号が上か又は下のどちらの方向に交差したかを示すための上／下デジタル
出力信号を含むことを特徴とする請求項３から請求項１０までのいずれかに記載
の装置。
【請求項１２】信号のデジタル記述を与えるための方法であって、第１クロック信号によって決定された一定のレートで信号をサンプリングして
、各サンプリング時間における信号の振幅についての情報をもつ第１デジタル記
述を与え、前記第１デジタル記述をモニタリングし、前記信号の変遷に基づいて第２デジタル記述を生成する、ステップを含む方法。
【請求項１３】前記方法が、いつ所定の閾値レベルと交差したかを求め、前記信号が所定の第１閾値レベルと交差してからこれと異なる所定の第２閾値
レベルと交差するまでの経過時間を、第２クロック信号を用いて求め、前記信号の第２デジタル記述を与える、ステップを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】前記信号のサンプリングレートが、連続したサンプル間で
前記信号が１つより多い所定の閾値レベルと交差しないようにするのに充分なも
のであることを特徴とする請求項１３に記載の方法。
【請求項１５】前記方法が、所定の閾値レベルと交差する際の前記信号の
変化方向を判断し、第２デジタル記述において上又は下の変化方向についてのデ
ジタル出力を与えるステップを含むことを特徴とする請求項１３又は請求項１４
に記載の方法。
【請求項１６】前記第２クロック信号が前記第１クロック信号と同一のク
ロックから派生することを特徴とする請求項１３から請求項１５までに記載の方
法。
【請求項１７】一定のサンプリングレートのＡＤＣを、適応サンプリング
を行うように適応させる方法であって、クロック信号に応答して一定のレートで信号をサンプリングするアナログ・デ
ジタル変換器を用意し、前記アナログ・デジタル変換器の出力を変換手段に導入する、ステップを含み、前記変換手段は、前記アナログ・デジタル変換器の出力に対す
る応答性があり、前記信号の変遷に基づいて第２デジタル記述を生成することが
できることを特徴とする方法。
【請求項１８】前記変換手段が、所定の閾値レベルに前記信号がいつ交差
したかを求め、前記信号がこの交差から他の所定の閾値レベルと交差するまでの
経過時間を求め、前記信号のデジタル記述を与えることを特徴とする請求項１７
に記載の方法。
【請求項１９】前記方法が、前記アナログ・デジタル変換器のサンプリン
グレートを制御するのと同一のクロックから派生したクロック信号を、前記変換
手段に与えるステップを含むことを特徴とする請求項１８に記載の方法。
【請求項２０】前記変換手段が、論理ゲート配列を有することを特徴とす
る請求項１８又は請求項１９に記載の方法。
【請求項２１】前記アナログ・デジタル変換手段のサンプリングレートが
、連続したサンプル間で前記信号が１つより多い所定の閾値レベルと交差しない
ように適応されることを特徴とする請求項１８から請求項２０までに記載の方法
。