SU919077A1 - Способ аналого-цифрового преобразовани и устройство дл его осуществлени - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Известен способ аналого-цифрового преобразовани , основанный на сравнении аналогового сигнала с набором эталонов и уравновешивании входного сигнала набором эталонов, включение которых осуществл етс  в соответствии с законом реализации нарастающего р да натуральных чисел (в виде пилообразного напр жени ) 1 .

Недостатком способа  вл етс  низка  точность преобразовани .

Известен способ аналого-цифрового преобразовани , основанный на сравнении аналогового сигнала с набором эталонов и уравновешивании ВХОДНОГО сигнала набором эталонов, включение которых ocyu ecтвл eтc  последовательно, начина  с эталона, соответствующего старшему разр ду , а устройство дл  осуществлени  способа содержит компаратор, первый вход

которого соединен с выходом устройства выборки и хранени , а второй вход соединен с выходом цифроаналогового преобразовател  , цифровые входы которого соединены с кодовыми выходами управл ющего устройства, выход которого соединен с выходом компаратора 21.

Недостатком способа и устройства дл  его осуществлени   вл етс  низка  точность преобразовани .

Цель изобретени  - повышение точности преобразовани .

Поставленна  цель достигаетс  тем, что в способе аналого-цифрового преобразовани , основанном на сравнении аналогового сигнала с, набором эталонов , его уравновешивании и кодировании , аналоговый сигнал дифференцируют , одновременно с преобразованием в код, определ ют знак и уровень его производной, измер ют интервалы времени от момента по влени  кодового слова, соответствующего весу корректируемого эталона, до по влени  кодо вых слов соответственно меньше и бол ше указанного кодового слова на одинаковое число единиц, определ ют разность измеренных интервалов време ни и преобразуют ее в аналоговый сиг нал, по которому корректируюТ соответствующий эталон. В устройство дл  осуществлени  способа, содержащее компаратор, первый вход которого соединен с выходом блока выборки и хранени , второй вх с выходом цифроаналогового преобразо вател , цифровые входи которого соединены с кодовыми выходами блока управлени , вход которого соединен с в ходом компаратора, а выход соединен с управл ющим входом блока вы ,борки и хранени , введены дифференцирующий блок, два пороговых блока, компаратор знака,- три дешифратора, шесть элементов ИЛИ, три RS-триггера , генератор импульсов, три счетчика и дополнительный цифроаналоговый преобразователь, причем вход блока выборки и хранени  через дифференцирующий блок соединены с входами двух пороговых устройств и компаратора знака, выходы которых соединены со входами первого эле .лента ИЛИ, входы дешифратора соединены с кодовыми выходами блока уп равлени , а выходы - с первыми входами второго, третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы второго и треть его элементов ИЛИ соединены с R -входами первого и второго RS-TpMrrepos, первый выход четвертого элемента ИЛИ соединен с S-входом первого Н5--триггера и с R-входом третьего RS-триг гера , выход генератора импульсов сое динен с первыми входами п того и шес того элементов ИЛИ, вторые входы которых соединены соответственно с вых дом первто RS-триггера и со вторым выходом четвертого элементгз ИЛИ, выходы п того и шестого элементов ИЛИ соединены с С-входами первого и вто рого счетчиков, выход второго RSтриггера соединен с S -входом первого счетчика, выход третьего RS-триггера соединен с S-входом второго сче чика, первый выход которого соединен с S-входом третьего счетчика, второй выход соединен с Sgi-входом первого сметчика, а третий выход соединен с 5 входами второго и третьего RS-триггеров, выходы первого счетчика соединены с входами третьего счетчика, выходы которого через дополнительный цифроаналоговый преобразователь соединены с аналоговым входом соответствующего разр да цифроаналогового преобразовател . На чертеже приведена структурна  электрическа  схема устройства. Устройство содержит компаратор 1, блок 2 выборки и хранени , цифроаналоговый преобразователь 3, блок 4 управлени , дифференцирующий блок 5, пороговые устройства 6 и 7, компаратор 8 знака, элемент ИЛИ 9, дешифраторы 10-12, элементы ИЛИ 13-15, RS-триггеры 16-18, генератор 1 импульсов , элементы ИЛИ 20 и 21, счетчики , цифроаналоговый преобразователь 25. Устройство работает следующим образом. Подлежащий преобразованию аналоговый сигнал поступав I на анологовь Й вход блока 2, выполненного в вире стробируемого диодного ключа, нагруженного на конденсатор и разв занного на входе и выходе усилител ми . В блоке 2 в течение времени действи  стробирующего импульса,которь:й поступает с выхода блока 4, зар жаетс  конденсатор до уровн  входного сигнала . После окончани  лействи  импульса напр жение на выходе блока 2 остаетс  посто нным в течение времени преобразовани  данного мгновенного значени  сигнала вплоть до прихода следующего стробирувщего импульса, В течение времени преобразовани  происходит сравнение аналогового сигнала, действующего на выходе блока 2 с набором эталонов цифроаналогового преобразовател  3. начина  с самого большого, и последовательное уравновешивание входного сигнала этим набором эталонов. В конце цикла преобразовани  каждый из эталонос цифроаналогового преобразовани  оказыаает-с  во включенном или выключенном состо нии в зависимости от уровн  входного аналогового сигнала. В свою очередь .каждому включенному или выключенному Эталону соответствует единица или ноль в кодовом слове на кодовых выходах блока.4. Блок может содержать сдвиговый регистр , посредством которого осуществл етс  последовательный перебор эталонов , а также включение блока 2, регистр разр дных триггеров и регистр триггеров дл  получени  параллельного кода,

Одновременно с этим процессом преобразовании входной аналоговый сигнал поступает на вход дифференцирующего блока 5.и дифференцируетс в нем. Уровень производной входного сигнала в заданных пределах и ее знак определ етс  пороговыми устройствами 6 и 7 и компаратором 8,который может быть выполнен так же, как и компаратор 1, но на второй вход его дрлжен быть подан нулевой потенциал .

Если входной сигнал измен етс  достаточно медленно, так, что его на определенном интервале можно аппрокс мировать, например, возрастающей линейной функцией, то на выходах пороговых устройств 6 и 7 и на выходе кпаратора 8 по вл ютс  сигналы, соответствующие логическим нул м, при логический ноль будет и на выходе элемента ИЛИ 9.

В тот момент времени, когда навыходах блока 4 по вл етс  кодовое слво , отсто щее на несколько единиц от кодового слова, соответствующего весу корректируемого эталона, на выходе дешифратора 10 по вл етс  логческа  единица, котора  переводит в нулевое состо ние RS-триггер 1б, который открывает элемент ИЛИ 20 и импульсы с генератора 19 поступают на счетчик 22, где подсчитываютс , т.е. начинаетс  измерение интервала времени с момента по влени  . упом нутого выше кодового слова.

Вследствие дальнейшего увеличени  входного сигнала на выходе блока k по вл ютс  новые кодовые слова . Когда по вл етс  кодовое елоВО , соответствующее весу корректируемого эталона, на выходе дешифратора 11 по вл етс  логический ноль, что вызовет по вление логической единицы на первом выходе элемента ИЛИ , RS-триггер 17 переходит в нулевое состо ние и переключает счетчик 22 в режим вычитани  .

Количество импульсов, подсчитанных счетчиков 22 до момента переключени  его в режим вычитани , пропорционально интервалу времени до момента по влени  кодового слова, соответствующего весу корректируемого эталона, от момента по влени  кодового слова, меньшего на несколько единиц упом нутого выше кодового слва .

Дальнейшее увеличение входного cпала вызывает по вление на выходе блока k кодового слова, отсто 1цего на такое же количество единиц, что и в первом случае, от кодового слова, соответствующего весу корректируемого эталона. Зто про вл етс  в по влении на выходе дешифратора 12 логического нул , что приводит к по влению логической единицы на первом выходе элемента ИЛИ 15, установке триггера 16 в единичное сое-то ние , закрытии элемента ИЛИ 20. остановке счетчика 22, установке RS-триггера 18 в нулевое состо ние, переводу счетчика 23 в счетный режим , а также к открытию элемента ИЛИ 21 и началу подсчета импульсов счетчиком 23.

Остановка счетчика 22 фиксирует окончание измерени  интервала време от момента по влени  кодового слова соответствующего весу корректируемого эталона, до по влени  кодово слова, большего на такое же число единиц, что и в предыдущем интервале .

Число, зафиксированное в счетчике 22, соответствует разности измер емых интервалов, так как в течение второго интервала счетчик работал в режиме вычитани .

В результате начала работы счетчика 23 на первом его выходе по вл етс  логическа  единица, в счетчик 2k переписываетс  число, зафиксированное в счетчике 22. Это число преобразуетс  в анологовую форму посредством цифроаналогового преобразовател  25.

При по влении логической единицы на втором выходе счетчика 23 счетчик 22 обнул етс .

По вление единицы на третьем выходе счетчика 23 вызывает установку единицы в RS-триггере 17, перевод счетчика 22 в счетный режим,установку единицы в RS-триггере 18 и обнуление счетчика 23. На этом цик корректировки эталона заканчивае.с .

Claims (2)

1. Если в результате изменени  температуры или в результате действи  других дестабилизирующих факторов эталон изменит свое знамение , это -приведет к тому, что интервалы времени от момента по влени  кодового слова, соответствующего весу коррек тируемого эталона, до по влени  кодовых слоев соответственно меньше и больше указанного кодового слова на одинаковое число единиц,не Ьудут рав кы результат суммировани  импульса и последующего вычитани  в счетмике 22 будет отличатьс  от нул , этот резул тат перепишетс  в счетчик 2k, декодируетс  цифроаналоговым преобраз вателем 25 и аналоговый сигнал с ег выхода поступит в качестве сигнала ошибки дл  корректировки эталона. BыyJe было описано устройство и е работа дл  случа , когда требуетс  подстройка одного эталона. Если тре буетс  дальнейшее.увеличение точнос и возникает необходимость подстрой ки нескольких эталонов, в устройстве должно содержатьс  такое же количество цепей регулировки, сколь ко эталонов должно подстраиватьс . Очередность процессов регулировки а цеп х должна быть организована таким образом , чтобы регулировка н чиналась с более младшего эталона и кончалась самым старшим эталон.ом. Таким образом, благодар  процесс чорректировки эталонов, можно значи тельно повысить точность аналогоцифрового преобразовани . Формула изобретени  1. Способ аналого-цифрового преобразовани  , основанный на срав мении аналогового сигнала с набором эталонов, его уравновешивании и кодировании, отличающийс   тем, что, с целью повышени  точности преобразовани , аналоговый сигнал дифференцируют одновременно с преобразованием в код, определ ют знак и уровень его производной, измер ют интервалы времени от мо-, мрнта по влени  кодового слоаа, coогветствующего весу корректируемого эталона, до по влени  кодовых слов соответственно меньшего и большего указанного кодового слова на одинаковое число единиц, определ ют разность измеренных интервалов време;; И Преобразуют ее в аналоговый си нал, по которому корректируют соответствующий эталон.
2. 2. Устройство дл  осуществлени  способа по п. 1, содержащее компаратор , первый вход которого соединен , с выходом блока выборки и хранени , второй вход - с выходом цифроаналогового преобразовател , цифровые входы которого соединены с кодовыми выходами блока управлени , вход которого соединен с выходом компаратора, а выход соединен с управл ющим входом блока выборки и хранени , отличающеес  тем, что в него введены дифференцирующий блок, два пороговых устройства , компаратор знака, три дешифратора , шесть элементов ИЛИ, три RS-триггера, генератор импульсов, три счетчика и дополнительный цифроаналоговый преобразователь, причем вход блока выборки и хранени  через дифференцирующий блок соединен с входами двух пороговых устройств и компаратора знака, выходы которых соединены с входами первого элемента ИЛИ, входы дешифраторов соединены с кодовыми выходами блока управлени  а выходь - с первыми входами второго, третьего и четвертого элемента ИЛИ, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы второго и третьего элементов ИЛИ соединены с R-входами первого и второго RS-триггерое , первый выход четвертого эле-мента ИЛИ соединен с S-входом первого RS-триггера и с R-входом третьего flS-триггера , выход генератора импульсов соединен с первыми входами п того и шестого элементов ИЛИ, вторые входы которых соединены соответственно с выходом первого КЗ-триггера и с вторым выходом четвертого элемента ИЛИ, выходы п того и шестого элементов ИЛИ соединены с С-входами первого и второго счетчиков , выход второго RS-триггера соединен с S -входом первого счетчика , выход третьего RS-триггера соединен с S-входом второго сметчика, первый выход которого соединен с S-входом третьего счетчика, второй выход соединен с Siy-входом первого счетчика, а третий выход соединен с З-входами второго и третьего RSтриггеров , выходы первого счетчика соединены с входами третьего счетчика , выходы которого через дополнительный цифроаналоговый преобразователь соединены с аналоговым

   9 ,91907710

   входом соответствующего разр да циф-.преобразователи напр жени , Л., Энерроаналогового преобразовател .ги , 1967, с. 13.

   Источники информации,

   прин тые во внимание при экспертизе2. IV Govler shnelle A/Dumset1 . Смолов В. Б. и др. Полупроводг5 zen, Elektronik,1975, с. 83-87,

   никовые кодирующие и декодирую1Диерис. 1,6 (прототип).