CN118157673A - 模数转换器adc电路和用于控制所述adc电路的方法 - Google Patents
模数转换器adc电路和用于控制所述adc电路的方法 Download PDFInfo
- Publication number
- CN118157673A CN118157673A CN202311638472.5A CN202311638472A CN118157673A CN 118157673 A CN118157673 A CN 118157673A CN 202311638472 A CN202311638472 A CN 202311638472A CN 118157673 A CN118157673 A CN 118157673A
- Authority
- CN
- China
- Prior art keywords
- sampling period
- level
- input signal
- during
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 85
- 230000004044 response Effects 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 229920005994 diacetyl cellulose Polymers 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000037081 physical activity Effects 0.000 description 1
- 230000001020 rhythmical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
提供了一种用于模数转换器ADC中的预测式电平交叉LC的方法。该方法包括将在第一采样时段期间采样的第一输入信号与上阈值电平和下阈值电平之一进行比较以确定在所述第一采样时段内是否发生电平交叉的步骤。将所述两个阈值电平中的哪一个阈值电平与所述第一输入信号进行比较是基于如下的:在第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及这两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
Description
技术领域
本公开涉及模数转换器ADC,尤其是电平交叉LC ADC的领域。
背景技术
导致本申请的项目已获得欧洲研究委员会(ERC)在欧盟展望2020研究和创新计划下的资助(拨款协议号101001448)。
ADC已经并且目前正在几乎所有技术领域中使用。由于半导体的尺寸和功耗多年来一直在稳步下降,同时仍提供潜在的计算能力,电子设备的尺寸和能耗也相应下降。然而,已经观察到ADC的功耗没有降低到与半导体中功耗的降低相同的程度。因此,包括半导体和ADC的现代电子设备的功耗的很大一部分归因于ADC的功耗。这种电子设备可以被配置成例如传感器单元,该传感器单元被配置成持续地或间歇地测量物理特性,即模拟数据,使用ADC将所述物理特性转换成数字数据,并且存储和/或传送所述数字数据。
一种类型的ADC是Flash ADC,顾名思义,它是一种快速型ADC。然而,Flash ADC在功耗方面非常昂贵。一种更具功率效率的ADC类型是逐次逼近SAR ADC。对于稀疏信号,通过使用信号相关的ADC(诸如电平交叉ADC)来减少比较次数,可以进一步提高功率效率。
电平交叉ADC的功耗的主要部分由ADC的一个或多个比较器消耗。换言之,大部分功率是在将输入信号与参考信号进行比较以确定输入信号的值时消耗的。
因此,感兴趣的是提供一种更高功率效率的ADC和一种用于控制ADC的方法,该方法提供更高效的功率使用。
发明内容
本公开的目的是提供一种具有经降低的功耗的经改进的ADC以及用于控制所述ADC的方法。
根据本公开的第一方面,提供了一种用于在模数转换器ADC中执行预测式电平交叉LC的方法。该方法包括将在第一采样时段期间采样的第一输入信号与上阈值电平和下阈值电平之一进行比较以确定在所述第一采样时段期间是否发生电平交叉的步骤。将所述两个阈值电平中的哪一个阈值电平与所述第一输入信号进行比较是基于如下的:在第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及这两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
根据本公开的第二方面,提供了一种预测式电平交叉LC模数转换器ADC电路。LC-ADC电路包括至少一个阈值电平比较器。该至少一个阈值电平比较器被配置成将输入信号与上阈值电平进行比较以确定是否已经发生了上电平交叉,以及将输入信号与下阈值电平进行比较以判断是否已经发生了下电平交叉。ADC电路被配置成将在第一采样时段期间采样的第一输入信号与所述两个阈值电平中的一者进行比较,并确定在所述第一采样时段期间是否已经发生了电平交叉。ADC电路还被配置成基于如下来确定将所述两个阈值电平中的哪一个阈值电平与所述第一输入信号进行比较:在第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及所述两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
本公开基于如下理解:ADC的大部分功耗是由于将输入信号与参考信号进行比较。输入信号通常被采样和保持,如同采样和保持电路的输入,该采样和保持电路将采样值输出到比较器。参考信号通常由数模转换器DAC电路产生,该DAC电路可以被ADC包括在内。对于传统的SAR ADC,将经采样的输入信号与参考信号进行比较,并且如果比较器确定经采样的输出信号具有比参考信号低的值,则将参考信号增加预定值,或者如果比较器确定经采样的输入信号具有比参考信号更高的值,则参考信号增加预定值。然后执行随后的比较,直到获得经采样的输入信号的近似值。因此,术语,逐次逼近。这种类型的逼近是在一个周期内完成的,该周期可等于采样时段的时间。ADC可以能够将经采样的输入信号与参考信号进行比较的频次可以比ADC的采样频率或者被配置成向ADC提供经采样的输入信号的采样和保持电路的采样频率高出数倍。从而,ADC可以能够在接收下一经采样输入信号之前,即在随后的采样时段开始之前,逼近经采样输入信号。
预定值可以等于最高有效位MSB或最低有效位LSB。此外,可以在每次比较之后改变预定值。例如,在每次比较之后,预定值可以加倍或减半。从等于LSB的预定值开始,并在比较后将预定值加倍,可以被理解成使用所谓的LSB优先方法。相应地,从等于MSB的预定值开始,并在比较后将预定值减半,可以被理解成使用所谓的MSB优先方法。然而,预定值在比较中可以是恒定的,这可以被理解成使用电平交叉方法。将理解,本公开不限于如何确定预定值。
上阈值电平可以被定义成阈值电平加上LSB,并且下阈值电平可以定义成阈值电平减去LSB。因此,通过更新阈值电平,可以因此更新上阈值电平和下阈值电平这两者。
稀疏信号,即在绝大多数时间内行为可预测的信号,在过多的领域中是常见的,诸如举例而言,用于测量活体的身体活动的传感器。在大部分时间内,由此类传感器测得的信号可以遵循指示正常状况的节律频率,或者在一段时间内保持恒定。然而,与正常状况相比,通常使用传感器来识别特殊状况。因此,可以使稀疏信号通过高通滤波器,从而消除由正常状况引起的信号的大部分分量,并留下由特殊状况引起的信号分量。由特殊状况引起的信号分量可以被理解成由传感器测得的信号中的高频尖峰,其可能已经被高通滤除。
本公开进一步基于如下理解:稀疏信号的值,特别是已经通过高通滤波器的稀疏信号的值,在绝大多数时间内接近共模值(诸如0)。然而,当前电平交叉ADC采用输入信号与两个阈值电平的比较。例如,稀疏信号可能具有长时间段内处于两个阈值电平之间的值。在此上下文中,长时间段可以被理解成至少多个后续采样时段。传统的电平交叉ADC必须在每个采样时段期间将这种稀疏信号与两个阈值电平进行比较,以便充分跟踪该信号并正确地转换它。本公开至少部分地基于如下认识:为了跟踪两个阈值电平之间的信号,在采样时段期间将该信号与一个阈值电平进行比较就足够了,并且基于该阈值电平是否被交叉,确定这两个阈值电平中的哪一个应当被用于在随后的采样时段期间与信号进行比较。
如果在两个阈值电平中的一个阈值电平与先前输入信号进行了比较的先前采样时段期间没有发生电平交叉,则可以在所述第一采样时段期间将这两个阈电平中的另一阈值电平与所述第一输入信号进行比较。
如果在两个阈值电平中的一个阈值电平与先前输入信号进行了比较的先前采样时段期间的确发生了电平交叉,则可以在所述第一采样时段期间将这两个阈电平中的同一阈值电平与所述第一输入信号进行比较。
本公开可以被理解成,对于稀疏信号,在上阈值电平和下阈值电平之间交替,直到输入信号越过正与其进行比较的阈值电平。此外,如果第一输入信号将已经越过它没有与之比较的阈值电平,则ADC将在紧继第一采样时段之后的采样时段期间捕获它,在该采样时段中阈值电平将已经被越过。应当理解,在阈值电平已被越过的采样时段期间,可以调整阈值电平,以便允许对经采样的输入信号进行逐次逼近。
该方法还可以包括以下步骤,并且ADC可以被配置成,响应于在所述第一采样时段期间发生的电平交叉,调整所述两个阈值电平。
调整所述两个阈值电平中的一者可以包括:如果上阈值电平被越过则增大所述两个阈值电平,或者如果下阈值电平被越过则降低所述两个阈值电平。增大和降低可以等于预定值,诸如LSB或MSB。如果在单个采样时段期间对阈值电平进行的多次调整可以具有不同的大小。例如,阈值电平的第一次调整的大小可以是阈值电平的后续调整的大小的一半或两倍。
发生的电平交叉可以包括输入信号大于上阈值电平或小于下阈值电平。可以基于ADC的比较器的输出来确定已经发生电平交叉。比较器可以接收经采样的输入信号和基于或者表示阈值电平之一而生成的参考信号。ADC电路还可以包括数模转换器DAC。DAC可以被配置成生成用于至少一个阈值电平比较器的上阈值电平和下阈值电平。此外,DAC可以被配置成基于上阈值电平或下阈值电平来生成用于ADC的比较器的参考信号。
该方法还可以包括如下步骤,并且ADC电路还可以被配置成,响应于确定在所述第一采样时段期间发生电平交叉,输出指示所述电平交叉以及所述两个阈值电平中的哪一者与所述第一输入信号进行了比较的一个或多个信号。该一个或多个信号可以足以创建经采样的输入信号的数字版本。例如,该一个或多个信号可以包括指示所述电平交叉的事件信号,以及指示所述两个阈值电平中的哪一者与所述第一输入信号进行了比较的指示信号。然而,要跟踪的重要状态是上阈值水平是否已被越过、下阈值水平是否已被越过、或者阈值电平是否没有被越过。因此,理论上,创建经采样输入信号的数字版本可能只需要三个状态,并且它可以被称为三元或三态传输。
该至少一个阈值电平比较器可包括被配置成将输入信号与上阈值电平进行比较以确定是否已经发生了上电平交叉的上阈值电平比较器,以及被配置成将输入信号与下阈值电平进行比较以确定是否已经发生了下电平交叉的下阈值电平比较器。或者,ADC可以包括单个比较器。
本公开涉及权利要求中引述的特征的所有可能组合。根据第一方面描述的目标和特征可以与根据第二方面、第三方面和/或第四方面描述的目标和特征组合,或者由其代替,且反之亦然。
本公开的各种实施例的附加目标和优点以下将通过例示实施例来描述。
附图说明
通过参考附图的说明性和非限制性的以下详细描述,将更好地理解本公开的以上以及其他目的、特征和优点。在附图中,除非另有说明,否则相似的附图标记将用于相似的元件。
图1是根据本公开的示例性实施例的ADC电路系统的示意图。
图2是根据本公开的示例性实施例的方法的流程图。
图3是示出根据本公开的一方面的示例性实施例的方法的步骤的曲线图。
除非明确相反地说明,附图仅示出了说明示例实施例所必需的这些元件,而为了清楚起见,可以省略或仅暗示其他元件。如在各附图中示出的,出于说明的目的夸大了元件和区域的尺寸,因此层和区域的尺寸是为了说明实施例的一般结构而提供的。
具体实施方式
图1解说了根据本公开的示例性实施例的ADC电路系统1。
图1所示的ADC电路系统1包括两个阈值电平比较器2a、2b。每个比较器2a、2b被配置成接收两个模拟信号,并确定这两个接收到的模拟信号中的哪个更大。基于该确定,比较器2a、2b被配置成输出指示所述确定的信号。ADC电路系统1还包括被配置成接收来自比较器2a、2b的信号的逻辑电路系统3。
ADC电路系统1还可以包括被配置成对信号进行采样和保持的采样和保持电路系统5。采样和保持电路系统5可以被配置成将经采样和保持的信号,即输入信号Vin,输入到ADC电路系统1的比较器2a、2b。采样和保持电路系统5可以被配置成以采样频率来操作,并且可以由此将输入信号Vin输入到比较器2a、2b,直到新的输入信号Vin被采样并输入到比较器2a、2b,其中各采样之间的时间可以是采样时段。
ADC电路系统1还可以包括至少一个DAC 4a、4b,其被配置成基于接收到的数字信号来生成模拟信号。ADC电路系统1在图1中被示为包括2个DAC4a、4b。DAC中的一者4a可以被配置成生成可以被输入到比较器2a的上阈值电平Vup,而另一DAC 4b可以被配置成生成可以被输入到比较器2b的下阈值电平Vlow。阈值电平Vup、Vlow可以被理解成模拟信号。DAC 4a、4b可以被配置成基于从逻辑电路系统3接收到的所接收数字信号来生成阈值电平Vup、Vlow。
将理解,本公开不限于包括两个比较器2a、2b,并且可以替换地包括例如一个比较器。此外,本公开不限于包括两个DAC 4a、4b,并且可替换地包括例如一个DAC。例如,ADC电路系统1可以包括一个比较器和被配置成允许输入信号Vin连接到单个比较器的任一输入端的开关。此外,ADC电路系统1可以包括单个DAC,该DAC可以被配置成生成两个阈值电平Vup、Vlow,并且ADC电路系统1可包括开关,该开关被配置成允许阈值电平Vup、Vlow中的任一者被输入到比较器的任一输入端。
ADC电路系统1被配置成基于在当前采样时段紧前的先前采样时段期间是否发生电平交叉以及所述两个阈值电平Vup、Vlow中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较,来确定所述两个阈值电平Vup、Vlow中的哪一者在当前采样时段期间与输入信号Vin进行比较。该确定可以由逻辑电路系统3来完成。ADC电路系统1可以被配置成跟踪在先前的比较中使用了哪一阈值电平Vup、Vlow,并且ADC电路系统1可被配置成跟踪电平交叉是否发生。
逻辑电路系统3被示为输出两个信号EVENT、DIR。这些信号中的第一者可以理解成事件信号EVENT,第二信号可以被理解成指示信号DIR。例如,逻辑电路系统3可以被配置成在发生电平交叉时通过事件信号EVENT输出逻辑1。此外,逻辑电路系统3可以例如在上阈值电平Vup是最新近被越过的阈值电平时输出逻辑1,并且可以例如在下阈值电平Vlow是最新近被越过的阈值电平时输出逻辑0。事件信号EVENT和指示信号DIR的这种示例可以被用于数字地重建(逼近)经采样的输入信号。然而,将理解,本公开不限于以这种方式输出二进制信号,并且可以使用数字地表示(逼近)经采样的输入信号的其他方法。
图2是示出根据本公开的一方面的示例性实施例的方法100的流程图。
图2所示的方法100包括如下步骤:将在第一采样时段(未示出;参见例如图1或图3)期间采样的第一输入信号(未示出;参见例如图1或图3)与上阈值电平(未示出;参见例如图1或图3)和下阈值电平(未示出;参见例如图1或图3)之一进行比较110,以确定在所述第一采样时段期间是否发生电平交叉。所述两个阈值电平中的哪一个与所述第一输入信号相比较基于:在所述第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及
这两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
方法100可以包括,响应于在所述第一采样时段期间已经发生电平交叉的确定110,调整115所述两个阈值电平。
方法100还可以包括,响应于确定在所述第一采样时段期间发生电平交叉,输出120指示所述电平交叉以及所述两个阈值电平中的哪一者与所述第一输入信号进行了比较的一个或多个信号(未示出;参见例如图1)。
图3是示出根据本公开的一方面的示例性实施例的方法100的步骤的曲线图。
图3所示的曲线图沿水平轴绘制,且振幅沿垂直轴绘制。
输入信号Vin在图中被示为粗实线。根据本公开的第一方面,输入信号Vin可以被理解成由传感器或其他类型的测量设备测得,并且随后被输入到ADC电路系统(未示出;参见例如图1)。然而,将理解,所输入的实际输入信号Vin可以按一定振幅被采样,并随后保持在所述振幅,直到进行后续采样。然而,为了提供增加的清晰度和理解,不显示这种所采样和保持的信号。相反,采样时段T1-4在图3中由垂直虚线表示(其也比指示输入信号Vin的粗实线细)。在给定的采样时段期间,输入信号Vin的采样值或振幅可以被理解成等于输入信号Vin和对应的垂直线彼此交叉的幅度。
图3还包括多条水平虚线。一些水平虚线具有包括填充圆形的一端,并且它们表示下阈值电平Vlow。其余水平虚线具有包括填充三角形的一端,并且它们表示上阈值电平Vup。
对于第一采样时段T1,下阈值电平Vlow与输入信号Vin进行比较。此外,在第一采样时段T1之前的采样时段期间,上阈值电平Vup与输入信号Vin进行了比较。因此,根据根据本公开的方法100,在紧继第一采样时段T1之后的第二采样时段T2期间,使用另一阈值电平,即上阈值电平Vup,来与输入信号Vin进行比较。
在第二采样时段T2期间,输入信号越过上阈值电平Vup,并且因此上阈值电平Vup增大一次,使得上阈值电平Vup大于输入信号Vin。
因此,在第三采样时段T3期间,输入信号Vin与上阈值电平Vup(即,同一阈值电平)进行比较,因为在先前采样时段(即,第二采样时段T2)期间发生了电平交叉。
图3进一步示出,在第四采样时段T4期间,即在第三采样时段T3之后但不紧继在第三采样时段T3之后,发生多个电平交叉。换言之,在下阈值电平Vlow低于输入信号Vin之前,需要多次调整下阈值电平Vlow。进一步可以看出,在第四采样时段T4期间对下阈值电平Vlow的每次调整都大于其紧前的一次。这可以理解成下阈值电平Vlow的第一次调整等于LSB,第二次调整下阈电平Vlow等于第二LSB,依此类推。然而,本公开不限于这种调整,并且可以涉及稳定电平的调整或递减的调整阶跃。
图3清楚地示出了本公开如何允许跟踪输入信号Vin,通过在确定没有电平交叉时比较每隔一个阈值电平,以及通过在确实发生电平交叉时,通过继续比较在先前采样时段期间被越过的阈值电平来跟踪输入信号Vin。因此,本公开允许将比较的量减少高达50%,这可以大大降低ADC的能耗。
在上文中,主要参考有限数量的示例描述了本发明构思。然而,如本领域技术人员容易理解的,在本公开的范围内,除了上述公开的示例之外的其他示例也是同样可能的。
Claims (15)
1.一种用于模数转换器ADC中的预测式电平交叉LC的方法,包括以下步骤:
将在第一采样时段T1,2,3,4期间采样的第一输入信号Vin与上阈值电平Vup和下阈值电平Vlow之一进行比较,以确定在所述第一采样时段期间是否已经发生电平交叉,以及
其中将所述两个阈值电平中的哪一者与所述第一输入信号进行比较是基于:
在所述第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及
所述两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
2.根据权利要求1所述的方法,其特征在于,如果在所述两个阈值电平中的一者与所述先前输入信号进行了比较的所述先前采样时段期间没有发生电平交叉,则在所述第一采样时段期间将所述两个阈电平中的另一者与所述第一输入信号进行比较。
3.根据权利要求1或2所述的方法,其特征在于,如果在所述两个阈值电平中的一者与所述先前输入信号进行了比较的所述先前采样时段期间的确发生了电平交叉,则在所述第一采样时段期间将所述两个阈电平中的同一者与所述第一输入信号进行比较。
4.根据权利要求1至3中任一项所述的方法,其特征在于,还包括以下步骤:
响应于在所述第一采样时段期间发生了电平交叉,调整所述两个阈值电平。
5.根据权利要求4所述的方法,其特征在于,调整所述两个阈值电平中的所述一者包括:如果所述上阈值电平被越过则增大所述两个阈值电平,或者如果所述下阈值电平被越过则降低所述两个阈值电平。
6.根据权利要求1至5中任一项所述的方法,其特征在于,发生电平交叉包括输入信号大于上阈值电平或小于下阈值电平。
7.根据权利要求1至6中任一项所述的方法,其特征在于,还包括以下步骤:
响应于确定在所述第一采样时段期间发生了电平交叉:
输出(120)一个或多个信号,所述一个或多个信号指示所述电平交叉以及所述两个阈值电平中的哪一者与所述第一输入信号进行了比较。
8.一种模数转换器ADC电路,包括:
至少一个阈值电平比较器,所述至少一个阈值电平比较器被配置成:
将输入信号Vin与上阈值电平Vup进行比较以确定是否发生了上电平交叉,并将输入信号Vin与下阈值电平Vlow进行比较以确定是否发生了下电平交叉;以及
其中所述ADC电路被配置成:
将在第一采样时段期间采样的第一输入信号与所述两个阈值电平中的一者进行比较,并确定在所述第一采样时段期间是否已经发生了电平交叉;
其中所述ADC电路还被配置成基于以下来确定所述两个阈值电平中的哪一者与所述第一输入信号进行比较:在所述第一采样时段紧前的先前采样时段期间是否发生电平交叉,以及
所述两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。
9.根据权利要求8所述的ADC电路,其特征在于,如果将所述两个阈值电平中的一者与所述先前输入信号进行了比较的所述先前采样时段期间没有发生电平交叉,则在所述第一采样时段期间与所述两个阈电平中的另一者进行比较。
10.根据权利要求8或9所述的ADC电路,其特征在于,如果在所述两个阈值电平中的一者与所述先前输入信号进行了比较的所述先前采样时段期间的确发生了电平交叉,则在所述第一采样时段期间与所述两个阈电平中的同一者进行比较。
11.根据权利要求8至10中任一项所述的ADC电路,其特征在于,所述ADC电路还被配置成:
响应于在所述第一采样时段期间发生了电平交叉,调整所述两个阈值电平。
12.根据权利要求11所述的ADC电路,其特征在于,调整所述两个阈值电平包括:如果所述上阈值电平被越过则增大所述两个阈值电平,或者如果所述下阈值电平被越过则降低所述两个阈值电平。
13.根据权利要求8至12中任一项所述的ADC电路,其特征在于,所述ADC电路还被配置成:
响应于确定在所述第一采样时段期间发生了电平交叉:
输出一个或多个信号,所述一个或多个信号指示所述电平交叉以及所述两个阈值电平比较器中的哪一者在所述第一采样时段期间被使用。
14.根据权利要求8至13中任一项所述的ADC电路,其特征在于,还包括数模转换器DAC,所述数模转换器被配置成生成用于所述至少一个阈值电平比较器的所述上阈值电平和所述下阈值电平。
15.根据权利要求8至14中任一项所述的ADC电路,其特征在于,所述至少一个阈值电平比较器包括:
上阈值电平比较器,所述上阈值电平比较器被配置成将所述输入信号与所述上阈值电平进行比较以确定是否已经发生上电平交叉;以及
下阈值电平比较器,所述下阈值电平比较器被配置成将所述输入信号与所述下阈值电平进行比较以确定是否已经发生下电平交叉。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP22211986.9A EP4383575A1 (en) | 2022-12-07 | 2022-12-07 | An analog-to-digital converter, adc, circuit and a method for controlling said adc circuit |
EP22211986.9 | 2022-12-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118157673A true CN118157673A (zh) | 2024-06-07 |
Family
ID=84439846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311638472.5A Pending CN118157673A (zh) | 2022-12-07 | 2023-12-01 | 模数转换器adc电路和用于控制所述adc电路的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240195428A1 (zh) |
EP (1) | EP4383575A1 (zh) |
CN (1) | CN118157673A (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296856A (en) * | 1993-03-04 | 1994-03-22 | Mantong Frank L | Window tracking ADC |
GB9827932D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Analogue to digital converter and method of analogue to digital conversion |
-
2022
- 2022-12-07 EP EP22211986.9A patent/EP4383575A1/en active Pending
-
2023
- 2023-12-01 CN CN202311638472.5A patent/CN118157673A/zh active Pending
- 2023-12-05 US US18/528,937 patent/US20240195428A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240195428A1 (en) | 2024-06-13 |
EP4383575A1 (en) | 2024-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8957802B1 (en) | Metastability error detection and correction system and method for successive approximation analog-to-digital converters | |
US10044364B1 (en) | Metastability error correction methods and circuits for asynchronous successive approximation analog to digital converter (SAR ADC) | |
US9300317B2 (en) | Adaptive delay based asynchronous successive approximation analog-to-digital converter | |
US9369137B2 (en) | Clock generation circuit, successive comparison A/D converter, and integrated circuit device | |
US9529030B2 (en) | Capacitance sensing circuits and methods | |
US6492929B1 (en) | Analogue to digital converter and method of analogue to digital conversion with non-uniform sampling | |
US8004435B2 (en) | Discrete-time circuit | |
EP1894302B1 (en) | Rapid response current measurement system and method | |
US20130194121A1 (en) | Performing Digital Windowing In An Analog-to-Digital Converter (ADC) | |
EP3070847B1 (en) | Method and device for acquiring time point where glimmering pulse passes over threshold | |
EP3607659B1 (en) | Successive approximation register (sar) analog to digital converter (adc) dynamic range extension | |
CN104579347A (zh) | 模数转换器 | |
US20150212494A1 (en) | Traveling Pulse Wave Quantizer | |
US10644713B1 (en) | Process, voltage and temperature optimized asynchronous SAR ADC | |
US8525719B2 (en) | Electronic device and method for analog to digital conversion using successive approximation | |
US8952835B1 (en) | Background calibration of aperture center errors in analog to digital converters | |
CN118157673A (zh) | 模数转换器adc电路和用于控制所述adc电路的方法 | |
US7471229B2 (en) | Analog-to-digital converter with low latency output path | |
US20140340248A1 (en) | Resolution-boosted sigma delta analog-to-digital converter | |
JP6523793B2 (ja) | パルス検出回路、放射線検出回路、及び放射線検出装置 | |
KR20090054272A (ko) | 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기 | |
US7194379B1 (en) | High resolution TOA circuit | |
WO2022127560A1 (zh) | 示波器中的信号处理系统、示波器及信号处理方法 | |
US20060114140A1 (en) | Two step flash analog to digital converter | |
WO2017145494A1 (ja) | アナログデジタル変換器、電子装置およびアナログデジタル変換器の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |