JP2003505697A - 高精度マルチモデル半導体検査のための低コストタイミングシステム - Google Patents

Abstract

(57)【要約】 被検査デバイスに適用するためにパターン生成回路に応答するか、あるいは検査パターンを生成するタイミングシステムが開示される。そのタイミングシステムは、そのパターンのための、プログラムされたエッジタイミングを格納するタイミングメモリ回路を含み、マスター発振器と複数の固定エッジ発生器とを含むタイミング論理回路に接続される。固定エッジ発生器は、プログラムされたエッジタイミングに応答して、イベントタイミング信号を生成する。

Description

【発明の詳細な説明】

【０００１】発明の分野 本発明は、概括的には半導体デバイスを検査（試験）するための自動検査シス
テムに関し、より詳細には、半導体デバイステスタにおいて用いるためのタイミ
ングシステムおよび関連する方法に関する。発明の背景 自動検査装置は、半導体デバイスの製造において重要な製造上の役割を果たす
。一般に個別に「テスタ」と呼ばれる個別ユニットが、ウェーハ（プローブ検査
による）およびパッケージ化されたデバイスレベルの両方において、各デバイス
の動作を検査する。

【０００２】 商業的に成功を収めているテスタ設計は典型的には、半導体製造業者に、１つ
あるいは複数の特定の応用形態に固有の特徴（機能）の組み合わせを提供する。
望ましい機能は通常、コスト、自由度（柔軟性）、精度および使いやすさのよう
な判定基準の組み合わせあるいはトレードオフを含む。一般的に言うと、テスタ
に含まれる機能が多いほど、コストが高くなる。

【０００３】 上記の判定基準に特に影響のある重要なテスタサブシステムの１つは、タイミ
ング発生回路である。テスタタイミングシステムは一般に、プリプログラム（事
前プログラム）されたパターンデータにしたがって、被検査デバイス（ＤＵＴ）
の検査サイクル中に正確な信号遅延を確立する。その遅延は、テスタドライバ／
コンパレータ回路のための固有の検査イベント（たとえば、ハイへのドライブ、
ローへのドライブ、ストローブ等）を指示するための役割を果たす。

【０００４】 従来の高分解能タイミングシステムは、粗遅延回路、中間遅延回路および精細
（微細）遅延回路を用いて、ピコ秒オーダのタイミング分解能（最も小さい選択
可能なタイミング増分）を作り出すタイミング発生器を用いる。粗遅延回路はた
とえば、入力クロックの整数倍に基づいて出力を生成する同期カウンタを含む。

【０００５】 従来のタイミング発生器では、中間遅延および微細遅延を達成するために、典
型的にはインターポレータ（補間器）が用いられる。中間遅延は多くの場合に、
システムクロック信号を「中間の」スライスされた時間インターバルに分割する
複数の遅延素子によって実現される。微細遅延は一般に、通常、ランプ（ramp）
電圧信号を受信するための入力と、デジタルーアナログコンバータ（ＤＡＣ）か
らの出力を受信するための入力とからなる一対のアナログ入力を含む遅延回路に
よって達成される。ＤＡＣは、所望の遅延を表すデジタルワードを閾値電圧に変
換する。ランプ電圧がＤＡＣによって設定される閾値に達するとき、補間器は、
システムクロックの微細な小部分だけオフセットされた信号を生成する。

【０００６】 アナログ補間器のより望ましい特徴の１つは、周期ごとに「実行中（オン・ザ
・フライ（on-the-fly）」に、即ち「随時処理」によってＤＡＣからの遅延値を
変更するオプション機能である。周期切替えおよびタイミング切替えの両方に対
して、そのような「随時処理(オン・ザ・フライ)」能力を有する補間器を用いる
非常に自由度の高いテスタは、Teradyne社(Agoura Hills、California)によって
製造されるモデルＪ９７３テスタである。このテスタはさらに、種々の補間器の
ためのタイミングを制御するために、プリプログラムされたタイミング値を格納
するためのエッジセット（edgeset）メモリを備える。随時（オン・ザ・フライ
式に）変更を達成するために必要とされる回路およびソフトウエアは一般に、テ
スタのコストを著しく上昇させるが、その能力は、２５０ＭＨｚまでのＤＵＴの
動作を検査する際に、高いレベルの自由度を提供する。

【０００７】 許容可能なレベルの自由度を維持しながら、ＤＵＴの検査に関連するコストを
最小にするために、タイミングシステムのための１つの提案は、ＤＵＴ周期中に
ある程度制限されたタイミング選択のパレットを与えるように、エッジセットメ
モリのない「固定された」補間器を利用することである。その提案は、Teradyne
社(Agoura Hills、California)によって製造されるＴｅｒａｄｙｎｅモデルＪ９
２１テスタに含まれており、アナログ遅延値が随時変化できないように補間器を
予め設定した。システム内のタイミング発生器の数に対応したタイミング遅延の
選択を提供するために、遅延値はユーザ仕様にしたがって設定された。こうして
、そのシステムは、ある程度低減されたレベルのタイミング自由度を提供しなが
ら、「随時処理（オン・ザ・フライ）」回路およびエッジセットメモリを削除す
ることによりコストを最小にした。

【０００８】 その意図された応用形態の場合には利益をもたらすものの、上記の従来の固定
補間器プローチ（手法）は、半導体製造業者によって望まれる自由度のレベルを
欠いていた。自由度の欠如は、１組の固定補間器からのタイミング選択の明らか
な不足に起因していた。より多くの補間器を設けることによりその選択値を増加
することはできたが、追加されるハードウエアが、「オン・ザ・フライ」回路を
削除することにより本来もたらされる全ての利点を相殺してしまうことになる。

【０００９】 さらに最近になって、半導体デバイスの動作速度がギガヘルツ範囲以上になっ
ているので、コストのかかる「オン・ザ・フライ」回路およびソフトウエアの妥
当性が減少している。その理由は、そのような速度では、比較的少ないタイプの
波形しか利用されないことである。エミュレートする波形の数が少ない場合、テ
スタのタイミング自由度は重要ではない。

【００１０】 テスタのタイミング自由度は高速ＤＵＴの場合に重要ではないが、多くの高速
半導体デバイスは、比較的「低速」（約１００〜２００ＭＨｚ）のポートも実装
する。こうして、そのようなデバイスを完全に検査するために、高速パターンお
よび低速パターンの両方が必要とされる。したがって、多くの製造業者は、非常
に自由度の高いタイミングシステムに関連する明らかな検査上の利点をもたらす
ことのない、特徴を削除したテスタに費用をかけたがらない。結果として、製造
業者は多くの場合に、大部分の検査の場合に実際に必要とされる機能より多くの
機能を提供するコストの高いテスタを購入することになる。

【００１１】 高精度で、高速、高分解能および低自由度の検査能力を提供する固定補間器タ
イミングシステムが必要とされているが、これまでは利用できなかった。さらに
、そのようなシステムは、適当に高い精度で、低速、中分解能および高自由度の
検査能力を提供することも必要とされる。さらに、そのようなシステムは比較的
低コストであることが必要とされる。本発明のタイミングシステムおよび方法は
これらの要件を満足する。発明の概要 本発明のタイミングシステムは、変動する信号速度が要求されるＤＵＴピンを
検査するために、高速高精度モードと低速高自由度（柔軟性）モードとを含むマ
ルチモデル半導体デバイス検査能力を提供する。さらに、そのタイミングシステ
ム構成は、簡単なユーザインターフェースと、低コストハードウエアアーキテク
チャを提供する。

【００１２】 上記の利点を実現するために、本発明の一形態において、被検査デバイスに適
用するための検査パターンを生成するためのパターン生成回路に応答するタイミ
ングシステムを含む。そのタイミングシステムは、そのパターンのためのプログ
ラムされたエッジタイミングを格納するタイミングメモリ回路を備える。そのタ
イミングシステムはさらに、マスター発振器と、複数の固定エッジ発生器とを有
するタイミング論理回路を含む。固定エッジ発生器は、プログラムされたエッジ
タイミングに応答し、イベントタイミング信号を生成する。

【００１３】 別の形態では、本発明は、高速ピンおよび低速ピンの組み合わせを有する被検
査デバイスを検査するための半導体テスタを含む。そのテスタは、ＤＵＴクロッ
ク周期にしたがって被検査デバイスに適用するために、パターンメモリにしたが
って検査パターンを選択的に生成するために、パターンメモリとユーザインター
フェースとを有する検査コントローラと、それぞれ高速モードおよび低速モード
を有するパターン生成回路とを備える。検査コントローラおよびパターン生成回
路にシステムバスが接続され、その間でコマンドとデータ信号とをルーティング
（経路指定）する。テスタはさらに、被検査デバイスに接続されるように構成さ
れるドライブ／比較回路と、システムバスとドライブ／比較回路との間に配置さ
れる障害処理回路とを備える。タイミングシステムは、所定のユーザ設定に対応
してイベントタイミング信号を生成する。タイミングシステムは、そのパターン
のためのプログラムされたエッジタイミングを格納するタイミングメモリ回路を
備える。タイミングシステムはさらに、マスター発振器と複数の固定エッジ発生
器とを含むタイミング論理回路を含む。固定エッジ発生器は、所定のクロック周
期内に、固定された数のエッジ発生器に対応する、タイミング信号の固定された
選択値を供給するように構成される。

【００１４】 さらに別の形態では、本発明は、高速ピンおよび低速ピンを有する被検査デバ
イスのために、ユーザによって定義された設定と一致するタイミング信号を生成
するための方法を含む。タイミングシステムは、マルチモードパターン生成回路
に応答し、タイミングメモリと、複数の固定エッジ発生器を含むタイミング論理
回路とを含む。その方法は、最初に、高速モードにおいて、ＤＵＴ周期内に、エ
ッジ発生器に対応する一定の（固定された）数のエッジタイミングを生成するた
めに、固定エッジ発生器を割り当てるステップと、作動しているＤＵＴ周期にし
たがってＤＵＴ高速ピンに高速パターンを印加するステップと、ＤＵＴ周期内に
、マスター発振器周期の倍数のエッジタイミングの選択値を生成するために、固
定エッジ発生器を割り当てるステップと、ユーザによって定義された設定値に最
も近いエッジタイミングの選択値からのエッジタイミングにしたがってＤＵＴ低
速ピンに低速パターンを印加するステップとを含む。

【００１５】 本発明の別の形態は、ウインドウストローブイベントのためのタイミング信号
を生成する方法を含む。その方法は、最初に、タイミング値の範囲を画定する固
定タイミング遅延を有する複数のタイミング発生器を設けるステップと、そのタ
イミング発生器で複数のエッジストローブ信号を生成するステップと、指定され
たウインドウストローブエッジを近似するために、複数のエッジストローブ信号
内でエッジストローブ信号のサブセットを選択するステップとを含む。

【００１６】 本発明の他の特徴および利点は、添付の図面とともに、以下の詳細な説明を読
めば明らかになるであろう。本発明の詳細な説明 本発明を、添付図面を参照して詳細に説明する。

【００１７】 半導体デバイスがさらに複雑になると、そのデバイスを検査するために必要と
される精巧なシステムは、常に更新していかなければならず、そうしなければ短
期間で陳腐化してしまう。検査システムのコストを最小に抑えながら、最新の半
導体デバイスを検査する能力は、自動検査装置製造業にとって意味がある重要な
課題である。

【００１８】 ここで図１を参照すると、高精度、かつ低コスト半導体テスタの概略的なブロ
ック図が全体として２０で示されており、テスタコントローラとして動作してい
るコンピュータワークステーション２２を含む。テスタコントローラは、テスタ
コントローラと、パターン生成回路（ジェネレータ）２４、タイミングシステム
３０および障害処理回路（プロセッサ）５０との間で制御信号を送信するための
システムバス２６に結合される。パターン生成回路は、複数のテスタ動作モード
を生成するために、１〜Ｎ個のパターン発生器（明瞭に示すために図１には１つ
だけが示される）を備えることが好ましい。そのモードは一般に、比較的高速の
テスト（検査）パターン（＞２５０ＭＨｚ）および比較的低速の検査パターン（
＜２５０ＭＨｚ）に対応する。ピンデータ線（ライン）２７およびグローバルタ
イムセット・アドレスライン２９は、パターン発生器（ジェネレータ）を、タイ
ミングシステムに結合するとともに、システムバス２６を介して、障害プロセッ
サとの間でパターン情報をやり取りする。

【００１９】 本発明によれば、タイミングシステム３０は、ＤＵＴの動作周期に対する所定
のタイミング（テスタ波形を規定する）において、ピン毎のドライブ／比較回路
４２を起動（fire）するために必要とされるプログラムされたタイミング信号を
生成するために、エッジセットメモリ３６に応答する低コストタイミング論理回
路（ロジック）３４を備える。オプションのグローバルタイミング・メモリ回路
あるいはタイムセットメモリ３８が、グローバルタイムセット・アドレスライン
２９を介してパターン生成回路２４に接続され、エッジセットメモリ３６に、プ
リプログラム（事前プログラム）されたローカルタイミングデータを供給し、そ
のメモリ容量を低減できるようにする。

【００２０】 さらに詳細には、図２を参照すると、本発明の一実施形態によるタイミング論
理回路３４は、所望のユーザタイミングに割り当てるためのタイミング値を選択
的に供給することにより、高速および低速ＤＵＴピンのマルチモデル検査に対応
（支援）する。タイミング論理回路は、プログラム可能なＰＬＬ方式のマスター
発振器ＭＯＳＣ４０と、それぞれ補間器（インターポレータ）ＥＧ０〜ＥＧ１２
の形をとる複数のエッジ発生器にそれぞれイネーブル入力を供給するタイミング
発生器４４とを備えることが好ましい。ここに記載される１３個のエッジ発生器
の構成は例示にすぎず、本発明の精神から逸脱することなく、多くの構成が可能
であることを理解されたい。各エッジ発生器には、対応する遅延素子（図示せず
）と、タイミング発生器モジュール４５によって供給されるイネーブル入力とが
関連付けられる。

【００２１】 マスター発振器ＭＯＳＣは、５００ピコ秒の周期に対応して、２ＧＨｚまでの
クロック速度に対応することができ、検査の必要性に応じて完全にプログラミン
グ可能である。ＰＬＬ実装形態のプログラミング可能性によって、ユーザは、Ｄ
ＵＴ周期と同期するテスタクロック周期を規定できるようになり、それにより、
ある程度コストがかかり、複雑な「随時処理（オン・ザ・フライ）」補間器が概
ね不要になる点で有利である。

【００２２】 さらに図２を参照すると、コストの高い「オン・ザ・フライ」回路を最小にし
、タイミング精度を最大にすることを試みるために、エッジ発生器ＥＧ０〜ＥＧ
１２は、アナログ遅延値がＤＵＴから周期ごとに変更できないという意味で「固
定（一定）」である。エッジ発生器出力は、４個のマルチプレクサＭ１〜Ｍ４の
アレイを集合的に画定するＡＮＤおよびＯＲゲート（図示せず）の各回路網を含
む選択器回路に供給される。より具体的には、エッジ発生器出力は、各マルチプ
レクサの入力に並列関係で供給される。マルチプレクサは、セットアップ時にプ
ログラミングされる各静的レジスタ４６に応答して、動作中に、タイミング信号
をドライブ／比較回路４２に選択的に渡すようにする。タイミング信号は、動作
「論理０へのドライブ」（Ｄ０）、「論理１へのドライブ」（Ｄ１）、ストロー
ブ（Ｃ１）および「ターミネーション（終端）へのドライブ」（Ｖｔ）に対応す
る。

【００２３】 動作時に、エッジ発生器ＥＧ０〜ＥＧ１２は、予想される動作モードに応じて
、タイミング分解能と自由度とを最大にするように構成することができる。エッ
ジ発生器の制御は、検査コントローラ２２とエッジセットメモリ３６とをプリプ
ログラミングし、ＤＵＴサイクルの開始（ＢＯＣ）に続いて、特定の時間増分で
所定のエッジ発生器を起動するようにすることにより実行される。高速ポートの
場合、エッジ発生器リソースが、非常に高い精度でユーザによって指定される特
定のタイミングで起動するように、ユーザによって割り当てられる。

【００２４】 図３は、本発明のタイミングシステムによって生成されるタイミング信号によ
って規定されるような、高速ＤＵＴピンに適用（印加）するのに適した高速テス
ト（検査）波形を示す。検査波形の各遷移（あるいは「エッジ」）は、エッジ発
生器ＥＧ０〜ＥＧ１２のうちの１つあるいは複数のエッジ発生器によって送出さ
れる１つあるいは複数のタイミング信号に応答するドライバ（図示せず）の出力
に対応する。ギガヘルツ範囲の比較的高い周波数では、ＤＵＴの動作を検査する
ために必要となる波形はより少なくなる。結果として、システムハードウエアコ
ストを削減するために、エッジ発生器の数を最小にすることができる。

【００２５】 ここで図４を参照すると、図３の検査波形に対応するエッジセットメモリ３６
の部分的な一例は、上記のイベント（Ｄ０、Ｄ１、ストローブ、Ｖｔ）に対応す
る波形遷移、すなわちエッジを規定するために、タイミング発生器のための所望
のタイミング値を書き込むためのテーブルを含む。Teradyne社(Agoura Hills、Ca
lifornia)によって製造されるＴｅｒａｄｙｎｅモデルＪ９７３テスタにおいて
、比較的低速（２５０ＭＨｚまで）の半導体デバイスの場合に同様のエッジセッ
トテーブルが用いられる。各行は、ＤＵＴサイクルの開始に対する所定のタイミ
ングを指定する「エッジセット」を表す。個々の列は、遷移エッジあるいはイベ
ント（Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｃ１等）と波形フォーマット（ＦＭＴ）とを表
す。各エッジセットの各イベントの場合に、検査コントローラソフトウエアが、
所定のサブグループ（ドライブ０、ドライブ１、ドライブＶｔおよびストローブ
）内でエッジ発生器を指定し、それを、ユーザによって指定される値にプログラ
ミングする。この結果、ドライバ／比較器回路４２のドライバおよび比較器が起
動し、それにより波形エッジが生成される。最大のタイミング精度を与えるため
に、当業者によく知られている較正技術が適用される場合がある。また図３は、
図３に示される所望の波形を達成するために、図４のエッジセットメモリテーブ
ルに準じた、個々のエッジ発生器の起動も示す。

【００２６】 さらに図３および図４を参照すると、図３の検査波形を生成するために、エッ
ジセットＥＳ０およびＥＳ１（図４）を用いることを望むユーザは最初に、「ド
ライブ０」あるいは「ドライブ・ロー」イベントが、最初のＤＵＴサイクル、す
なわちドライブサイクルの開始後の０．５ｎｓで生じることを期待することがで
きる。プログラムされた時間において、所定のエッジ発生器（ここではＥＧ０）
が、テスタチャネルドライバを起動してローレベルにドライブするように起動す
る。１．３ｎｓにおいて、パターン発生器からのピンデータがハイ（論理１）で
ある場合には、第２のエッジ発生器（ここではＥＧ１）が起動することにより、
「ドライブ１」あるいは「ドライブ・ハイ」イベントが生じる。そうでない場合
には、レベルはローのままとなる。

【００２７】 パターン発生器からのピンデータが比較サイクルを指示する場合には、エッジ
セット情報はさらに、第２のＤＵＴサイクル（０．００ｎｓ）、すなわち比較サ
イクルの開始と同時に生じる「ドライブＶｔ」イベントを指定し、ドライバがテ
スタチャネル出力をターミネーション電圧Ｖｔにドライブできるようにする。１
．２５ｎｓ（第２のＤＵＴサイクル後）でエッジセットを終了するために、エッ
ジ発生器ＥＧ４の起動によりストローブイベントが生じ、それにより、チャネル
コンパレータ（図示せず）がＤＵＴピンデータレベルを検出できるようにする。

【００２８】 検査波形の残りは、第１のエッジセットＥＳ０の場合に先に記載されたのと同
じようにして第２のエッジセット（ＥＳ１）（図４）によって規定される。 第１のエッジセットＥＧ０が、図３の検査波形の記載された部分を実行するた
めに５つのエッジを使うことは容易に理解されよう。本発明者は、広範な波形利
用可能性を網羅する（エッジセットを注意深く用いることにより）だけの十分な
エッジリソースを設け、同時にハードウエアコストを最小にするために、４〜１
５個のエッジ発生器の間ならどの構成でも十分であることを確認している。

【００２９】 高速ＤＵＴポートを検査する能力を設けるほかに、本発明の固定補間器タイミ
ングシステムのさらに重要な特徴の１つは、低速ＤＵＴポートのための自由度の
高いタイミングを提供できる能力である。本発明者は、そのような低速のＤＵＴ
ピンのためのタイミング自由度を劇的に改善するとともに、本発明の低コストで
、高い精度を有するタイミングシステムを維持する方法を見いだしている。図５
に示されるように、これは、マスター発振器ＭＯＳＣ周期に対して固定された増
分関係を有するようにエッジ発生器の組をプログラミングし、ＭＯＳＣ周期によ
ってＤＵＴ周期を十分に分割することにより達成することができる。このように
して、ＤＵＴ周期は、微細な「瞬間（チック：tick）」あるいはタイミング値に
有効にスライスされる。４ｎｓのＤＵＴ周期（２５０ＭＨｚのＤＵＴ周波数に対
応する）で、５００ｐｓのマスター発振器ＭＯＳＣ周期の場合、ＤＵＴ周期内に
おいて比較的小さい増分で、特定のイベント（「ドライブ０」のような）のため
に全部で３２個のタイミング選択値が利用可能となる。

【００３０】 さらに、本発明者は、本発明のこの態様を実行するために、マスター発振器周
期が５６３ｐｓより小さい必要がないことを確認している。これは、約１４１ｐ
ｓの最悪の場合の分解能（図５に示されるような１３個のエッジ発生器を利用す
る補間器の場合）に相当する。

【００３１】 たとえば、上記のようなＤＵＴの低速ポートを検査するために、エッジ発生器
ＥＧ０〜ＥＧ１２は、先に記載されたイベント「ドライブ０」、「ドライブ１」
、「ストローブ」および「ドライブＶｔ」（図５参照）のような特定の波形イベ
ントに対応するサブセットに（プリプログラムされた時間遅延に関して）均等に
分散されることが好ましい。ドライブ０（ＥＧ０〜ＥＧ３）、ドライブ１（ＥＧ
４〜ＥＧ７）およびストローブ（ＥＧ８〜ＥＧ１１）のための、各マスター発振
器周期内で予め割り当てられ、離隔したエッジ発生器の各サブセット、ならびに
ドライブＶｔのための残りのエッジ発生器ＥＧ１２を用いるとき、タイミング値
のための高速分解能（５００ｐｓのマスター発振器周期時）は、１２５ｐｓにな
る。

【００３２】 図５はさらに、図６に示されるエッジセット割当てにしたがって、約２００Ｍ
Ｈｚの低速ＤＵＴピンに適用するための多数の周期からなる波形の一部を示す。
上記の高速の例と同じようにして、検査波形を規定するためのイベントは、エッ
ジセットメモリ３６によって指定される。結果として、エッジセットＥＳ０のた
めの第１のイベント（ドライブ０）は、第１のＤＵＴサイクルの開始後の０．５
ｎｓにおいて発生する。しかしながら、上記の高速の例とは異なり、ドライブ０
のために利用可能なエッジ発生器は、ＥＧ０〜ＥＧ３としてプリプログラミング
され、可能なタイミングは、マスター発振器ＭＯＳＣ周期内の１２５ｐｓの規則
的なインターバルに固定される。許容可能な精度レベルを維持しながら起動する
ために、検査コントローラ２２はユーザによってプログラムされたタイミングに
最も近いエッジ発生器（この場合にはドライブ０、ＥＧ０）を自動的に割り当て
る。各割当ては、エッジ発生器番号およびマスター発振器サイクルの数として、
エッジセットメモリに格納される。同様に、ＥＳ０のドライブ１イベントタイミ
ングの場合、最も近いエッジ発生器はＥＧ５である（図５に丸で囲まれて示され
る）。

【００３３】 本発明の別の重要な特徴は、ウインドウストローブを近似することへの適用で
ある。「ウインドウストローブ」は、ＤＵＴの出力が、２つのユーザ指定ポイン
ト（時点）の間で、１つあるいは複数のレベルコンパレータによって観測され、
任意のレベル遷移が注目される機能である。それは、ＤＵＴ出力上の瞬間的異常
（グリッチ：glitch）を検出するために、あるいは指定された時間ウインドウの
持続時間の間、ＤＵＴ出力を一定のままにしておくために有用である。

【００３４】 一般に、エッジストローブと比較して、本質的に性能レベルが低下するので、
高速、高精度テスタは、ウインドウストローブを実施することを望まないであろ
う。しかしながら、高速テスタの低速モードの場合、ウインドウストローブは、
非常に望ましい。図７に示されるように、次々に一連のエッジストローブを与え
ることにより近似される場合がある。ウインドウストローブを生成するために、
エッジセットメモリ３６は、２つのストローブ値Ｃ１およびＣ２を含むように変
更され、ユーザは、「オープンウインドウ」時間を指定するためにＣ１を、「ク
ローズウインドウ」時間を指定するためにＣ２を指定する。そのチャネルは、Ｃ
１時間とＣ２時間との間の全てのストローブイベントによってストローブ信号を
受ける。ストローブイベントは最悪の場合に５６３／４＝１４１ｐｓ毎に生じる
（１３エッジの実施形態の場合）ため、テスタは、１４１ｐｓ毎にＤＵＴ出力を
検査することができる。高速システム内に高性能のエッジストローブコンパレー
タを与えるとき、このウインドウストローブモードの性能は、２００ＭＨｚ範囲
のテスタの本当のウインドウモードに都合よく匹敵する。

【００３５】 当業者であれば、本発明によってもたらされる多くの利益および利点を理解す
るであろう。非常に重要なのは、固定エッジ発生器を利用するタイミングシステ
ムで、高速ピンおよび低速ピンの両方を有するＤＵＴを検査できることである。
エッジ発生器が固定されている特質により、高い精度および比較的高い分解能の
能力を低下させることなく、ＤＵＴ検査を実行するために必要とされるハードウ
エアおよびソフトウエアを最小にし、半導体製造業者にかかるコストの著しい削
減が実現される。さらに、エッジ発生器タイミングを制御するために必要とされ
るプログラミングが比較的簡単であることにより、ユーザが最も使いやすいシス
テムになる。

【００３６】 本発明のさらに別の特徴は、従来のテスタ構成との互換性を含む。エッジセッ
トメモリテーブルのような、低速でエッジ発生器タイミングを制御するためのユ
ーザプログラミング機能の多くは、実際には従来と変わらない。したがって、ユ
ーザの使いやすさが最大限になり、結果として、製造作業者を適当に教育するた
めに追加される訓練が最小限に抑えられる。

【００３７】 本発明は特に、その好ましい実施形態を参照して図示および記載されてきたが
、本発明の精神および範囲から逸脱することなく、形態および細部において種々
の変更がなされる場合があることは、当業者には理解されよう。たとえば、本明
細書に図示され、記載されたタイミング論理回路の特定の実施形態は１３個の補
間器を含んでいたが、取り扱われる特定の応用形態で使用可能なコストおよびハ
ードウエアの制約によっては、異なる数のエッジ発生器が実装され、結果が異な
る場合がある。

【図面の簡単な説明】

【図１】 本発明のタイミングシステムを用いるテスタの一般化されたブロック図である
。

【図２】 図１に示されるタイミングシステムの部分的なブロック図である。

【図３】 本発明の一形態による、タイミング信号によって規定される高速検査波形の一
例を示す図である。

【図４】 図３の検査波形に対応するタイミングを格納するためのエッジセットメモリテ
ーブルの一例を示す図である。

【図５】 本発明の一形態による、タイミング信号によって規定される低速検査波形の一
例を示す図である。

【図６】 図５の検査波形に対応するタイミングを格納するためのエッジセットメモリテ
ーブルの一例を示す図である。

【図７】 本発明のウインドウストローブ近似機能を示すタイミングアーキテクチャを示
す図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年１０月２２日（２００１．１０．２２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正の内容】

【０００６】 アナログ補間器のより望ましい特徴の１つは、周期ごとに「実行中（オン・ザ
・フライ（on-the-fly）」に、即ち「随時処理」によってＤＡＣからの遅延値を
変更するオプション機能である。周期切替えおよびタイミング切替えの両方に対
して、そのような「随時処理(オン・ザ・フライ)」能力を有する補間器を用いる
非常に自由度の高いテスタは、Teradyne社(Agoura Hills、California)によって
製造されるモデルＪ９７３テスタである。このテスタはさらに、種々の補間器の
ためのタイミングを制御するために、プリプログラムされたタイミング値を格納
するためのエッジセット（edgeset）メモリを備える。随時（オン・ザ・フライ
式に）変更を達成するために必要とされる回路およびソフトウエアは一般に、テ
スタのコストを著しく上昇させるが、その能力は、２５０ＭＨｚまでのＤＵＴの
動作を検査する際に、高いレベルの自由度を提供する。オン・ザ・フライ式機構
の他の変形例が、米国特許第５，９１７，８３４号および５，５４４，１７５号
、そしてＡ．Ａｒｍｓｔｒｏｎｇによる記事「Timing Innovations Serve Logic and Mixed-signal ATE Test and Measurement World」Cahners Publishing, De
nver, vol.18, no.11,１９９８年１０月に示される。

Claims (20)

【特許請求の範囲】
1. 【請求項１】 被検査デバイスに適用するテストパターンを生成するために
   、パターン生成回路に応答するタイミングシステムであって、半導体テスタにお
   いて用いるための該タイミングシステムは、所定のユーザ設定に対応するイベン
   トタイミング信号を生成し、該タイミングシステムは、 前記パターンのためのプログラムされたエッジタイミングを格納するためのタ
   イミングメモリ回路と、 マスター発振器および複数の固定エッジ発生器を含むタイミングロジックであ
   って、前記固定エッジ発生器は前記プログラムされたエッジタイミングに応答し
   て前記イベントタイミング信号を発生する、該タイミングロジックと、 を含むタイミングシステム。
2. 【請求項２】 前記エッジ発生器は、高速ＤＵＴポートに対する、ユーザ制
   御タイミング配置に適応される請求項１に記載のタイミングシステム。
3. 【請求項３】 前記エッジ発生器タイミングは、低速ＤＵＴポートのための
   、前記マスター発振器に対して均等に分配されたタイミング増分に予め設定され
   る請求項１に記載のタイミングシステム。
4. 【請求項４】 前記エッジ発生器タイミングは、ＤＵＴ周期内で、予め規定
   されたテスタイベントに対応して、タイミング選択の各サブセットにグループ化
   される請求項３に記載のタイミングシステム。
5. 【請求項５】 前記ロジックは、前記プログラムされたエッジタイミングに
   応答して、プログラムされたエッジタイミングを、タイミング選択の前記セット
   内の最も近い対応する固定タイミングに割り当てる請求項４に記載のタイミング
   システム。
6. 【請求項６】 前記パターン生成回路は、 前記高速モードにおいてパターンを発生するための第１のパターン発生器を含
   む請求項１に記載のタイミングシステム。
7. 【請求項７】 前記高速モードは、約２５０ＭＨｚ〜２．０ＧＨｚの範囲内
   にある請求項６に記載のタイミングシステム。
8. 【請求項８】 前記パターン生成回路は、 前記低速モードにおいてパターンを生成するための第２のパターン発生器を含
   む請求項１に記載のタイミングシステム。
9. 【請求項９】 前記低速モードは、約１ＭＨｚ〜約２５０ＭＨｚの範囲内に
   ある請求項７に記載のタイミングシステム。
10. 【請求項１０】 前記パターンは、被検査デバイスの個々のサイクルに関連
    するベクトルデータを含み、該ベクトルデータは、該被検査デバイスに適用する
    ため、あるいは該被検査デバイスからの比較のため予め規定されたイベント信号
    を含む請求項１に記載のタイミングシステム。
11. 【請求項１１】 前記タイミングメモリは、 ピン毎のタイムセットメモリを含む請求項１に記載のタイミングシステム。
12. 【請求項１２】 前記タイムセットメモリは、ローカルタイミングデータを
    前記タイミングシステムに供給するように構成される請求項１１に記載のタイミ
    ングシステム。
13. 【請求項１３】 前記タイミングメモリは、 ピン毎のエッジセットメモリを含む請求項１に記載のタイミングシステム。
14. 【請求項１４】 前記エッジセットメモリは、ＤＵＴ周期内の所定の波形イ
    ベントのためピン毎にピンタイミング値を規定するように構成される請求項１３
    に記載のタイミングシステム。
15. 【請求項１５】 前記固定エッジ発生器はそれぞれ補間器を備える請求項１
    に記載のタイミングシステム。
16. 【請求項１６】 前記マスター発振器はプログラム可能な周波数位相ロック
    ループを含む請求項１６に記載のタイミングシステム。
17. 【請求項１７】 高速ピンおよび低速ピンの組み合わせを有する被検査デバ
    イスを検査するための半導体テスタであって、 パターンメモリおよびユーザインターフェースを有するテストコントローラと
    、 それぞれ高速モードおよび低速モードとを有し、前記被検査デバイスに適用す
    るために、前記パターンメモリにしたがってテストパターンを選択的に発生する
    ためのパターン生成回路であって、該被検査デバイスはＤＵＴクロック周期にし
    たがって動作する、パターン生成回路と、 前記テストコントローラおよび前記パターン生成回路に接続され、その間でコ
    マンドおよびデータ信号をルーティングするためのシステムバスと、 前記被検査デバイスに結合するように適応されるドライブ／比較回路と、 前記システムバスと前記ドライブ／比較回路との間に配置される障害処理回路
    と、 予め規定されたユーザ設定値に対応するイベントタイミング信号を生成するた
    めのタイミングシステムとを備え、該タイミングシステムが、 前記パターンのためのプログラムされたエッジタイミングを格納するための
    タイミングメモリ回路と、 マスター発振器および複数の固定エッジ発生器を含むタイミングロジックで
    あって、前記固定エッジ発生器は前記プログラムされたエッジタイミングに応答
    して前記イベントタイミング信号を生成する、タイミング論理回路と、 を含む半導体テスタ。
18. 【請求項１８】 被検査デバイスのために、ユーザ規定の設定と一致するタ
    イミング信号を生成する方法であって、前記ＤＵＴは高速ピンおよび低速ピンを
    有し、前記タイミングシステムはマルチモードパターン生成回路に応答し、タイ
    ミングメモリと、複数の固定エッジ発生器を含むタイミングロジックとを含み、
    前記方法は、 前記高速モードにおいて、前記ＤＵＴ内の前記エッジ発生器に対応する固定数
    のエッジタイミングを発生するために、前記固定エッジ発生器を割り当てるステ
    ップと、 前記作動中のＤＵＴ周期にしたがって前記ＤＵＴ高速ピンに高速パターンを適
    用するステップと、 マスター発振器周期毎にエッジタイミングの選択を生成するために、前記固定
    エッジ発振器を分配するステップと、 を含む方法。
19. 【請求項１９】 前記ユーザ規定の設定に最も近いエッジタイミングの前記
    選択からのエッジタイミングにしたがって前記ＤＵＴ低速ピンに低速パターンを
    ドライブするステップをさらに含む請求項１８に記載のタイミング信号生成方法
    。
20. 【請求項２０】 ウインドウストローブイベントのためのタイミング信号を
    生成する方法であって、 複数のタイミング発生器を設けるステップであって、前記発生器はタイミング
    値の範囲を規定する固定タイミング遅延を有する、ステップと、 前記タイミング発生器で、複数のエッジストローブ信号を生成するステップと
    、 前記規定されたウインドウストローブエッジを近似するために、前記複数のエ
    ッジストローブ信号内でエッジストローブ信号のサブセットを選択するステップ
    と、 を含む方法。