JP2003299352A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 負荷短絡時において、スイッチング素子を過
電圧から保護する。 【解決手段】 スイッチング素子の導通期間の最大時間
長を、少なくとも定電圧制御手段による定電圧制御が行
われなくなった場合よりも短いものとされる所定の時間
長に設定すると共に、上記所定の時間長を上記直流入力
電圧のレベルに応じて可変するように構成される最大導
通時間設定手段を備えるようにする。或いは、負荷電流
が過電流とされる所定レベルに達したことに応じて、上
記負荷電流のレベルに応じたスイッチング素子に対する
スイッチング周波数制御動作を開始する過負荷保護手段
を設けると共に、スイッチング素子のコレクタ−エミッ
タ間電圧が過電圧とされる所定レベルに達するのに応じ
て、スイッチング周波数を制御する過電圧保護手段を併
用する。これにより、負荷短絡時において、スイッチン
グ素子を過電圧から確実に保護することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に電
源として備えられるスイッチング電源回路に関するもの
である。

【０００２】

【従来の技術】近年、各種電子機器に用いられるスイッ
チング電源回路に対する、低ノイズ化や省電力化の要求
が高まってきており、共振形のスイッチング電源回路が
多用されるようになってきている。特に、電源回路にお
ける一次側に並列共振回路を持つ電圧共振形スイッチン
グ電源回路は、他の方式の共振形スイッチング電源回路
に比較して、原理的にスイッチング素子におけるスイッ
チング損失が小さいことが知られており、上記したよう
な低ノイズ化や省電力化に対する効果が期待されてい
る。

【０００３】ところで、上記したような電圧共振形スイ
ッチング電源回路においては、入力電圧及び負荷等の変
動に対して安定的にゼロボルトスイッチング（ＺＶＳ）
動作が得られないという問題点を有していた。すなわ
ち、上記したような電圧共振形スイッチング電源回路に
おいて、このＺＶＳ可能な動作範囲は、共振のインピー
ダンスをＺｒ、入力電圧をＶｉｎ、負荷電流をＩｏとす
ると、 Ｉｏ≧Ｖｉｎ／Ｚｒ で与えられるため、入力電圧が高い領域や負荷が軽い領
域ではＺＶＳが不可能となってしまうものである。

【０００４】このような問題に対し、先に本出願人は、
電圧共振形スイッチング電源に対して、二次側にも並列
共振回路、或いは直列共振回路を付加し、これによって
ＺＶＳ可能な動作範囲を広げることが可能となる、いわ
ゆる複合共振形スイッチング電源回路を各種提案してい
る。

【０００５】図８は、先に本出願人が提案した発明に基
づいて構成することのできる、複合共振形スイッチング
電源回路の構成例を示した回路図である。この図におい
て、商用交流電源ＡＣは、ブリッジダイオードＤｉによ
り全波整流され、その整流出力は平滑コンデンサＣｉに
充電される。これにより、交流入力電圧ＶACの１倍のレ
ベルに対応する整流平滑電圧Ｅｉが得られる。

【０００６】この図に示す電源回路のスイッチングコン
バータは電圧共振形とされ、上記整流平滑電圧Ｅｉを入
力してスイッチング動作を行うスイッチング素子として
は、バイポーラトランジスタであるスイッチング素子Ｑ
1が備えられる。このスイッチング素子Ｑ1のコレクタは
コンバータトランスＴＲの一次巻線Ｎ1と接続され、ま
た、コレクタ−エミッタ間には、スイッチング素子Ｑ1
と並列に一次側並列共振コンデンサＣｒが挿入されてい
る。そして、この電源回路においては、上記一次側並列
共振コンデンサＣｒのキャパシタンスと、上記一次巻線
Ｎ1に得られるリーケージインダクタンスにより、一次
側並列共振回路が形成され、これによって電圧共振形コ
ンバータとしての動作が得られるようになっている。さ
らに、スイッチング素子Ｑ1のコレクタ−エミッタ間に
は、図示するようにダンパーダイオードＤｐが並列に接
続される。これにより一次側（一次巻線Ｎ1）に流れる
スイッチング電流が連続的に流れるようになる。

【０００７】また、このスイッチング素子Ｑ1のベース
には、制御・駆動回路１が接続される。この制御・駆動
回路１は、所要の周波数による駆動信号を生成し、これ
をスイッチング素子Ｑ1のベースに対して印加すること
によりスイッチング素子Ｑ1を駆動する。さらに、この
制御・駆動回路１は、後述するシャントレギュレータＱ
2からフォトカプラＰＣを介して供給される制御信号の
レベルに基づいて、スイッチング素子Ｑ1のスイッチン
グ周波数を可変的に制御する動作を行う。

【０００８】コンバータトランスＴＲは、一次側に一次
巻線Ｎ1、二次側に二次巻線Ｎ2を備え、一次巻線Ｎ1に
得られたスイッチング素子Ｑ1の出力を電気的に絶縁さ
れた二次側に伝送する。このコンバータトランスＴＲの
構造としては、例えば図９の斜視図に示すように、それ
ぞれ３本の磁脚を有するＥ型コアＣＲ1とＥ型コアＣＲ2
とを組み合わせたコアが用いられ、このコアの磁脚に対
して、一次巻線Ｎ1と二次巻線Ｎ2とを分割して巻装する
ことで所要のリーケージインダクタンスを得るようにさ
れている。

【０００９】このコンバータトランスＴＲの二次巻線Ｎ
2に対しては、図示するように二次側並列共振コンデン
サＣ2が並列に接続される。そして、この二次側並列共
振コンデンサＣ2のキャパシタンスと、上記二次巻線Ｎ2
のリーケージインダクタンスによっては、二次側並列共
振回路が形成される。このため、コンバータトランスＴ
Ｒの二次巻線Ｎ2に交番電圧が励起されることによって
は、二次側にて電圧共振動作が得られることになる。つ
まり、この図に示す電源回路は、電圧共振形コンバータ
として、上述したように一次側において電圧共振動作が
得られると共に、二次側においても電圧共振動作が得ら
れる、いわゆる複合共振形コンバータとしての動作が得
られるようにされているものである。

【００１０】また、上記二次巻線Ｎ2に対しては、図示
するようにして整流ダイオードＤO1及び平滑コンデンサ
ＣO1による半波整流回路が設けられ、この半波整流回路
の整流動作によって、平滑コンデンサＣO1の両端に二次
側直流出力電圧ＥOが得られるようになっている。この
二次側直流出力電圧ＥOは、図示しない負荷に対して供
給される。さらに、この二次側直流出力電圧ＥOは、図
示するように次に説明するシャントレギュレータＱ2の
ための検出電圧としても分岐して入力される。

【００１１】シャントレギュレータＱ2は、図示するよ
うにそのコントロール端子から、二次側直流出力電圧Ｅ
Oと二次側アース間に挿入された分圧抵抗Ｒ3−分圧抵抗
Ｒ4の直列接続回路により検出された二次側直流出力電
圧ＥOを入力するようにされる。そして、シャントレギ
ュレータＱ2は、このように入力した二次側直流出力電
圧ＥOと内部基準電圧とを比較して、アノードに流れる
電流のレベルを制御する。

【００１２】このようにしてシャントレギュレータＱ2
に流れるようになった電流は、制御信号としてフォトカ
プラＰＣを介して制御・駆動回路１に伝送される。そし
て、制御・駆動回路１においては、上述もしたようにこ
の制御信号のレベルに基づき、スイッチング素子Ｑ1の
スイッチング周波数を可変的に制御する動作が行われる
ようになる。

【００１３】このようにスイッチング周波数が可変され
ることによっては、例えば一次側並列共振回路における
共振インピーダンスも可変されるようになり、これに伴
い二次側に伝送される電力も可変されるようになって、
結果的には二次側直流出力電圧ＥOのレベルも可変され
るようになる。すなわち、この図に示す電源回路におい
ては、上記のような動作により二次側直流出力電圧ＥO
についての定電圧制御動作が得られているものである。

【００１４】ここで、このような構成とされる複合共振
形のスイッチング電源回路における共振周波数特性の例
を図１０に示す。この図に示すように、上記図８で示し
たような構成とされる複合共振形スイッチング電源回路
においては、共振周波数の変化に伴い、２つのゲインの
ピークが得られる。すなわち、これは、一次側と二次側
とで２つの共振回路が設けられることにより、共振イン
ピーダンスがゼロとなる場合の共振周波数の値が２つ存
在するようになることが示されているものである。そし
て、図８に示した電源回路においては、図中に矢印で示
すように、これら２つの周波数の値の範囲内にスイッチ
ング周波数の制御範囲を設定するようにされている。

【００１５】上記のようにしてスイッチング周波数の制
御範囲を設定する図８の回路の場合、出力電圧について
の定電圧化のためのスイッチング周波数制御動作として
は、重負荷及び入力電圧のレベルが低い場合には、スイ
ッチング周波数を低くするようにされる。一方、軽負荷
及び入力電圧のレベルが高い場合には、スイッチング周
波数を高くするよう制御を行うようにされる。

【００１６】また、図８の回路においては、スイッチン
グ素子Ｑ1のスイッチング周期におけるオフ期間は、一
次側並列共振コンデンサＣｒ及び二次側並列共振コンデ
ンサＣ2と、コンバータトランスＴＲにおけるリーケー
ジインダクタンスとで決まる一定の時間に設定される。
このため、上記したようなスイッチング周波数制御とし
ては、オン時間のみを変化させることによって行うよう
にされている。

【００１７】このようにして行われるスイッチング周波
数制御動作に伴い、図８の回路におけるスイッチング動
作は次の図１１、図１２に示すようになる。図１１、図
１２は、それぞれ一次側並列共振コンデンサＣｒの両端
に発生する一次側共振電圧Ｖ1の波形と、スイッチング
素子Ｑ1のコレクタ電流Ｉｃの波形を示しており、図１
１は軽負荷時、図１２は重負荷時におけるそれぞれの波
形を示している。まず、図１１において、軽負荷時に
は、上述したようにしてスイッチング周波数は高く制御
されるようになるため、この場合のスイッチング素子Ｑ
1のオン期間（ＴON）は、図１２の重負荷時に比べて短
くなっていることがわかる。また、図１２において、逆
に重負荷時には、先に説明したようにしてスイッチング
周波数が低くなるように制御されるようになって、スイ
ッチング素子Ｑ1のオン期間（ＴON）が図１１の場合と
比べて長くなるようにされる。

【００１８】ところで、上記のように構成される図８の
電源回路においては、図１１（ａ）及び図１２（ａ）の
波形図に示されるように、一次側共振電圧Ｖ1のピーク
レベルＶｐは、重負荷時の制御により、スイッチング素
子Ｑ1のオン期間が長くなることによって上昇するよう
になる。すなわち、この一次側共振電圧Ｖ1のピークレ
ベルＶｐは、その変化特性の例を示した図１３に示すよ
うに、負荷電流が増加するに従って上昇するようになる
ものである。また、さらに、この一次側共振電圧Ｖ1の
ピークレベルＶｐは、同じく図１３に示すように入力電
圧（交流入力電圧ＶAC）が高くなるのに応じても上昇す
るようになる。

【００１９】ここで、この一次側共振電圧Ｖ1のピーク
レベルＶｐは、例えば負荷が短絡した場合に最大のレベ
ルに達してしまうことになる。まず、負荷が短絡した場
合、二次側直流出力電圧ＥOが急激に０レベルまで低下
し、シャントレギュレータＱ2に検出入力されるべき電
圧がなくなって、制御・駆動回路１には制御信号が供給
されなくなる。そして、これに伴っては、スイッチング
周波数制御動作が行われなくなり、スイッチング素子Ｑ
1は最低のスイッチング周波数により動作するようにさ
れる。つまり、このようにスイッチング素子Ｑ1が最低
のスイッチング周波数により動作することによっては、
スイッチング周期におけるオン時間が最大値となり、こ
のため、一次側共振電圧Ｖ1のピークレベルＶｐは最大
のレベルに達してしまうものである。そして、このよう
な一次側共振電圧Ｖ1は、場合によってはスイッチング
素子Ｑ1の定格電圧を超えてしまうこともあり、これが
スイッチング素子Ｑ1に印加されてしまうと素子が破壊
されてしまうという問題があった。

【００２０】そこで、従来では、上記の問題点に対して
以下のような構成を採ることで対処していた。すなわ
ち、まず、図８の破線内に示すようにして、スイッチン
グ素子Ｑ1のコレクタ−エミッタ間に対し検出抵抗Ｒ５
及びＲ６から成る過電圧検出回路６を挿入して一次側共
振電圧Ｖ1を検出するようにし、これを制御・駆動回路
１に入力するようにする。そして、制御・駆動回路１に
おいて、この一次側共振電圧Ｖ1が、例えばスイッチン
グ素子Ｑ1の定格電圧のレベルに対応するようにして設
定される所定の電圧（保護設定電圧）のレベルを越える
のに応じて、スイッチング周波数を高くする制御を開始
するようにするものである。これにより、一次側共振電
圧Ｖ1が保護設定電圧を越えた場合は、スイッチング周
波数が高くなるように制御されるようになり、これに伴
って、例えば一次側における共振インピーダンスを大き
くさせる等して、一次側共振電圧Ｖ1のレベルを下げる
ようになるものである。

【００２１】また、上記問題点に対しては、従来、スイ
ッチング素子Ｑ1のオン期間の時間長の上限値を設定す
ることで、一次側共振電圧Ｖ1のレベルが素子を破壊す
るに至る所定のレベルに達しないようにするということ
も行われていた。

【００２２】

【発明が解決しようとする課題】ここで、上記過電圧検
出回路６が設けられた場合の電源回路における動作につ
いて、図１５を用いて説明する。この図において、例え
ば或る時点ｔａにおいて、負荷が短絡する等して急峻な
負荷変動が生じたとする。すると、図１５（ａ）に示す
ようにして、二次側直流出力電圧ＥOのレベルは、０レ
ベルまで低下していくこととなる。そのタイミングとし
ては、例えばスイッチング周期によりみた場合、或る時
間幅を有して低下していくものである。また、このよう
に負荷が短絡した場合、先に説明したようにシャントレ
ギュレータＱ2、及び制御・駆動回路１によるスイッチ
ング周波数制御動作が行われなくなることにより、図１
５（ｂ）（ｃ）に示すようにスイッチング素子Ｑ1のオ
ン期間ＴON1は最大の時間長になる。これにより、この
期間ＴON1直後のオフ期間ＴOFF1における一次側共振電
圧Ｖ1としては、非常にピークレベルの高い波形が現れ
るようになる。そして、この期間ＴOFF1で発生した一次
側共振電圧Ｖ1は、図示する時点ｔｂにおいて、過電圧
検出回路６により保護設定電圧を越えたことが検出され
る。これに応じては、制御・駆動回路１によりスイッチ
ング周波数が制御されるようになり、図示するように以
降は、この一次側共振電圧Ｖ1のレベルが抑制されるよ
うになる。

【００２３】しかしながら、この場合の制御・駆動回路
１は、期間ＴOFF1において発生した一次側共振電圧Ｖ1
が保護設定電圧のレベルを超えたことを検出するのに応
じて、図示するようにその次の周期のオン期間を所定の
値とするように動作するものである。このため、この場
合の電源回路においては、上記のように期間ＴOFF1で発
生する高レベルの一次側共振電圧Ｖ1を抑えることは不
可能であり、この電圧がスイッチング素子Ｑ1の定格電
圧を超えてしまった場合、これに対処することができな
いという問題点があった。

【００２４】また、上記したスイッチング素子Ｑ1のオ
ン期間の時間長の上限値を規定する場合にも、以下のよ
うな問題点があった。すなわち、このようにオン期間の
時間長の上限値を規定したとしても、図１６及び図１７
に示す波形図の比較からもわかるように、同じオン時間
であっても、入力電圧のレベルが異なれば、一次側共振
電圧Ｖ1のピークレベルＶｐの値も大きく異なってきて
しまうものである。つまりは、図１４のピークレベルＶ
ｐの変化特性の例にも示すように、この場合、例えば入
力電圧のレベルが低い条件でオン時間の上限値を設定し
てしまうと、入力電圧のレベルが高かったときはピーク
レベルＶｐが過大になり、素子が破壊される可能性が高
くなってしまう。また、逆に入力電圧が高い条件でオン
時間の上限値を決めてしまうと、入力電圧が低かった際
に十分な電力を取り出せなくなってしまうという問題が
あった。

【００２５】

【課題を解決するための手段】本発明では、以上のよう
な問題点に鑑み、スイッチング電源回路として以下のよ
うに構成することとした。すなわち、まず、商用交流電
源を入力し、これを整流平滑することで直流入力電圧を
得る直流入力電圧生成手段と、上記直流入力電圧を入力
して断続するようにしてスイッチング動作を行うスイッ
チング素子を備えるスイッチング手段と、上記スイッチ
ング手段のスイッチング出力を一次側から二次側に伝送
するために設けられ、少なくとも一次側に一次巻線、二
次側に二次巻線を備えるコンバータトランスとを備える
ようにし、さらに、少なくとも、上記コンバータトラン
スの一次巻線の漏洩インダクタンス成分と、上記一次巻
線に並列接続された一次側並列共振コンデンサのキャパ
シタンスとによって形成され、上記スイッチング手段の
動作を電圧共振形とする一次側並列共振回路を備える。
また、上記コンバータトランスの二次巻線に得られる交
番電圧を入力して整流動作を行って、二次側直流出力電
圧を生成するように構成された直流出力電圧生成手段
と、上記二次側直流出力電圧のレベルに応じて、上記ス
イッチング素子のスイッチング周波数を制御することに
より、二次側直流出力電圧に対する定電圧制御を行うよ
うに構成された定電圧制御手段を備えるようにする。そ
の上で、上記スイッチング素子のスイッチング動作につ
いて、導通期間の最大時間長を、少なくとも上記定電圧
制御手段による定電圧制御が行われなくなった場合より
も短いものとされる所定の時間長に設定すると共に、上
記所定の時間長を上記直流入力電圧のレベルに応じて可
変するように構成される最大導通時間設定手段を備える
ようにした。

【００２６】上記構成によるスイッチング電源回路にお
いて、例えば負荷が短絡した場合には、上記最大導通時
間設定手段により、上記スイッチング素子の導通期間の
最大の時間長が、上記定電圧制御手段による定電圧制御
が行われなくなった場合よりも短いものとされる所定の
時間長に設定されるようになる。これにより、上記コレ
クタ−エミッタ間電圧のレベルは、負荷が短絡した場合
においても所定レベルを越えないように制御されるよう
になる。また、上記最大導通時間設定手段は、上記所定
の時間長を入力電圧のレベルに応じて可変するように構
成されている。これにより、上記コレクタ−エミッタ間
電圧のレベルが、入力電圧のレベル変動に伴って極端に
変動するという事態が防止されるようになる。

【００２７】また、本発明では、スイッチング電源回路
として以下のようにも構成することとした。すなわち、
まず、商用交流電源を入力し、これを整流平滑すること
で直流入力電圧を得る直流入力電圧生成手段と、上記直
流入力電圧を入力して断続するようにしてスイッチング
動作を行うスイッチング素子を備えるスイッチング手段
と、上記スイッチング手段のスイッチング出力を一次側
から二次側に伝送するために設けられ、少なくとも一次
側に一次巻線、二次側に二次巻線を備えるコンバータト
ランスとを備え、さらに、少なくとも、上記コンバータ
トランスの一次巻線の漏洩インダクタンス成分と、上記
一次巻線に並列接続された一次側並列共振コンデンサの
キャパシタンスとによって形成され、上記スイッチング
手段の動作を電圧共振形とする一次側並列共振回路を備
える。また、上記コンバータトランスの二次巻線に得ら
れる交番電圧を入力して整流動作を行って、二次側直流
出力電圧を生成するように構成された直流出力電圧生成
手段と、上記二次側直流出力電圧のレベルに応じ、上記
スイッチング素子のスイッチング周波数を制御すること
により、二次側直流出力電圧に対する定電圧制御を行う
ように構成された定電圧制御手段とを備える。その上
で、上記スイッチング手段におけるスイッチング素子の
コレクタ−エミッタ間電圧を検出するようにして設けら
れると共に、上記コレクタ−エミッタ間電圧が過電圧と
される所定レベルに達するのに応じて上記スイッチング
素子のスイッチング周波数を制御することで、上記コレ
クタ−エミッタ間電圧のレベルを抑制するように構成さ
れている過電圧保護手段と、上記二次側直流出力電圧の
負荷に流れるとされる負荷電流を検出し、上記負荷電流
が過電流とされる所定レベルに達するのに応じて動作を
開始すると共に、上記負荷電流のレベルに応じて上記ス
イッチング素子のスイッチング周波数を制御すること
で、上記コレクタ−エミッタ間電圧のレベルを抑制する
ように構成されている過負荷保護手段とを備えるように
した。

【００２８】上記構成による電源回路において、例えば
負荷が短絡した場合には、過負荷保護手段により、まず
負荷電流が過電流とされる所定レベルに達したことが検
出される。そして、上記過負荷保護手段においては、こ
のように過電流が検出されることに応じて、上記負荷電
流のレベルに応じたスイッチング素子に対するスイッチ
ング周波数制御動作が開始されるようになる。これによ
り、上記構成による電源回路では、負荷短絡時において
も、急激に上昇するとされるコレクタ−エミッタ間電圧
のレベルが抑制されるようになる。また、上記構成によ
れば、例えば上記負荷電流が次第に流れなくなっていく
ことにより、上記過負荷保護手段によるスイッチング周
波数制御動作が行われなくなり、コレクタ−エミッタ間
電圧のレベルが徐々に上昇したとしても、過電圧保護手
段によりこれが検出されることにより、続けて上記コレ
クタ−エミッタ間電圧のレベルを抑制する動作が得られ
るようになる。

【００２９】

【発明の実施の形態】＜第１の実施の形態＞図１に第１
の実施の形態としてのスイッチング電源回路の回路図を
示す。この図において、商用交流電源ＡＣからは交流入
力電圧ＶACが入力され、これがブリッジダイオードＤｉ
により全波整流され、その整流出力は平滑コンデンサＣ
ｉに充電される。これにより、図示するように交流入力
電圧ＶACの１倍のレベルに対応する整流平滑電圧として
の直流入力電圧Ｅｉが得られる。

【００３０】本実施の形態の場合、上記平滑コンデンサ
Ｃｉに対しては、分圧抵抗Ｒ1と分圧抵抗Ｒ2とが直列接
続されて形成される入力電圧検出回路５が並列に接続さ
れる。そして、この入力電圧検出回路５によっては、上
記直流入力電圧Ｅｉが検出されるようになり、この検出
出力は、図示するように後述する制御・駆動回路１内の
最大オン時間制御部１ａに対して入力される。

【００３１】この図に示す電源回路のスイッチングコン
バータは電圧共振形とされ、上記直流入力電圧Ｅｉを入
力してスイッチング動作を行うスイッチング素子として
は、バイポーラトランジスタとされるスイッチング素子
Ｑ1が備えられる。このスイッチング素子Ｑ1のコレクタ
は、図示するようにコンバータトランスＴＲの一次巻線
Ｎ1の巻き始め端部と接続され、また、コレクタ−エミ
ッタ間には、スイッチング素子Ｑ1と並列に一次側並列
共振コンデンサＣｒが挿入されている。この電源回路に
おいて、上記一次側並列共振コンデンサＣｒのキャパシ
タンスと、上記一次巻線Ｎ1に得られるリーケージイン
ダクタンスによっては、一次側並列共振回路が形成さ
れ、これによって電圧共振形コンバータとしての動作が
得られるようになっている。

【００３２】また、スイッチング素子Ｑ1のコレクタ−
エミッタ間には、図示するようにダンパーダイオードＤ
ｐが、上記スイッチングＱ1と並列に接続され、これに
より一次側（一次巻線Ｎ1）に流れるスイッチング電流
が連続的に流れるようにされる。

【００３３】また、このスイッチング素子Ｑ1のベース
には、制御・駆動回路１が接続される。この制御・駆動
回路１は、所要の周波数による駆動信号を生成し、これ
をスイッチング素子Ｑ1のベースに対して印加すること
によりスイッチング素子Ｑ1を駆動する。また、この制
御・駆動回路１は、後述するシャントレギュレータＱ2
からフォトカプラＰＣを介して供給される制御信号に基
づき、スイッチング素子Ｑ1のスイッチング周波数を可
変的に制御する動作を行う。

【００３４】また、本実施の形態の場合、この制御・駆
動回路１には、図示するように最大オン時間制御部１ａ
が設けられる。この最大オン時間制御部１ａは、上記ス
イッチング素子Ｑ1のスイッチング動作に対する制御と
して、上記スイッチング素子のオン期間（導通期間）の
時間長が、最大オン時間として設定する時間長を越えな
いように制御する動作を行う。また、これと同時に、こ
の最大オン時間制御部１ａは、上記最大オン時間の時間
長を、上述したようにして入力電圧検出回路５から検出
入力される直流入力電圧Ｅｉのレベルに応じた値に設定
する。すなわち、この最大オン時間制御部１ａでは、こ
のような最大オン時間制御における入力電圧と最大オン
時間との関係について、図２に示すようにして直流入力
電圧Ｅｉのレベルが高くなるに従い最大オン時間の時間
長が短くなるように設定されるものである。なお、この
ような最大オン時間制御部１ａによる最大オン時間制御
動作については後述する。

【００３５】コンバータトランスＴＲは、一次側に一次
巻線Ｎ1、二次側に二次巻線Ｎ2を備え、一次巻線Ｎ1に
得られたスイッチング素子Ｑ1の出力を電気的に絶縁さ
れた二次側に伝送する。このコンバータトランスＴＲの
構造としては、例えば図９に示すように、それぞれ３本
の磁脚を有するＥ型コアＣＲ1とＥ型コアＣＲ2とを組み
合わせたコアが用いられ、このコアの磁脚に対して、一
次巻線Ｎ1と二次巻線Ｎ2とを分割して巻装することで所
要のリーケージインダクタンスを得るようにされてい
る。

【００３６】このコンバータトランスＴＲの二次巻線Ｎ
2に対しては、図示するように二次側並列共振コンデン
サＣ2が並列に接続される。そして、この二次側並列共
振コンデンサＣ2のキャパシタンスと、上記二次巻線Ｎ2
のリーケージインダクタンスによっては、二次側並列共
振回路が形成される。このため、コンバータトランスＴ
Ｒの二次巻線Ｎ2に交番電圧が励起されることによって
は、二次側にて電圧共振動作が得られることになる。つ
まり、この図に示す電源回路は、電圧共振形コンバータ
として、上述したように一次側において電圧共振動作が
得られると共に、二次側においても電圧共振動作が得ら
れる、いわゆる複合共振形コンバータとしての動作が得
られるようにされているものである。

【００３７】また、この電源回路の二次側において、上
記二次巻線Ｎ2の巻き始め端部に対しては、図示するよ
うにして整流ダイオードＤO1のアノードが接続され、ま
た、この整流ダイオードＤO1のカソードには、平滑コン
デンサＣO1の正極端子が接続される。そして、これら整
流ダイオードＤO1及び平滑コンデンサＣO1によっては、
半波整流回路が形成され、この半波整流回路の整流動作
によって、平滑コンデンサＣO1の両端に二次側直流出力
電圧ＥOが得られるようになっている。この二次側直流
出力電圧ＥOは、図示しない負荷に対して供給される。
さらに、この二次側直流出力電圧ＥOは、図示するよう
に次に説明するシャントレギュレータＱ2のための検出
電圧としても分岐して入力される。

【００３８】シャントレギュレータＱ2は、そのコント
ロール端子が、図示するように二次側直流出力電圧ＥO
と二次側アース間に挿入された分圧抵抗Ｒ3−分圧抵抗
Ｒ4の直列接続回路の分圧点に接続される。これによ
り、このシャントレギュレータＱ2のコントロール端子
には、二次側直流出力電圧ＥOが検出入力されるように
なる。また、シャントレギュレータＱ2のアノードは二
次側アースに接地され、カソードはフォトカプラＰＣ
（のカソード）に接続される。

【００３９】このフォトカプラＰＣのアノードは、図示
するように上記二次側直流出力電圧ＥOと二次側アース
間のラインに接続される。また、このフォトカプラＰＣ
のコレクタは制御・駆動回路１に接続され、エミッタは
スイッチング素子Ｑ1のエミッタに接続される。

【００４０】このような接続形態において、シャントレ
ギュレータＱ2は、上記のようにして検出入力した二次
側直流出力電圧ＥOと内部基準電圧とを比較して、二次
側直流出力電圧ＥOのレベルに応じてアノードに流れる
電流のレベルを制御する。そして、これによりシャント
レギュレータＱ2に流れるようになった電流は、フォト
カプラＰＣを介し、電気的に絶縁された一次側に伝送さ
れるようになり、この電流が制御信号として制御・駆動
回路１に供給されるようになる。

【００４１】このように制御信号が供給されることによ
っては、上述もしたように制御・駆動回路１おいて、こ
の制御信号のレベルに基づいてスイッチング素子Ｑ1の
スイッチング周波数を可変的に制御する動作が行われる
ようになる。そして、このようにスイッチング周波数が
可変されることによっては、例えば一次側並列共振回路
における共振インピーダンスも可変されるようになり、
これに伴い二次側に伝送される電力も可変されるように
なって、結果的には二次側直流出力電圧ＥOのレベルも
可変されるようになる。すなわち、この図に示す電源回
路においては、上記のような動作により二次側直流出力
電圧ＥOについての定電圧制御動作が得られるようにな
るものである。

【００４２】上記のように構成される本実施の形態の電
源回路におけるスイッチング動作は、次の図１１、図１
２に示すようになる。図１１、図１２は、それぞれ一次
側並列共振コンデンサＣｒの両端に発生する一次側共振
電圧Ｖ1の波形と、スイッチング素子Ｑ1のコレクタ電流
Ｉｃの波形を示しており、図１１は軽負荷時、図１２は
重負荷時におけるそれぞれの波形を示している。まず、
図１１において、軽負荷時には、図１２の重負荷時の場
合と比較してわかるように、スイッチング素子Ｑ1のオ
ン期間ＴONは短くなっている。すなわち、この電源回路
においては、軽負荷時には、オン期間を短くしてスイッ
チング周波数を高くする制御動作が行われているもので
あるまた、図１２において、逆に重負荷時には、スイッ
チング素子Ｑ1のオン期間ＴONが長くなるようにされ、
スイッチング周波数が低くなるように制御されている。

【００４３】また、図１１（ａ）及び図１２（ａ）の波
形図に示されるように、一次側共振電圧Ｖ1のピークレ
ベルＶｐは、重負荷時の制御によってスイッチング素子
Ｑ1のオン期間が長くなることで上昇するようになる。
すなわち、この一次側共振電圧Ｖ1のピークレベルＶｐ
は、その変化特性の例を示した図１３に示すように、負
荷電流が増加するに従って上昇するようになるものであ
る。また、さらに、この一次側共振電圧Ｖ1のピークレ
ベルＶｐは、同じく図１３に示すように入力電圧が高く
なるのに応じても上昇するようになる。

【００４４】ここで、本実施の形態の電源回路におい
て、例えば負荷が短絡したとする。まず、負荷が短絡し
た場合、二次側直流出力電圧ＥOが急激に０レベルまで
低下していくこととなり、シャントレギュレータＱ2に
は、二次側直流出力電圧ＥOが検出入力されなくなる。
これに伴っては、制御・駆動回路１に対し、シャントレ
ギュレータＱ2からの制御信号が供給されなくなり、ス
イッチング素子Ｑ1に対するスイッチング周波数制御動
作は停止されてしまう。そして、このようにスイッチン
グ周波数制御動作が停止されてしまうことによっては、
スイッチング素子Ｑ1が、制御・駆動回路１からの駆動
信号のみに基づいた最低のスイッチング周波数により動
作してしまう可能性があり、この結果、一次側共振電圧
Ｖ1のピークレベルＶｐは急激に上昇してしまう虞があ
る。

【００４５】しかしながら、本実施の形態の電源回路に
おいて、上記のようにして負荷短絡に伴いスイッチング
素子Ｑ1に対するスイッチング周波数制御動作が停止さ
れたとしても、図１で説明したような制御・駆動回路１
による最大オン時間制御により、このオン時間が所定の
時間長を超えないように制御する動作が得られることと
なる。そして、この場合の制御・駆動回路１では、最大
オン時間制御部１ａにおいて、上記最大オン時間を、定
常時におけるオン時間よりも長く、且つ上記最低のスイ
ッチング周波数での動作時におけるオン時間を越えない
ように設定している。すなわち、この最大オン時間とし
て、例えば、ピークレベルＶｐがスイッチング素子Ｑ1
の耐圧レベルを越えない程度となるような時間長に設定
するものである。また、これと共にこの最大オン時間制
御部１ａでは、上記最大オン時間を固定値とはせず、図
１３で説明したような直流入力電圧Ｅｉの変動に伴うピ
ークレベルＶｐの変動を吸収するよう、直流入力電圧Ｅ
ｉのレベルに応じて可変的に設定するようにしている。

【００４６】ここで、このような最大オン時間制御部１
ａによる最大オン時間制御が行われた場合の、本実施の
形態の電源回路におけるスイッチング動作を、次の図
３、図４に示す。図３、図４は、それぞれ一次側並列共
振コンデンサＣｒの両端に発生する一次側共振電圧Ｖ1
の波形と、スイッチング素子Ｑ1のコレクタ電流Ｉｃの
波形を示しており、図３は直流入力電圧Ｅｉのレベルが
低い場合、図４は直流入力電圧Ｅｉのレベルが高い場合
におけるそれぞれの波形を示している。

【００４７】まず、この電源回路において、最大オン時
間の時間長は、先に図２において説明したように、直流
入力電圧Ｅｉのレベルが高くなるに従って短くなるよう
に設定されるため、図３の入力電圧Ｅｉのレベルが低い
場合には、スイッチング素子Ｑ1のオン期間（ＴON）
が、図４の入力電圧Ｅｉが高い場合に比べて長くなるよ
うにされる。また、逆に図４の入力電圧Ｅｉのレベルが
高い場合では、スイッチング素子Ｑ1のオン期間（ＴO
N）は、図３の入力電圧Ｅｉが低い場合に比べて短くな
るようにされる。そして、このように入力直流電圧Ｅｉ
のレベルに応じて最大オン時間が可変制御されることに
より、図３、図４のそれぞれの場合における一次側共振
電圧Ｖ1のピークレベルＶｐの差は、図示するようにほ
ぼなくなるようになる。すなわち、本実施の形態の最大
オン時間制御によっては、入力直流電圧Ｅｉのレベル変
動に伴ってピークレベルＶｐが大きく変動してしまうこ
とが防止されるようになるものである。

【００４８】これは、従来の最大オン時間を固定値とす
る場合の波形図として示した、図１６及び図１７とを比
較した場合に比べて、図３及び図４との比較の方が、直
流入力電圧Ｅｉの変動により生じるピークレベルＶｐの
差が小さくなっていることからも理解できる。また、本
実施の形態の最大オン時間制御動作時におけるピークレ
ベルＶｐの変化特性の例を図５に示すが、この図５と、
上記従来の回路の場合の変化特性を示す図１４との比較
からも、直流入力電圧Ｅｉの変動によるピークレベルＶ
ｐの差が、それぞれの図中に矢印で示すように小さくな
っていることがわかる。

【００４９】このように、第１の実施の形態の電源回路
においては、例えば負荷が短絡する等してスイッチング
周波数制御動作が停止された場合にも、制御・駆動回路
１内の最大オン時間制御部１ａにより、スイッチング素
子Ｑ1のオン期間の時間長が所定の時間長を超えないよ
うに制御されるようになり、この結果一次側共振電圧Ｖ
1のピークレベルＶｐが所定レベルを越えないように制
御される。そして、最大オン時間制御部１ａでは、上記
最大オン時間として、例えばピークレベルＶｐがスイッ
チング素子Ｑ1の定格電圧レベルを越えない程度となる
ようにする時間長が設定されており、これによりピーク
レベルＶｐが、常にスイッチング素子Ｑ1の定格電圧レ
ベル以下に抑制されるようにしている。

【００５０】また、これと共に最大オン時間制御部１ａ
においては、上記最大オン時間を直流入力電圧Ｅｉのレ
ベルに応じて可変設定するようにもされるため、最大オ
ン時間制御動作時において、ピークレベルＶｐが入力電
圧のレベルによって極端に変動することが防止されるよ
うになる。

【００５１】さらに、上記のようにして、スイッチング
素子Ｑ1の最大オン時間を設定してピークレベルＶｐが
所定レベルを越えないようにする本実施の形態の電源回
路は、従来のようにスイッチング素子Ｑ1のコレクタ−
エミッタ間電圧を検出する構成に比べ、確実にピークレ
ベルＶｐを所定レベル以下に抑えることが可能となる。

【００５２】＜第２の実施の形態＞図６は、第２の実施
の形態としてのスイッチング電源回路の構成を示す回路
図である。なお、この図において、図１で既に説明した
部分については同一の符号を付して説明を省略する。ま
ず、この第２の実施の形態の電源回路においては、分圧
抵抗Ｒ5と分圧抵抗Ｒ6が直列接続されて成る過電圧検出
回路６が、一次側並列共振コンデンサＣｒに対して並列
に接続される。これにより、第２の実施の形態の電源回
路においては、この過電圧検出回路６により、一次側並
列共振コンデンサＣｒの両端に発生する一次側共振電圧
Ｖ1が検出されるようになる。そして、これら分圧抵抗
Ｒ5と分圧抵抗Ｒ6の接続点からは、図示するように制御
・駆動回路１に接続されるラインが形成され、この制御
・駆動回路１には、上記のようにして検出される一次側
共振電圧Ｖ1が入力されるようになる。

【００５３】また、この電源回路の二次側には、平滑コ
ンデンサＣO1の負極端子に対して過電流検出抵抗Ｒ10が
接続され、この過電流検出抵抗Ｒ10の両端には、負荷電
流に比例した電圧が生じるようにされる。そして、この
ように過電流検出抵抗Ｒ10の両端に生じた電圧は、図示
するようにこの過電流検出抵抗Ｒ10と過負荷保護回路７
の分圧抵抗Ｒ7とが接続されることにより、過負荷保護
回路７に入力されるようになる。

【００５４】過負荷保護回路７は、上記分圧抵抗Ｒ7と
分圧抵抗Ｒ8との直列接続回路、及び過負荷保護トラン
ジスタＱ3を有して構成される。この過負荷保護回路７
において、上記直列接続回路の分圧抵抗Ｒ8側は二次側
アースに接地される。また、上記過負荷保護トランジス
タＱ3は、ＰＮＰ型のトランジスタとされ、そのベース
は、上記分圧抵抗Ｒ7−分圧抵抗Ｒ8の直列接続回路の接
続点に対して接続されている。そして、この過負荷保護
トランジスタＱ3のコレクタは、フォトカプラＰＣのカ
ソードと接続され、エミッタは二次側アースに接地され
る。

【００５５】このように構成される過負荷保護回路７に
おいては、まず、上記過電流検出抵抗Ｒ10より入力され
た電圧が、分圧抵抗Ｒ7−分圧抵抗Ｒ8の直列接続回路に
より検出される。そして、この電圧が、過負荷保護トラ
ンジスタＱ3のベース−エミッタ間電圧Ｖｂｅの電位を
越えると、過負荷保護トランジスタＱ3は導通し、上記
過電流検出抵抗Ｒ10より入力された電圧のレベルに応じ
た電流をコレクタから出力するようにされる。このよう
に過負荷保護トランジスタＱ3のコレクタより出力され
た電流は、フォトカプラＰＣを介し、制御信号として制
御・駆動回路１に供給される。

【００５６】第２の実施の形態の場合、制御・駆動回路
１では、上記のようにして過負荷保護回路７から供給さ
れる制御信号のレベルに基づき、スイッチング素子Ｑ1
のスイッチング周波数を可変的に制御する動作を行うよ
うにもされる。さらに、この場合の制御・駆動回路１
は、上記過電圧検出回路６から入力される一次側共振電
圧Ｖ1のレベルに基づき、スイッチング素子Ｑ1のスイッ
チング周波数を制御する動作も行うようにされている。
すなわち、先行技術として図８に示した回路と同様、一
次側共振電圧Ｖ1が、例えばスイッチング素子Ｑ1の定格
電圧のレベルに対応するようにして設定される所定の電
圧（保護設定電圧）レベルを越えるのに応じて、スイッ
チング周波数を高くする制御動作を開始するようにされ
るものである。そして、これにより、例えば一次側にお
ける共振インピーダンスを大きくする等して、一次側共
振電圧Ｖ1のレベルを下げるようにするものである。

【００５７】なお、この制御・駆動回路１において、定
常時の制御動作としては、第１の実施の形態の場合と同
様の動作が得られる。すなわち、重負荷に対する制御と
しては、シャントレギュレータＱ2から供給される制御
信号に基づき、スイッチング周波数を高く（オン期間を
短く）するように動作し、逆に、軽負荷に対する制御と
しては、スイッチング周波数を低く（オン期間を長く）
するように動作して、二次側直流出力電圧ＥOについて
の定電圧化を図るようにされているものである。

【００５８】ここで、この図に示す電源回路において、
例えば負荷が短絡した場合には、上記過電圧検出回路
６、及び過負荷保護回路７により、次の図７に示すよう
な動作が得られることとなる。この図において、図７
（ａ）は二次側直流出力電圧ＥO、図７（ｂ）は一次側
共振電圧Ｖ1、図７（ｃ）はスイッチング素子Ｑ1のコレ
クタ電流Ｉｃの波形を示す図であり、それぞれの横軸は
時間経過を示している。まず、図示する時点ｔ１におい
て負荷が短絡したとする。すると、これに応じては、過
電流検出抵抗Ｒ10には過大なレベルの負荷電流が流れる
ようになり、過電流検出抵抗Ｒ10の両端には、この電流
に応じたレベルの電圧が生じることとなる。そして、こ
の両端電圧の電位が、過負荷保護回路７における分圧抵
抗Ｒ７及びＲ8と、過負荷保護トランジスタＱ3のベース
ーエミッタ間電圧Ｖｂｅとで決まる電位に達すると、過
負荷保護トランジスタＱ3が導通して制御・駆動回路１
に対する制御信号の供給が開始される（図中の期間ｔ
２）。

【００５９】ここで、負荷短絡直後において、上記過電
流検出抵抗Ｒ10に流れる負荷電流としては、非常に過大
なレベルの電流が流れることとなる。そして、これによ
り、上記過負荷保護トランジスタＱ3に検出入力される
電圧のレベルも比較的大きなレベルとなる。従って、負
荷短絡直後（図示する期間ｔ２の前半部分）において
は、この過負荷保護トランジスタＱ3により出力される
制御信号のレベルとしても、比較的大きなものとなり、
このような制御信号に応じては、制御・駆動回路１にお
いて、スイッチング素子Ｑ1のスイッチング周波数を、
負荷短絡が発生した時点ｔ１以前よりも急激に高くする
ように制御する動作が行われるようになる。この結果、
このような負荷短絡直後の過負荷保護回路７の動作によ
っては、スイッチング素子Ｑ1のスイッチング動作が、
図７（ｂ）に示すようにして強制的にオフ期間に移行さ
れるようになる。そして、これに伴っては、一次側共振
電圧Ｖ1のピークレベルＶｐも、同図に示すように急激
に下げられることとなる。

【００６０】このような過負荷保護回路７による動作が
開始される期間ｔ２において、二次側直流出力電圧ＥO
は、負荷が短絡したことにより、図７（ａ）に示すよう
にして０レベルにまで低下していく。そして、これに伴
い、過電流検出抵抗Ｒ10に流れる負荷電流も徐々に減少
していくようになり、二次側直流出力電圧ＥOのレベル
が０になるとこの電流は流れなくなる。これに伴って
は、過負荷保護トランジスタＱ3のコレクタ電流も徐々
に減少することとなり、制御・駆動回路１への制御信号
は徐々に減少していくこととなる。そして、このように
制御信号が減少していくことによっては、スイッチング
素子Ｑ1のオン期間は長くなっていき、この結果、ピー
クレベルＶｐは、図示するようにこの期間ｔ２の終盤に
かけて徐々に上昇していくようにされる。

【００６１】なお、この期間ｔ２においては、上記のよ
うにして二次側直流電圧ＥOのレベルが急激に低下する
ため、定常時における定電圧制御動作（シャントレギュ
レータＱ2、及び制御・駆動回路１の系による制御動
作）による影響はほぼなくなっている。

【００６２】上記のようにして、期間ｔ２においてピー
クレベルＶｐが徐々に上昇と、制御・駆動回路１では、
或る時点において、このピークレベルＶｐが保護設定電
圧のレベルを超えたことが検出されるようになる（図
中、期間ｔ３開始時点）。ここで、この際のピークレベ
ルＶｐは、上記のようにして、過負荷保護回路７の動作
が行われることで徐々に上昇していくようにされている
ため、この場合、ピークレベルＶｐが保護設定電圧を或
る許容レベル以上に越えてしまうことが防止されるよう
になる。そして、このようにピークレベルＶｐが保護設
定電圧のレベルを超えたことが検出されることにより、
この制御・駆動回路１では、図６で説明したようにして
スイッチング素子Ｑ1のスイッチング周波数が高くなる
ように制御する動作が得られるようになる。このような
制御・駆動回路１における過電圧保護動作により、以降
はこのピークレベルＶｐが保護設定電圧を超えないよう
に制御されるようになる。

【００６３】このように、第２の実施の形態のスイッチ
ング電源回路においては、例えば負荷が短絡した場合に
は、過電流検出抵抗Ｒ10により負荷短絡直後の過大なレ
ベルの負荷電流が検出されることで、過負荷保護回路７
の動作が開始され、スイッチング素子Ｑ1に対するスイ
ッチング周波数制御動作が行われるようになる。そし
て、この過負荷保護回路７の動作は、上記負荷電流のレ
ベルに応じて行われるようにされる。また、この負荷電
流は、負荷短絡直後の過大なレベルから、二次側直流出
力電圧ＥOの低下に伴い徐々に減少していくものであ
る。このため、上記過負荷保護回路７の動作によって
は、負荷短絡直後においては、スイッチング素子Ｑ1の
スイッチング周波数を急激に高くする動作が得られるよ
うになってピークレベルＶｐが大幅に抑制されるように
なり、その後、上記のように負荷電流のレベルが徐々に
低下するのに伴って、ピークレベルＶｐが徐々に上昇し
ていくようになる。これにより、負荷短絡直後におい
て、ピークレベルＶｐが急激に上昇するのを防止するこ
とができるようになる。

【００６４】そして、上記のようにピークレベルＶｐが
徐々に上昇し、制御・駆動回路１において保護設定電圧
を超えたことが検出されると、以降はこの制御・駆動回
路１による過電圧保護動作が行われるようになり、引き
続きピークレベルＶｐを保護設定電圧のレベル以下に抑
制することができるようになる。

【００６５】なお、上記各実施の形態では、二次側にも
共振回路を備える複合共振形スイッチング電源回路の構
成を例示したが、勿論、本発明は二次側に共振回路を備
えない他の電圧共振形のスイッチング電源回路に対して
も好適に適用することが可能なものである。

【００６６】また、第１の実施の形態では、平滑コンデ
ンサＣｉの両端電圧である入力直流電圧Ｅｉのレベルに
応じて最大オン時間の時間長を設定する例を挙げたが、
これに代えて、交流入力電圧ＶACを検出するようにし、
これに応じて最大オン時間の時間長を設定するようにし
てもよい。

【００６７】また、第２の実施の形態では、過負荷保護
回路７に、過負荷保護トランジスタＱ3を用いた場合を
例として挙げたが、この過負荷保護回路７としては、例
えば差動アンプ等、他の検出手段を用いることも可能で
ある。

【００６８】さらに、第２の実施の形態では、一次側共
振電圧Ｖ1を検出する手段として、一次側並列共振コン
デンサＣｒに並列に設けられる過電圧検出回路６を構成
する場合を例に挙げた。しかしながら、上記検出手段と
しては、例えばコンバータトランスＴＲの一次巻線Ｎ1
に対して密結合となる巻線を新たに設け、これに発生す
る一次側共振電圧Ｖ1に相似な波形を検出するなど、間
接的に一次側共振電圧Ｖ1を検出することが可能な他の
構成が採られても構わないものである。

【００６９】

【発明の効果】以上のように、本発明のスイッチング電
源回路は、先ず第１の構成として、スイッチング素子の
導通期間の最大時間長を、少なくとも定電圧制御手段に
よる定電圧制御が行われなくなった場合よりも短いもの
とされる所定の時間長に設定する最大導通時間設定手段
を設けるようにしている。そして、この構成において、
例えば負荷が短絡した場合には、この最大導通時間設定
手段により上記スイッチング素子のコレクタ−エミッタ
間電圧のレベルが所定レベルを越えないように制御され
るようになる。また、これと共に、この構成において
は、上記最大導通時間設定手段により、上記所定の時間
長を入力電圧のレベルに応じて可変設定するようにして
いる。これにより、本発明のスイッチング電源回路によ
っては、例えば負荷短絡時において、入力電圧のレベル
変動に左右されずに上記コレクタ−エミッタ間電圧のレ
ベルを所定レベル以下に抑制することが可能となる。

【００７０】また、本発明のスイッチング電源回路は、
第２の構成として、負荷電流が過電流とされる所定レベ
ルに達したことに応じて、上記負荷電流のレベルに応じ
たスイッチング素子に対するスイッチング周波数制御動
作を開始する過負荷保護手段を設けるようにしている。
そして、これにより、例えば負荷短絡直後において急激
に上昇するとされる、スイッチング素子のコレクタ−エ
ミッタ間電圧のレベルを抑制することが可能となる。ま
た、これと共に、この第２の構成としては、上記コレク
タ−エミッタ間電圧が過電圧とされる所定レベルに達す
るのに応じて、上記スイッチング素子のスイッチング周
波数を制御する過電圧保護手段も設けるようにしてい
る。そして、これにより、例えば上記負荷電流が次第に
流れなくなっていくのに伴って、上記過負荷保護手段に
よるスイッチング周波数制御動作が行われなくなり、上
記コレクタ−エミッタ間電圧のレベルが徐々に上昇した
としても、引き続き上記コレクタ−エミッタ間電圧のレ
ベルを抑制することが可能となる。

【００７１】このように、本発明のスイッチング電源回
路によっては、例えば負荷が短絡した場合においても、
スイッチング素子のコレクタ−エミッタ間電圧のレベル
が所定のレベル（スイッチング素子の定格電圧）を越え
ないように制御することが可能となる。これにより、本
発明によっては、負荷短絡時においてスイッチング素子
が破壊されるのを防止することが可能となる。

【００７２】また、上記のようにして、負荷短絡時にお
ける上記コレクタ−エミッタ間電圧のレベルを抑制する
ことが可能となることにより、スイッチング素子として
従来よりも定格電圧の低いものが使用可能となる。そし
て、このように定格電圧の低い素子を使用可能となるこ
とによっては、機器の小型化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態としてのスイッチン
グ電源回路の構成を示す回路図である。

【図２】上記第１の実施の形態のスイッチング電源回路
における、最大オン時間制御の例を示す図である。

【図３】上記第１の実施の形態のスイッチング電源回路
におけるスイッチング動作を説明する波形図である。

【図４】上記第１の実施の形態のスイッチング電源回路
におけるスイッチング動作を説明する波形図である。

【図５】上記第１の実施の形態のスイッチング電源回路
における、最大オン時間制御動作時におけるピークレベ
ルＶｐの変化特性を例示する図である。

【図６】本発明の第２の実施の形態としてのスイッチン
グ電源回路の構成を示す回路図である。

【図７】上記第２の実施の形態のスイッチング電源回路
における、負荷短絡時の動作を説明するための波形図で
ある。

【図８】先行技術としてのスイッチング電源回路の構成
を示す回路図である。

【図９】図８の回路に用いられるコンバータトランスの
構造を示す斜視図である。

【図１０】図８の回路における共振周波数特性を例示す
る図である。

【図１１】図８の回路におけるスイッチング動作を説明
する波形図である。

【図１２】図８の回路におけるスイッチング動作を説明
する波形図である。

【図１３】図８の回路にけるピークレベルＶｐの変化特
性を例示する図である。

【図１４】先行技術として、スイッチング素子のオン時
間の上限を定めるスイッチング電源回路におけるピーク
レベルＶｐの変化特性を例示する図である。

【図１５】図８の回路にける負荷短絡時の動作を説明す
るための波形図である。

【図１６】上記スイッチング素子のオン時間の上限を定
めるスイッチング電源回路における、負荷短絡時の動作
を説明する波形図である。

【図１７】上記スイッチング素子のオン時間の上限を定
めるスイッチング電源回路における、負荷短絡時の動作
を説明する波形図である。

【符号の説明】

Ｄｉ ブリッジダイオード、Ｃｉ 平滑コンデンサ、Ｑ
1 スイッチング素子、Ｑ2、シャントレギュレータ、Ｑ
3 過負荷保護トランジスタ、ＴＲ コンバータトラン
ス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｃ1 一次側直列
共振コンデンサ、Ｃ2 二次側並列共振コンデンサ、Ｒ1
0 過電流検出抵抗、１ 制御・駆動回路、１ａ 最大
オン時間制御部、５ 入力電圧検出回路、６ 過電圧検
出回路、７ 過負荷保護回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 商用交流電源を入力し、これを整流平滑
   することで直流入力電圧を得る直流入力電圧生成手段
   と、 上記直流入力電圧を入力して断続するようにしてスイッ
   チング動作を行うスイッチング素子を備えるスイッチン
   グ手段と、 上記スイッチング手段のスイッチング出力を一次側から
   二次側に伝送するために設けられ、少なくとも一次側に
   一次巻線、二次側に二次巻線を備えるコンバータトラン
   スと、 少なくとも、上記コンバータトランスの一次巻線の漏洩
   インダクタンス成分と、上記一次巻線に並列接続された
   一次側並列共振コンデンサのキャパシタンスとによって
   形成され、上記スイッチング手段の動作を電圧共振形と
   する一次側並列共振回路と、 上記コンバータトランスの二次巻線に得られる交番電圧
   を入力して整流動作を行って、二次側直流出力電圧を生
   成するように構成された直流出力電圧生成手段と、 上記二次側直流出力電圧のレベルに応じて、上記スイッ
   チング素子のスイッチング周波数を制御することによ
   り、二次側直流出力電圧に対する定電圧制御を行うよう
   に構成された定電圧制御手段と、 上記スイッチング素子のスイッチング動作について、導
   通期間の最大時間長を、少なくとも上記定電圧制御手段
   による定電圧制御が行われなくなった場合よりも短いも
   のとされる所定の時間長に設定すると共に、上記所定の
   時間長を上記直流入力電圧のレベルに応じて可変するよ
   うに構成される最大導通時間設定手段と、 を備えていることを特徴とするスイッチング電源回路。
2. 【請求項２】 商用交流電源を入力し、これを整流平滑
   することで直流入力電圧を得る直流入力電圧生成手段
   と、 上記直流入力電圧を入力して断続するようにしてスイッ
   チング動作を行うスイッチング素子を備えるスイッチン
   グ手段と、 上記スイッチング手段のスイッチング出力を一次側から
   二次側に伝送するために設けられ、少なくとも一次側に
   一次巻線、二次側に二次巻線を備えるコンバータトラン
   スと、 少なくとも、上記コンバータトランスの一次巻線の漏洩
   インダクタンス成分と、上記一次巻線に並列接続された
   一次側並列共振コンデンサのキャパシタンスとによって
   形成され、上記スイッチング手段の動作を電圧共振形と
   する一次側並列共振回路と、 上記コンバータトランスの二次巻線に得られる交番電圧
   を入力して整流動作を行って、二次側直流出力電圧を生
   成するように構成された直流出力電圧生成手段と、 上記二次側直流出力電圧のレベルに応じ、上記スイッチ
   ング素子のスイッチング周波数を制御することにより、
   二次側直流出力電圧に対する定電圧制御を行うように構
   成された定電圧制御手段と、 上記スイッチング手段におけるスイッチング素子のコレ
   クタ−エミッタ間電圧を検出するようにして設けられる
   と共に、上記コレクタ−エミッタ間電圧が過電圧とされ
   る所定レベルに達するのに応じて上記スイッチング素子
   のスイッチング周波数を制御することで、上記コレクタ
   −エミッタ間電圧のレベルを抑制するように構成されて
   いる過電圧保護手段と、 上記二次側直流出力電圧の負荷に流れるとされる負荷電
   流を検出し、上記負荷電流が過電流とされる所定レベル
   に達するのに応じて動作を開始すると共に、上記負荷電
   流のレベルに応じて上記スイッチング素子のスイッチン
   グ周波数を制御することで、上記コレクタ−エミッタ間
   電圧のレベルを抑制するように構成されている過負荷保
   護手段と、 を備えていることを特徴とするスイッチング電源回路。