JP2003282857A - イメージセンサおよびその製造方法 - Google Patents
イメージセンサおよびその製造方法Info
- Publication number
- JP2003282857A JP2003282857A JP2002332420A JP2002332420A JP2003282857A JP 2003282857 A JP2003282857 A JP 2003282857A JP 2002332420 A JP2002332420 A JP 2002332420A JP 2002332420 A JP2002332420 A JP 2002332420A JP 2003282857 A JP2003282857 A JP 2003282857A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- forming
- image sensor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 249
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims description 42
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims 6
- 230000000996 additive effect Effects 0.000 claims 6
- 230000000694 effects Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 293
- 238000012546 transfer Methods 0.000 description 39
- 239000000758 substrate Substances 0.000 description 12
- 206010034972 Photosensitivity reaction Diseases 0.000 description 10
- 230000036211 photosensitivity Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 イメージセンサにおいて、フォトダイオード
の面積が単位画素セルに比べて狭いことによる光感度低
下を補う構造および製造方法を提供する。 【解決手段】 第１導電型半導体層と、第１導電型半導
体層内部に第２導電型不純物が互いに異なるエネルギで
イオン注入されて積層形成されて、第１導電型半導体層
の表面近傍の第１層およびそれより深い部分に第１層よ
り広い面積の第２層が積層されてなる第１拡散層と、第
１拡散層の第１層上に第１導電型不純物を拡散して形成
されたフォトダイオード用の第２拡散層と、第１層の片
側縁の位置で第１導電型半導体層の上に形成されたゲー
ト電極と、ゲート電極の他側で第１層のない側において
第２層と垂直に所定間隔をおいて第１導電型半導体層の
表面内に形成された第２導電型の第３拡散層とを備えて
なり、第１拡散層で完全空乏状態が生じ、光電効果によ
る電子検出効率が向上する。
の面積が単位画素セルに比べて狭いことによる光感度低
下を補う構造および製造方法を提供する。 【解決手段】 第１導電型半導体層と、第１導電型半導
体層内部に第２導電型不純物が互いに異なるエネルギで
イオン注入されて積層形成されて、第１導電型半導体層
の表面近傍の第１層およびそれより深い部分に第１層よ
り広い面積の第２層が積層されてなる第１拡散層と、第
１拡散層の第１層上に第１導電型不純物を拡散して形成
されたフォトダイオード用の第２拡散層と、第１層の片
側縁の位置で第１導電型半導体層の上に形成されたゲー
ト電極と、ゲート電極の他側で第１層のない側において
第２層と垂直に所定間隔をおいて第１導電型半導体層の
表面内に形成された第２導電型の第３拡散層とを備えて
なり、第１拡散層で完全空乏状態が生じ、光電効果によ
る電子検出効率が向上する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に、ＣＭＯＳ型イメージセンサの構造および製造
方法に関する。
し、特に、ＣＭＯＳ型イメージセンサの構造および製造
方法に関する。
【０００２】
【従来の技術】一般に、ＣＣＤまたはＣＭＯＳ型イメー
ジセンサにおいて、フォトダイオード（ＰＤ）は、各波
長に応じて入射される光を電気的信号に変換するデバイ
ス領域であって、理想的な場合は、全波長帯で量子効率
(Quantum Efficiency)が１である場合であり、すなわ
ち、入射された光を全部収束変換する場合であるので、
これを達成するための努力が進行中である。
ジセンサにおいて、フォトダイオード（ＰＤ）は、各波
長に応じて入射される光を電気的信号に変換するデバイ
ス領域であって、理想的な場合は、全波長帯で量子効率
(Quantum Efficiency)が１である場合であり、すなわ
ち、入射された光を全部収束変換する場合であるので、
これを達成するための努力が進行中である。
【０００３】図１１は、一般的なＣＭＯＳ型イメージセ
ンサの単位画素（ＵＰ：Unit Pixel）セルの等価回路図
であって、１個のフォトダイオードＰＤと４個のＮＭＯ
ＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘとで構成され、
４個のＮＭＯＳトランジスタは、トランスファトランジ
スタＴｘ、リセットトランジスタＲｘ、ドライブトラン
ジスタＤｘおよびセレクトトランジスタＳｘである。単
位画素の外には、出力信号(Output Signal)を読み出す
ことができるように、ロードトランジスタＶｂが形成さ
れている。
ンサの単位画素（ＵＰ：Unit Pixel）セルの等価回路図
であって、１個のフォトダイオードＰＤと４個のＮＭＯ
ＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘとで構成され、
４個のＮＭＯＳトランジスタは、トランスファトランジ
スタＴｘ、リセットトランジスタＲｘ、ドライブトラン
ジスタＤｘおよびセレクトトランジスタＳｘである。単
位画素の外には、出力信号(Output Signal)を読み出す
ことができるように、ロードトランジスタＶｂが形成さ
れている。
【０００４】図１２は、図１１に示すＣＭＯＳ型イメー
ジセンサの単位画素のレイアウト図であり、図１３は、
従来のＣＭＯＳ型イメージセンサにおいて、図１２のＡ
−Ａ’線に沿った断面図である。図１２および図１３を
参照しながら、従来のＣＭＯＳ型イメージセンサの構造
を説明すれば、ｐ++ 基板上にｐ- エピタキシャル層が
成長され、ｐ- エピタキシャル層の所定部分にフィール
ド絶縁膜ＦＯＸが形成され、ｐ- エピタキシャル層の別
の所定部分にｐウェルが形成され、ｐウェル内にドライ
ブトランジスタＤｘとセレクトトランジスタＳｘの各ゲ
ートが形成され、ｐウェルが形成されていないｐエピタ
キシャル層にトランスファトランジスタＴｘおよびリセ
ットトランジスタＲｘの各ゲートが形成され、トランス
ファトランジスタＴｘのゲートの片側面（図では、左
側）とフィールド絶縁膜ＦＯＸとの間にフォトダイオー
ドＰＤが形成されている。
ジセンサの単位画素のレイアウト図であり、図１３は、
従来のＣＭＯＳ型イメージセンサにおいて、図１２のＡ
−Ａ’線に沿った断面図である。図１２および図１３を
参照しながら、従来のＣＭＯＳ型イメージセンサの構造
を説明すれば、ｐ++ 基板上にｐ- エピタキシャル層が
成長され、ｐ- エピタキシャル層の所定部分にフィール
ド絶縁膜ＦＯＸが形成され、ｐ- エピタキシャル層の別
の所定部分にｐウェルが形成され、ｐウェル内にドライ
ブトランジスタＤｘとセレクトトランジスタＳｘの各ゲ
ートが形成され、ｐウェルが形成されていないｐエピタ
キシャル層にトランスファトランジスタＴｘおよびリセ
ットトランジスタＲｘの各ゲートが形成され、トランス
ファトランジスタＴｘのゲートの片側面（図では、左
側）とフィールド絶縁膜ＦＯＸとの間にフォトダイオー
ドＰＤが形成されている。
【０００５】図１４は、図１２のＢ−Ｂ’線に沿った従
来のＣＭＯＳ型イメージセンサのフォトダイオードとト
ランスファーゲートの部分の詳細断面図である。図１４
を参照すれば、ｐｎｐトランジスタ型のフォトダイオー
ドは、ｐ++ 基板１１にエピタキシャル成長されたｐ-
エピタキシャル層１２が形成され、このｐ- エピタキシ
ャル層１２の内部に深いｎ- 拡散層１３が形成され、そ
の深いｎ- 拡散層１３上部でｐ- エピタキシャル層１２
の表面下部に、浅いｐo 拡散層１４が形成されている。
そして、フォトダイオードＰＤのエッジに整列されてｐ
- エピタキシャル層１２上にトランスファトランジスタ
Ｔｘのゲートが形成され、ｐ- エピタキシャル層内にト
ランスファトランジスタＴｘのソース／ドレイン、すな
わち、フローティングセンシングノード１５が形成され
る。そして、フローティングセンシングノード１５側の
フィールド絶縁膜ＦＯＸの下部には、パンチスルーを防
止するための高濃度ｐ+ ドーピング層１６が形成され
る。
来のＣＭＯＳ型イメージセンサのフォトダイオードとト
ランスファーゲートの部分の詳細断面図である。図１４
を参照すれば、ｐｎｐトランジスタ型のフォトダイオー
ドは、ｐ++ 基板１１にエピタキシャル成長されたｐ-
エピタキシャル層１２が形成され、このｐ- エピタキシ
ャル層１２の内部に深いｎ- 拡散層１３が形成され、そ
の深いｎ- 拡散層１３上部でｐ- エピタキシャル層１２
の表面下部に、浅いｐo 拡散層１４が形成されている。
そして、フォトダイオードＰＤのエッジに整列されてｐ
- エピタキシャル層１２上にトランスファトランジスタ
Ｔｘのゲートが形成され、ｐ- エピタキシャル層内にト
ランスファトランジスタＴｘのソース／ドレイン、すな
わち、フローティングセンシングノード１５が形成され
る。そして、フローティングセンシングノード１５側の
フィールド絶縁膜ＦＯＸの下部には、パンチスルーを防
止するための高濃度ｐ+ ドーピング層１６が形成され
る。
【０００６】上述した従来の技術では、フォトダイオー
ドのｎ- 拡散層１３とｐ領域（ｐo拡散層１４、ｐ- エ
ピタキシャル層１２）との間に逆バイアスがかかると、
ｎ-拡散層１３とｐ領域の不純物濃度が適切に調節され
ている場合は、ｎ- 拡散層１３が完全空乏(Fully Deple
ted)の状態になって、ｎ- 拡散層１３の下部に存在する
ｐ- エピタキシャル層１２とｎ- 拡散層１３の上部に存
在するｐo 拡散層１４に空乏領域が拡張されるが、添加
不純物の濃度が相対的に低いｐ- エピタキシャル層１２
の方により大きく空乏層の拡張が起きる。ここで、図面
中、符号ｈ１は、空乏層の深さを示す。このような、ト
ランジスタ構造の中間の層が完全空乏状態になってフォ
トダイオードとして作動するデバイスは、通称「ピンド
フォトダイオード(pinned photo diode)」と呼ばれる。
ドのｎ- 拡散層１３とｐ領域（ｐo拡散層１４、ｐ- エ
ピタキシャル層１２）との間に逆バイアスがかかると、
ｎ-拡散層１３とｐ領域の不純物濃度が適切に調節され
ている場合は、ｎ- 拡散層１３が完全空乏(Fully Deple
ted)の状態になって、ｎ- 拡散層１３の下部に存在する
ｐ- エピタキシャル層１２とｎ- 拡散層１３の上部に存
在するｐo 拡散層１４に空乏領域が拡張されるが、添加
不純物の濃度が相対的に低いｐ- エピタキシャル層１２
の方により大きく空乏層の拡張が起きる。ここで、図面
中、符号ｈ１は、空乏層の深さを示す。このような、ト
ランジスタ構造の中間の層が完全空乏状態になってフォ
トダイオードとして作動するデバイスは、通称「ピンド
フォトダイオード(pinned photo diode)」と呼ばれる。
【０００７】このようなフォトダイオードＰＤを有する
イメージセンサでは、フォトダイオードＰＤに溜まった
電子ｅをフォトダイオードＰＤから取り出して電気的出
力信号（電圧または電流）を得ることになるが、最大出
力信号は、フォトダイオードＰＤから取り出すことがで
きる電子の数に直接比例するので、出力信号を増加させ
るためには、光によりフォトダイオードＰＤ内で生成さ
れて溜まる電子の数を増加させるべきである。
イメージセンサでは、フォトダイオードＰＤに溜まった
電子ｅをフォトダイオードＰＤから取り出して電気的出
力信号（電圧または電流）を得ることになるが、最大出
力信号は、フォトダイオードＰＤから取り出すことがで
きる電子の数に直接比例するので、出力信号を増加させ
るためには、光によりフォトダイオードＰＤ内で生成さ
れて溜まる電子の数を増加させるべきである。
【０００８】上述したように、ピンドフォトダイオード
ＰＤの空乏層で発生した電子が電気的信号（電圧または
電流）に変換されるが、表面から深い所まで幅広く空乏
層が形成されるようにするには、表面層（ｐo 拡散層１
４）の添加不純物濃度が下部層（ｎ- 拡散層１３および
ｐ- エピタキシャル層１２）の添加不純物濃度よりはる
かに高くなるようにイオン注入をすることになる。一
方、前記のような従来の技術においては、入射光が入射
されると、空乏層であるｎ- 拡散層１３内で電子ホール
対（ＥＨＰ：Electron-Hole Pair）が発生するが、その
うち、ホールＨは、ｐ++ 基板１１に移動し、蓄積され
た電子ｅは、トランスファトランジスタＴｘのゲートを
介してフローティングセンシングノード（または、フロ
ーティングディフュージョン領域ともいう）１５に移動
して、画像データ化される。
ＰＤの空乏層で発生した電子が電気的信号（電圧または
電流）に変換されるが、表面から深い所まで幅広く空乏
層が形成されるようにするには、表面層（ｐo 拡散層１
４）の添加不純物濃度が下部層（ｎ- 拡散層１３および
ｐ- エピタキシャル層１２）の添加不純物濃度よりはる
かに高くなるようにイオン注入をすることになる。一
方、前記のような従来の技術においては、入射光が入射
されると、空乏層であるｎ- 拡散層１３内で電子ホール
対（ＥＨＰ：Electron-Hole Pair）が発生するが、その
うち、ホールＨは、ｐ++ 基板１１に移動し、蓄積され
た電子ｅは、トランスファトランジスタＴｘのゲートを
介してフローティングセンシングノード（または、フロ
ーティングディフュージョン領域ともいう）１５に移動
して、画像データ化される。
【０００９】しかし、上述した従来の技術では、限定さ
れた領域のみにフォトダイオードＰＤを形成するので、
単位画素の面積に比べてフォトダイオードＰＤの面積が
あまり狭いため、電子の生成率および貯蔵面積が小さい
故に、高い光感度を有し得ない短所がある。すなわち、
ｎ- 拡散層１３がフォトダイオード領域のみに形成され
るために、フォトダイオードに入射された光Ｌは、画像
データ化することができるが、単位画素内のフォトダイ
オードを外れた他の地域に入射された光Ｌ１やＬ２につ
いては、その光を画像データ化できるｎ- 拡散層がない
ので、その分だけ光感度が低い。
れた領域のみにフォトダイオードＰＤを形成するので、
単位画素の面積に比べてフォトダイオードＰＤの面積が
あまり狭いため、電子の生成率および貯蔵面積が小さい
故に、高い光感度を有し得ない短所がある。すなわち、
ｎ- 拡散層１３がフォトダイオード領域のみに形成され
るために、フォトダイオードに入射された光Ｌは、画像
データ化することができるが、単位画素内のフォトダイ
オードを外れた他の地域に入射された光Ｌ１やＬ２につ
いては、その光を画像データ化できるｎ- 拡散層がない
ので、その分だけ光感度が低い。
【００１０】
【発明が解決しようとする課題】そこで、この発明は、
上記従来の技術の問題点に鑑みてなされたものであっ
て、単位画素の面積に比べて狭い面積を有するフォトダ
イオードによる光感度の低下を抑制したイメージセンサ
およびその製造方法を提供することを目的とする。
上記従来の技術の問題点に鑑みてなされたものであっ
て、単位画素の面積に比べて狭い面積を有するフォトダ
イオードによる光感度の低下を抑制したイメージセンサ
およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明のイメージセンサは、第１導電型半導体
層と、前記半導体層内部に第２導電型不純物が互いに異
なるエネルギでイオン注入されて、前記半導体層表面近
傍に第１層およびそれより深い部分に第１層より広い面
積で第２層が積層形成されてなる第１拡散層と、前記半
導体層の表面近傍の前記第１層内に形成された第１導電
型の第２拡散層と、前記第１層の片側縁部に片側の縁が
整列されて前記半導体層上に形成されたゲート電極と、
前記ゲート電極の他側の縁に整列されて前記第２層と垂
直方向に所定間隔をおいて前記半導体層の表面内に形成
された第２導電型の第３拡散層とを備えてなり、前記第
１拡散層で完全空乏状態が生じることを特徴とする。
めに、この発明のイメージセンサは、第１導電型半導体
層と、前記半導体層内部に第２導電型不純物が互いに異
なるエネルギでイオン注入されて、前記半導体層表面近
傍に第１層およびそれより深い部分に第１層より広い面
積で第２層が積層形成されてなる第１拡散層と、前記半
導体層の表面近傍の前記第１層内に形成された第１導電
型の第２拡散層と、前記第１層の片側縁部に片側の縁が
整列されて前記半導体層上に形成されたゲート電極と、
前記ゲート電極の他側の縁に整列されて前記第２層と垂
直方向に所定間隔をおいて前記半導体層の表面内に形成
された第２導電型の第３拡散層とを備えてなり、前記第
１拡散層で完全空乏状態が生じることを特徴とする。
【００１２】また、上記の目的を達成するために、この
発明のイメージセンサは、第１導電型半導体層と、前記
半導体層内部に第２導電型不純物が互いに異なるエネル
ギでイオン注入されて、前記半導体層の表面近傍に第１
層およびそれより深い部分に第１層より広い面積で第２
層が積層形成されてなる第１拡散層と、前記第１層内に
形成された第１導電型の第２拡散層と、前記第１層の片
側縁部に片側の縁が整列されて前記半導体層上に形成さ
れたゲート電極と、前記ゲート電極の他側の縁に整列さ
れて前記第２層と垂直方向に所定間隔をおいて前記半導
体層の表面内に形成された第２導電型の第３拡散層と、
前記第３拡散層と前記第２層との間に形成された第１導
電型の第４拡散層とを備えてなり、前記第１拡散層で完
全空乏状態が生じることを特徴とする。
発明のイメージセンサは、第１導電型半導体層と、前記
半導体層内部に第２導電型不純物が互いに異なるエネル
ギでイオン注入されて、前記半導体層の表面近傍に第１
層およびそれより深い部分に第１層より広い面積で第２
層が積層形成されてなる第１拡散層と、前記第１層内に
形成された第１導電型の第２拡散層と、前記第１層の片
側縁部に片側の縁が整列されて前記半導体層上に形成さ
れたゲート電極と、前記ゲート電極の他側の縁に整列さ
れて前記第２層と垂直方向に所定間隔をおいて前記半導
体層の表面内に形成された第２導電型の第３拡散層と、
前記第３拡散層と前記第２層との間に形成された第１導
電型の第４拡散層とを備えてなり、前記第１拡散層で完
全空乏状態が生じることを特徴とする。
【００１３】また、上記の目的を達成するために、この
発明のイメージセンサの製造方法は、第１導電型半導体
層の内部に第２導電型第１拡散層を形成するステップ
と、前記半導体層上にゲート電極を形成するステップ
と、前記第１拡散層の上部と前記半導体層の表面との間
に前記ゲート電極の片側の縁に整列された第２導電型の
第２拡散層を形成するステップと、前記ゲート電極の両
側壁に接するスペーサを形成するステップと、前記第２
拡散層内に前記スペーサの幅だけ離隔されて前記ゲート
電極の片側の縁に整列された第１導電型の第３拡散層を
形成するステップと、前記半導体層内に前記ゲート電極
の他側の縁に整列された第２導電型第４拡散層を形成す
るステップとを含んでなることを特徴とする。
発明のイメージセンサの製造方法は、第１導電型半導体
層の内部に第２導電型第１拡散層を形成するステップ
と、前記半導体層上にゲート電極を形成するステップ
と、前記第１拡散層の上部と前記半導体層の表面との間
に前記ゲート電極の片側の縁に整列された第２導電型の
第２拡散層を形成するステップと、前記ゲート電極の両
側壁に接するスペーサを形成するステップと、前記第２
拡散層内に前記スペーサの幅だけ離隔されて前記ゲート
電極の片側の縁に整列された第１導電型の第３拡散層を
形成するステップと、前記半導体層内に前記ゲート電極
の他側の縁に整列された第２導電型第４拡散層を形成す
るステップとを含んでなることを特徴とする。
【００１４】また、上記の目的を達成するために、この
発明のイメージセンサの製造方法は、第１導電型半導体
層の内部に第２導電型第１拡散層を形成するステップ
と、前記半導体層上にゲート電極を形成するステップ
と、前記第１拡散層の上部と前記半導体層の表面との間
に前記ゲート電極の片側の縁に整列された第２拡散層を
形成するステップと、前記ゲート電極の両側壁に接する
スペーサを形成するステップと、前記第２拡散層内に前
記スペーサの幅だけ離隔されて前記ゲート電極の片側の
縁に整列された第１導電型の第３拡散層を形成するステ
ップと、前記半導体層内に前記ゲート電極の他側の縁に
整列された第２導電型の第４拡散層を形成するステップ
と、前記第４拡散層の下部と前記第１拡散層の上部との
間に第１導電型の第５拡散層を形成するステップとを含
んでなることを特徴とする。
発明のイメージセンサの製造方法は、第１導電型半導体
層の内部に第２導電型第１拡散層を形成するステップ
と、前記半導体層上にゲート電極を形成するステップ
と、前記第１拡散層の上部と前記半導体層の表面との間
に前記ゲート電極の片側の縁に整列された第２拡散層を
形成するステップと、前記ゲート電極の両側壁に接する
スペーサを形成するステップと、前記第２拡散層内に前
記スペーサの幅だけ離隔されて前記ゲート電極の片側の
縁に整列された第１導電型の第３拡散層を形成するステ
ップと、前記半導体層内に前記ゲート電極の他側の縁に
整列された第２導電型の第４拡散層を形成するステップ
と、前記第４拡散層の下部と前記第１拡散層の上部との
間に第１導電型の第５拡散層を形成するステップとを含
んでなることを特徴とする。
【００１５】
【発明の実施の形態】以下、この発明の最も好ましい実
施例について、添付の図面を参照しながら説明する。図
１は、この発明の第１実施例に係るＣＭＯＳ型イメージ
センサの、図１２のＢ−Ｂ’線に相当する部分（フィー
ルド絶縁膜ＦＯＸ、フォトダイオードＰＤおよびトラン
スファトランジスタＴｘの部分）の断面図である。
施例について、添付の図面を参照しながら説明する。図
１は、この発明の第１実施例に係るＣＭＯＳ型イメージ
センサの、図１２のＢ−Ｂ’線に相当する部分（フィー
ルド絶縁膜ＦＯＸ、フォトダイオードＰＤおよびトラン
スファトランジスタＴｘの部分）の断面図である。
【００１６】図１に示すように、第１実施例に係るフォ
トダイオードＰＤは、高濃度のｐ型不純物が添加された
ｐ++ 基板２１上にエピタキシャル成長された低濃度ｐ
- エピタキシャル層２２、ｐ- ピタキシャル層２２内部
にｎ型不純物が互いに異なるエネルギを持ってイオン注
入されて積層形成され、ｐ- エピタキシャル層２２の表
面近傍に形成された第２ｎ- 拡散層部分２３ｂよりｐ-
エピタキシャル層２２の深い部分に形成された第１ｎ-
拡散層部分２３ａの方がより面積が広いｎ- 拡散層を備
え、ｎ- 拡散層の第２ｎ- 拡散層部分２３ｂの上部とｐ
- エピタキシャル層２２の表面との間に形成され、その
面積が第２ｎ- 拡散層部分２３ｂより狭いｐo 拡散層２
４を備える。
トダイオードＰＤは、高濃度のｐ型不純物が添加された
ｐ++ 基板２１上にエピタキシャル成長された低濃度ｐ
- エピタキシャル層２２、ｐ- ピタキシャル層２２内部
にｎ型不純物が互いに異なるエネルギを持ってイオン注
入されて積層形成され、ｐ- エピタキシャル層２２の表
面近傍に形成された第２ｎ- 拡散層部分２３ｂよりｐ-
エピタキシャル層２２の深い部分に形成された第１ｎ-
拡散層部分２３ａの方がより面積が広いｎ- 拡散層を備
え、ｎ- 拡散層の第２ｎ- 拡散層部分２３ｂの上部とｐ
- エピタキシャル層２２の表面との間に形成され、その
面積が第２ｎ- 拡散層部分２３ｂより狭いｐo 拡散層２
４を備える。
【００１７】そして、フォトダイオードＰＤを除くｐ-
エピタキシャル層２２上の部分にスペーサ２５ａを備え
たトランスファトランジスタＴｘのゲート電極２５が形
成され、フォトダイオードＰＤと整列したゲート電極２
５の側と反対の側（図中、右）において、ゲート電極２
５に整列させてｎ+ 不純物が添加されたフローティング
センシングノード２６が形成される。そして、フォトダ
イオードＰＤ、トランスファトランジスタＴｘおよびフ
ローティングセンシングノード２６は、フィールド絶縁
膜ＦＯＸにより隣接の素子と隔離されている。
エピタキシャル層２２上の部分にスペーサ２５ａを備え
たトランスファトランジスタＴｘのゲート電極２５が形
成され、フォトダイオードＰＤと整列したゲート電極２
５の側と反対の側（図中、右）において、ゲート電極２
５に整列させてｎ+ 不純物が添加されたフローティング
センシングノード２６が形成される。そして、フォトダ
イオードＰＤ、トランスファトランジスタＴｘおよびフ
ローティングセンシングノード２６は、フィールド絶縁
膜ＦＯＸにより隣接の素子と隔離されている。
【００１８】図１のフォトダイオードＰＤの動作を説明
すると、まず、トランスファトランジスタＴｘとリセッ
トトランジスタＲｘ（図示せず）がターンオンされれ
ば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２
ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１を参照）か
らの電圧が印加されて、空乏領域が生じ始め、深い位置
の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２
３ｂが完全空乏状態（Ｃ）になれば、空乏層の深さｈ２
が深くなり、空乏層の幅ｄ２が広くなる。
すると、まず、トランスファトランジスタＴｘとリセッ
トトランジスタＲｘ（図示せず）がターンオンされれ
ば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２
ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１を参照）か
らの電圧が印加されて、空乏領域が生じ始め、深い位置
の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２
３ｂが完全空乏状態（Ｃ）になれば、空乏層の深さｈ２
が深くなり、空乏層の幅ｄ２が広くなる。
【００１９】それに対し、従来の技術の図１４を参照す
ると、単一の深いｎ- 拡散層１３のみが存在するので、
ｎ- 拡散層１３が完全空乏状態になったときに、空乏層
の深さはｈ１になり、幅はｄ１になる。
ると、単一の深いｎ- 拡散層１３のみが存在するので、
ｎ- 拡散層１３が完全空乏状態になったときに、空乏層
の深さはｈ１になり、幅はｄ１になる。
【００２０】両者を比較すると、図１のｈ２は、図１４
のｈ１よりさらに大きい深さを有するが、これは深い位
置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層
２３ｂを合わせたｎ- 拡散層の厚さが、従来のｎ- 拡散
層１３のみが存在する場合よりも厚いためである。な
お、従来の技術のｎ- 拡散層１３とこの発明の第２ｎ-
拡散層２３ｂは、両者の深さおよび幅がそれぞれ等し
い。
のｈ１よりさらに大きい深さを有するが、これは深い位
置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層
２３ｂを合わせたｎ- 拡散層の厚さが、従来のｎ- 拡散
層１３のみが存在する場合よりも厚いためである。な
お、従来の技術のｎ- 拡散層１３とこの発明の第２ｎ-
拡散層２３ｂは、両者の深さおよび幅がそれぞれ等し
い。
【００２１】結局、第１実施例は、厚い厚さに２層のｎ
- 拡散層を構成するために、互いに異なるエネルギを有
する複数回のイオン注入により２層のｎ- 拡散層を形成
することによって、フォトダイオード動作時の空乏層の
深さおよび幅を増加させ、また空乏層の面積を増加させ
る。このように、フォトダイオードの空乏層の深さおよ
び幅（面積）を増加させると、画像データ化できる電子
の生成および貯蔵面積が増加して、入射光に対する光感
度が改善される。
- 拡散層を構成するために、互いに異なるエネルギを有
する複数回のイオン注入により２層のｎ- 拡散層を形成
することによって、フォトダイオード動作時の空乏層の
深さおよび幅を増加させ、また空乏層の面積を増加させ
る。このように、フォトダイオードの空乏層の深さおよ
び幅（面積）を増加させると、画像データ化できる電子
の生成および貯蔵面積が増加して、入射光に対する光感
度が改善される。
【００２２】言い換えれば、フォトダイオードＰＤに入
射された光Ｌは、もちろん単位画素の他の領域に入射さ
れる光Ｌ１１、Ｌ２１に対してもその光をイメージデー
タ化できる空乏層である第１ｎ- 拡散層２３ａが存在す
るので、光感度が増加する。
射された光Ｌは、もちろん単位画素の他の領域に入射さ
れる光Ｌ１１、Ｌ２１に対してもその光をイメージデー
タ化できる空乏層である第１ｎ- 拡散層２３ａが存在す
るので、光感度が増加する。
【００２３】一方、第１ｎ- 拡散層２３ａが完全に空乏
状態になったときに、ｎ+ が添加されたフローティング
センシングノード２６と第１ｎ- 拡散層２３ａとが短絡
されないように、第１ｎ- 拡散層２３ａのイオン注入エ
ネルギと深さを調節する。
状態になったときに、ｎ+ が添加されたフローティング
センシングノード２６と第１ｎ- 拡散層２３ａとが短絡
されないように、第１ｎ- 拡散層２３ａのイオン注入エ
ネルギと深さを調節する。
【００２４】図２〜図５は、この発明の第１実施例に係
るＣＭＯＳ型イメージセンサの製造方法を示す工程断面
図である。まず、図２に示すように、高濃度のｐ型不純
物が添加されたｐ++ 基板３１上に低濃度のｐ型不純物
が添加されたｐ- エピタキシャル層３２を成長させる。
ここで、ｐ- エピタキシャル層３２を成長させる理由
は、低濃度のｐ- エピタキシャル層３２が存在すること
により、フォトダイオードＰＤの空乏層の深さを増加さ
せることができるので、優れた光感度特性が得られ、ま
た、フォトダイオードの空乏層が到達しないｐ++ 基板
３１の深い所で発生し得る光電荷などの不規則な移動に
よる単位画素同士間のクロストーク現象を、高濃度のｐ
++ 基板３１の存在により光電荷を再結合させて、防止
することができるからである。
るＣＭＯＳ型イメージセンサの製造方法を示す工程断面
図である。まず、図２に示すように、高濃度のｐ型不純
物が添加されたｐ++ 基板３１上に低濃度のｐ型不純物
が添加されたｐ- エピタキシャル層３２を成長させる。
ここで、ｐ- エピタキシャル層３２を成長させる理由
は、低濃度のｐ- エピタキシャル層３２が存在すること
により、フォトダイオードＰＤの空乏層の深さを増加さ
せることができるので、優れた光感度特性が得られ、ま
た、フォトダイオードの空乏層が到達しないｐ++ 基板
３１の深い所で発生し得る光電荷などの不規則な移動に
よる単位画素同士間のクロストーク現象を、高濃度のｐ
++ 基板３１の存在により光電荷を再結合させて、防止
することができるからである。
【００２５】次に、ｐ- エピタキシャル層３２の所定部
分にＬＯＣＯＳ法により単位画素間の隔離のためのフィ
ールド絶縁膜３３を形成した後、フィールド絶縁膜３３
を含む全面に感光膜を塗布する。次いで、感光膜を選択
的にパターンニングしてフィールド絶縁膜３３を覆い、
ｐ- エピタキシャル層３２の表面を露出させる第１マス
ク３４を形成した後、第１マスク３４をイオン注入用マ
スクにしてｐ- エピタキシャル層３２に高エネルギで低
濃度のｎ型不純物１ｓｔ ｎ- をイオン注入して深い深
さおよび広い面積を有する第１ｎ- 拡散層３５を形成す
る。他方、上述したフィールド絶縁膜３３および第１ｎ
- 拡散層３５を形成する前に、図面に示してないが、図
１３から理解できるように、以後の熱処理工程による側
面拡散によってその上部にドライブトランジスタＤｘと
セレクトトランジスタＳｘが形成されるｐウェルをｐ-
エピタキシャル層３２の所定領域に形成する。そして、
第１ｎ- 拡散層３５を形成した後、単位画素の４個のト
ランジスタの中のドライブトランジスタＤｘとセレクト
トランジスタＳｘを形成するための一般的なトランジス
タ製造工程を進行させる。すなわち、ｐウェル内にトラ
ンジスタのしきい電圧を調節するしきい電圧調節イオン
のイオン注入工程と、パンチスルー(punch through)特
性を調節するｐ型不純物の深い(deep)イオン注入工程を
実施し、このようなイオン注入工程は、フォトダイオー
ドＰＤが形成される領域とトランスファトランジスタＴ
ｘのソース／ドレインが形成される領域には行わない。
分にＬＯＣＯＳ法により単位画素間の隔離のためのフィ
ールド絶縁膜３３を形成した後、フィールド絶縁膜３３
を含む全面に感光膜を塗布する。次いで、感光膜を選択
的にパターンニングしてフィールド絶縁膜３３を覆い、
ｐ- エピタキシャル層３２の表面を露出させる第１マス
ク３４を形成した後、第１マスク３４をイオン注入用マ
スクにしてｐ- エピタキシャル層３２に高エネルギで低
濃度のｎ型不純物１ｓｔ ｎ- をイオン注入して深い深
さおよび広い面積を有する第１ｎ- 拡散層３５を形成す
る。他方、上述したフィールド絶縁膜３３および第１ｎ
- 拡散層３５を形成する前に、図面に示してないが、図
１３から理解できるように、以後の熱処理工程による側
面拡散によってその上部にドライブトランジスタＤｘと
セレクトトランジスタＳｘが形成されるｐウェルをｐ-
エピタキシャル層３２の所定領域に形成する。そして、
第１ｎ- 拡散層３５を形成した後、単位画素の４個のト
ランジスタの中のドライブトランジスタＤｘとセレクト
トランジスタＳｘを形成するための一般的なトランジス
タ製造工程を進行させる。すなわち、ｐウェル内にトラ
ンジスタのしきい電圧を調節するしきい電圧調節イオン
のイオン注入工程と、パンチスルー(punch through)特
性を調節するｐ型不純物の深い(deep)イオン注入工程を
実施し、このようなイオン注入工程は、フォトダイオー
ドＰＤが形成される領域とトランスファトランジスタＴ
ｘのソース／ドレインが形成される領域には行わない。
【００２６】次に、図３に示すように、第１マスク３４
を除いた後、単位画素の４個のトランジスタの各ゲート
を形成するために、導電膜を蒸着し、感光膜を塗布した
後に、露光および現像によりパターンニングしてゲート
電極形成用感光膜パターン（図示せず）を形成する。こ
の場合、以後形成されるトランスファトランジスタＴｘ
のゲートの片側面（図中、左側）におけるフォトダイオ
ードのドーピングプロファイルが電荷転送効率を決定す
るので、ゲート電極の厚さを十分に厚くして、フォトダ
イオードを形成するための高エネルギでのｎ型不純物イ
オン注入と低エネルギでのｐ型不純物イオン注入をトラ
ンスファトランジスタＴｘのゲートの片側面で整列させ
るようにする。次いで、ゲート電極形成用の感光膜パタ
ーンをエッチングマスクにして導電膜をエッチングし
て、単位画素内の４個のトランジスタＴｘ、Ｒｘ、Ｄ
ｘ、Ｓｘの各ゲート電極３６を形成する。ここで、図３
に示したゲート電極３６は、トランスファトランジスタ
Ｔｘのゲート電極である。
を除いた後、単位画素の４個のトランジスタの各ゲート
を形成するために、導電膜を蒸着し、感光膜を塗布した
後に、露光および現像によりパターンニングしてゲート
電極形成用感光膜パターン（図示せず）を形成する。こ
の場合、以後形成されるトランスファトランジスタＴｘ
のゲートの片側面（図中、左側）におけるフォトダイオ
ードのドーピングプロファイルが電荷転送効率を決定す
るので、ゲート電極の厚さを十分に厚くして、フォトダ
イオードを形成するための高エネルギでのｎ型不純物イ
オン注入と低エネルギでのｐ型不純物イオン注入をトラ
ンスファトランジスタＴｘのゲートの片側面で整列させ
るようにする。次いで、ゲート電極形成用の感光膜パタ
ーンをエッチングマスクにして導電膜をエッチングし
て、単位画素内の４個のトランジスタＴｘ、Ｒｘ、Ｄ
ｘ、Ｓｘの各ゲート電極３６を形成する。ここで、図３
に示したゲート電極３６は、トランスファトランジスタ
Ｔｘのゲート電極である。
【００２７】次いで、ゲート電極３６を含む全面に感光
膜を塗布した後、その感光膜を選択的にパターンニング
して、高エネルギでｎ型不純物をイオン注入するための
第２マスク３７を形成する。この場合、第２マスク３７
の片側（図では、左側）の端面は、トランスファトラン
ジスタＴｘのゲート電極３６の中央に整列され、他側
（図では、右側）の端面は、活性領域内に入らないで、
フィールド絶縁膜３３上の所定部分に整列される。
膜を塗布した後、その感光膜を選択的にパターンニング
して、高エネルギでｎ型不純物をイオン注入するための
第２マスク３７を形成する。この場合、第２マスク３７
の片側（図では、左側）の端面は、トランスファトラン
ジスタＴｘのゲート電極３６の中央に整列され、他側
（図では、右側）の端面は、活性領域内に入らないで、
フィールド絶縁膜３３上の所定部分に整列される。
【００２８】次に、第２マスク３７をイオン注入マスク
にして、高エネルギーで低濃度のｎ型不純物２ｎｄ ｎ
- をイオン注入して、第１ｎ- 拡散層３５の中にトラン
スファトランジスタＴｘのゲート電極３６の片側面（フ
ォトダイオード側）のみに第２ｎ- 拡散層３８を形成す
る。この場合、第２ｎ- 拡散層３８は、第１ｎ- 拡散層
３５より低いイオン注入エネルギで形成され、深さ（厚
さ）が深く、ｐ- エピタキシャル層の占める領域がはる
かに広い。上述の第１ｎ- 拡散層３５および第２ｎ- 拡
散層３８を形成するイオン注入工程によって低濃度のｐ
- エピタキシャル層３２に、第１番目の深い(deep)ｐｎ
接合(junction)を形成させることができる。
にして、高エネルギーで低濃度のｎ型不純物２ｎｄ ｎ
- をイオン注入して、第１ｎ- 拡散層３５の中にトラン
スファトランジスタＴｘのゲート電極３６の片側面（フ
ォトダイオード側）のみに第２ｎ- 拡散層３８を形成す
る。この場合、第２ｎ- 拡散層３８は、第１ｎ- 拡散層
３５より低いイオン注入エネルギで形成され、深さ（厚
さ）が深く、ｐ- エピタキシャル層の占める領域がはる
かに広い。上述の第１ｎ- 拡散層３５および第２ｎ- 拡
散層３８を形成するイオン注入工程によって低濃度のｐ
- エピタキシャル層３２に、第１番目の深い(deep)ｐｎ
接合(junction)を形成させることができる。
【００２９】次に、図面に示さなかったが、単位画素の
４個のトランジスタのソース／ドレインを形成するため
のイオン注入工程が進行される。まず、全面に感光膜を
塗布した後、露光および現像によりパターンニングして
ＬＤＤ(Lightly Doped Drain)構造を形成するための第
３マスク（図示せず）を形成した後、第３マスクをイオ
ン注入マスクにして低濃度のｎ型不純物をｐウェル（図
示せず）内に注入してＬＤＤ領域（図示せず）を形成す
る。この場合、ｐ- エピタキシャル層３２上に形成され
るべきフォトダイオードＰＤと２個のネイティブトラン
ジスタＴｘ、Ｒｘが形成される領域には、ＬＤＤ領域を
形成するためのイオン注入が行われない。
４個のトランジスタのソース／ドレインを形成するため
のイオン注入工程が進行される。まず、全面に感光膜を
塗布した後、露光および現像によりパターンニングして
ＬＤＤ(Lightly Doped Drain)構造を形成するための第
３マスク（図示せず）を形成した後、第３マスクをイオ
ン注入マスクにして低濃度のｎ型不純物をｐウェル（図
示せず）内に注入してＬＤＤ領域（図示せず）を形成す
る。この場合、ｐ- エピタキシャル層３２上に形成され
るべきフォトダイオードＰＤと２個のネイティブトラン
ジスタＴｘ、Ｒｘが形成される領域には、ＬＤＤ領域を
形成するためのイオン注入が行われない。
【００３０】次に、図４に示すように、第３マスクを除
去した後、全面にスペーサ用絶縁膜を蒸着し、そに後、
絶縁膜を全面エッチングして４個のトランジスタのゲー
ト電極３６の両側壁に接するスペーサ３９を形成する。
去した後、全面にスペーサ用絶縁膜を蒸着し、そに後、
絶縁膜を全面エッチングして４個のトランジスタのゲー
ト電極３６の両側壁に接するスペーサ３９を形成する。
【００３１】次いで、ブランケット(blanket)イオン注
入法により低エネルギでｐ型不純物（ｐo ）をイオン注
入して、第２ｎ- 拡散層３８およびトランスファトラン
ジスタＴｘの他側面を含む露出されたｐ- エピタキシャ
ル層３２に同時にｐo 拡散層４０ａ、４０ｂを形成す
る。この場合、第２ｎ- 拡散層３８内に形成されるｐo
拡散層４０ａは、スペーサ３９の厚さだけゲート電極３
６から隔離され、トランスファトランジスタＴｘのゲー
ト電極３６よりも他側面に露出されたｐ- エピタキシャ
ル層３２に形成されるｐo 拡散層４０ｂは、上記ｎ型不
純物の注入エネルギよりも低いエネルギでイオン注入さ
れるために、その深さが浅いので、第１ｎ - 拡散層３５
まで接触せず、また、ｐ- エピタキシャル層３２と同じ
ｐ型不純物で形成されるために、別途の作用をしない。
以下、ｐo 拡散層４０ｂの図示および説明は、省略す
る。
入法により低エネルギでｐ型不純物（ｐo ）をイオン注
入して、第２ｎ- 拡散層３８およびトランスファトラン
ジスタＴｘの他側面を含む露出されたｐ- エピタキシャ
ル層３２に同時にｐo 拡散層４０ａ、４０ｂを形成す
る。この場合、第２ｎ- 拡散層３８内に形成されるｐo
拡散層４０ａは、スペーサ３９の厚さだけゲート電極３
６から隔離され、トランスファトランジスタＴｘのゲー
ト電極３６よりも他側面に露出されたｐ- エピタキシャ
ル層３２に形成されるｐo 拡散層４０ｂは、上記ｎ型不
純物の注入エネルギよりも低いエネルギでイオン注入さ
れるために、その深さが浅いので、第１ｎ - 拡散層３５
まで接触せず、また、ｐ- エピタキシャル層３２と同じ
ｐ型不純物で形成されるために、別途の作用をしない。
以下、ｐo 拡散層４０ｂの図示および説明は、省略す
る。
【００３２】上述した低エネルギでのｐ型不純物のイオ
ン注入によりｐo 拡散層４０ａと第１および第２ｎ- 拡
散層３５、３８からなる第２番目の浅い(shallow)ｐｎ
接合を形成し、ｐ- エピタキシャル層３２／第１および
第２ｎ- 拡散層３５、３８／ｐo 拡散層４０ａからなる
ｐｎｐトランジスタ型のフォトダイオードを形成する。
ン注入によりｐo 拡散層４０ａと第１および第２ｎ- 拡
散層３５、３８からなる第２番目の浅い(shallow)ｐｎ
接合を形成し、ｐ- エピタキシャル層３２／第１および
第２ｎ- 拡散層３５、３８／ｐo 拡散層４０ａからなる
ｐｎｐトランジスタ型のフォトダイオードを形成する。
【００３３】次に、図５に示すように、全面に感光膜を
塗布し露光および現像によりパターンニングして、ソー
ス／ドレイン領域を形成するための第４マスク４１を形
成した後、第４マスク４１をイオン注入マスクにして高
濃度のｎ型不純物（ｎ+）をイオン注入して、単位画素
内に２個の一般的なＮＭＯＳトランジスタであるドライ
ブトランジスタＤｘとセレクトトランジスタＳｘのソー
ス／ドレイン領域（図示せず）と２個のネイティブＮＭ
ＯＳトランジスタであるトランスファトランジスタＴｘ
とリセットトランジスタＲｘのソース／ドレイン領域
（フローティングセンシングノード）であるｎ+ 拡散層
４２を形成する。この場合、第４マスク４１は、トラン
スファトランジスタＴｘの他側面（図では、右側）およ
びこの他側面に隣接するｐ- エピタキシャル層３２を露
出させるが、その端面は、トランスファトランジスタＴ
ｘのゲート電極３６の中央に整列される。すなわち、フ
ォトダイオードが形成された領域には、高濃度のｎ型不
純物がイオン注入されないようにしている。なお、図面
には示してないが、第４マスク４１を除去した後、イオ
ン注入された不純物を活性化させるための熱処理工程を
進行する。
塗布し露光および現像によりパターンニングして、ソー
ス／ドレイン領域を形成するための第４マスク４１を形
成した後、第４マスク４１をイオン注入マスクにして高
濃度のｎ型不純物（ｎ+）をイオン注入して、単位画素
内に２個の一般的なＮＭＯＳトランジスタであるドライ
ブトランジスタＤｘとセレクトトランジスタＳｘのソー
ス／ドレイン領域（図示せず）と２個のネイティブＮＭ
ＯＳトランジスタであるトランスファトランジスタＴｘ
とリセットトランジスタＲｘのソース／ドレイン領域
（フローティングセンシングノード）であるｎ+ 拡散層
４２を形成する。この場合、第４マスク４１は、トラン
スファトランジスタＴｘの他側面（図では、右側）およ
びこの他側面に隣接するｐ- エピタキシャル層３２を露
出させるが、その端面は、トランスファトランジスタＴ
ｘのゲート電極３６の中央に整列される。すなわち、フ
ォトダイオードが形成された領域には、高濃度のｎ型不
純物がイオン注入されないようにしている。なお、図面
には示してないが、第４マスク４１を除去した後、イオ
ン注入された不純物を活性化させるための熱処理工程を
進行する。
【００３４】上述したような第１実施例は、単位画素の
全面積にわたってフォトダイオードをなす第１ｎ- 拡散
層３８を深くかつ広く形成することができ、それによっ
てフォトダイオードの面積を大きく拡大する。結局、そ
の面積が拡大されたフォトダイオードは、従来のフォト
ダイオードに入射される入射光はもちろん、単位画素の
他の領域を含む全面積にわたって入射される入射光に対
しても画像データ化に寄与する電子を発生させる。
全面積にわたってフォトダイオードをなす第１ｎ- 拡散
層３８を深くかつ広く形成することができ、それによっ
てフォトダイオードの面積を大きく拡大する。結局、そ
の面積が拡大されたフォトダイオードは、従来のフォト
ダイオードに入射される入射光はもちろん、単位画素の
他の領域を含む全面積にわたって入射される入射光に対
しても画像データ化に寄与する電子を発生させる。
【００３５】図６は、この発明の第２実施例に係るＣＭ
ＯＳ型イメージセンサの、図１２のＢ−Ｂ’線に相当す
る部分（フィールド絶縁膜ＦＯＸ、フォトダイオードＰ
ＤおよびトランスファトランジスタＴｘの部分）の断面
図である。
ＯＳ型イメージセンサの、図１２のＢ−Ｂ’線に相当す
る部分（フィールド絶縁膜ＦＯＸ、フォトダイオードＰ
ＤおよびトランスファトランジスタＴｘの部分）の断面
図である。
【００３６】図６に示すように、第２実施例に係るフォ
トダイオードＰＤは、高濃度のｐ型不純物が添加された
ｐ++ 基板２１上にエピタキシャル成長された低濃度の
ｐ-エピタキシャル層２２、ｐ- エピタキシャル層２２
内部にｎ型不純物が互いに異なるエネルギーを持ってイ
オン注入されて積層形成され、ｐ- エピタキシャル層２
２の表面近傍に形成された第２ｎ- 拡散層２３ｂとそれ
よりｐ- エピタキシャル層２２の深い部分に形成された
面積がより広い第１ｎ- 拡散層２３ａからなるｎ- 拡散
層を備え、ｎ- 拡散層の第２ｎ- 拡散層２３ｂの上部と
ｐ- エピタキシャル層２２の表面との間に形成され、そ
の面積が第２ｎ- 拡散層２３ｂより狭いｐo 拡散層２４
を備えて構成されている。そして、フォトダイオードＰ
Ｄを除くｐ- エピタキシャル層２２上にスペーサ２５ａ
を備えたトランスファトランジスタＴｘのゲート電極２
５が形成され、フォトダイオードＰＤと整列したゲート
電極２５の片側（図では、左側）と反対側に、ゲート電
極２５の他側（図では、右端）に整列されてｎ+ 不純物
が添加されたフローティングセンシングノード２６が形
成される。そして、フローティングセンシングノード２
６と第１ｎ- 拡散層２３ａが短絡されないように、その
間にｐ+ 拡散層２７が形成され、フォトダイオードＰ
Ｄ、トランスファトランジスタＴｘおよびフローティン
グセンシングノード２６は、フィールド絶縁膜ＦＯＸに
よって隣接する素子と隔離されている。
トダイオードＰＤは、高濃度のｐ型不純物が添加された
ｐ++ 基板２１上にエピタキシャル成長された低濃度の
ｐ-エピタキシャル層２２、ｐ- エピタキシャル層２２
内部にｎ型不純物が互いに異なるエネルギーを持ってイ
オン注入されて積層形成され、ｐ- エピタキシャル層２
２の表面近傍に形成された第２ｎ- 拡散層２３ｂとそれ
よりｐ- エピタキシャル層２２の深い部分に形成された
面積がより広い第１ｎ- 拡散層２３ａからなるｎ- 拡散
層を備え、ｎ- 拡散層の第２ｎ- 拡散層２３ｂの上部と
ｐ- エピタキシャル層２２の表面との間に形成され、そ
の面積が第２ｎ- 拡散層２３ｂより狭いｐo 拡散層２４
を備えて構成されている。そして、フォトダイオードＰ
Ｄを除くｐ- エピタキシャル層２２上にスペーサ２５ａ
を備えたトランスファトランジスタＴｘのゲート電極２
５が形成され、フォトダイオードＰＤと整列したゲート
電極２５の片側（図では、左側）と反対側に、ゲート電
極２５の他側（図では、右端）に整列されてｎ+ 不純物
が添加されたフローティングセンシングノード２６が形
成される。そして、フローティングセンシングノード２
６と第１ｎ- 拡散層２３ａが短絡されないように、その
間にｐ+ 拡散層２７が形成され、フォトダイオードＰ
Ｄ、トランスファトランジスタＴｘおよびフローティン
グセンシングノード２６は、フィールド絶縁膜ＦＯＸに
よって隣接する素子と隔離されている。
【００３７】図６のフォトダイオードＰＤの動作を説明
すると、まず、トランスファトランジスタＴｘとリセッ
トトランジスタＲｘ（図示せず）がターンオンされれ
ば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２
ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１参照）から
の電圧が印加されて空乏層が生じ始め、深い位置の第１
ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂが
完全空乏の状態（Ｃ）になれば、空乏層の深さｈ２が深
くなり、空乏層の幅ｄ２が広くなる。
すると、まず、トランスファトランジスタＴｘとリセッ
トトランジスタＲｘ（図示せず）がターンオンされれ
ば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２
ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１参照）から
の電圧が印加されて空乏層が生じ始め、深い位置の第１
ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂが
完全空乏の状態（Ｃ）になれば、空乏層の深さｈ２が深
くなり、空乏層の幅ｄ２が広くなる。
【００３８】これに対して、従来の技術の図１４を参照
すると、単一の深いｎ- 拡散層１３のみ存在するので、
ｎ- 拡散層１３が完全空乏の状態になったときに、空乏
層の深さはｈ１になり、幅はｄ１になる。両者を比較し
てみると、図６のｈ２は、図１４のｈ１よりさらに大き
い深さを有するが、これは第１ｎ- 拡散層２３ａと第２
ｎ- 拡散層２３ｂを合せたｎ- 拡散層の厚さが従来のｎ
- 拡散層１３のみ存在する場合の厚さよりも厚いためで
ある。なお、従来の技術のｎ- 拡散層１３とこの発明の
第２ｎ- 拡散層２３ｂは、それらの深さ同士および幅同
士がそれぞれ等しい。
すると、単一の深いｎ- 拡散層１３のみ存在するので、
ｎ- 拡散層１３が完全空乏の状態になったときに、空乏
層の深さはｈ１になり、幅はｄ１になる。両者を比較し
てみると、図６のｈ２は、図１４のｈ１よりさらに大き
い深さを有するが、これは第１ｎ- 拡散層２３ａと第２
ｎ- 拡散層２３ｂを合せたｎ- 拡散層の厚さが従来のｎ
- 拡散層１３のみ存在する場合の厚さよりも厚いためで
ある。なお、従来の技術のｎ- 拡散層１３とこの発明の
第２ｎ- 拡散層２３ｂは、それらの深さ同士および幅同
士がそれぞれ等しい。
【００３９】結局、第２実施例は、厚い厚さに２層のｎ
- 拡散層を構成するために、互いに異なるエネルギでの
複数回のイオン注入により２層のｎ- 拡散層を形成する
ことによって、フォトダイオードの動作時の空乏層の深
さと幅を増加させ、共に空乏層の面積を増加させてい
る。このように、フォトダイオードの空乏層の深さおよ
び幅（面積）を増加させれば、画像データ化のための電
子の生成および貯蔵の面積が増加されて、入射光に対す
る光感度が改善される。
- 拡散層を構成するために、互いに異なるエネルギでの
複数回のイオン注入により２層のｎ- 拡散層を形成する
ことによって、フォトダイオードの動作時の空乏層の深
さと幅を増加させ、共に空乏層の面積を増加させてい
る。このように、フォトダイオードの空乏層の深さおよ
び幅（面積）を増加させれば、画像データ化のための電
子の生成および貯蔵の面積が増加されて、入射光に対す
る光感度が改善される。
【００４０】言い換えれば、フォトダイオードＰＤに入
射された光Ｌはもちろん、単位画素内の他の領域に入射
された光Ｌ１２、Ｌ２２に対しても、その光を画像デー
タ化する空乏層の第１ｎ- 拡散層２３ａが存在するため
に、光感度を向上させている。
射された光Ｌはもちろん、単位画素内の他の領域に入射
された光Ｌ１２、Ｌ２２に対しても、その光を画像デー
タ化する空乏層の第１ｎ- 拡散層２３ａが存在するため
に、光感度を向上させている。
【００４１】また、この第２実施例は、前記の第１実施
例とは異なって、ｎ+ 不純物が添加されたフローティン
グセンシングノード２６と第１ｎ- 拡散層２３ａとの間
にｐ + 拡散層２７が形成されているので、第１ｎ- 拡散
層２３ａが完全空乏になったとき、ｎ+ 不純物が添加さ
れたフローティングセンシングノード２６と第１ｎ-拡
散層２３ａが短絡される現象を防ぐ。すなわち、第１ｎ
- 拡散層２３ａのフローティングセンシングノード２６
への拡散を抑制する。
例とは異なって、ｎ+ 不純物が添加されたフローティン
グセンシングノード２６と第１ｎ- 拡散層２３ａとの間
にｐ + 拡散層２７が形成されているので、第１ｎ- 拡散
層２３ａが完全空乏になったとき、ｎ+ 不純物が添加さ
れたフローティングセンシングノード２６と第１ｎ-拡
散層２３ａが短絡される現象を防ぐ。すなわち、第１ｎ
- 拡散層２３ａのフローティングセンシングノード２６
への拡散を抑制する。
【００４２】結局、第２実施例は、第１実施例において
必ず必要であった第１ｎ- 拡散層２３ａが完全空乏にな
るとき、ｎ+ 不純物が添加されたフローティングセンシ
ングノード２６と第１ｎ- 拡散層２３ａとの短絡を抑制
するための第１ｎ- 拡散層２３ａのイオン注入エネルギ
および深さの調節に自由度がある。
必ず必要であった第１ｎ- 拡散層２３ａが完全空乏にな
るとき、ｎ+ 不純物が添加されたフローティングセンシ
ングノード２６と第１ｎ- 拡散層２３ａとの短絡を抑制
するための第１ｎ- 拡散層２３ａのイオン注入エネルギ
および深さの調節に自由度がある。
【００４３】図７〜図１０は、この発明の第２実施例に
係るＣＭＯＳイメージセンサの製造方法を示す工程断面
図である。図７に示すように、高濃度のｐ型不純物が添
加されたｐ++ 基板３１上に低濃度のｐ型不純物が添加
されたｐ- エピタキシャル層３２を成長させる。ここ
で、ｐ- エピタキシャル層３２を成長させる理由は、低
濃度のｐ- エピタキシャル層３２が存在すると、フォト
ダイオードの空乏層の深さを増加させることができるの
で、優れた光感度特性が得られ、また、フォトダイオー
ドの空乏層が到達しないｐ++ 基板３１の深い所で発生
し得る光電荷などの不規則な移動による単位画素間のク
ロストーク現象を高濃度のｐ++ 基板３１の存在により
光電荷を再結合させることによって防止できるからであ
る。
係るＣＭＯＳイメージセンサの製造方法を示す工程断面
図である。図７に示すように、高濃度のｐ型不純物が添
加されたｐ++ 基板３１上に低濃度のｐ型不純物が添加
されたｐ- エピタキシャル層３２を成長させる。ここ
で、ｐ- エピタキシャル層３２を成長させる理由は、低
濃度のｐ- エピタキシャル層３２が存在すると、フォト
ダイオードの空乏層の深さを増加させることができるの
で、優れた光感度特性が得られ、また、フォトダイオー
ドの空乏層が到達しないｐ++ 基板３１の深い所で発生
し得る光電荷などの不規則な移動による単位画素間のク
ロストーク現象を高濃度のｐ++ 基板３１の存在により
光電荷を再結合させることによって防止できるからであ
る。
【００４４】次に、ｐ- エピタキシャル層３２の所定部
分にＬＯＣＯＳ法により単位画素同士間の隔離のための
フィールド絶縁膜３３を形成した後、フィールド絶縁膜
３３を含む全面に感光膜を塗布する。次いで、その感光
膜を選択的にパターンニングしてフィールド絶縁膜３３
を覆い、ｐ- エピタキシャル層３２の表面を露出させる
第１マスク３４を形成した後、第１マスク３４をイオン
注入用マスクにしてｐ - エピタキシャル層３２に高エネ
ルギーで低濃度のｎ型不純物１ｓｔ ｎ- 不純物をイオ
ン注入して、深い深さと広い面積を有する第１ｎ- 拡散
層３５を形成する。他方、上述のフィールド絶縁膜３３
および第１ｎ- 拡散層３５を形成する前に、図面に示し
てないが、その後、熱処理工程による側面拡散によって
その上部にドライブトランジスタＤｘとセレクトトラン
ジスタＳｘが形成されるｐウェルをｐ- エピタキシャル
層３２の所定領域に形成する。
分にＬＯＣＯＳ法により単位画素同士間の隔離のための
フィールド絶縁膜３３を形成した後、フィールド絶縁膜
３３を含む全面に感光膜を塗布する。次いで、その感光
膜を選択的にパターンニングしてフィールド絶縁膜３３
を覆い、ｐ- エピタキシャル層３２の表面を露出させる
第１マスク３４を形成した後、第１マスク３４をイオン
注入用マスクにしてｐ - エピタキシャル層３２に高エネ
ルギーで低濃度のｎ型不純物１ｓｔ ｎ- 不純物をイオ
ン注入して、深い深さと広い面積を有する第１ｎ- 拡散
層３５を形成する。他方、上述のフィールド絶縁膜３３
および第１ｎ- 拡散層３５を形成する前に、図面に示し
てないが、その後、熱処理工程による側面拡散によって
その上部にドライブトランジスタＤｘとセレクトトラン
ジスタＳｘが形成されるｐウェルをｐ- エピタキシャル
層３２の所定領域に形成する。
【００４５】そして、第１ｎ- 拡散層３５を形成した
後、単位画素の４個のトランジスタの中からドライブト
ランジスタＤｘとセレクトトランジスタＳｘを形成する
ための一般的なトランジスタ製造工程を行なう。すなわ
ち、ｐウェル内にトランジスタのしきい電圧を調節する
しきい電圧調節イオンのイオン注入工程とパンチスルー
特性を調節するｐ型不純物の深いイオン注入工程を実施
し、このようなイオン注入工程は、フォトダイオードＰ
Ｄが形成される領域とトランスファトランジスタＴｘの
ソース／ドレインが形成される領域には行わない。
後、単位画素の４個のトランジスタの中からドライブト
ランジスタＤｘとセレクトトランジスタＳｘを形成する
ための一般的なトランジスタ製造工程を行なう。すなわ
ち、ｐウェル内にトランジスタのしきい電圧を調節する
しきい電圧調節イオンのイオン注入工程とパンチスルー
特性を調節するｐ型不純物の深いイオン注入工程を実施
し、このようなイオン注入工程は、フォトダイオードＰ
Ｄが形成される領域とトランスファトランジスタＴｘの
ソース／ドレインが形成される領域には行わない。
【００４６】次いで、図８に示すように、第１マスク３
４を除去した後、単位画素内の４個のトランジスタの各
ゲートを形成するために、導電膜を蒸着し、感光膜を塗
布した後、露光および現像によりパターンニングしてゲ
ート電極形成用感光膜パターン（図示せず）を形成す
る。この場合、その後形成されるトランスファトランジ
スタＴｘの片側面でのフォトダイオードのドーピングプ
ロファイルが電荷転送効率を決定するので、ゲート電極
３６の厚さを十分に厚くしてフォトダイオードＰＤを形
成するための高エネルギでのｎ型不純物イオン注入と低
エネルギでのｐ型不純物イオン注入を、トランスファト
ランジスタＴｘの片側面で整列できるようにする。
４を除去した後、単位画素内の４個のトランジスタの各
ゲートを形成するために、導電膜を蒸着し、感光膜を塗
布した後、露光および現像によりパターンニングしてゲ
ート電極形成用感光膜パターン（図示せず）を形成す
る。この場合、その後形成されるトランスファトランジ
スタＴｘの片側面でのフォトダイオードのドーピングプ
ロファイルが電荷転送効率を決定するので、ゲート電極
３６の厚さを十分に厚くしてフォトダイオードＰＤを形
成するための高エネルギでのｎ型不純物イオン注入と低
エネルギでのｐ型不純物イオン注入を、トランスファト
ランジスタＴｘの片側面で整列できるようにする。
【００４７】次に、ゲート電極形成用感光膜パターンを
エッチングマスクにして導電膜をエッチングして、単位
画素の４個のトランジスタの各ゲート電極３６を形成す
る。ここで、図面に示すゲート電極３６は、トランスフ
ァトランジスタＴｘのゲート電極である。次いで、ゲー
ト電極３６を含む全面に感光膜を塗布した後、感光膜を
選択的にパターンニングして、高エネルギでｎ型不純物
をイオン注入するための第２マスク３７を形成する。こ
の場合、第２マスク３７の片側端（図では、左端）は、
トランスファトランジスタＴｘのゲート電極３６の中央
に整列され、他側面は活性領域内部に入らないでフィー
ルド絶縁膜３３上の所定部分に整列される。
エッチングマスクにして導電膜をエッチングして、単位
画素の４個のトランジスタの各ゲート電極３６を形成す
る。ここで、図面に示すゲート電極３６は、トランスフ
ァトランジスタＴｘのゲート電極である。次いで、ゲー
ト電極３６を含む全面に感光膜を塗布した後、感光膜を
選択的にパターンニングして、高エネルギでｎ型不純物
をイオン注入するための第２マスク３７を形成する。こ
の場合、第２マスク３７の片側端（図では、左端）は、
トランスファトランジスタＴｘのゲート電極３６の中央
に整列され、他側面は活性領域内部に入らないでフィー
ルド絶縁膜３３上の所定部分に整列される。
【００４８】次いで、第２マスク３７をイオン注入マス
クにして、高エネルギで低濃度のｎ型不純物２ｎｄ ｎ
- をイオン注入して、第１ｎ- 拡散層３５の幅のうちト
ランスファトランジスタＴｘのゲート電極３６の片側面
（フォトダイオード側）のみに第２ｎ- 拡散層３８を形
成する。この場合、第２ｎ- 拡散層３８は、第１ｎ-拡
散層３５よりさらに低いエネルギでのイオン注入により
形成され、深さ（厚さ）は深く、ｐ- エピタキシャル層
３２において占める面積が広い。上述した第１ｎ- 拡散
層３５および第２ｎ- 拡散層３８を形成するイオン注入
工程により低濃度のｐ- エピタキシャル層３２に第１番
目の深いｐｎ接合を形成させることができる。
クにして、高エネルギで低濃度のｎ型不純物２ｎｄ ｎ
- をイオン注入して、第１ｎ- 拡散層３５の幅のうちト
ランスファトランジスタＴｘのゲート電極３６の片側面
（フォトダイオード側）のみに第２ｎ- 拡散層３８を形
成する。この場合、第２ｎ- 拡散層３８は、第１ｎ-拡
散層３５よりさらに低いエネルギでのイオン注入により
形成され、深さ（厚さ）は深く、ｐ- エピタキシャル層
３２において占める面積が広い。上述した第１ｎ- 拡散
層３５および第２ｎ- 拡散層３８を形成するイオン注入
工程により低濃度のｐ- エピタキシャル層３２に第１番
目の深いｐｎ接合を形成させることができる。
【００４９】次いで、図面に示してないが、単位画素セ
ルの４個のトランジスタの各ソース／ドレインを形成す
るためのイオン注入工程が進められる。まず、全面に感
光膜を塗布した後、露光および現像によりパターンニン
グして、ＬＤＤ(Lightly Doped Drain)構造を形成する
ための第３マスク（図示せず）を形成した後、第３マス
クをイオン注入マスクにして低濃度のｎ型不純物をｐウ
ェル（図示せず）内に注入して、ＬＤＤ領域（図示せ
ず）を形成する。この場合、ｐ- エピタキシャル層３２
上に形成されるべきフォトダイオードと２個のネイティ
ブトランジスタＴｘ、Ｒｘが形成される領域には、ＬＤ
Ｄ領域を形成するためのイオン注入は行われない。
ルの４個のトランジスタの各ソース／ドレインを形成す
るためのイオン注入工程が進められる。まず、全面に感
光膜を塗布した後、露光および現像によりパターンニン
グして、ＬＤＤ(Lightly Doped Drain)構造を形成する
ための第３マスク（図示せず）を形成した後、第３マス
クをイオン注入マスクにして低濃度のｎ型不純物をｐウ
ェル（図示せず）内に注入して、ＬＤＤ領域（図示せ
ず）を形成する。この場合、ｐ- エピタキシャル層３２
上に形成されるべきフォトダイオードと２個のネイティ
ブトランジスタＴｘ、Ｒｘが形成される領域には、ＬＤ
Ｄ領域を形成するためのイオン注入は行われない。
【００５０】図９に示すように、第３マスクを除去した
後、全面にスペーサ用絶縁膜を蒸着し、その後、その絶
縁膜を全面エッチングして、４個のトランジスタの各ゲ
ート電極３６の両側壁に接するスペーサ３９を形成す
る。次いで、ブランケットイオン注入法により低エネル
ギでｐ型不純物（ｐo）をイオン注入して、第２ｎ- 拡
散層３８およびトランスファトランジスタＴｘのゲート
電極３６の他側面を含む露出されたｐ- エピタキシャル
層３２に同時にｐo 拡散層４０ａ、４０ｂを形成する。
この場合、第２ｎ- 拡散層３８内に形成されるｐo 拡散
層４０ａは、スペーサ３９の厚さだけゲート電極３６か
ら隔離され、トランスファトランジスタＴｘのゲート電
極３６の他側面に露出されたｐ- エピタキシャル層３２
に形成されるｐo 拡散層４０ｂは、ｎ型不純物より低い
エネルギでイオン注入されるために、その深さが浅く、
それ故に、第１ｎ- 拡散層３５に接せず、ｐ- エピタキ
シャル層３２と同じｐ型不純物で形成されるために、別
途の作用をしない。以下ｐo拡散層４０ｂの図示および
説明は、省略する。
後、全面にスペーサ用絶縁膜を蒸着し、その後、その絶
縁膜を全面エッチングして、４個のトランジスタの各ゲ
ート電極３６の両側壁に接するスペーサ３９を形成す
る。次いで、ブランケットイオン注入法により低エネル
ギでｐ型不純物（ｐo）をイオン注入して、第２ｎ- 拡
散層３８およびトランスファトランジスタＴｘのゲート
電極３６の他側面を含む露出されたｐ- エピタキシャル
層３２に同時にｐo 拡散層４０ａ、４０ｂを形成する。
この場合、第２ｎ- 拡散層３８内に形成されるｐo 拡散
層４０ａは、スペーサ３９の厚さだけゲート電極３６か
ら隔離され、トランスファトランジスタＴｘのゲート電
極３６の他側面に露出されたｐ- エピタキシャル層３２
に形成されるｐo 拡散層４０ｂは、ｎ型不純物より低い
エネルギでイオン注入されるために、その深さが浅く、
それ故に、第１ｎ- 拡散層３５に接せず、ｐ- エピタキ
シャル層３２と同じｐ型不純物で形成されるために、別
途の作用をしない。以下ｐo拡散層４０ｂの図示および
説明は、省略する。
【００５１】上述した低エネルギでのｐ型不純物のイオ
ン注入により、ｐo 拡散層４０ａと第２ｎ- 拡散層３８
の間に第２番目の浅い(shallow)ｐｎ接合を形成し、ｐ
- エピタキシャル層３２／第１および第２ｎ- 拡散層３
５、３８／ｐo 拡散層４０ａからなるｐｎｐトランジス
タ型のフォトダイオードを形成する。
ン注入により、ｐo 拡散層４０ａと第２ｎ- 拡散層３８
の間に第２番目の浅い(shallow)ｐｎ接合を形成し、ｐ
- エピタキシャル層３２／第１および第２ｎ- 拡散層３
５、３８／ｐo 拡散層４０ａからなるｐｎｐトランジス
タ型のフォトダイオードを形成する。
【００５２】次に、図１０に示すように、全面に感光膜
を塗布し、露光および現像によりパターンニングして、
ソース／ドレイン領域を形成するための第４マスク４１
を形成した後、第４マスク４１をイオン注入マスクにし
て高濃度のｎ型不純物（ｎ+）をイオン注入して、単位
画素セル内に２個の一般的なＮＭＯＳトランジスタであ
るドライブトランジスタＤｘとセレクトトランジスタＳ
ｘのソース／ドレイン領域（図示せず）と２個のネイテ
ィブＮＭＯＳトランジスタであるトランスファトランジ
スタＴｘとリセットトランジスタＲｘのソース／ドレイ
ン領域（フローティングセンシングノード）であるｎ+
拡散層４２を形成する。この場合、第４マスク４１は、
トランスファトランジスタＴｘのゲート電極３６の他側
面（図では、右側）、およびこの他側面に隣接するｐ-
エピタキシャル層３２を露出させるが、トランスファト
ランジスタＴｘのゲート電極３６の中央に整列される。
これにより、フォトダイオードが形成された領域には高
濃度のｎ型不純物がイオン注入されないようにする。
を塗布し、露光および現像によりパターンニングして、
ソース／ドレイン領域を形成するための第４マスク４１
を形成した後、第４マスク４１をイオン注入マスクにし
て高濃度のｎ型不純物（ｎ+）をイオン注入して、単位
画素セル内に２個の一般的なＮＭＯＳトランジスタであ
るドライブトランジスタＤｘとセレクトトランジスタＳ
ｘのソース／ドレイン領域（図示せず）と２個のネイテ
ィブＮＭＯＳトランジスタであるトランスファトランジ
スタＴｘとリセットトランジスタＲｘのソース／ドレイ
ン領域（フローティングセンシングノード）であるｎ+
拡散層４２を形成する。この場合、第４マスク４１は、
トランスファトランジスタＴｘのゲート電極３６の他側
面（図では、右側）、およびこの他側面に隣接するｐ-
エピタキシャル層３２を露出させるが、トランスファト
ランジスタＴｘのゲート電極３６の中央に整列される。
これにより、フォトダイオードが形成された領域には高
濃度のｎ型不純物がイオン注入されないようにする。
【００５３】次いで、同じ第４マスク４１を利用して高
濃度のｐ型不純物をイオン注入してｎ+ 拡散層４２の下
部と第１ｎ- 拡散層３５の上部にｐ+ 拡散層４３を形成
する。この場合、ｐ+ 拡散層４３を形成するためのイオ
ン注入エネルギは、ｎ+ 拡散層４２を形成するためのイ
オン注入エネルギよりさらに大きい。上述したｐ+ 拡散
層４３は、高濃度である故に、ｐ- エピタキシャル層３
２とは異なる作用をするが、例えば、第１ｎ- 拡散層３
５が完全空乏になった際に、ｎ+ 拡散層４２と第１ｎ-
拡散層３５が短絡されることを防止する役割をする。図
面に示してないが、第４マスク４１を除去した後、イオ
ン注入された不純物を活性化させるための熱処理工程を
行う。
濃度のｐ型不純物をイオン注入してｎ+ 拡散層４２の下
部と第１ｎ- 拡散層３５の上部にｐ+ 拡散層４３を形成
する。この場合、ｐ+ 拡散層４３を形成するためのイオ
ン注入エネルギは、ｎ+ 拡散層４２を形成するためのイ
オン注入エネルギよりさらに大きい。上述したｐ+ 拡散
層４３は、高濃度である故に、ｐ- エピタキシャル層３
２とは異なる作用をするが、例えば、第１ｎ- 拡散層３
５が完全空乏になった際に、ｎ+ 拡散層４２と第１ｎ-
拡散層３５が短絡されることを防止する役割をする。図
面に示してないが、第４マスク４１を除去した後、イオ
ン注入された不純物を活性化させるための熱処理工程を
行う。
【００５４】上述したような第２実施例によって製造さ
れたイメージセンサは、単位画素セルの全面にわたって
フォトダイオードをなす第１ｎ- 拡散層３８を深くかつ
広く形成することによって、フォトダイオードの面積を
大きく拡大する。結局、その面積が拡大されたフォトダ
イオードは、従来のフォトダイオードにおいて入射され
る入射光はもちろん、単位画素セルの全面積にわたって
入射される入射光に対しても画像データ化をなし得る電
子を発生させる。
れたイメージセンサは、単位画素セルの全面にわたって
フォトダイオードをなす第１ｎ- 拡散層３８を深くかつ
広く形成することによって、フォトダイオードの面積を
大きく拡大する。結局、その面積が拡大されたフォトダ
イオードは、従来のフォトダイオードにおいて入射され
る入射光はもちろん、単位画素セルの全面積にわたって
入射される入射光に対しても画像データ化をなし得る電
子を発生させる。
【００５５】なお、第２実施例は、第１実施例にないｎ
+ 拡散層４２の形成後に追加してｐ + 拡散層４３を形成
することにより、フォトダイオードの役割をする第１ｎ
- 拡散層３５とフローティングセンシングノードの役割
をするｎ+ 拡散層４２との間の短絡を防止する。
+ 拡散層４２の形成後に追加してｐ + 拡散層４３を形成
することにより、フォトダイオードの役割をする第１ｎ
- 拡散層３５とフローティングセンシングノードの役割
をするｎ+ 拡散層４２との間の短絡を防止する。
【００５６】上述した第１実施例および第２実施例は、
ＣＭＯＳ型イメージセンサの他にも、フォトダイオード
を備えたイメージセンサに適用可能である。
ＣＭＯＳ型イメージセンサの他にも、フォトダイオード
を備えたイメージセンサに適用可能である。
【００５７】なお、この発明は、上述の実施例に限られ
るものではない。この発明の趣旨から逸脱しない範囲内
で、多様に変更実施することが可能である。
るものではない。この発明の趣旨から逸脱しない範囲内
で、多様に変更実施することが可能である。
【００５８】
【発明の効果】上述したようになされるこの発明による
と、フォトダイオードの空乏層の深さおよび画像データ
化し得るフォトダイオードの領域を大きく増大させるこ
とによって、入射光に対する光感度を改善することがで
きる。また、この発明は、フォトダイオードとして作用
する領域が広くなることによるフローティングセンシン
グノードとフォトダイオードのｎ- 拡散層（空乏層）と
の間の短絡を抑制して、イメージセンサの電気的特性が
低下することを防止できる効果がある。
と、フォトダイオードの空乏層の深さおよび画像データ
化し得るフォトダイオードの領域を大きく増大させるこ
とによって、入射光に対する光感度を改善することがで
きる。また、この発明は、フォトダイオードとして作用
する領域が広くなることによるフローティングセンシン
グノードとフォトダイオードのｎ- 拡散層（空乏層）と
の間の短絡を抑制して、イメージセンサの電気的特性が
低下することを防止できる効果がある。
【図１】 この発明の第１実施例に係るＣＭＯＳ型イメ
ージセンサの素子の断面図である。
ージセンサの素子の断面図である。
【図２】 この発明の第１実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図３】 この発明の第１実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図４】 この発明の第１実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図５】 この発明の第１実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図６】 この発明の第２実施例に係るＣＭＯＳ型イメ
ージセンサの素子の断面図である。
ージセンサの素子の断面図である。
【図７】 この発明の第２実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図８】 この発明の第２実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図９】 この発明の第２実施例に係るＣＭＯＳ型イメ
ージセンサの製造工程における断面図である。
ージセンサの製造工程における断面図である。
【図１０】 この発明の第２実施例に係るＣＭＯＳ型イ
メージセンサの製造工程における断面図である。
メージセンサの製造工程における断面図である。
【図１１】 一般的なＣＭＯＳ型イメージセンサの等価
回路図である。
回路図である。
【図１２】 図１１に示したＣＭＯＳ型イメージセンサ
のレイアウトを示す平面図である。
のレイアウトを示す平面図である。
【図１３】 図１２のＡ−Ａ’線に沿った従来のＣＭＯ
Ｓ型イメージセンサの素子断面図である。
Ｓ型イメージセンサの素子断面図である。
【図１４】 図１２のＢ−Ｂ’線に沿った従来のＣＭＯ
Ｓ型イメージセンサの素子断面図である。
Ｓ型イメージセンサの素子断面図である。
２１ …ｐ++ 基板、
２２ …ｐ- エピタキシャル層、
２３ａ…第１ｎ- 拡散層、
２３ｂ…第２ｎ- 拡散層、
２４ …ｐo 拡散層、
２５ …ゲート電極、
２６ …フローティングセンシングノード、
２７ …ｐ+ 拡散層。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA01 AB01 BA14 CA04 CA09
CA18 CA19 DD04 DD12 EA15
FA06 FA28 FA34 FA42
5C024 CX41 CY47 GX03 GX07 GY31
5F049 MA12 NA01 NB03 PA10 QA10
QA20 RA04 RA08 UA20
Claims (18)
- 【請求項１】 第１導電型半導体層と、 前記半導体層内部に第２導電型不純物が互いに異なるエ
ネルギでイオン注入されて、前記半導体層の表面近傍に
第１層およびそれより深い部分に第１層より広い面積で
第２層が積層形成されてなる第１拡散層と、 前記半導体層の表面近傍の前記第１層内に形成された第
１導電型の第２拡散層と、 前記第１層の片側縁部に片側の縁が整列されて前記半導
体層上に形成されたゲート電極と、 前記ゲート電極の他側の縁に整列されて前記第２層と垂
直方向に所定間隔をおいて前記半導体層の表面内に形成
された第２導電型の第３拡散層とを備えてなり、前記第
１拡散層で完全空乏状態が生じることを特徴とするイメ
ージセンサ。 - 【請求項２】 請求項１に記載のイメージセンサにおい
て、 前記第１拡散層の第１層と第２層の添加不純物濃度は同
じであり、前記第２拡散層の添加不純物濃度は前記第１
拡散層の添加不純物濃度より高く、前記第３拡散層の添
加不純物濃度は前記第１拡散層および前記第２拡散層の
添加不純物濃度よりさらに高いことを特徴とするイメー
ジセンサ。 - 【請求項３】 請求項１に記載のイメージセンサにおい
て、 前記第１導電型はｐ型導電型であり、前記第２導電型は
ｎ型導電型であることを特徴とするイメージセンサ。 - 【請求項４】 請求項１に記載のイメージセンサにおい
て、 前記ゲート電極は両側壁に接するスペーサをさらに備
え、前記第２拡散層は前記スペーサに整列されて前記第
２層内に形成されていることを特徴とする請求項１に記
載のイメージセンサ。 - 【請求項５】 第１導電型半導体層と、 前記半導体層内部に第２導電型不純物が互いに異なるエ
ネルギでイオン注入されて、前記半導体層の表面近傍に
第１層およびそれより深い部分に第１層より広い面積で
第２層が積層形成されてなる第１拡散層と、 前記第１層内に形成された第１導電型の第２拡散層と、 前記第１層の片側縁部に片側の縁が整列されて前記半導
体層上に形成されたゲート電極と、 前記ゲート電極の他側の縁に整列されて前記第２層と垂
直方向に所定間隔をおいて前記半導体層の表面内に形成
された第２導電型の第３拡散層と、 前記第３拡散層と前記第２層との間に形成された第１導
電型の第４拡散層とを備えてなり、前記第１拡散層で完
全空乏状態が生じることを特徴とするイメージセンサ。 - 【請求項６】 請求項５に記載のイメージセンサにおい
て、 前記第１拡散層の第１層と第２層の添加不純物濃度は等
しく、前記第２拡散層の添加不純物濃度は前記第１拡散
層の添加不純物濃度より高く、前記第３拡散層と前記第
４拡散層の添加不純物濃度は前記第１拡散層および前記
第２拡散層の添加不純物濃度よりさらに高いことを特徴
とするイメージセンサ。 - 【請求項７】 請求項５に記載のイメージセンサにおい
て、 前記第１導電型はｐ型導電型であり、前記第２導電型は
ｎ型導電型であることを特徴とする請求項５に記載のイ
メージセンサ。 - 【請求項８】 請求項５に記載のイメージセンサにおい
て、 前記ゲート電極は両側壁に接するスペーサをさらに備
え、前記第２拡散層は前記スペーサに整列されて前記第
２層内に形成されていることを特徴とするイメージセン
サ。 - 【請求項９】 請求項５に記載のイメージセンサにおい
て、 前記第３拡散層と前記第４拡散層は、幅が同じであるこ
とを特徴とする請求項５に記載のイメージセンサ。 - 【請求項１０】 第１導電型半導体層の内部に第２導電
型第１拡散層を形成するステップと、 前記半導体層上にゲート電極を形成するステップと、 前記第１拡散層の上部と前記半導体層の表面との間に前
記ゲート電極の片側の縁に整列される第２導電型の第２
拡散層を形成するステップと、 前記ゲート電極の両側壁に接するスペーサを形成するス
テップと、 前記第２拡散層内に前記スペーサの幅だけ離隔されて前
記ゲート電極の片側の縁に整列された第１導電型の第３
拡散層を形成するステップと、 前記半導体層内に前記ゲート電極の他側エッジに整列さ
れた第２導電型の第４拡散層を形成するステップとを含
んでなるイメージセンサの製造方法。 - 【請求項１１】 請求項１０に記載のイメージセンサの
製造方法において、 前記第１拡散層と第２拡散層の添加不純物濃度は同じで
あり、前記第３拡散層の添加不純物濃度は前記第１およ
び第２拡散層の添加不純物濃度より高く、前記第４拡散
層の添加不純物濃度は前記第３拡散層の添加不純物濃度
よりさらに高いことを特徴とする方法。 - 【請求項１２】 請求項１０に記載のイメージセンサの
製造方法において、 前記第１拡散層を形成するためのイオン注入エネルギ
は、前記第２拡散層を形成するためのイオン注入エネル
ギよりさらに大きく、前記第３拡散層を形成するための
イオン注入エネルギは、前記第２拡散層を形成するため
のイオン注入エネルギより小さいことを特徴とする方
法。 - 【請求項１３】 請求項１０に記載のイメージセンサの
製造方法において、 前記第１拡散層と前記第４拡散層は、前記第１拡散層が
空乏状態になるとき短絡を防止する距離を置いて形成さ
れていることを特徴とする方法。 - 【請求項１４】 第１導電型半導体層の内部に第２導電
型第１拡散層を形成するステップと、 前記半導体層上にゲート電極を形成するステップと、 前記第１拡散層の上部と前記半導体層の表面との間に前
記ゲート電極の片側の縁に整列されて第２拡散層を形成
するステップと、 前記ゲート電極の両側壁に接するスペーサを形成するス
テップと、 前記第２拡散層内に前記スペーサの幅だけ離隔されて前
記ゲート電極の片側の縁に整列されて第１導電型の第３
拡散層を形成するステップと、 前記半導体層内に前記ゲート電極の他側の縁に整列され
て第２導電型の第４拡散層を形成するステップと、 前記第４拡散層の下部と前記第１拡散層の上部との間に
第１導電型の第５拡散層を形成するステップとを含んで
なるイメージセンサの製造方法。 - 【請求項１５】 請求項１４に記載のイメージセンサの
製造方法において、 前記第４拡散層と前記第５拡散層は、同じマスクを利用
してイオン注入されて形成されることを特徴とする方
法。 - 【請求項１６】 請求項１４に記載のイメージセンサの
製造方法において、 前記第１拡散層と第２拡散層の添加不純物濃度は同じで
あり、前記第３拡散層の添加不純物濃度は前記第１およ
び第２拡散層の添加不純物濃度より高く、前記第４拡散
層と前記第５拡散層は同じ添加不純物濃度を有するが、
前記第３拡散層の添加不純物濃度より高いことを特徴と
する方法。 - 【請求項１７】 請求項１４に記載のイメージセンサの
製造方法において、 前記第１拡散層を形成するためのイオン注入エネルギー
は、前記第２拡散層を形成するためのイオン注入エネル
ギーより大きく、前記第３拡散層を形成するためのイオ
ン注入エネルギーは、前記第２拡散層を形成するための
イオン注入エネルギーより小さいことを特徴とする方
法。 - 【請求項１８】 請求項１４に記載のイメージセンサの
製造方法において、 前記第４拡散層を形成するためのイオン注入エネルギー
は、前記第５拡散層を形成するためのイオン注入エネル
ギーより小さいことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-071446 | 2001-11-16 | ||
| KR10-2001-0071446A KR100436067B1 (ko) | 2001-11-16 | 2001-11-16 | 이미지센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282857A true JP2003282857A (ja) | 2003-10-03 |
| JP4235434B2 JP4235434B2 (ja) | 2009-03-11 |
Family
ID=19716041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002332420A Expired - Fee Related JP4235434B2 (ja) | 2001-11-16 | 2002-11-15 | イメージセンサおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6869817B2 (ja) |
| JP (1) | JP4235434B2 (ja) |
| KR (1) | KR100436067B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006097978A1 (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Limited | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| US7259412B2 (en) | 2004-04-30 | 2007-08-21 | Kabushiki Kaisha Toshiba | Solid state imaging device |
| KR100758321B1 (ko) * | 2005-03-17 | 2007-09-13 | 후지쯔 가부시끼가이샤 | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 |
| JP2007311746A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| KR101026616B1 (ko) | 2004-05-06 | 2011-04-04 | 크로스텍 캐피탈, 엘엘씨 | 시모스 이미지센서 및 그 제조방법 |
| JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JP2017520105A (ja) * | 2014-04-28 | 2017-07-20 | ソニー株式会社 | Ｎｉｒ撮像素子のための深いウェルのフォトダイオード |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100544957B1 (ko) * | 2003-09-23 | 2006-01-24 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
| US7420233B2 (en) * | 2003-10-22 | 2008-09-02 | Micron Technology, Inc. | Photodiode for improved transfer gate leakage |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| US7355228B2 (en) | 2004-10-15 | 2008-04-08 | Omnivision Technologies, Inc. | Image sensor pixel having photodiode with multi-dopant implantation |
| US7061031B1 (en) * | 2004-12-30 | 2006-06-13 | Korea Electronics Technology Institute | High-sensitivity image sensor and fabrication method thereof |
| KR100649009B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 |
| US8139130B2 (en) | 2005-07-28 | 2012-03-20 | Omnivision Technologies, Inc. | Image sensor with improved light sensitivity |
| US8274715B2 (en) | 2005-07-28 | 2012-09-25 | Omnivision Technologies, Inc. | Processing color and panchromatic pixels |
| US7875916B2 (en) * | 2005-09-28 | 2011-01-25 | Eastman Kodak Company | Photodetector and n-layer structure for improved collection efficiency |
| US7916362B2 (en) * | 2006-05-22 | 2011-03-29 | Eastman Kodak Company | Image sensor with improved light sensitivity |
| US8031258B2 (en) | 2006-10-04 | 2011-10-04 | Omnivision Technologies, Inc. | Providing multiple video signals from single sensor |
| KR100825804B1 (ko) * | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| KR100935269B1 (ko) * | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| US20090200580A1 (en) * | 2008-02-08 | 2009-08-13 | Omnivision Technologies, Inc. | Image sensor and pixel including a deep photodetector |
| WO2009103048A1 (en) * | 2008-02-14 | 2009-08-20 | Quantum Semiconductor Llc | Dual photo-diode cmos pixels |
| EP2109143B1 (en) * | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| US20090261393A1 (en) * | 2008-04-18 | 2009-10-22 | United Microelectronics Corp. | Composite transfer gate and fabrication thereof |
| US8211732B2 (en) * | 2008-09-11 | 2012-07-03 | Omnivision Technologies, Inc. | Image sensor with raised photosensitive elements |
| WO2011111549A1 (en) * | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2013042074A (ja) | 2011-08-19 | 2013-02-28 | Toshiba Corp | 固体撮像装置および固体撮像装置の製造方法 |
| JP2013045878A (ja) * | 2011-08-24 | 2013-03-04 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、電子機器 |
| JP5987326B2 (ja) * | 2012-01-23 | 2016-09-07 | ソニー株式会社 | 固体撮像素子および信号処理方法、並びに電子機器 |
| US8883524B2 (en) * | 2013-03-14 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for CMOS sensors |
| KR101712583B1 (ko) | 2015-08-06 | 2017-03-07 | 주식회사 레오퍼니쳐 | 슬라이드 도어를 갖는 장롱의 도어 지지 레일 구조 |
| KR20170017319A (ko) | 2015-08-06 | 2017-02-15 | 주식회사 레오퍼니쳐 | 가구용 문판 조립체 |
| KR20170017320A (ko) | 2015-08-06 | 2017-02-15 | 주식회사 레오퍼니쳐 | 가구용 문판 조립체 |
| CN113451345B (zh) * | 2021-09-01 | 2021-11-23 | 西安中科立德红外科技有限公司 | 基于半导体集成电路cmos工艺的混合成像探测器芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901328B2 (ja) * | 1990-09-20 | 1999-06-07 | 日本電気株式会社 | 固体撮像素子 |
| EP0883187A1 (en) | 1997-06-04 | 1998-12-09 | Interuniversitair Micro-Elektronica Centrum Vzw | A detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector |
| US6255670B1 (en) * | 1998-02-06 | 2001-07-03 | General Electric Company | Phosphors for light generation from light emitting semiconductors |
| US6690423B1 (en) * | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| JP3600430B2 (ja) * | 1998-03-19 | 2004-12-15 | 株式会社東芝 | 固体撮像装置 |
| KR20010061349A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 씨모스 이미지센서 및 그 제조방법 |
| KR100386609B1 (ko) * | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조 방법 |
| FR2820883B1 (fr) * | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
| TW480735B (en) * | 2001-04-24 | 2002-03-21 | United Microelectronics Corp | Structure and manufacturing method of polysilicon thin film transistor |
-
2001
- 2001-11-16 KR KR10-2001-0071446A patent/KR100436067B1/ko not_active IP Right Cessation
-
2002
- 2002-08-30 US US10/233,143 patent/US6869817B2/en not_active Expired - Lifetime
- 2002-11-15 JP JP2002332420A patent/JP4235434B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-08 US US11/053,358 patent/US7227199B2/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259412B2 (en) | 2004-04-30 | 2007-08-21 | Kabushiki Kaisha Toshiba | Solid state imaging device |
| KR101026616B1 (ko) | 2004-05-06 | 2011-04-04 | 크로스텍 캐피탈, 엘엘씨 | 시모스 이미지센서 및 그 제조방법 |
| US7745860B2 (en) | 2005-03-11 | 2010-06-29 | Fujitsu Semiconductor Limited | Image sensor with embedded photodiode region and manufacturing method for same |
| JP4739324B2 (ja) * | 2005-03-11 | 2011-08-03 | 富士通セミコンダクター株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| WO2006097978A1 (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Limited | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| KR100907739B1 (ko) * | 2005-03-11 | 2009-07-14 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 |
| US7417273B2 (en) | 2005-03-17 | 2008-08-26 | Fujitsu Limited | Image sensor with embedded photodiode region and fabrication method thereof |
| KR100758321B1 (ko) * | 2005-03-17 | 2007-09-13 | 후지쯔 가부시끼가이샤 | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 |
| JP2007311746A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2012244125A (ja) * | 2011-05-24 | 2012-12-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| US8907387B2 (en) | 2011-05-24 | 2014-12-09 | Kabushiki Kaisha Toshiba | Solid-state imaging device and manufacturing method thereof |
| JP2017520105A (ja) * | 2014-04-28 | 2017-07-20 | ソニー株式会社 | Ｎｉｒ撮像素子のための深いウェルのフォトダイオード |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JPWO2019107083A1 (ja) * | 2017-11-30 | 2020-10-08 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US11393858B2 (en) | 2017-11-30 | 2022-07-19 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| JP7249552B2 (ja) | 2017-11-30 | 2023-03-31 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4235434B2 (ja) | 2009-03-11 |
| KR100436067B1 (ko) | 2004-06-12 |
| US7227199B2 (en) | 2007-06-05 |
| KR20030040859A (ko) | 2003-05-23 |
| US6869817B2 (en) | 2005-03-22 |
| US20030096443A1 (en) | 2003-05-22 |
| US20050156262A1 (en) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4235434B2 (ja) | イメージセンサおよびその製造方法 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20020011611A1 (en) | CMOS image sensor and method of manufacture | |
| JP2003289137A (ja) | イメージセンサ及びその製造方法 | |
| KR20050070938A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20070007666A (ko) | 이미지 센서 및 그 제조방법들 | |
| JP4423257B2 (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP5329142B2 (ja) | イメージセンサ | |
| KR100853793B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100494032B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100868646B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100677044B1 (ko) | 이미지센서 제조 방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071121 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071220 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4235434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |