JP2003152473A - 低雑音バイアス回路 - Google Patents
低雑音バイアス回路Info
- Publication number
- JP2003152473A JP2003152473A JP2002306114A JP2002306114A JP2003152473A JP 2003152473 A JP2003152473 A JP 2003152473A JP 2002306114 A JP2002306114 A JP 2002306114A JP 2002306114 A JP2002306114 A JP 2002306114A JP 2003152473 A JP2003152473 A JP 2003152473A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- inductor
- ground
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 エンハンスメントモード電界効果トランジス
タにゲートバイアスを与える方法を提供する。 【解決手段】第１のトランジスタは第１のノードで接続
されたドレインとゲートとを有している。第１のトラン
ジスタのソースは接地される。電流設定抵抗が第１のノ
ードとＲＦ出力の間に接続される。第１のキャパシタが
ノードＡと接地の間に接続される。第１のインダクタが
ＲＦ入力とノードＡ間に接続される。第２のトランジス
タはＲＦ出力に接続されたドレインと接地に接続された
ソースを有している。第２のインダクタが第２のトラン
ジスタのゲートとＲＦ入力の間に接続される。第３のイ
ンダクタが電源とＲＦ出力間に挿入される。第２のキャ
パシタが電源と接地の間に挿入される。
タにゲートバイアスを与える方法を提供する。 【解決手段】第１のトランジスタは第１のノードで接続
されたドレインとゲートとを有している。第１のトラン
ジスタのソースは接地される。電流設定抵抗が第１のノ
ードとＲＦ出力の間に接続される。第１のキャパシタが
ノードＡと接地の間に接続される。第１のインダクタが
ＲＦ入力とノードＡ間に接続される。第２のトランジス
タはＲＦ出力に接続されたドレインと接地に接続された
ソースを有している。第２のインダクタが第２のトラン
ジスタのゲートとＲＦ入力の間に接続される。第３のイ
ンダクタが電源とＲＦ出力間に挿入される。第２のキャ
パシタが電源と接地の間に挿入される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、低雑音バイアス技
術に関する。 【０００２】 【従来の技術】エンハンスメントモード電界効果トラン
ジスタ（ｅＦＥＴ）にゲートバイアスを与える通常の方
法の一つは、電流ミラーを使うことである。電流ミラー
は、それ自体は不要な雑音の源である。従来の技術にお
いて、電流ミラーから増幅トランジスタに接続可能な最
大値の抵抗を使用するとこの雑音を最小にすることが知
られている。この抵抗（Ｒｉ）は、増幅トランジスタの
電力処理能力を小さくする。入力信号が十分に大きいと
き、増幅トランジスタはより多くの電流を取り出そうと
する。この動作には、電界効果トランジスタ（ＦＥＴ）
のゲートを通過するより多くの電流を必要とし、Ｒｉに
かかる電圧を降下させる。Ｒｉにかかる電圧が増加する
と、増幅トランジスタの入力に使える電圧が小さくな
る。入力における電圧は増幅器を流れる電流を設定する
ので、この低下は増幅器の電力処理能力を小さくする。
これは、ひずみの大きな原因となる。このひずみは別の
雑音源となる。 【０００３】 【発明が解決しようとする課題】抵抗が大きいと、バイ
アスネットワークから増幅器へ入る雑音が小さくなる一
方、抵抗が小さいと、ひずみによる雑音が小さくなる。
これらの妥協点を見つけることは困難である。従って、
この問題を解決する必要性が存在する。 【０００４】 【課題を解決するための手段】本発明の第１の実施形態
では、第１のトランジスタは第１のノードで接続された
ドレインとゲートとを有している。第１のトランジスタ
のソースは接地される。電流設定抵抗が第１のノードと
ＲＦ出力の間に接続される。第１のキャパシタがノード
Ａと接地の間に接続される。第１のインダクタがＲＦ入
力とノードＡ間に接続される。第２のトランジスタはＲ
Ｆ出力に接続されたドレインと接地に接続されたソース
を有している。第２のインダクタが第２のトランジスタ
のゲートとＲＦ入力の間に接続される。第３のインダク
タが電源とＲＦ出力間に挿入される。第２のキャパシタ
が電源と接地の間に挿入される。 【０００５】本発明の第２の実施形態では、第１のトラ
ンジスタはノードＢで接続されたドレインとゲートとを
有している。第１のトランジスタのソースは接地され
る。第１のキャパシタがノードＢと接地の間に接続され
る。第２のトランジスタはＲＦ出力に接続されたドレイ
ンと接地に接続されたソースを有している。電流設定抵
抗が電源とノードＢの間に挿入される。第１のインダク
タがノードＢとＲＦ入力の間に接続される。第２のイン
ダクタが第２のトランジスタのゲートとＲＦの入力間に
接続される。第３のインダクタが電源とＲＦ出力の間に
挿入される。第２のキャパシタが電源と接地の間に挿入
される。 【０００６】両方の実施形態において、第１と第２のト
ランジスタはユニット基板上に形成される。電流設定抵
抗は、このユニット基板に任意に集積化することができ
る。 【０００７】 【発明の実施の形態】図１は、本発明による第１の回路
配置１０を示している。第１のトランジスタ１２は、第
１のノードＡで接続されたドレインとゲートとを有して
いる。そのソースは接地されている。電流設定抵抗１４
が第１のノードＡとＲＦ出力の間に接続される。第１の
キャパシタ１８がノードＡと接地の間に接続される。第
１のインダクタ２２がＲＦ入力とノードＡの間に接続さ
れる。第２のトランジスタ１６は、ＲＦ出力に接続され
たドレインと接地に接続されたソースを有している。第
２のインダクタ２０が第２のトランジスタのゲートとＲ
Ｆ入力の間に接続される。第３のインダクタ２４が電源
とＲＦ出力の間に挿入される。第２のキャパシタ２６
が、電源と接地の間に挿入される。 【０００８】第１と第２のトランジスタ１２、１６は、
ユニット基板（図示せず）上に形成される。電流設定抵
抗１４は、このユニット基板に任意に集積化することが
できる。 【０００９】図２は、本発明による別の実施形態１０′
を示している。第１のトランジスタ３２は、ノードＢで
接続されたドレインとゲートとを有している。第１のト
ランジスタ３２のソースは接地されている。第１のキャ
パシタ４２がノードＢと接地の間に接続される。第２の
トランジスタ３４は、ＲＦ出力に接続されたドレインと
接地に接続されたソースとを有している。電流設定抵抗
３６が電源とノードＢの間に挿入される。第１のインダ
クタ３８がノードＢとＲＦ入力の間に挿入される。第２
のインダクタ４０が第２のトランジスタ３４のゲートと
ＲＦ入力の間に接続される。第３のインダクタ４４が電
源とＲＦ出力の間に挿入される。第２のキャパシタ４６
が電源と接地の間に挿入される。 【００１０】第１と第２のトランジスタ３２、３６は、
ユニット基板上に形成される。電流設定抵抗３６は、こ
のユニット基板上に集積化することができる。 【００１１】両方の実施形態において、電流ミラー電圧
がオフチップ・インダクタ２４、４４によってサンプリ
ングされる。このインダクタは、増幅器によって必要と
される典型的なマッチング・ネットワークの一部である
ことができる。必要とされる唯一の特別な構成要素は、
このノードを外部で受けるパッケージピンである。外部
の電流設定抵抗Ｒｃｓが望ましいときは、この特別のピ
ンは既に必要とされており、両方の機能ために使うこと
ができる。 【００１２】両方の実施形態において、第１と第２のト
ランジスタは、エンハンスメントモード電界効果トラン
ジスタであることが好ましい。 【００１３】本発明には例として以下の実施形態が含ま
れる。 【００１４】（１）第１のノードで接続されたドレイン
およびゲートと接地されたソースとを有する第１のトラ
ンジスタ（１２）と、前記第１のノードとＲＦ出力の間
に挿入された電流設定抵抗（１４）と、前記第１のノー
ドと接地の間に挿入された第１のキャパシタ（１８）
と、ＲＦ入力と前記第１のノードの間に挿入された第１
のインダクタ（２２）と、ゲートおよび前記ＲＦ出力に
接続されたドレインと接地されたソースとを有する第２
のトランジスタ（１６）と、前記第２のトランジスタの
ゲートと前記ＲＦ入力の間に挿入された第２のインダク
タ（２０）と、電源と前記ＲＦ出力の間に挿入された第
３のインダクタ（２４）と、電源と接地の間に挿入され
た第２のキャパシタ（２６）と、前記第１および第２の
トランジスタが集積化された基板と、を含む回路（１
０）。 【００１５】（２）前記第１および第２のトランジスタ
（１２、１６）はエンハンスメントモード電界効果トラ
ンジスタである上記(１)に記載の回路（１０）。 【００１６】（３）第１のノードで接続されたドレイン
およびゲートと接地されたソースとを有する第１のトラ
ンジスタ（３２）と、前記第１のノードと接地の間に挿
入された第１のキャパシタ（４２）と、ＲＦ出力に接続
されたドレインと接地されたソースとゲートとを有する
第２のトランジスタ（３４）と、電源と前記第１のノー
ドの間に挿入された電流設定抵抗（３６）と、前記第１
のノードとＲＦ入力の間に挿入された第１のインダクタ
（３８）と、前記第２のトランジスタのゲートと前記Ｒ
Ｆ入力の間に挿入された第２のインダクタ（４０）と、
電源と前記ＲＦ出力の間に挿入された第３のインダクタ
（４４）と、電源と接地の間に挿入された第２のキャパ
シタ（４６）と、前記第１と第２のトランジスタが集積
化された基板と、を含む回路（１０’）。 【００１７】（４）前記第１と第２のトランジスタ（３
２、３４）はエンハンスメントモード電界効果トランジ
スタである上記(３)に記載の回路。
術に関する。 【０００２】 【従来の技術】エンハンスメントモード電界効果トラン
ジスタ（ｅＦＥＴ）にゲートバイアスを与える通常の方
法の一つは、電流ミラーを使うことである。電流ミラー
は、それ自体は不要な雑音の源である。従来の技術にお
いて、電流ミラーから増幅トランジスタに接続可能な最
大値の抵抗を使用するとこの雑音を最小にすることが知
られている。この抵抗（Ｒｉ）は、増幅トランジスタの
電力処理能力を小さくする。入力信号が十分に大きいと
き、増幅トランジスタはより多くの電流を取り出そうと
する。この動作には、電界効果トランジスタ（ＦＥＴ）
のゲートを通過するより多くの電流を必要とし、Ｒｉに
かかる電圧を降下させる。Ｒｉにかかる電圧が増加する
と、増幅トランジスタの入力に使える電圧が小さくな
る。入力における電圧は増幅器を流れる電流を設定する
ので、この低下は増幅器の電力処理能力を小さくする。
これは、ひずみの大きな原因となる。このひずみは別の
雑音源となる。 【０００３】 【発明が解決しようとする課題】抵抗が大きいと、バイ
アスネットワークから増幅器へ入る雑音が小さくなる一
方、抵抗が小さいと、ひずみによる雑音が小さくなる。
これらの妥協点を見つけることは困難である。従って、
この問題を解決する必要性が存在する。 【０００４】 【課題を解決するための手段】本発明の第１の実施形態
では、第１のトランジスタは第１のノードで接続された
ドレインとゲートとを有している。第１のトランジスタ
のソースは接地される。電流設定抵抗が第１のノードと
ＲＦ出力の間に接続される。第１のキャパシタがノード
Ａと接地の間に接続される。第１のインダクタがＲＦ入
力とノードＡ間に接続される。第２のトランジスタはＲ
Ｆ出力に接続されたドレインと接地に接続されたソース
を有している。第２のインダクタが第２のトランジスタ
のゲートとＲＦ入力の間に接続される。第３のインダク
タが電源とＲＦ出力間に挿入される。第２のキャパシタ
が電源と接地の間に挿入される。 【０００５】本発明の第２の実施形態では、第１のトラ
ンジスタはノードＢで接続されたドレインとゲートとを
有している。第１のトランジスタのソースは接地され
る。第１のキャパシタがノードＢと接地の間に接続され
る。第２のトランジスタはＲＦ出力に接続されたドレイ
ンと接地に接続されたソースを有している。電流設定抵
抗が電源とノードＢの間に挿入される。第１のインダク
タがノードＢとＲＦ入力の間に接続される。第２のイン
ダクタが第２のトランジスタのゲートとＲＦの入力間に
接続される。第３のインダクタが電源とＲＦ出力の間に
挿入される。第２のキャパシタが電源と接地の間に挿入
される。 【０００６】両方の実施形態において、第１と第２のト
ランジスタはユニット基板上に形成される。電流設定抵
抗は、このユニット基板に任意に集積化することができ
る。 【０００７】 【発明の実施の形態】図１は、本発明による第１の回路
配置１０を示している。第１のトランジスタ１２は、第
１のノードＡで接続されたドレインとゲートとを有して
いる。そのソースは接地されている。電流設定抵抗１４
が第１のノードＡとＲＦ出力の間に接続される。第１の
キャパシタ１８がノードＡと接地の間に接続される。第
１のインダクタ２２がＲＦ入力とノードＡの間に接続さ
れる。第２のトランジスタ１６は、ＲＦ出力に接続され
たドレインと接地に接続されたソースを有している。第
２のインダクタ２０が第２のトランジスタのゲートとＲ
Ｆ入力の間に接続される。第３のインダクタ２４が電源
とＲＦ出力の間に挿入される。第２のキャパシタ２６
が、電源と接地の間に挿入される。 【０００８】第１と第２のトランジスタ１２、１６は、
ユニット基板（図示せず）上に形成される。電流設定抵
抗１４は、このユニット基板に任意に集積化することが
できる。 【０００９】図２は、本発明による別の実施形態１０′
を示している。第１のトランジスタ３２は、ノードＢで
接続されたドレインとゲートとを有している。第１のト
ランジスタ３２のソースは接地されている。第１のキャ
パシタ４２がノードＢと接地の間に接続される。第２の
トランジスタ３４は、ＲＦ出力に接続されたドレインと
接地に接続されたソースとを有している。電流設定抵抗
３６が電源とノードＢの間に挿入される。第１のインダ
クタ３８がノードＢとＲＦ入力の間に挿入される。第２
のインダクタ４０が第２のトランジスタ３４のゲートと
ＲＦ入力の間に接続される。第３のインダクタ４４が電
源とＲＦ出力の間に挿入される。第２のキャパシタ４６
が電源と接地の間に挿入される。 【００１０】第１と第２のトランジスタ３２、３６は、
ユニット基板上に形成される。電流設定抵抗３６は、こ
のユニット基板上に集積化することができる。 【００１１】両方の実施形態において、電流ミラー電圧
がオフチップ・インダクタ２４、４４によってサンプリ
ングされる。このインダクタは、増幅器によって必要と
される典型的なマッチング・ネットワークの一部である
ことができる。必要とされる唯一の特別な構成要素は、
このノードを外部で受けるパッケージピンである。外部
の電流設定抵抗Ｒｃｓが望ましいときは、この特別のピ
ンは既に必要とされており、両方の機能ために使うこと
ができる。 【００１２】両方の実施形態において、第１と第２のト
ランジスタは、エンハンスメントモード電界効果トラン
ジスタであることが好ましい。 【００１３】本発明には例として以下の実施形態が含ま
れる。 【００１４】（１）第１のノードで接続されたドレイン
およびゲートと接地されたソースとを有する第１のトラ
ンジスタ（１２）と、前記第１のノードとＲＦ出力の間
に挿入された電流設定抵抗（１４）と、前記第１のノー
ドと接地の間に挿入された第１のキャパシタ（１８）
と、ＲＦ入力と前記第１のノードの間に挿入された第１
のインダクタ（２２）と、ゲートおよび前記ＲＦ出力に
接続されたドレインと接地されたソースとを有する第２
のトランジスタ（１６）と、前記第２のトランジスタの
ゲートと前記ＲＦ入力の間に挿入された第２のインダク
タ（２０）と、電源と前記ＲＦ出力の間に挿入された第
３のインダクタ（２４）と、電源と接地の間に挿入され
た第２のキャパシタ（２６）と、前記第１および第２の
トランジスタが集積化された基板と、を含む回路（１
０）。 【００１５】（２）前記第１および第２のトランジスタ
（１２、１６）はエンハンスメントモード電界効果トラ
ンジスタである上記(１)に記載の回路（１０）。 【００１６】（３）第１のノードで接続されたドレイン
およびゲートと接地されたソースとを有する第１のトラ
ンジスタ（３２）と、前記第１のノードと接地の間に挿
入された第１のキャパシタ（４２）と、ＲＦ出力に接続
されたドレインと接地されたソースとゲートとを有する
第２のトランジスタ（３４）と、電源と前記第１のノー
ドの間に挿入された電流設定抵抗（３６）と、前記第１
のノードとＲＦ入力の間に挿入された第１のインダクタ
（３８）と、前記第２のトランジスタのゲートと前記Ｒ
Ｆ入力の間に挿入された第２のインダクタ（４０）と、
電源と前記ＲＦ出力の間に挿入された第３のインダクタ
（４４）と、電源と接地の間に挿入された第２のキャパ
シタ（４６）と、前記第１と第２のトランジスタが集積
化された基板と、を含む回路（１０’）。 【００１７】（４）前記第１と第２のトランジスタ（３
２、３４）はエンハンスメントモード電界効果トランジ
スタである上記(３)に記載の回路。
【図面の簡単な説明】
【図１】本発明による第１の回路配置を示す。
【図２】本発明による第２の回路配置を示す。
【符号の説明】
１０ 回路
１２ 第１のトランジスタ
１４ 電流設定抵抗
１６ 第２のトランジスタ
１８ 第１のキャパシタ
２０ 第２のインダクタ
２２ 第１のインダクタ
２４ 第３のインダクタ
２６ 第２のキャパシタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マイケル・エル・フランク
アメリカ合衆国95030カリフォルニア州ロ
ス・ガトス、マリポーサ・アヴェニュー
20
Ｆターム(参考） 5J091 AA03 AA58 CA21 CA41 CA91
FA20 HA09 HA19 HA25 HA29
HA33 KA13 KA29 MA21
Claims (1)
- 【特許請求の範囲】 【請求項１】第１のノードで接続されたドレインおよび
ゲートと接地されたソースとを有する第１のトランジス
タと、 前記第１のノードとＲＦ出力の間に挿入された電流設定
抵抗と、 前記第１のノードと接地の間に挿入された第１のキャパ
シタと、 ＲＦ入力と前記第１のノードの間に挿入された第１のイ
ンダクタと、 ゲートおよび前記ＲＦ出力に接続されたドレインと接地
されたソースとを有する第２のトランジスタと、 前記第２のトランジスタのゲートと前記ＲＦ入力の間に
挿入された第２のインダクタと、 電源と前記ＲＦ出力の間に挿入された第３のインダクタ
と、 電源と接地の間に挿入された第２のキャパシタと、 前記第１および第２のトランジスタが集積化された基板
と、 を含む回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/010,359 US6452370B1 (en) | 2001-11-13 | 2001-11-13 | Low noise biasing technique |
| US10/010,359 | 2001-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152473A true JP2003152473A (ja) | 2003-05-23 |
| JP2003152473A5 JP2003152473A5 (ja) | 2005-10-20 |
Family
ID=21745380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306114A Withdrawn JP2003152473A (ja) | 2001-11-13 | 2002-10-21 | 低雑音バイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6452370B1 (ja) |
| EP (1) | EP1315287B1 (ja) |
| JP (1) | JP2003152473A (ja) |
| DE (1) | DE60226690D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847424B2 (en) * | 2007-06-12 | 2010-12-07 | General Electric Company | Circuit and method for reducing a voltage being developed across a field winding of a synchronous machine |
| US7489191B2 (en) | 2007-06-08 | 2009-02-10 | General Electric Company | Circuit and method for reducing bias noise in amplifier circuits |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961006A (en) * | 1989-06-22 | 1990-10-02 | Motorola, Inc. | Inductively loaded switching transistor circuit |
| KR100323775B1 (ko) * | 1993-01-08 | 2002-06-20 | 이데이 노부유끼 | 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로 |
| SE516012C2 (sv) * | 1999-01-25 | 2001-11-05 | Ericsson Telefon Ab L M | Styreförspänningsanordning |
-
2001
- 2001-11-13 US US10/010,359 patent/US6452370B1/en not_active Expired - Lifetime
-
2002
- 2002-08-29 DE DE60226690T patent/DE60226690D1/de not_active Expired - Fee Related
- 2002-08-29 EP EP02019119A patent/EP1315287B1/en not_active Expired - Fee Related
- 2002-10-21 JP JP2002306114A patent/JP2003152473A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE60226690D1 (de) | 2008-07-03 |
| EP1315287B1 (en) | 2008-05-21 |
| EP1315287A2 (en) | 2003-05-28 |
| EP1315287A3 (en) | 2004-08-18 |
| US6452370B1 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420423B2 (en) | Active balun device | |
| JP2004531164A (ja) | サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器 | |
| JP3731358B2 (ja) | 高周波電力増幅回路 | |
| JP2000261265A (ja) | 帰還型可変利得増幅回路 | |
| JP2003152473A (ja) | 低雑音バイアス回路 | |
| JP3250314B2 (ja) | マイクロ波半導体集積回路 | |
| JP2005528056A (ja) | Ｆｅｔ素子を有する高速カスケードａｂ級出力段 | |
| JPH11298269A (ja) | 増幅器および半導体装置 | |
| JP2001211033A (ja) | 低電流増幅回路 | |
| JP2003152473A5 (ja) | ||
| JP2001068950A (ja) | ゲートバイアス回路 | |
| JP4865136B2 (ja) | 集積回路で使用されるアクティブインダクタ | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP5752515B2 (ja) | 増幅器 | |
| US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
| JPH0846446A (ja) | ゲートバイアス回路 | |
| JP2982256B2 (ja) | 波形補正回路 | |
| JP2000196365A (ja) | 高周波アイソレ―ションアンプ | |
| JP3176793B2 (ja) | 増幅回路 | |
| KR19990065630A (ko) | 바이패스 회로 | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JP2001085953A (ja) | バイアス電流制御型増幅回路 | |
| JPH01291506A (ja) | 半導体装置 | |
| JP2001127616A (ja) | バッファ回路 | |
| JPH11150464A (ja) | 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070328 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070404 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070807 |