KR19990065630A - 바이패스 회로 - Google Patents

Abstract

임의의 회로에 입력되는 신호를 선택적으로 바이패스시키기 위한 바이패스 회로를 제공한다.

제1 트랜지스터는 컬렉터가 상기 회로의 상기 입력단자에 접속되어 있고 에미터가 접지되어 있다. NMOS 트랜지스터는 드레인이 상기 제1 트랜지스터의 베이스에 접속되어 있고, 소스가 상기 출력단자에 접속되어 있으며, 게이트로 외부로부터의 스위칭 제어 전압을 받아들인다. 바이어스 수단은 상기 제1 트랜지스터의 베이스 바이어스 전압을 발생시킨다. 그리하여. 상기 제1 트랜지스터의 베이스를 통해 입력 신호를 받아들이고, 상기 스위칭 제어 전압에 따라 상기 입력 신호를 상기 회로에 제공하거나 상기 NMOS 트랜지스터를 통해 바이패스시키게 된다.

이에 따라, 입력단에서 잡음이 부가되지 않고 구조가 단순한 장점을 가진다.

Description

바이패스 회로

본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 임의의 회로에 입력되는 신호를 선택적으로 바이패스시키기 위한 바이패스 회로에 관한 것이다.

예컨대 셀룰라 전화기와 같이 저잡음 증폭기가 사용되는 경우에 있어서, 상기 저잡음 증폭기의 선형성을 증가시키기 위하여 바이패스 스위치를 적용하기 위한 시도가 행해지고 있다.

일반적으로 바이패스 스위치란 소정의 제어신호를 사용하여 특정 회로로 신호를 인가하거나 차단하기 위한 스위치를 말한다. 즉, 바이패스 스위치는 상기 특정 회로의 바이어스를 차단하여 회로를 오프시키고 바이패스 스위치에 동작 바이어스를 가하여 온시키거나, 또는 그 반대의 경우를 취함으로써, 상기 특정 회로에 인가되는 신호를 선택적으로 바이패스시킨다.

도 1은 종래의 바이패스 스위치의 일 예를 보여준다. 도 1에서 임의의 회로(10)의 앞단에 위치한 듀플렉서 스위치(12)는 제어신호(V_CON)에 의해 개폐된다. 따라서, 상기 회로(10)에 공급되는 신호는 상기 듀플렉서 스위치(12)에 의해 선택적으로 바이패스될 수 있다. 그런데, 도 1에 도시된 스위치는 자체적인 손실(Loss)이 커서 전체적인 시스템의 신호대잡음비를 크게 하는 문제점이 있다.

도 2는 종래의 바이패스 스위치의 다른 예를 보여준다. 도 2에서는 스위치(22)가 회로(20)에 병렬로 배치되어 있으며, 상반된 레벨을 가지는 두 제어신호들(V_CON), /V_CON)에 의해 두 신호 경로 중 하나만이 배타적으로 동작을 하게 된다. 그런데, 도 2의 시스템은 상반된 제어신호들(V_CON), /V_CON)을 발생하기 위한 회로가 추가되어야 하기 때문에, 소모전력이 커지고 칩 면적이 증가된다는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 입력단에서 잡음이 부가되지 않고 구조가 단순한 바이패스 회로를 제공하는 것을 그 기술적 과제로 한다.

도 1은 종래의 바이패스 스위치의 일 예를 도시한 도면이다.

도 2는 종래의 바이패스 스위치의 다른 예를 도시한 도면이다.

도 3은 본 발명에 의한 바이패스 회로의 바람직할 실시예를 도시한 회로도이다.

도 4는 본 발명의 바이패스 회로가 단일단 저잡음 증폭기에 적용되었을 경우의 잡음지수 시뮬레이션 결과를 보여주는 도면이다.

도 5는 바이패스 회로가 사용되지 않는 경우에 있어서 단일단 저잡음 증폭기의 잡음지수 시뮬레이션 결과를 보여주는 도면이다.

도 6은 본 발명의 바이패스 회로가 단일단 저잡음 증폭기에 적용되었을 경우의 전력 증폭율 시뮬레이션 결과를 보여주는 도면이다.

도 7은 바이패스 회로가 사용되지 않는 경우에 있어서 단일단 저잡음 증폭기의 전력 증폭율 시뮬레이션 결과를 보여주는 도면이다.

도 8은 본 발명의 바이패스 회로가 단일단 저잡음 증폭기에 적용되었을 경우의 입출력 반사율 시뮬레이션 결과를 보여주는 도면이다.

도 9는 바이패스 회로가 사용되지 않는 경우에 있어서 단일단 저잡음 증폭기의 입출력 반사율 시뮬레이션 결과를 보여주는 도면이다.

상기 목적을 달성하기 위한 본 발명의 바이패스 회로는 임의의 회로의 입력단자로 입력되는 입력 신호를 선택적으로 바이패스시켜 출력단자로 전달한다. 제1 트랜지스터는 컬렉터가 상기 회로의 상기 입력단자에 접속되어 있고 에미터가 접지되어 있다. NMOS 트랜지스터는 드레인이 상기 제1 트랜지스터의 베이스에 접속되어 있고, 소스가 상기 출력단자에 접속되어 있으며, 게이트로 외부로부터의 스위칭 제어 전압을 받아들인다. 바이어스 수단은 상기 제1 트랜지스터의 베이스 바이어스 전압을 발생시킨다. 그리하여. 상기 제1 트랜지스터의 베이스를 통해 입력 신호를 받아들이고, 상기 스위칭 제어 전압에 따라 상기 입력 신호를 상기 회로에 제공하거나 상기 NMOS 트랜지스터를 통해 바이패스시키게 된다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명한다.

도 3은 본 발명에 의한 바이패스 회로를 도시한 회로도이다. 도 3에 있어서, 트랜지스터들(Q2, Q3)과 저항들(R1, R2, R3)은 바이어스 회로를 구성한다. 그리고 모스 트랜지스터(M1)는 바이패스 스위치로 동작한다.

먼저 바이패스 트랜지스터(M1)의 게이트에 인가되는 제어 신호(V_CON)가 로우 레벨을 가질 때, 바이패스 트랜지스터(M1)는 하이 임피던스(High Impedance) 상태로 되어 스위치 오프 상태가 된다. 이때 바이어스 회로는 정상적으로 동작을 하게 되어. 트랜지스터(Q1)의 베이스 전압(Vb)은 트랜지스터(Q1)를 턴온시키기에 충분한 값을 가지게 된다. 따라서, 입력 신호는 트랜지스터(Q1)를 통해 회로(30)로 인가된다.

바이패스 트랜지스터(M1)의 게이트에 인가되는 제어 신호(V_CON)가 하이 레벨을 가질 때에는, 바이패스 트랜지스터(M1)는 로우 임피던스 상태로 되어 스위치 온 상태로 된다. 이때 트랜지스터(Q1)의 베이스 전압(Vb)은 트랜지스터(Q1)를 턴온 전압보다 작은 값을 가지게 된다. 따라서, 트랜지스터(Q1)가 오프되어 입력 신호가 회로(30)에 인가되지 못하게 된다. 또한, 트랜지스터(Q2)가 오프되고 트랜지스터(Q3)가 온되어, 트랜지스터(Q3)가 모스 트랜지스터(M1)의 전류를 공급하게 되어, 입력 신호는 모스 트랜지스터(M1)를 통해서만 출력 단자로 전달된다.

바이패스 트랜지스터(M1)가 스위치 온되어 있는 상태에서, 모스 트랜지스터(M1)를 흐르는 전류(Is)는 다음 수학식 1에 의해 정해진다.

따라서, 상기 전류(Is)는 저항(R3) 값의 설정에 의해 조절될 수 있다.

상기와 같은 바이패스 회로에 있어서, 입력단에 부가되는 손실은 거의 없다. 물론 바이패스 트랜지스터(M1)가 온되어 있는 상태에서 드레인과 소스간의 온 저항이 있을 수 있지만, 트랜지스터의 크기와 종횡비(W/L ratio)를 적절히 설계함으로써 무시할 수 있는 수준으로 상기 온 저항을 줄일 수 있다.

도 4, 6 및 8은 상기 바이패스 회로가 단일단 저잡음 증폭기(Single Stage Low Noise Amplifier)에 적용되었을 경우의 시뮬레이션 결과를 보여주는 도면이다. 구체적으로, 도 4는 잡음지수(Noise Figure), 도 6은 전력 증폭율, 도 8은 입출력 반사율을 보여준다. 참고로, 상기 바이패스 회로가 사용되지 않은 경우의 단일단 저잡음 증폭기(Single Stage Low Noise Amplifier)의 특성을 시뮬레이션 결과를 도 5, 7 및 9에 제시하였다. 구체적으로, 도 5는 잡음지수(Noise Figure), 도 7은 전력 증폭율, 도 9는 입출력 반사율을 보여준다. 상기 시뮬레이션 결과에서 볼 수 있듯이 스위치의 기생 특성(Parasitic)에 의한 잡음이 적고 입출력 특성에는 변화가 거의 없음을 알 수 있다.

상술한 바와 같이. 본 발명의 바이패스 회로는 입력단에서 잡음이 부가되지 않고 구조가 단순한 장점을 가진다.

Claims (2)

1. 임의의 회로의 입력단자로 입력되는 입력 신호를 선택적으로 바이패스시켜 출력단자로 전달하기 위한 바이패스 회로에 있어서, 상기 바이패스 회로는

   컬렉터가 상기 회로의 상기 입력단자에 접속되어 있고 에미터가 접지되어 있는 제1 트랜지스터;

   드레인이 상기 제1 트랜지스터의 베이스에 접속되어 있고, 소스가 상기 출력단자에 접속되어 있으며, 게이트로 외부로부터의 스위칭 제어 전압을 받아들이는 NMOS 트랜지스터; 및

   상기 제1 트랜지스터의 베이스 바이어스 전압을 발생시키기 위한 바이어스 수단;을 포함하여,

   상기 제1 트랜지스터의 베이스를 통해 입력 신호를 받아들이고, 상기 스위칭 제어 전압에 따라 상기 입력 신호를 상기 회로에 제공하거나 상기 NMOS 트랜지스터를 통해 바이패스시키는 바이패스 회로.
2. 제1항에 있어서, 상기 바이어스 수단은

   제1 내지 제3 저항들;

   베이스가 상기 제1 트랜지스터의 베이스에 접속되어 있고, 컬렉터가 상기 제1 저항을 경유하여 전원 전압에 접속되어 있으며, 에미터가 접지되어 있는 제2 트랜지스터;

   베이스가 상기 제2 저항을 경유하여 상기 제2 트랜지스터의 컬렉터에 접속되어 있고, 컬렉터가 상기 제3저항을 경유하여 상기 전원 전압에 접속되어 있으며, 에미터가 상기 제1 트랜지스터의 베이스에 접속되어 있는 제3 트랜지스터;를 포함하는 바이패스 회로.