JP4865136B2 - 集積回路で使用されるアクティブインダクタ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブインダクタに関し、特に、低電源圧で動作する回路に使用されるアクティブインダクタに関する。
【０００２】
【従来の技術】
インダクタは、増幅器の帯域を広げるために用いられている。インダクタを必要とする増幅器が集積回路上で実現される際には、インダクタはスパイラルインダクタか、あるいはアクティブインダクタかのいずれかである。スパイラルインダクタを用いる問題点は、スパイラルインダクタは大型で、そしてその利用可能周波数範囲は、自己共振により制限される点である。一方アクティブインダクタは小型で、スパイラルインダクタよりも大きな周波数範囲を有するが、電源電圧に対しアクティブインダクタには大きな電圧ドロップが発生する。
【０００３】
【発明が解決しようとする課題】
電力消費を減らすために電源電圧を下げると、従来のアクティブインダクタインダクタの電圧ドロップは、アクティブインダクタに接続された増幅回路が適切に動作するために十分な余裕が存在しなくなり問題となる。
【０００４】
【課題を解決するための手段】
本発明によれば、集積回路の電源電圧に対し電圧ドロップの小さなアクティブインダクタは、電源電圧よりも高い集積回路内で生成される電圧でバイアスすることである。本発明によれば、従来のアクティブインダクタが適切に動作するためには、アクティブインダクタに接続された増幅回路は大きな余裕がある。さらにまた、高電圧でアクティブインダクタ全体を単に動作させるだけでなく、電力消費はアクティブインダクタを従来の電源電圧に接続されたのと同じとなり、電源電圧よりも高い電圧を生成する責務は単純化される。その理由はわずかなリーク電流（ナノアンペア）のみが必要とされるだけだからである。
【０００５】
【発明の実施の形態】
図１において、アクティブインダクタは、電源電圧よりも高い電圧でバイアスされて、そしてこの高電圧は集積回路上で生成される。図１のＭＯＳトランジスタ１０１は、ゲート端子１０３とドレイン端子１０５とソース端子１０７とバルク端子１０９と電源電圧Ｖｄｄと高電圧生成器１１１とゲート抵抗１１３と電源電圧Ｖｓｓとを有する。
【０００６】
図１にはまた、選択的事項として増幅回路１１５を有し、この増幅回路１１５はアクティブインダクタを入力信号１１７を増幅する際に負荷の一部として用いる。
【０００７】
図１に示した本発明の一実施例においては、ＭＯＳトランジスタ１０１はＮ−ＭＯＳトランジスタである。ドレイン端子１０５は電源電圧Ｖｄｄに接続されている。電源電圧Ｖｄｄの代表的な値は、相補型の集積回路技術においては通常、２．５Ｖで、一方Ｖｓｓは０Ｖである。また、他の低電源電圧も用いることができる。バルク端子１０９はＶｓｓに接続されている。
【０００８】
高電圧生成器１１１は、ＶｄｄとＶｓｓの間に接続され、電源からのパワーを用いてＶｄｄよりも高い電圧を生成している。好ましくは生成された高電圧は、Ｖｄｄ以上のしきい値電圧である。低い「高電圧」は、大きな余裕を与えることはないが、高い「高電圧」は、ＭＯＳトランジスタ１０１が活性インダクタのような動作を、例えば飽和モードを出ることにより停止させる。例えば、２．５Ｖの電源電圧の場合には、高電圧生成器１１１は、その出力点に３．４Ｖを与える。高電圧生成器１１１による高電圧の生成は、当業者が行うことができる。その１つの方法を図３に示し、次に説明する。高電圧生成器１１１は電圧ソースとして機能し、好ましくは出力インピーダンスが低い。
【０００９】
ゲート抵抗１１３はゲート端子１０３と高電圧生成器１１１の出力点の間に接続される。
【００１０】
次に図１の回路の動作について述べる。図１の回路は、Ｖｄｄに接続された、ゲート端子１０３に接続されていないゲート抵抗１１３の端末を有する従来のアクティブインダクタと同様に動作する。従来技術にかかるアクティブインダクタの詳細な説明は例えば、Broad-Band Monolithic Microwave Active Inductor and Its Application to Minaturized Wide-Band Amplifiers by Hara et al., 著のpublished in IEEE Transactions on Microwave Theory and Techniques, Vol. 36, No. 12, pp. 1920-1924, December 1988 を参照のこと。しかし図１の回路内には、ゲート端子１０３に接続されていないゲート抵抗１１３の端末は、高電圧生成器１１１により出力として与えられる高電圧が接続されており、Ｖｄｄとソース端子１０７との間の電圧ドロップが発生する。好ましいことに、これによりアクティブインダクタを負荷の一部として用いる増幅回路、例えば増幅回路１１５の動作に対しより大きな余裕が生まれる。
【００１１】
図２は、ＭＯＳトランジスタ１０１がＰ−ＭＯＳトランジスタの場合の図１の構造体を示す。図２の構成要素は図１の構成要素と同じであるが、そして図１の動作と同様に機能するが、ただしＭＯＳトランジスタ１０１は図２ではＰ−ＭＯＳトランジスタである点が異なる。図１の記載において、当業者は容易に図２に示されたようにＰ−ＭＯＳトランジスタを用いてアクティブインダクタを実現することができる。
【００１２】
図３は高電圧生成器１１１の一実施例を示す。図３には発振器３０１と電圧倍増器３０３と、クランプ３０５と、リップルフィルタ３０７とがカスケイド接続されている。発振器３０１と、電圧倍増器３０３と、クランプ３０５と、リップルフィルタ３０７は従来公知のもので、ここに示した特定の構造は単なる教示のためのものである。簡単に説明すると理想的な動作においては、発振器３０１により生成された方形波が電圧倍増器３０３によりＶｄｄの２倍の電圧を生成する。この電圧がクランプ３０５によりＶｄｄ以上のしきい値電圧にクランプされて、方形波からのリップルがリップルフィルタ３０７によりフィルタ除去される。当業者は、実際特定の実施例を電圧倍増器３０３のダイオードにかかる電圧ドロップ等の実際の回路動作パラメータを考慮に入れながら、実際の回路を設計することができる。
【図面の簡単な説明】
【図１】従来技術で得られるよりも電源電圧に対し低い電圧ドロップを実現するために、本発明により構成されたアクティブインダクタを表す配線図。
【図２】図１の構造を用いて、Ｐ−ＭＯＳトランジスタと共に使用されるよう変形された、本発明のアクティブインダクタを表す配線図。
【図３】図１の高電圧生成器の一実施例を表す図。
【符号の説明】
１０１ ＭＯＳトランジスタ
１０３ ゲート端子
１０５ ドレイン端子
１０７ ソース端子
１０９ バルク端子
１１１ 高電圧生成器
１１３ ゲート抵抗
１１５ 増幅回路
１１７ 入力信号
３０１ 発振器
３０３ 電圧倍増器
３０５ クランプ
３０７ リップルフィルタ

Claims (19)

1. 第１電圧端子（Ｖ_DD）から供給される電源電圧を有する、集積回路上でアクティブインダクタとして使用される回路において、
   ゲート端子（１０３）とドレイン端子（１０５）とソース端子（１０７）とを有するＭＯＳトランジスタと、前記ドレイン端子は前記第１電圧端子（Ｖ_DD）に接続され、ソース端子は前記アクティブインダクタの端子の１つに接続され、
   前記ゲート端子（１０３）に接続される第１端子と、前記電源電圧（Ｖ_DD）から得られ、前記第１電圧端子で供給される電源電圧（Ｖ_DD）よりも大きな絶対値を有し、前記電源電圧と同一符号の電圧を生成する高電圧生成器（１１１）に接続された第２端子とを有する抵抗（１１３）とを有し、
   前記回路が、集積回路上のアクティブインダクタの前記ソース端子と他の端子との間で、前記アクティブインダクターとして動作することを特徴とする集積回路上で用いられるアクティブインダクタ。
2. 前記アクティブインダクタの他端は、第１電圧端子（Ｖ_DD）であることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
3. 前記ＭＯＳトランジスタは、バルク端子（１０９）を有し、前記バルク端子（１０９）は、第２電圧端子（Ｖ_SS）に接続されていることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
4. 前記ＭＯＳトランジスタは、Ｎ−ＭＯＳトランジスタであることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
5. 前記ＭＯＳトランジスタは、Ｐ−ＭＯＳトランジスタであることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
6. 前記ＭＯＳトランジスタは、バルク端子を有し、前記バルク端子は、第２電圧端子（Ｖ_SS）に接続され、前記第１電圧端子（Ｖ_DD）の電圧は、第２電圧端子（Ｖ_SS）のそれよりも高いことを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
7. 前記ＭＯＳトランジスタは、バルク端子を有し、前記バルク端子は、第２電圧端子に接続され、前記第１電圧端子の電圧は、第２電圧端子のそれよりも低いことを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
8. 前記ＭＯＳトランジスタは、Ｎ−ＭＯＳトランジスタであり、前記Ｎ−ＭＯＳトランジスタは、バルク端子を有し、前記バルク端子は、第２電圧端子に接続され、前記第１電圧端子は、集積回路用の正の電圧端子であり、前記第２電圧端子は、集積回路用の負の電圧端子であることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
9. 前記ＭＯＳトランジスタは、Ｐ−ＭＯＳトランジスタであり、前記Ｐ−ＭＯＳトランジスタは、バルク端子を有し、前記バルク端子は、第２電圧端子に接続され、前記第１電圧端子は、集積回路用の負の電圧端子であり、前記第２電圧端子は、集積回路用の正の電圧端子であることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
10. 前記高電圧生成器から得られた電圧は、前記第１電圧端子により供給された電源電圧よりも大きな絶対値を有し、かつ同一符号で、前記ＭＯＳトランジスタのしきい値電圧だけ、前記電源よりも大きな絶対値を有することを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
11. 前記高電圧生成器から得られた電圧は、高電圧発生器により前記電源電圧から生成されることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
12. 前記集積回路上に、前記第１電圧端子により供給された電源電圧よりも絶対値が大きく、かつ符号が同一の電圧を生成する高電圧生成器をさらに有することを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
13. 前記集積回路上に、前記第１電圧端子により供給された電源電圧よりも絶対値が大きく、かつ符号が同一の電圧を生成する、高電圧生成器をさらに有し、前記高電圧生成器（１１１）は、発振出力信号を生成する発振器（３０１）と、前記発振器からの発振出力信号を入力として受領し、出力として第１電圧端子により供給される電源電圧よりも平均的に絶対値が大きく、かつ符号が同一の信号を与える電圧倍増器（３０３）と、前記電圧倍増器の出力を入力として受領し、前記第１電圧端子により供給された電源電圧よりも絶対値が大きく、かつ符号が同一の所定の電圧クランプされる出力電圧を供給するクランプ（３０５）と、前記クランプの出力をフィルタ処理し、前記高電圧生成器の出力を供給するリップルフィルタ（３０７）と、を有し、前記電圧は、第１電圧端子により供給される電源電圧よりも絶対値が大きく、かつ符号が同一であることを特徴とする請求項１記載のアクティブインダクタとして使用される回路。
14. 集積回路上のアクティブインダクタとして使用される回路において、
    ＭＯＳトランジスタと、
    電源により前記集積回路に与えられる最大電圧よりも高い電圧或いは最小電圧よりも低い電圧を生成する範囲外電圧生成器と、を有し、
    前記ＭＯＳトランジスタは、範囲外電圧生成器に接続され、前記ＭＯＳトランジスタを電源により集積回路に与えられる電圧の範囲外の電圧でバイアスをかけ、前記ＭＯＳトランジスタをアクティブインダクタとして動作させることを特徴とする集積回路上のアクティブインダクタとして使用される回路。
15. 前記範囲外電圧生成器（１１１）は、発振出力信号を生成する発振器（３０１）と、前記発振器からの発振出力信号を入力として受領し、電源により集積回路に与えられる最大電圧よりも高い電圧或いは最小電圧よりも低い平均電圧を有する電圧信号を出力として与える電圧倍増器（３０３）と、前記電圧倍増器からの出力を入力として受領し、電源により前記集積回路に与えられる最大電圧よりも高い電圧或いは最小電圧よりも低い所定の電圧にクランプされた電圧を出力として与えるクランプ（３０５）と、前記クランプの出力をフィルタ処理して、前記範囲外電圧生成器の出力を与えるリップルフィルタ（３０７）と、を有することを特徴とする請求項１４記載のアクティブインダクタとして使用される回路。
16. ＭＯＳトランジスタを有する集積回路において、前記ＭＯＳトランジスタをアクティブインダクタとして動作させるために、集積回路上で生成され、集積回路を動作させるための給電を停止することにより供給される電圧の範囲を超える電圧を用いてバイアスすることを特徴とする集積回路。
17. 前記ＭＯＳトランジスタは、Ｎ−ＭＯＳトランジスタであることを特徴とする請求項１６記載の集積回路。
18. 前記ＭＯＳトランジスタは、Ｐ−ＭＯＳトランジスタであることを特徴とする請求項１６記載の集積回路。
19. 前記アクティブインダクタは、前記ＭＯＳトランジスタのゲートを、前記集積回路上で生成され、前記集積回路を動作させるために、電源によりインピーダンスを介して供給される電圧の範囲を超える電圧に結合することによりバイアスされることを特徴とする請求項１６記載の集積回路。

Images